JP3769339B2 - 可変サンプリングレートを有するデータ変換器および方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は一般的には信号の変換に関し、かつより特定的には複数サンプリングレートを提供しかつ所望のダイナミックレンジ内の出力を生成する改善されたデータ変換器および動作方法に関する。
【０００２】
【従来の技術】
アナログ形式とデジタル形式との間での信号の変換は長年にわたり技術的に知られてきている。電話システムのような、種々の用途において、信号は主として該信号がデジタル形式にあるときに操作される。デジタル形式においては、信号はデジタルデータ処理要素を使用して操作され、アナログ要素を使用しかつアナログ信号に対して操作を行うことでは容易に達成できなかったシステム性能を達成できる。従って、従来はアナログデータに対してのみ操作を行った数多くのシステムは今やシステムの目標を達成するためデジタル信号に対して操作を行うデジタル技術を採用している。
【０００３】
大部分のデジタルシステムにおいては、注目の信号の正確な表現および再生が最大の重要事項である。例えば、デジタル電話システムの場合は、アナログ信号が第１のユーザから受信され、デジタル信号に変換され、デジタル的に送信され、デジタル的に受信され、アナログ信号に変換され、かつアナログ形式で第２のユーザに提供される。アナログ信号のデジタル表現は正確でなければならないのみならず、デジタル信号の正確なアナログ表現も作成されなければならない。従って、アナログ形式とデジタル形式との間でのデータの変換はデジタル電話システムのようなデジタル通信システムにおいて重要かつ絶対必要なプロセスである。
【０００４】
シグマ−デルタ（ｓｉｇｍａ−ｄｅｌｔａ）変換プロセスはアナログ形式からデジタル形式へおよびデジタル形式からアナログ形式へ正確に信号を変換する技術として大きな人気を得ている。第１のステップとして、アナログ−デジタル（Ａ／Ｄ）シグマ−デルタ変換器はあるサンプリング周波数でアナログ信号をサンプルし、かつ該アナログ信号を前記サンプリング周波数で該アナログ信号を表わすデジタルビットストリーム出力へと変換する。一般に、シグマ−デルタ変換器はアナログ信号の注目の最高周波数の倍数であるサンプリング周波数で動作する。注目の最も高い周波数に関して高い周波数でアナログ信号をサンプリングする技術はオーバサンプリングと称されている。
【０００５】
オーバサンプリングの技術はそれがサンプリングプロセスにおいて導入される量子化ノイズを注目の最も高い周波数を超える周波数スペクトルの部分に押しやるために行われる。他の形式の信号変換プロセスにおいては、サンプリング処理において導入される量子化ノイズは、注目の周波数帯域を含む、周波数スペクトルにわたり実質的に一定である。従って、シグマ−デルタプロセスは注目の周波数を前記周波数スペクトルにそった量子化ノイズの大きな部分から実質的に分離するという重要な利点を提供する。標準的なろ波技術を使用することにより、注目の信号の破壊を最小限にしながら量子化ノイズを変換されたアナログ信号から実質的に除去することができる。
【０００６】
オーディオシステムにおける典型的な注目周波数帯域は、人間の聴取者の可聴範囲である、０キロヘルツ〜２０キロヘルツである。しかしながら、数多くの電話の用途では、典型的な注目周波数範囲は、典型的な音声信号の周波数範囲である、０キロヘルツ〜４キロヘルツである。ほぼ１メガヘルツのサンプリング周波数でシグマ−デルタ変換器を使用してアナログ音声信号をデジタル音声信号に変換することにより、かなりの量子化ノイズが注目周波数をはるかに超える周波数スペクトルへと押し出される。いったん変換されると、前記信号は量子化ノイズを除去するためにローパスろ波することができる。
【０００７】
オーバサンプリング比は典型的には出力データレートに対するサンプリングレートの比率として表される。一般的なサンプリングレートは９６０キロヘルツ、１．０２メガヘルツ、および１．１５２メガヘルツである。一般的な出力レートは８キロヘルツおよび１６キロヘルツである。データ変換プロセスの信号対雑音比は直接オーバサンプリング比に関連するから、特定の用途に対して選択されるオーバサンプリング比は与えられた用途の信号対雑音比の要件に合致するよう十分に大きくなければならない。しかしながら、オーバサンプリング比およびサンプリングレートが増大するに応じて、他のシステム要素のコストもまた増大しかつ変換器の電力消費も増大する。従って、サンプリングレートは典型的にはできるだけ低く、しかしながら、システム性能要件を満たすのに十分なものとなるよう選択される。
【０００８】
典型的なシグマ−デルタ変調アナログ−デジタル（Ａ／Ｄ）変換器においては、アナログ入力信号は前記入力サンプリングレートでオーバサンプルされて前記サンプリングレートでの信号の単一ビット表現を生成する。前記サンプリングレートでの単一ビット表現は次に積分器およびくし形フィルタを含む縦続接続積分器くし形フィルタ（ｃａｓｃａｄｅｄ ｉｎｔｅｇｒａｔｏｒ ｃｏｍｂ）またはＣＩＣブロック（ＣＩＣ ｂｌｏｃｋ）を使用してより低いサンプリングレートの複数ビット表現に変換される。複数段（次数）を含むことができる、積分器は前記入力サンプリンクレートで入力ビットストリームを受信しかつ出力サンプリングレートで複数ビット積分出力を生成する。前記くし形フィルタは積分器から前記積分された出力を受信しかつ該積分された出力をくし形ろ波してろ波された信号を生成する。組み合わせることによって、積分器およびくし形フィルタは入力ビットストリームに対しデシメイション機能およびローパスろ波機能を達成する。従って、ＣＩＣブロックはデジタル信号を毎サンプルごとにより少ないビットを備えたより高いサンプリング周波数の信号から毎サンプルごとにより多くの数のビットを有するより低いサンプリング周波数の信号に変換し、かつ実質的にすべての量子化ノイズおよびエイリアスノイズを前記信号から除去する。
【０００９】
【発明が解決しようとする課題】
Ａ／Ｄ変換器のＣＩＣブロックの利得は使用される積分器の次数、または段数、の累乗を行ったオーバサンプリング比に等しい。Ａ／Ｄ変換器のオーバサンプリング比は入力サンプリング周波数を出力データレートで除算したものに等しい。例えば、オーバサンプリング比が６４でありかつ積分器が３次の積分器であれば、ＣＩＣブロックの利得は６４^＊＊３または６４の３乗である。ＣＩＣブロックの利得は信号変換プロセスにおいて問題を引き起こす。データ変換プロセスを実施する信号プロセッサはデジタル化された信号を表現するために有限数のビットを有するから、特定のオーバサンプリング比は処理システム内でアンダフローまたはオーバフローを生じさせることがある。従って、典型的な従来技術のデータ変換器は固定されたオーバサンプリング比を使用しかつＣＩＣブロックをアンダフローおよびオーバフローを防止するよう構成した。
【００１０】
しかしながら、数多くの用途においては、装置に応じて変化する設計目標を達成するよう変換器が調整できるように可変のオーバサンプリング比を提供することが望ましい。可変オーバサンプリングレートの変換器を提供するための１つの従来技術の解決方法は変換器およびすべての関連する構成要素において広いデータバスを含め、それによってシステムがすべての状況に対し十分なダイナミックレンジをもつようにすることであった。しかしながら、より広い変換器の実施およびより広い変換器と共に動作するよう要求されるシステム要素の変更のコストのためシステムのコストがかなり増大した。
【００１１】
従って、可変サンプリングレートを有するが所定の出力範囲内で出力データを生成できるデータ変換器の技術的な必要性が存在する。
【００１２】
【課題を解決するための手段】
本発明はデータ変換器および関連する動作方法に関する。該データ変換器は可変サンプリングレートで動作するが、所定のダイナミックレンジ内で出力を生成する。サンプリングレートに基づき、前記変換器はデータ変換器によって生成される出力データが所定のダイナミックレンジ内にあるように入力ビットストリームの利得を調整する。入力データの調整に基づき、種々のサンプリングレートに基づく種々のオーバサンプリング比がデータ変換器によって実施でき、従ってデータ変換器が特定の用途に対しカスタム化できるが標準的なデータ幅を備えるようになる。このようにして、所望の信号対ノイズのシステム性能を達成するためにデータ変換器内でオーバサンプリング比が調整される。
【００１３】
【発明の実施の形態】
図１は、可変サンプリングレートを有するデータ変換器（ｄａｔａ ｃｏｎｖｅｒｔｅｒ）１０を示す。該データ変換器１０は入力利得段１２、積分器１４、およびくし形フィルタ１６を具備する。これらの構成要素は他のものと組み合わせて作動しデータ変換器１０のオーバサンプリング比と独立に所定のダイナミックレンジ内で生成される出力を発生する。
【００１４】
入力利得段１２は入力ビットレート２０で入力ビットストリーム１８を受信しかつ該入力ビットストリーム１８をある入力利得値で調整して入力ビットレート２０で利得調整されたビットストリーム２２を生成する。前記入力ビットストリーム１８は好ましくは、論理“１”または論理“０”の値を有する単一ビット幅でありかつ任意のデータ値を表わす。割当てに基づき、論理“１”は正の値を表し、一方論理“０”は負の値を表わすことができる。あるいは、論理“１”は正の値を表し、一方論理“０”はゼロの値を表わすことができる。そのような割当ては特定のシステムにおいてデータ変換器を使用するシステム設計者によってシステムの制約に基づき行うことができる。
【００１５】
入力利得段１２の入力利得値は少なくとも部分的に入力ビットレート２０に基づき、かつその結果、変換器１０のオーバサンプリング比に関係する。信号変換プロセスにおいて最小の信号対雑音比を達成するのに十分なオーバサンプリング比をもつことが望ましい。さらに、データ変換器１０を含むシステム内の構成要素の電力消費および複雑さを最小にするために前記十分なオーバサンプリング比を超えないオーバサンプリング比を使用することが望ましい。従って、本発明のデータ変換器１０は、入力ビットレート２０である、可変サンプリングレートを提供する。好ましくは、入力ビットレート２０の変更は単にデータ変換器１０のオーバサンプリング比を変えるのみとするよう、出力ビットレート２４は固定とされる。従って、データ変換器１０の入力ビットレート２０は異なるシステムにおける異なるシステム要求を達成するため変更される。
【００１６】
積分器１４は入力利得段１２に動作可能に結合しかつ利得調整されたビットストリーム２２を受信する。積分器１４は入力ビットレート２０において前記利得調整されたビットストリーム２２をサンプルしかつ前記入力ビットレート２０で積分されたビットストリーム２６を生成する。積分器１４の伝達関数はゼロにおいてポールを有しかつ周波数が増大するに応じてゼロへ向かう先細の（ｔａｐｅｒｅｄ）応答を有する。従って、積分器１４はそれが積分されたビットストリーム２６を生成する際に利得調整されたビットストリーム２２を成形し（ｓｈａｐｅｓ）かつ前記利得調整されたビットストリーム２２から量子化ノイズのかなりの部分を除去する。
【００１７】
前記くし型フィルタ１６は積分器１４に動作可能に結合しかつ積分されたビットストリーム２６を積分器１４から受ける。くし型フィルタ１６は前記積分されたビットストリーム２６をくし型ろ波して出力ビットレート２４でろ波されたビットストリーム２８を生成する。くし型ろ波関数はゼロヘルツにゼロを有しかつ該くし周波数（ｃｏｍｂ ｆｒｅｑｕｅｎｃｙ）の各倍数にゼロを有する。従って、ゼロヘルツにおけるくし型フィルタ１６のゼロはゼロにおける積分器１４の伝達関数のポールと組み合わされてゼロヘルツおよびゼロヘルツの近くで実質的にユニティ（ｕｎｉｔｙ）の伝達関数を生成し量子化ノイズを除去する一方で注目の信号が通過できるようにする。さらに、サンプリング周波数の倍数のくし型フィルタ１６のゼロは実質的にデシメイションプロセスにおいて生成されるエイリアスを除去する。従って、積分器１４およびくし型フィルタ１６によって形成されるＣＩＣブロックは利得調整されたビットストリーム２２の量子化ノイズを除去し、デシメイトし、かつろ波してより低いビットレートかつサンプル毎のより高いビットの表現のろ波されたビットストリーム２８を生成する。
【００１８】
好ましくは、入力利得段１２および積分器１４はハードウエアに集積され、一方くし型フィルタ１６はデータプロセッサその他を使用してソフトウエアで実施される。しかしながら、本発明の教示はここに説明された実施形態に限定されるものではなくかつ所定のダイナミックレンジ内に入る出力データを生成する任意の可変レートのデータ変換器１０に関連する。
【００１９】
好ましくは、入力ビットレート２０は９６０キロヘルツ、１．０２４メガヘルツまたは１．１５２メガヘルツである。しかしながら、他の入力ビットレート２０を選択することもできる。出力ビットレート２４は好ましくは１６ビット幅を有する８キロヘルツまたは１６キロヘルツであるが、同様に他のデータサンプリングレートとすることができる。従って、データ変換器１０のオーバサンプリング比は好ましくは６０から１４４に及ぶ。本発明のデータ変換器１０によって好適に得られるオーバサンプリング比の範囲は設計者に変換器の性能の十分な選択肢を与えデータ変換器１０が種々のシステム性能基準を満たしながら種々の用途において使用できるようにする。
【００２０】
前記入力利得段１２は好ましくはそれが入力ビットストリーム１８を１，２または４の利得で調整するように構成される。しかしながら、そのような利得調整は積分器１４の次数、出力ビットレート２４、および入力ビットレート１８に依存する。前に述べたように、入力利得段１２の入力利得値はデータ変換器１０の出力が所定のダイナミックレンジ内に存在するように選択される。従って、入力利得値はこれらの他の構成要素ならびに変換器１０の出力の幅に依存することになる。
【００２１】
従って、本発明のデータ変換器（ｄａｔａ ｃｏｎｖｅｒｔｅｒ）１０は種々のサンプリングレートで動作ししかも所定のレンジ内に入るろ波されたビットストリーム２８を生成するという重要な利点を提供する。データ変換器１０に関連するデータ幅は最小にされ、従ってデータ変換器１０によって達成される性能を最大にする一方でコストおよび複雑さが低減される。可変サンプリングレートの動作を可能にすることにより、本発明のデータ変換器１０は大きな柔軟性および性能を提供する。さらに、与えられたダイナミックレンジ内で出力データを生成することにより、データ変換器１０は低減されたコストで標準的なシステム構成要素と共に使用することができる。従って、本発明のデータ変換器１０は従来装置と比較してコストの低減および複雑さの低減という重要な利点を提供する。
【００２２】
図２は、本発明に係わる可変サンプリングレートを有するデータ変換器５０を示す。共通の要素に対する図１で設定された数字規定は図２においても保持されている。データ変換器５０は好ましくは入力利得段１２、積分器１４、くし型フィルタ１６を具備し、かつまたＤＣオフセット段５２、出力利得段５４、成形フィルタ（ｓｈａｐｉｎｇ ｆｉｌｔｅｒ）５６、およびシグマ−デルタ変調器５９を具備する。積分器１４およびくし型フィルタ１６は図１で説明した実施形態と同様に機能し、かつこれらの構成要素については図２に関してここではこれ以上説明はしない。
【００２３】
シグマ−デルタ変調器５９はアナログ信号６０を受信しかつ該アナログ信号６０をシグマ−デルタ変調して入力ビットストリーム２０を生成する。シグマ−デルタ変調器５９は入力ビットレート２０で前記アナログ信号６０をサンプリングして該入力ビットレートで入力ビットストリーム２０を生成する。シグマ−デルタ変調器５９は好ましくは技術的に知られた構造を備えかつここではこれ以上説明しない。
【００２４】
入力利得段１２は図１に従って前に説明したのと同じ機能を達成する。しかしながら、図２に示される入力利得段１２はまたデータ変換器５０のサンプリングレートまたは入力ビットレート２０に基づく選択信号５８を受信する。前に述べたように、出力ビットレート２４が固定されている場合、入力ビットレート２０はデータ変換器５０のオーバサンプリング比を決定しかつその結果ＣＩＣブロックの利得を決定する。オーバサンプリング比、または入力ビットレート２０、に基づき選択信号５８を変えることにより、入力利得段１２は選択的に入力ビットストリーム２０を調整して利得調整されたビットストリーム２２を生成する。
【００２５】
入力利得段１２は、しかしながら、入力ビットストリーム２０に対し第１の調整を提供するのみである。従って、ＤＣオフセット段および出力利得段５４もまた出力ビットストリーム６４を所定のダイナミックレンジ内に存在させるために調整を提供する。
【００２６】
ＤＣオフセット段５２は動作可能にくし型フィルタ１６および信号成形フィルタ５６の間に結合されている。ＤＣオフセット段５２は実質的にＤＣ成分を前記ろ波されたビットストリーム２８から除去し、この場合前記ＤＣ成分は少なくとも部分的に前記入力ビットレート２０に基づいている。シグマ−デルタ変調器５９によって生成されたとき、入力ビットストリーム２０は変換されたアナログ信号６０を表わす。変換プロセスにおいて行われた仮定および入力ビットストリーム２０によるアナログ信号の表現に基づき、入力ビットストリーム２０は本質的にＤＣオフセットを含む。そのような場合は、例えば、入力ビットストリーム２０の論理“１”が１の値を表わし、一方論理“０”が０の値を表わす場合である。このような状況では、ＤＣオフセットとして０．５の値がある。他の状況では０、入力ビットストリーム２０の表現に基づき、異なるＤＣオフセット値が入力ビットストリーム２０において生成されることになる。
【００２７】
前述のように入力ビットストリーム２０の表現はデータ変換器５０の構成要素、特に積分器１４の入力段、の複雑さを低減する。しかしながら、入力ビットストリーム２０にＤＣオフセットが存在するため、該ＤＣオフセットが入力利得段１２およびＣＩＣブロックの利得によって増幅されかつろ波されたビットストリーム２８の成分となる。従って、増幅されたＤＣオフセットはＤＣオフセット段５２によって除去されなければならない。好ましくはオーバサンプリング比に基づく、選択信号５８はＤＣオフセット段５２にろ波されたビットストリームから特定のＤＣを除去するよう通知する。ＤＣオフセット段５２に提供される選択信号はまた変換プロセスにおけるＤＣオフセットの作成に関連する他の仮定に基づく。要するに、ＤＣオフセット段５２は入力ビットスリーム２０からＤＣオフセットを除去しろ波されたビットストリーム２８が前記所定のダイナミックレンジ内に留まることを保証する。
【００２８】
前記出力利得段５４は動作可能にＤＣオフセット段５２に結合しかつある出力利得値によって前記ろ波されたビットストリーム２８の振幅を調整する。該出力利得値は少なくとも部分的に前記入力ビットレート２０に基づく。図２のデータ変換器５０の実施形態においては、前記入力利得値１２は２の利得係数（ｇａｉｎ ｆａｃｔｏｒｓ）により入力ビットストリーム２０を変えることができる粗調利得調整器である。従って、出力利得段５４は前記サンプルレートに基づき、前記ろ波されたビットスリーム２８を調整するためにより精細な調整を提供し前記ろ波されたビットストリーム２８が所定のダイナミックレンジ内に存在するようにする。従って、組み合わせて、入力利得段１２、ＤＣオフセット段５２、および出力利得段５４はデータ変換器５０によって提供される変換された信号を調整しろ波されたビットストリーム２８を所定のダイナミックレンジ内に入るようにする。
【００２９】
成形フィルタ５６は出力利得段５４からろ波されたビットストリーム２８を受信しかつ該ろ波されたビットストリーム２８をスペクトル的に成形してスペクトル要件と適合する出力ビットストリーム６４を生成する。好ましくは、前記成形フィルタ５６は前記出力ビットレート２４より低い周波数で２次出力ビットレート６２での出力ビットストリームを生成する。入力利得段１２、ＣＩＣブロック、ＤＣオフセット段５２、および出力利得段５４はあるスペクトル形状を有する利得調整されたろ波ビットストリーム２９を生成する。成形フィルタ５６は出力ビットストリーム６４を生成するために必要に応じてろ波されたビットストリーム２８のスペトクルを調整する。データ変換器５０が所在する特定の要求に基づき、前記成形フィルタ５６の特性が決定されることになる。
【００３０】
従って、図２のデータ変換器５０はろ波されたビットストリーム２８からＤＣオフセットを除去しかつろ波されたビットストリーム２８を所定のダイナミックレンジに最終的に対応させるために利得調整するという付加的な利点を提供する。従って、図２に示されるデータ変換器はデータ変換器５０が導入されたシステムの要件を満たすために種々の入力ビットレート２０を有し提供された種々のオーバサンプリングレートの内の任意のもので動作可能である。データ変換器５０は次に所望の入力ビットレート２０のサンプリング比で動作しかつしかも前記所定の２次出力ビットレート６２で前記所定のダイナミックレンジ内の出力ビットストリーム６４を提供する。
【００３１】
図３は、図１および図２の、それぞれ、データ変換器１０および５０の入力利得段１２および積分器１４の特定の実施形態１００を示す。入力ビットストリーム１８は入力利得段１２に提供され、該入力利得段１２は利得調整された出力１０６を生成する。積分器１４は累算またはアキュムレーション機能を提供するよう相互動作可能に結合されたマルチビット加算器１０２およびマルチビットレジスタ１０４を備えている。レジスタ１０４の出力は前記入力の１つとして加算器１０２に提供される。レジスタ１０４からの加算器１０２への入力はビットＢ０〜Ｂ１９として表わされ、かつ累算された値１０８と考えられる。入力利得段１２からの利得調整された出力１０６は加算器１０２への第２の入力である。これらの入力はＡ０〜Ａ１９として示される。選択信号５８に基づき、入力利得段１２は入力ビットストリーム１８を加算器１０２の入力Ａ０，Ａ１またはＡ２に提供する。
【００３２】
従って、この特定の実施形態における入力利得段１２は３つのモードの内の１つで動作する。第１のモードでは、入力利得段において提供された選択信号５８は１の利得を生じさせる。この場合、単一ビット表現である入力ビットストリーム１８は加算器１０２のＡ０に提供される。第２のモードでは、入力ビットストリーム１８は加算器１０２の入力Ａ１に提供される。入力ビットストリームを入力Ａ１に提供することは２の利得と等価である。第３の動作モードでは、入力利得段１２は入力ビットストリーム１８を加算器１０２の入力ビットＡ２へ提供する。入力ビットストリーム１８をこの入力に提供することにより、入力利得段１２は実効的に４の利得を生じさせている。入力ビットストリーム１８を受信しない入力Ａ０〜Ａ２として提供される特定のビットは０に固定される。さらに、入力ビットＡ３〜Ａ１９は０に固定される。従って、加算器１０２のおのおのの動作に際して、入力ビットストリーム１８はレジスタ１０４内に保持された累算成分に加算される。この累算機能を行うことにより、積分されたビットストリーム２６が生成される。
【００３３】
従って、図３の構成は入力利得値によって利得機能を達成するための単純化したメカニズムを提供する。入力利得段１２および積分器１４はこの機能をデジタル的に、好ましくはハードウエアで、提供するから、それは典型的なデータ処理システムにおける他のデジタル要素によって容易に実施できる。
【００３４】
図４は、可変サンプリングレートを有するデータ変換器１５０を示す。該データ変換器は利得段１５２、くし型フィルタ１５４、積分器１５６、およびノイズ成形フィルタ１５８を具備する。好ましくは、データ変換器１５０は図１に示されるデータ変換器１０の逆表現（ｉｎｖｅｒｓｅ ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）である。データ変換器１５０はある入力ビットレート１６２における入力ビットストリーム１６０を入力ビットレート１６２よりずっと高い周波数である出力ビットレート１６８でノイズ成形された出力ビットストリーム１７２へと変換する。しかしながら、デー変換器１５０の出力ビットレート１６８は可変であり、それによってデータ変換器１５０に関連するオーバサンプリング比もまた可変となりかつシステム性能要件と適合するように調整できる。積分されたビットストリーム１７０はそれが所定のダイナミックレンジ内に入るように生成され、従ってデータ変換器１５０の動作は図１および図２のデータ変換器１０および５０と類似している。
【００３５】
利得段１５２は前記入力ビットレート１６２で入力ビットストリーム１６０を受信しかつ該入力ビットストリーム１６０を選択信号１６１に基づき調整して前記入力ビットレート１６２での利得調整された入力ビットストリーム１６４を生成する。好ましくは、前記入力ビットスリーム１６０は８キロヘルツのデータレートでありかつ１６ビットのデータ幅を有する。しかしながら、該データレートはデータ幅と同様に異なってもよい。利得段１５２は少なくとも部分的に出力ビットレート１６８に基づくある利得値によって入力ビットストリーム１６０を調整する。前に述べたように、データ変換器１５０のＣＩＣブロックの利得はオーバサンプリング比によって決定される。従って、入力ビットレート１６２が固定されていると仮定すると、利得段１５２によって実施される利得値は出力ビットレート１６８によって決定される。前記利得値は選択信号１６１によって実施され、この場合前記選択信号１６１は出力ビットレート１６８によって決定される。従って、前記選択信号は利得段１５２の利得をＣＩＣブロックの利得、またはＣＩＣブロックのオーバサンプリング比に基づき前記利得値をを変えさせるようにする。
【００３６】
前記くし形フィルタ１５４は動作可能に利得段１５２に結合し、利得調整された入力ビットストリーム１５４を中間ビットレート１６３で受信し、かつ利得調整されたビットストリーム１５４をくし形ろ波して前記中間ビットレート１６３でろ波されたビットストリーム１６６を生成する。好ましくは、前記ろ波されたビットストリーム１６６は３２キロヘルツの中間ビットレートで生成されかつ１６ビットのデータ幅を有する。さらに、前記くし形フィルタ１５４は好ましくは技術的に知られかつ前に説明した形式のものとされる。
【００３７】
積分器１５６は前記ろ波されたビットストリーム１６６を出力ビットレート１６８でサンプルしかつ出力ビットレート１６８で積分されたビットストリーム１７０を生成する。好ましくは、該出力ビットレートは９６０キロヘルツ、１．０２４メガヘルツ、または１．１５２メガヘルツであり、かつ前記積分されたビットストリーム１７０は２０ビットのデータ幅を有する。従って、積分器１５６は前記ろ波されたビットストリーム１６６をくし形フィルタ１５４によって生成されるよりも高い周波数でサンプルする。より高い周波数でのサンプリングは技術的に補間（ｉｎｔｅｒｐｏｌａｔｉｏｎ）として知られておりかつここではこれ以上説明しない。積分器１５６は前記ろ波されたビットストリーム１６６を積分して出力ビットレート１６８で積分されたビットストリーム１７０を生成する。積分器１５６によって実施される、積分機能は前に説明しており、かつ図４に関してはこれ以上説明しない。
【００３８】
ノイズ成形フィルタ１５８は積分器１５６に動作可能に結合し、積分されたビットストリーム１７０を受信し、かつ出力ビットレート１６８でノイズ成形された出力ビットストリーム１７０を生成する。好ましくは、該ノイズ成形された出力ビットストリームは１ビットのデータ幅を有する。しかしながら、該データ幅は特定の用途に応じてより広くすることもできる。
【００３９】
図４のデータ変換器１５０は従って可変出力ビットレート１６８を可能にししかも所定のダイナミックレンジ内に入る積分されたビットストリーム１７０を生成する。このようにして、データ変換器１５０によって実施される種々のオーバサンプリング比を選択できる。データ変換器１５０のオーバサンプリング比は特定の用途に対して十分な信号対雑音比を提供するよう選択される。従って、データ変換器１５０は最小のハードウエア構造によって可変出力ビットレート１６８を提供するという重要な利点を与える。そのような最小のハードウエア構造はコスト、電力消費を低減し、かつまた関連する構成要素のコストの低減を可能にする。
【００４０】
図５は、本発明に係わる可変サンプリングレートを有するデータ変換器２００を示す。データ変換器２００は図４のデータ変換器１５０に共通の要素を備えている。従って、図４の番号規約は図５のデータ変換器２００に関しても維持されている。各実施形態の間で共通の要素は利得段１５２、くし形フィルタ１５４、積分器１５６、およびノイズ成形フィルタ１５８を含む。利得段１５２、くし形フィルタ１５４、積分器１５６、およびノイズ成形フィルタ１５８の機能は図４を参照して前に説明した。従って、本発明の教示を強化するための場合を除き、それらの機能は図５に関してはここではこれ以上説明しない。図５のデータ変換器２００はまた、図４のデータ変換器１５０には含まれていない構成要素である、入力フィルタ２０２、およびデジタル−アナログ変換器２０４を含む。
【００４１】
入力成形フィルタ２０２はろ波されていない入力ビットストリーム２０６を受信しかつ入力ビットストリーム１６０を生成する。入力フィルタ２０２は前記ろ波されていない入力ビットストリーム２０６のスペクトルを調整して前記入力ビットストリーム１６０を生成する。該スペクトルは用途のスペクトル的な要件に応じて調整される。くし形フィルタ１５４および積分器１５６を備えたＣＩＣブロックは該ブロックを通って提供される信号のスペクトルをひずませる。従って、入力成形フィルタ２０２はＣＩＣブロックによって引き起こされるスペクトル的ひずみを補償するため前記ビットストリームのスペクトルを調整する。特定の用途はスペクトル的な要件を満たすために異なるスペクトル的な成形を必要とする。従って、入力フィルタ２０２はその特定の用途と適合するスペクトル的成形を行う。従って、入力フィルタ２０２はＣＩＣブロックのための補償を提供しかつまたデータ変換器２００が導入される特定の用途のためにスペクトルを調整する。
【００４２】
デジタル−アナログ変換器２０４はノイズ成形された出力ビットストリーム１７２を受信しかつアナログ出力信号２０８を生成する。好ましくは、ノイズ成形出力ビットストリーム１７２はデジタル−アナログ変換器２０４が単一ビット変換器とすることができるように１ビットの幅を有する。しかしながら、ノイズ成形された出力ビットストリーム１７２は１ビットより大きな幅とすることもできかつデジタル−アナログ変換器２０４は変換機能を提供するため選択できるようにすることができる。好ましくは、デジタル−アナログ変換器２０４は信号から量子化ノイズを除去するための平滑フィルタ（ｓｍｏｏｔｈｉｎｇ ｆｉｌｔｅｒ）を含む。技術的に知られているように、典型的な平滑フィルタはアナログ出力信号２０８からより高い周波数の量子化ノイズをろ波するローパスフィルタからなる。
【００４３】
図５のデータ変換器２００は図４のデータ変換器１５０の利点を提供すると共に、入力成形およびデジタル−アナログ変換という付加的な利点を与える。従って、データ変換器２００は可変データレートで完全なデジタル−アナログ変換処理を提供することができ、該データレートは特定の用途に対して変更することができる。
【００４４】
図６は、可変サンプリングレートでデータを変換する方法２５０を示す。該方法は入力ビットストリームをある入力ビットレートで受信する第１のステップ２５２を含む。１つの実施形態では、該入力ビットレートはデジタル的に変換されたアナログ信号を表わす。好ましくは、該入力ビットレートは９６０キロヘルツ、１．０２メガヘルツ、または１．１５２メガヘルツであり、該入力ビットストリームは１ビットのデータ幅を有する。しかしながら、該入力ビットレートは他の周波数および幅を備えるものとすることもできる。
【００４５】
次に、ステップ２５４において、方法２５０は利得調整されたビットストリームを生成するために入力利得値に基づき入力ビットストリームを調整するステップを含む。該入力利得値は少なくとも部分的に前記入力ビットレートに基づいている。次に、ステップ２５６において、方法２５０は前記利得調整されたビットストリームを積分して入力ビットレートより低い出力ビットレートで積分されたビットストリームを生成するステップを含む。次に、ステップ２５８において、本方法は前記積分されたビットストリームをくし形ろ波して出力ビットレートでくし形ろ波されたビットストリームを生成するステップを含む。次に、ステップ２６０において、本方法は前記くし形ろ波されたビットストリームからＤＣ成分を除去する段階を含む。次に、ステップ２６２は前記くし形ろ波されたビットストリームにおける利得を調整する段階を含む。本発明の方法２５０に関連するデータレートは本発明の前記データ変換器１０および５０と適合するものでありかつ方法２５０に関してはこれ以上説明しない。
【００４６】
本発明の方法２５０に関連する利点は本発明の前記データ変換器１０および５０のものと同じである。従って、本発明の方法２５０は可変サンプリングモードの動作を提供し、しかしながらそれは所定のダイナミックレンジ内の出力データを提供する。
【００４７】
図７は、可変サンプリングレートでデータを変換する別の方法３００を示す。図６の方法２５０と比較して、図７の方法３００はデータをより大きなデータ幅、より低いサンプリング周波数からより狭いデータ幅、より高いサンプリング周波数の信号へと変換し、かつ１実施形態ではアナログ信号を変換する。好ましくは、図７の方法３００は図４および図５のそれぞれデータ変換器１５０および２００と対応している。従って、図７の方法３００に関して特に説明しない詳細部分はデータ変換器１５０および２００の前の説明に関して知ることができる。
【００４８】
方法３００はある入力ビットレートで成形されていないまたは未成形データを受信するステップ３０２で始まる。次に、ステップ３０４において、本方法は前記成形されていないデータをろ波して入力データを生成する段階を含む。該ろ波は好ましくは積分およびくし形ろ波の影響ならびに特定の用途のスペクトル的な要求を補償するために入力データをスペクトル的に成形する段階を含む。
【００４９】
次に、ステップ３０６において、方法３００はある利得値で入力データを調整して利得調整された入力データを生成する段階を含む。該利得値は出力データレート、入力データレート、およびステップ３１０において行われる積分の次数（ｏｒｄｅｒ）に基づき決定される。前に述べたように、ＣＩＣブロックの利得は該ＣＩＣブロックのオーバサンプリング比、および該ブロックによって行われる積分の次数に依存する。従って、方法ステップ３０６と共に、前記利得値は入力ビットレート、出力ビットレート、かつ結果としてＣＩＣブロックの利得に依存する。従って、ステップ３０６は所定のダイナミックレンジ内の出力データを生成するために種々の動作モードにおいて方法３００の可変利得を補償するために入力データを利得調整する。
【００５０】
ステップ３０６に続き、ステップ３０８は入力ビットストリームをくし形ろ波して、好ましくは前記入力ビットレートより大きな中間ビットレートで、くし形ろ波されたビットストリームを生成する。次に、ステップ３１０は該くし形ろ波されたビットストリームを積分して出力ビットレートで積分されたビットストリームを生成する段階を含む。ステップ３０８および３１０は前に説明しかつ技術的に知られたデータ変換器１５０および２００に関連して行われる機能と対応している。
【００５１】
次に、ステップ３１２は前記積分されたビットストリームをノイズ成形してノイズ成形された出力ビットストリームを生成する段階を含む。技術的に知られているように、ノイズ成形はビットストリームのデータ幅を低減するが、周波数スペクトルに関して、一般に注目の周波数より高い周波数で、量子化ノイズを導入する。
【００５２】
最後に、ステップ３１４において、本方法３００は出力ビットストリームをアナログ出力に変換する段階を含む。そのようなデータ変換は技術的に知られておりかつ好ましくは前記アナログ信号から量子化ノイズを除去するためのローパスろ波段を含む。
【００５３】
従って、本発明の方法３００は、所定のダイナミックレンジ内で出力を生成する一方で、可変サンプリングレートでの動作を可能にするという利点を有する。この利点を与えることにより、電力消費が低減され、並びにより大きなシステムに関連して本方法３００を実施する場合のコストを低減する。
【００５４】
上に述べた好ましい実施形態は本発明の原理を説明することを目的としたものであり、本発明の範囲を制限するものではない。当業者には添付の特許請求の範囲から離れることなくこれらの好ましい実施形態に対し種々の他の変更および修正をなすことができる。
【００５５】
【発明の効果】
以上のように、本発明によれば、データ変換器において、所定のダイナミックレンジ内で出力データを生成しながら、可変サンプリングレートの動作が可能になる。
【図面の簡単な説明】
【図１】本発明に係わるデータ変換器を示すブロック図である。
【図２】本発明に係わるデータ変換器の他の実施形態を示すブロック図である。
【図３】本発明に係わるデータ変換器の入力利得段の構成を示すブロック図である。
【図４】本発明に係わるデータ変換器における出力データ変換器を示すブロック図である。
【図５】本発明に係わるデータ変換器の出力データ変換器の他の実施形態を示すブロック図である。
【図６】本発明に係わるデータ変換方法を説明するための論理図である。
【図７】本発明の別の実施形態に係わるデータ変換方法を説明するための論理図である。
【符号の説明】
１０，５０，１００，１５０，２００ データ変換器
１２ 入力利得段
１４ 積分器
１６ くし形フィルタ
５２ ＤＣオフセット段
５４ 出力利得段
５６ 成形フィルタ
５９ シグマ−デルタ変調器
１０２ マルチビット加算器
１０４ マルチビットレジスタ
１５２ 利得段
１５４ くし形フィルタ
１５６ 積分器
１５８ ノイズ成形フィルタ
２０２ 入力成形フィルタ
２０４ Ｄ／Ａ変換器

Claims (5)

1. 可変サンプリングレートを有するデータ変換器であって、
   入力ビットレート（２０）で入力ビットストリーム（１８）を受け入れかつ該入力ビットストリーム（１８）をある入力利得値で調整して利得調整されたビットストリーム（２２）を前記入力ビットレート（２０）で生成するための入力利得段（１２）であって、前記入力利得値は少なくとも部分的に前記入力ビットレートに基づいているもの、
   前記入力利得段（１２）に動作可能に結合され前記利得調整されたビットストリーム（２２）を受け入れかつそこから前記入力ビットレート（２０）で積分されたビットストリーム（２６）を生成するための積分器（１４）、そして
   前記積分器（１４）に動作可能に結合され前記積分されたビットストリーム（２６）を受け入れかつ前記積分されたビットストリーム（２６）をくし形ろ波してある出力ビットレート（２４）でろ波されたビットストリーム（２８）を生成するためのくし形フィルタ（１６）であって、前記出力ビットレート（２４）は前記入力ビットレート（２２）より低いもの、
   を具備することを特徴とする可変サンプリングレートを有するデータ変換器。
2. 可変サンプリングレートを有するデータ変換器であって、
   入力ビットレート（２０）で入力ビットストリーム（１８）を受け入れかつ該入力ビットストリーム（１８）をある入力利得値で調整して利得調整されたビットストリーム（２２）を前記入力ビットレート（２０）で生成するための入力利得段（１２）であって、前記入力利得値は少なくとも部分的に前記入力ビットレートに基づいているもの、
   前記入力利得段（１２）に動作可能に結合され前記利得調整されたビットストリーム（２２）を受け入れかつそこから前記入力ビットレート（２０）で積分されたビットストリーム（２６）を生成するための積分器（１４）、そして
   前記積分器（１４）に動作可能に結合され前記積分されたビットストリーム（２６）を受け入れかつ前記積分されたビットストリーム（２６）をくし形ろ波してある出力ビットレート（２４）でろ波されたビットストリーム（２８）を生成するためのくし形フィルタ（１６）であって、前記出力ビットレート（２４）は前記入力ビットレート（２２）より低いもの、
   を具備し、かつ
   前記積分器（１４）は累算機能を提供するために相互動作可能に結合されたマルチビット加算器（１０２）およびマルチビットレジスタ（１０４）を具備し、そして
   前記入力利得段（１２）は前記入力ビットストリーム（１８）を前記入力利得値に基づき前記マルチビット加算器（１０２）の複数の単一ビット入力（１０６）の内の１つの単一ビット入力に導くためのビットセレクタ（５８）を具備することを特徴とする可変サンプリングレートを有するデータ変換器。
3. 可変サンプリングレートを有するデータ変換器であって、
   ある入力ビットレート（２０）での入力および前記入力ビットレート（２０）での利得調整された出力を有する入力利得段（１２）であって、前記入力および前記利得調整された出力の間の利得は少なくとも部分的に前記入力ビットレート（２０）に基づいているもの、
   前記入力利得段（１２）の利得調整された出力に動作可能に結合された入力および前記入力ビットレート（２０）での積分された出力を有する積分器（１４）、
   前記積分器（１４）の積分された出力に動作可能に結合された入力および出力ビットレート（２４）でのくし形ろ波された出力を有するくし形フィルタ（１６）であって、前記出力ビットレート（２４）は前記入力ビットレート（２０）より低いもの、
   前記くし形フィルタ（１６）のくし形ろ波された出力（２８）に動作可能に結合された入力および前記出力ビットレート（２４）でのＤＣ調整出力を有するＤＣオフセット段（５２）であって、前記くし形ろ波された出力から除去されるＤＣ成分は少なくとも部分的に前記入力ビットレート（２０）に基づいているもの、そして
   前記ＤＣオフセット段（５２）のＤＣ調整出力に動作可能に結合された入力および前記出力ビットレート（２４）での利得調整された出力を有する出力利得段（５４）であって、前記出力利得段（５４）の入力および出力の間の利得は少なくとも部分的に前記入力ビットレート（２０）に基づいているもの、
   を具備することを特徴とする可変サンプリングレートを有するデータ変換器。
4. 可変サンプリングレートでアナログデータをデジタルデータに変換する方法であって、
   （ａ）ある入力ビットレート（２５２）で入力ビットストリームを受信する段階、
   （ｂ）前記入力ビットストリームをある入力利得値に基づき調整して利得調整されたビットストリーム（２５４）を生成する段階であって、前記入力利得値は少なくとも部分的に前記入力ビットレートに基づいているもの、
   （ｃ）前記利得調整されたビットストリーム（２５６）を積分してある出力ビットレートで積分されたビットストリームを生成する段階であって、前記出力ビットレートは前記入力ビットレートより低いもの、そして
   （ｄ）前記積分されたビットストリームをくし形ろ波して前記出力ビットレートでくし形ろ波されたビットストリーム（２５８）を生成する段階、
   を具備することを特徴とする可変サンプリングレートでアナログデータをデジタルデータに変換する方法。
5. 可変サンプリングレートでアナログデータをデジタルデータに変換する方法であって、
   （ａ）ある入力ビットレート（２５２）で入力ビットストリームを受信する段階、
   （ｂ）前記入力ビットストリームをある入力利得値に基づき調整して利得調整されたビットストリーム（２５４）を生成する段階であって、前記入力利得値は少なくとも部分的に前記入力ビットレートに基づいているもの、
   （ｃ）前記利得調整されたビットストリーム（２５６）を積分してある出力ビットレートで積分されたビットストリームを生成する段階であって、前記出力ビットレートは前記入力ビットレートより低いもの、
   （ｄ）前記積分されたビットストリームをくし形ろ波して前記出力ビットレートでのくし形ろ波されたビットストリーム（２５８）を生成する段階、
   （ｅ）前記くし形ろ波されたビットストリーム（２６０）からＤＣ成分を実質的に除去する段階であって、該ＤＣ成分は少なくとも部分的に前記入力ビットレートに基づいているもの、そして
   （ｆ）前記くし形ろ波されたビットストリームの大きさを少なくとも部分的に前記入力ビットレートに基づく出力利得値（２６２）によって調整する段階、
   を具備することを特徴とする可変サンプリングレートでアナログデータをデジタルデータに変換する方法。

Images