JPH09219645A - 可変サンプリングレートを有するデータ変換器および方法 - Google Patents

Abstract

(57)【要約】 【課題】 可変サンプリングレートを有し、所定のダイ
ナミックレンジ内の出力データを生成するデータ変換器
を実現する。 【解決手段】 データ変換器および方法は可変サンプリ
ングレートで動作する。入力利得段１２は入力ビットレ
ートの入力ビットストリームを調整し利得調整されたビ
ットストリームを生成する。積分器１４およびくし形フ
ィルタ１６は利得調整されたビットストリームに働きか
けて出力ビットレートのろ波されたビットストリームを
生成する。積分器およびくし形フィルタ対の利得は実施
されるサンプリングレートと共に変化する。入力利得段
１２の入力利得値は積分器およびくし形フィルタ対の利
得を補償するよう調整され所定のダイナミックレンジ内
のろ波されたビットストリームを生成する。ＤＣオフセ
ット段５２および出力利得段５４はろ波されたビットス
トリームにさらなる調整を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は一般的には信号の
変換に関し、かつより特定的には複数サンプリングレー
トを提供しかつ所望のダイナミックレンジ内の出力を生
成する改善されたデータ変換器および動作方法に関す
る。

【０００２】

【従来の技術】アナログ形式とデジタル形式との間での
信号の変換は長年にわたり技術的に知られてきている。
電話システムのような、種々の用途において、信号は主
として該信号がデジタル形式にあるときに操作される。
デジタル形式においては、信号はデジタルデータ処理要
素を使用して操作され、アナログ要素を使用しかつアナ
ログ信号に対して操作を行うことでは容易に達成できな
かったシステム性能を達成できる。従って、従来はアナ
ログデータに対してのみ操作を行った数多くのシステム
は今やシステムの目標を達成するためデジタル信号に対
して操作を行うデジタル技術を採用している。

【０００３】大部分のデジタルシステムにおいては、注
目の信号の正確な表現および再生が最大の重要事項であ
る。例えば、デジタル電話システムの場合は、アナログ
信号が第１のユーザから受信され、デジタル信号に変換
され、デジタル的に送信され、デジタル的に受信され、
アナログ信号に変換され、かつアナログ形式で第２のユ
ーザに提供される。アナログ信号のデジタル表現は正確
でなければならないのみならず、デジタル信号の正確な
アナログ表現も作成されなければならない。従って、ア
ナログ形式とデジタル形式との間でのデータの変換はデ
ジタル電話システムのようなデジタル通信システムにお
いて重要かつ絶対必要なプロセスである。

【０００４】シグマ−デルタ（ｓｉｇｍａ−ｄｅｌｔ
ａ）変換プロセスはアナログ形式からデジタル形式へお
よびデジタル形式からアナログ形式へ正確に信号を変換
する技術として大きな人気を得ている。第１のステップ
として、アナログ−デジタル（Ａ／Ｄ）シグマ−デルタ
変換器はあるサンプリング周波数でアナログ信号をサン
プルし、かつ該アナログ信号を前記サンプリング周波数
で該アナログ信号を表わすデジタルビットストリーム出
力へと変換する。一般に、シグマ−デルタ変換器はアナ
ログ信号の注目の最高周波数の倍数であるサンプリング
周波数で動作する。注目の最も高い周波数に関して高い
周波数でアナログ信号をサンプリングする技術はオーバ
サンプリングと称されている。

【０００５】オーバサンプリングの技術はそれがサンプ
リングプロセスにおいて導入される量子化ノイズを注目
の最も高い周波数を超える周波数スペクトルの部分に押
しやるために行われる。他の形式の信号変換プロセスに
おいては、サンプリング処理において導入される量子化
ノイズは、注目の周波数帯域を含む、周波数スペクトル
にわたり実質的に一定である。従って、シグマ−デルタ
プロセスは注目の周波数を前記周波数スペクトルにそっ
た量子化ノイズの大きな部分から実質的に分離するとい
う重要な利点を提供する。標準的なろ波技術を使用する
ことにより、注目の信号の破壊を最小限にしながら量子
化ノイズを変換されたアナログ信号から実質的に除去す
ることができる。

【０００６】オーディオシステムにおける典型的な注目
周波数帯域は、人間の聴取者の可聴範囲である、０キロ
ヘルツ〜２０キロヘルツである。しかしながら、数多く
の電話の用途では、典型的な注目周波数範囲は、典型的
な音声信号の周波数範囲である、０キロヘルツ〜４キロ
ヘルツである。ほぼ１メガヘルツのサンプリング周波数
でシグマ−デルタ変換器を使用してアナログ音声信号を
デジタル音声信号に変換することにより、かなりの量子
化ノイズが注目周波数をはるかに超える周波数スペクト
ルへと押し出される。いったん変換されると、前記信号
は量子化ノイズを除去するためにローパスろ波すること
ができる。

【０００７】オーバサンプリング比は典型的には出力デ
ータレートに対するサンプリングレートの比率として表
される。一般的なサンプリングレートは９６０キロヘル
ツ、１．０２メガヘルツ、および１．１５２メガヘルツ
である。一般的な出力レートは８キロヘルツおよび１６
キロヘルツである。データ変換プロセスの信号対雑音比
は直接オーバサンプリング比に関連するから、特定の用
途に対して選択されるオーバサンプリング比は与えられ
た用途の信号対雑音比の要件に合致するよう十分に大き
くなければならない。しかしながら、オーバサンプリン
グ比およびサンプリングレートが増大するに応じて、他
のシステム要素のコストもまた増大しかつ変換器の電力
消費も増大する。従って、サンプリングレートは典型的
にはできるだけ低く、しかしながら、システム性能要件
を満たすのに十分なものとなるよう選択される。

【０００８】典型的なシグマ−デルタ変調アナログ−デ
ジタル（Ａ／Ｄ）変換器においては、アナログ入力信号
は前記入力サンプリングレートでオーバサンプルされて
前記サンプリングレートでの信号の単一ビット表現を生
成する。前記サンプリングレートでの単一ビット表現は
次に積分器およびくし形フィルタを含む縦続接続積分器
くし形フィルタ（ｃａｓｃａｄｅｄ ｉｎｔｅｇｒａｔ
ｏｒ ｃｏｍｂ）またはＣＩＣブロック（ＣＩＣ ｂｌ
ｏｃｋ）を使用してより低いサンプリングレートの複数
ビット表現に変換される。複数段（次数）を含むことが
できる、積分器は前記入力サンプリンクレートで入力ビ
ットストリームを受信しかつ出力サンプリングレートで
複数ビット積分出力を生成する。前記くし形フィルタは
積分器から前記積分された出力を受信しかつ該積分され
た出力をくし形ろ波してろ波された信号を生成する。組
み合わせることによって、積分器およびくし形フィルタ
は入力ビットストリームに対しデシメイション機能およ
びローパスろ波機能を達成する。従って、ＣＩＣブロッ
クはデジタル信号を毎サンプルごとにより少ないビット
を備えたより高いサンプリング周波数の信号から毎サン
プルごとにより多くの数のビットを有するより低いサン
プリング周波数の信号に変換し、かつ実質的にすべての
量子化ノイズおよびエイリアスノイズを前記信号から除
去する。

【０００９】

【発明が解決しようとする課題】Ａ／Ｄ変換器のＣＩＣ
ブロックの利得は使用される積分器の次数、または段
数、の累乗を行ったオーバサンプリング比に等しい。Ａ
／Ｄ変換器のオーバサンプリング比は入力サンプリング
周波数を出力データレートで除算したものに等しい。例
えば、オーバサンプリング比が６４でありかつ積分器が
３次の積分器であれば、ＣＩＣブロックの利得は６４
^＊＊３または６４の３乗である。ＣＩＣブロックの利得
は信号変換プロセスにおいて問題を引き起こす。データ
変換プロセスを実施する信号プロセッサはデジタル化さ
れた信号を表現するために有限数のビットを有するか
ら、特定のオーバサンプリング比は処理システム内でア
ンダフローまたはオーバフローを生じさせることがあ
る。従って、典型的な従来技術のデータ変換器は固定さ
れたオーバサンプリング比を使用しかつＣＩＣブロック
をアンダフローおよびオーバフローを防止するよう構成
した。

【００１０】しかしながら、数多くの用途においては、
装置に応じて変化する設計目標を達成するよう変換器が
調整できるように可変のオーバサンプリング比を提供す
ることが望ましい。可変オーバサンプリングレートの変
換器を提供するための１つの従来技術の解決方法は変換
器およびすべての関連する構成要素において広いデータ
バスを含め、それによってシステムがすべての状況に対
し十分なダイナミックレンジをもつようにすることであ
った。しかしながら、より広い変換器の実施およびより
広い変換器と共に動作するよう要求されるシステム要素
の変更のコストのためシステムのコストがかなり増大し
た。

【００１１】従って、可変サンプリングレートを有する
が所定の出力範囲内で出力データを生成できるデータ変
換器の技術的な必要性が存在する。

【００１２】

【課題を解決するための手段】本発明はデータ変換器お
よび関連する動作方法に関する。該データ変換器は可変
サンプリングレートで動作するが、所定のダイナミック
レンジ内で出力を生成する。サンプリングレートに基づ
き、前記変換器はデータ変換器によって生成される出力
データが所定のダイナミックレンジ内にあるように入力
ビットストリームの利得を調整する。入力データの調整
に基づき、種々のサンプリングレートに基づく種々のオ
ーバサンプリング比がデータ変換器によって実施でき、
従ってデータ変換器が特定の用途に対しカスタム化でき
るが標準的なデータ幅を備えるようになる。このように
して、所望の信号対ノイズのシステム性能を達成するた
めにデータ変換器内でオーバサンプリング比が調整され
る。

【００１３】

【発明の実施の形態】図１は、可変サンプリングレート
を有するデータ変換器（ｄａｔａ ｃｏｎｖｅｒｔｅ
ｒ）１０を示す。該データ変換器１０は入力利得段１
２、積分器１４、およびくし形フィルタ１６を具備す
る。これらの構成要素は他のものと組み合わせて作動し
データ変換器１０のオーバサンプリング比と独立に所定
のダイナミックレンジ内で生成される出力を発生する。

【００１４】入力利得段１２は入力ビットレート２０で
入力ビットストリーム１８を受信しかつ該入力ビットス
トリーム１８をある入力利得値で調整して入力ビットレ
ート２０で利得調整されたビットストリーム２２を生成
する。前記入力ビットストリーム１８は好ましくは、論
理“１”または論理“０”の値を有する単一ビット幅で
ありかつ任意のデータ値を表わす。割当てに基づき、論
理“１”は正の値を表し、一方論理“０”は負の値を表
わすことができる。あるいは、論理“１”は正の値を表
し、一方論理“０”はゼロの値を表わすことができる。
そのような割当ては特定のシステムにおいてデータ変換
器を使用するシステム設計者によってシステムの制約に
基づき行うことができる。

【００１５】入力利得段１２の入力利得値は少なくとも
部分的に入力ビットレート２０に基づき、かつその結
果、変換器１０のオーバサンプリング比に関係する。信
号変換プロセスにおいて最小の信号対雑音比を達成する
のに十分なオーバサンプリング比をもつことが望まし
い。さらに、データ変換器１０を含むシステム内の構成
要素の電力消費および複雑さを最小にするために前記十
分なオーバサンプリング比を超えないオーバサンプリン
グ比を使用することが望ましい。従って、本発明のデー
タ変換器１０は、入力ビットレート２０である、可変サ
ンプリングレートを提供する。好ましくは、入力ビット
レート２０の変更は単にデータ変換器１０のオーバサン
プリング比を変えるのみとするよう、出力ビットレート
２４は固定とされる。従って、データ変換器１０の入力
ビットレート２０は異なるシステムにおける異なるシス
テム要求を達成するため変更される。

【００１６】積分器１４は入力利得段１２に動作可能に
結合しかつ利得調整されたビットストリーム２２を受信
する。積分器１４は入力ビットレート２０において前記
利得調整されたビットストリーム２２をサンプルしかつ
前記入力ビットレート２０で積分されたビットストリー
ム２６を生成する。積分器１４の伝達関数はゼロにおい
てポールを有しかつ周波数が増大するに応じてゼロへ向
かう先細の（ｔａｐｅｒｅｄ）応答を有する。従って、
積分器１４はそれが積分されたビットストリーム２６を
生成する際に利得調整されたビットストリーム２２を成
形し（ｓｈａｐｅｓ）かつ前記利得調整されたビットス
トリーム２２から量子化ノイズのかなりの部分を除去す
る。

【００１７】前記くし型フィルタ１６は積分器１４に動
作可能に結合しかつ積分されたビットストリーム２６を
積分器１４から受ける。くし型フィルタ１６は前記積分
されたビットストリーム２６をくし型ろ波して出力ビッ
トレート２４でろ波されたビットストリーム２８を生成
する。くし型ろ波関数はゼロヘルツにゼロを有しかつ該
くし周波数（ｃｏｍｂ ｆｒｅｑｕｅｎｃｙ）の各倍数
にゼロを有する。従って、ゼロヘルツにおけるくし型フ
ィルタ１６のゼロはゼロにおける積分器１４の伝達関数
のポールと組み合わされてゼロヘルツおよびゼロヘルツ
の近くで実質的にユニティ（ｕｎｉｔｙ）の伝達関数を
生成し量子化ノイズを除去する一方で注目の信号が通過
できるようにする。さらに、サンプリング周波数の倍数
のくし型フィルタ１６のゼロは実質的にデシメイション
プロセスにおいて生成されるエイリアスを除去する。従
って、積分器１４およびくし型フィルタ１６によって形
成されるＣＩＣブロックは利得調整されたビットストリ
ーム２２の量子化ノイズを除去し、デシメイトし、かつ
ろ波してより低いビットレートかつサンプル毎のより高
いビットの表現のろ波されたビットストリーム２８を生
成する。

【００１８】好ましくは、入力利得段１２および積分器
１４はハードウエアに集積され、一方くし型フィルタ１
６はデータプロセッサその他を使用してソフトウエアで
実施される。しかしながら、本発明の教示はここに説明
された実施形態に限定されるものではなくかつ所定のダ
イナミックレンジ内に入る出力データを生成する任意の
可変レートのデータ変換器１０に関連する。

【００１９】好ましくは、入力ビットレート２０は９６
０キロヘルツ、１．０２４メガヘルツまたは１．１５２
メガヘルツである。しかしながら、他の入力ビットレー
ト２０を選択することもできる。出力ビットレート２４
は好ましくは１６ビット幅を有する８キロヘルツまたは
１６キロヘルツであるが、同様に他のデータサンプリン
グレートとすることができる。従って、データ変換器１
０のオーバサンプリング比は好ましくは６０から１４４
に及ぶ。本発明のデータ変換器１０によって好適に得ら
れるオーバサンプリング比の範囲は設計者に変換器の性
能の十分な選択肢を与えデータ変換器１０が種々のシス
テム性能基準を満たしながら種々の用途において使用で
きるようにする。

【００２０】前記入力利得段１２は好ましくはそれが入
力ビットストリーム１８を１，２または４の利得で調整
するように構成される。しかしながら、そのような利得
調整は積分器１４の次数、出力ビットレート２４、およ
び入力ビットレート１８に依存する。前に述べたよう
に、入力利得段１２の入力利得値はデータ変換器１０の
出力が所定のダイナミックレンジ内に存在するように選
択される。従って、入力利得値はこれらの他の構成要素
ならびに変換器１０の出力の幅に依存することになる。

【００２１】従って、本発明のデータ変換器（ｄａｔａ
ｃｏｎｖｅｒｔｅｒ）１０は種々のサンプリングレー
トで動作ししかも所定のレンジ内に入るろ波されたビッ
トストリーム２８を生成するという重要な利点を提供す
る。データ変換器１０に関連するデータ幅は最小にさ
れ、従ってデータ変換器１０によって達成される性能を
最大にする一方でコストおよび複雑さが低減される。可
変サンプリングレートの動作を可能にすることにより、
本発明のデータ変換器１０は大きな柔軟性および性能を
提供する。さらに、与えられたダイナミックレンジ内で
出力データを生成することにより、データ変換器１０は
低減されたコストで標準的なシステム構成要素と共に使
用することができる。従って、本発明のデータ変換器１
０は従来装置と比較してコストの低減および複雑さの低
減という重要な利点を提供する。

【００２２】図２は、本発明に係わる可変サンプリング
レートを有するデータ変換器５０を示す。共通の要素に
対する図１で設定された数字規定は図２においても保持
されている。データ変換器５０は好ましくは入力利得段
１２、積分器１４、くし型フィルタ１６を具備し、かつ
またＤＣオフセット段５２、出力利得段５４、成形フィ
ルタ（ｓｈａｐｉｎｇ ｆｉｌｔｅｒ）５６、およびシ
グマ−デルタ変調器５９を具備する。積分器１４および
くし型フィルタ１６は図１で説明した実施形態と同様に
機能し、かつこれらの構成要素については図２に関して
ここではこれ以上説明はしない。

【００２３】シグマ−デルタ変調器５９はアナログ信号
６０を受信しかつ該アナログ信号６０をシグマ−デルタ
変調して入力ビットストリーム２０を生成する。シグマ
−デルタ変調器５９は入力ビットレート２０で前記アナ
ログ信号６０をサンプリングして該入力ビットレートで
入力ビットストリーム２０を生成する。シグマ−デルタ
変調器５９は好ましくは技術的に知られた構造を備えか
つここではこれ以上説明しない。

【００２４】入力利得段１２は図１に従って前に説明し
たのと同じ機能を達成する。しかしながら、図２に示さ
れる入力利得段１２はまたデータ変換器５０のサンプリ
ングレートまたは入力ビットレート２０に基づく選択信
号５８を受信する。前に述べたように、出力ビットレー
ト２４が固定されている場合、入力ビットレート２０は
データ変換器５０のオーバサンプリング比を決定しかつ
その結果ＣＩＣブロックの利得を決定する。オーバサン
プリング比、または入力ビットレート２０、に基づき選
択信号５８を変えることにより、入力利得段１２は選択
的に入力ビットストリーム２０を調整して利得調整され
たビットストリーム２２を生成する。

【００２５】入力利得段１２は、しかしながら、入力ビ
ットストリーム２０に対し第１の調整を提供するのみで
ある。従って、ＤＣオフセット段および出力利得段５４
もまた出力ビットストリーム６４を所定のダイナミック
レンジ内に存在させるために調整を提供する。

【００２６】ＤＣオフセット段５２は動作可能にくし型
フィルタ１６および信号成形フィルタ５６の間に結合さ
れている。ＤＣオフセット段５２は実質的にＤＣ成分を
前記ろ波されたビットストリーム２８から除去し、この
場合前記ＤＣ成分は少なくとも部分的に前記入力ビット
レート２０に基づいている。シグマ−デルタ変調器５９
によって生成されたとき、入力ビットストリーム２０は
変換されたアナログ信号６０を表わす。変換プロセスに
おいて行われた仮定および入力ビットストリーム２０に
よるアナログ信号の表現に基づき、入力ビットストリー
ム２０は本質的にＤＣオフセットを含む。そのような場
合は、例えば、入力ビットストリーム２０の論理“１”
が１の値を表わし、一方論理“０”が０の値を表わす場
合である。このような状況では、ＤＣオフセットとして
０．５の値がある。他の状況では０、入力ビットストリ
ーム２０の表現に基づき、異なるＤＣオフセット値が入
力ビットストリーム２０において生成されることにな
る。

【００２７】前述のように入力ビットストリーム２０の
表現はデータ変換器５０の構成要素、特に積分器１４の
入力段、の複雑さを低減する。しかしながら、入力ビッ
トストリーム２０にＤＣオフセットが存在するため、該
ＤＣオフセットが入力利得段１２およびＣＩＣブロック
の利得によって増幅されかつろ波されたビットストリー
ム２８の成分となる。従って、増幅されたＤＣオフセッ
トはＤＣオフセット段５２によって除去されなければな
らない。好ましくはオーバサンプリング比に基づく、選
択信号５８はＤＣオフセット段５２にろ波されたビット
ストリームから特定のＤＣを除去するよう通知する。Ｄ
Ｃオフセット段５２に提供される選択信号はまた変換プ
ロセスにおけるＤＣオフセットの作成に関連する他の仮
定に基づく。要するに、ＤＣオフセット段５２は入力ビ
ットスリーム２０からＤＣオフセットを除去しろ波され
たビットストリーム２８が前記所定のダイナミックレン
ジ内に留まることを保証する。

【００２８】前記出力利得段５４は動作可能にＤＣオフ
セット段５２に結合しかつある出力利得値によって前記
ろ波されたビットストリーム２８の振幅を調整する。該
出力利得値は少なくとも部分的に前記入力ビットレート
２０に基づく。図２のデータ変換器５０の実施形態にお
いては、前記入力利得値１２は２の利得係数（ｇａｉｎ
ｆａｃｔｏｒｓ）により入力ビットストリーム２０を
変えることができる粗調利得調整器である。従って、出
力利得段５４は前記サンプルレートに基づき、前記ろ波
されたビットスリーム２８を調整するためにより精細な
調整を提供し前記ろ波されたビットストリーム２８が所
定のダイナミックレンジ内に存在するようにする。従っ
て、組み合わせて、入力利得段１２、ＤＣオフセット段
５２、および出力利得段５４はデータ変換器５０によっ
て提供される変換された信号を調整しろ波されたビット
ストリーム２８を所定のダイナミックレンジ内に入るよ
うにする。

【００２９】成形フィルタ５６は出力利得段５４からろ
波されたビットストリーム２８を受信しかつ該ろ波され
たビットストリーム２８をスペクトル的に成形してスペ
クトル要件と適合する出力ビットストリーム６４を生成
する。好ましくは、前記成形フィルタ５６は前記出力ビ
ットレート２４より低い周波数で２次出力ビットレート
６２での出力ビットストリームを生成する。入力利得段
１２、ＣＩＣブロック、ＤＣオフセット段５２、および
出力利得段５４はあるスペクトル形状を有する利得調整
されたろ波ビットストリーム２９を生成する。成形フィ
ルタ５６は出力ビットストリーム６４を生成するために
必要に応じてろ波されたビットストリーム２８のスペト
クルを調整する。データ変換器５０が所在する特定の要
求に基づき、前記成形フィルタ５６の特性が決定される
ことになる。

【００３０】従って、図２のデータ変換器５０はろ波さ
れたビットストリーム２８からＤＣオフセットを除去し
かつろ波されたビットストリーム２８を所定のダイナミ
ックレンジに最終的に対応させるために利得調整すると
いう付加的な利点を提供する。従って、図２に示される
データ変換器はデータ変換器５０が導入されたシステム
の要件を満たすために種々の入力ビットレート２０を有
し提供された種々のオーバサンプリングレートの内の任
意のもので動作可能である。データ変換器５０は次に所
望の入力ビットレート２０のサンプリング比で動作しか
つしかも前記所定の２次出力ビットレート６２で前記所
定のダイナミックレンジ内の出力ビットストリーム６４
を提供する。

【００３１】図３は、図１および図２の、それぞれ、デ
ータ変換器１０および５０の入力利得段１２および積分
器１４の特定の実施形態１００を示す。入力ビットスト
リーム１８は入力利得段１２に提供され、該入力利得段
１２は利得調整された出力１０６を生成する。積分器１
４は累算またはアキュムレーション機能を提供するよう
相互動作可能に結合されたマルチビット加算器１０２お
よびマルチビットレジスタ１０４を備えている。レジス
タ１０４の出力は前記入力の１つとして加算器１０２に
提供される。レジスタ１０４からの加算器１０２への入
力はビットＢ０〜Ｂ１９として表わされ、かつ累算され
た値１０８と考えられる。入力利得段１２からの利得調
整された出力１０６は加算器１０２への第２の入力であ
る。これらの入力はＡ０〜Ａ１９として示される。選択
信号５８に基づき、入力利得段１２は入力ビットストリ
ーム１８を加算器１０２の入力Ａ０，Ａ１またはＡ２に
提供する。

【００３２】従って、この特定の実施形態における入力
利得段１２は３つのモードの内の１つで動作する。第１
のモードでは、入力利得段において提供された選択信号
５８は１の利得を生じさせる。この場合、単一ビット表
現である入力ビットストリーム１８は加算器１０２のＡ
０に提供される。第２のモードでは、入力ビットストリ
ーム１８は加算器１０２の入力Ａ１に提供される。入力
ビットストリームを入力Ａ１に提供することは２の利得
と等価である。第３の動作モードでは、入力利得段１２
は入力ビットストリーム１８を加算器１０２の入力ビッ
トＡ２へ提供する。入力ビットストリーム１８をこの入
力に提供することにより、入力利得段１２は実効的に４
の利得を生じさせている。入力ビットストリーム１８を
受信しない入力Ａ０〜Ａ２として提供される特定のビッ
トは０に固定される。さらに、入力ビットＡ３〜Ａ１９
は０に固定される。従って、加算器１０２のおのおのの
動作に際して、入力ビットストリーム１８はレジスタ１
０４内に保持された累算成分に加算される。この累算機
能を行うことにより、積分されたビットストリーム２６
が生成される。

【００３３】従って、図３の構成は入力利得値によって
利得機能を達成するための単純化したメカニズムを提供
する。入力利得段１２および積分器１４はこの機能をデ
ジタル的に、好ましくはハードウエアで、提供するか
ら、それは典型的なデータ処理システムにおける他のデ
ジタル要素によって容易に実施できる。

【００３４】図４は、可変サンプリングレートを有する
データ変換器１５０を示す。該データ変換器は利得段１
５２、くし型フィルタ１５４、積分器１５６、およびノ
イズ成形フィルタ１５８を具備する。好ましくは、デー
タ変換器１５０は図１に示されるデータ変換器１０の逆
表現（ｉｎｖｅｒｓｅ ｒｅｐｒｅｓｅｎｔａｔｉｏ
ｎ）である。データ変換器１５０はある入力ビットレー
ト１６２における入力ビットストリーム１６０を入力ビ
ットレート１６２よりずっと高い周波数である出力ビッ
トレート１６８でノイズ成形された出力ビットストリー
ム１７２へと変換する。しかしながら、デー変換器１５
０の出力ビットレート１６８は可変であり、それによっ
てデータ変換器１５０に関連するオーバサンプリング比
もまた可変となりかつシステム性能要件と適合するよう
に調整できる。積分されたビットストリーム１７０はそ
れが所定のダイナミックレンジ内に入るように生成さ
れ、従ってデータ変換器１５０の動作は図１および図２
のデータ変換器１０および５０と類似している。

【００３５】利得段１５２は前記入力ビットレート１６
２で入力ビットストリーム１６０を受信しかつ該入力ビ
ットストリーム１６０を選択信号１６１に基づき調整し
て前記入力ビットレート１６２での利得調整された入力
ビットストリーム１６４を生成する。好ましくは、前記
入力ビットスリーム１６０は８キロヘルツのデータレー
トでありかつ１６ビットのデータ幅を有する。しかしな
がら、該データレートはデータ幅と同様に異なってもよ
い。利得段１５２は少なくとも部分的に出力ビットレー
ト１６８に基づくある利得値によって入力ビットストリ
ーム１６０を調整する。前に述べたように、データ変換
器１５０のＣＩＣブロックの利得はオーバサンプリング
比によって決定される。従って、入力ビットレート１６
２が固定されていると仮定すると、利得段１５２によっ
て実施される利得値は出力ビットレート１６８によって
決定される。前記利得値は選択信号１６１によって実施
され、この場合前記選択信号１６１は出力ビットレート
１６８によって決定される。従って、前記選択信号は利
得段１５２の利得をＣＩＣブロックの利得、またはＣＩ
Ｃブロックのオーバサンプリング比に基づき前記利得値
をを変えさせるようにする。

【００３６】前記くし形フィルタ１５４は動作可能に利
得段１５２に結合し、利得調整された入力ビットストリ
ーム１５４を中間ビットレート１６３で受信し、かつ利
得調整されたビットストリーム１５４をくし形ろ波して
前記中間ビットレート１６３でろ波されたビットストリ
ーム１６６を生成する。好ましくは、前記ろ波されたビ
ットストリーム１６６は３２キロヘルツの中間ビットレ
ートで生成されかつ１６ビットのデータ幅を有する。さ
らに、前記くし形フィルタ１５４は好ましくは技術的に
知られかつ前に説明した形式のものとされる。

【００３７】積分器１５６は前記ろ波されたビットスト
リーム１６６を出力ビットレート１６８でサンプルしか
つ出力ビットレート１６８で積分されたビットストリー
ム１７０を生成する。好ましくは、該出力ビットレート
は９６０キロヘルツ、１．０２４メガヘルツ、または
１．１５２メガヘルツであり、かつ前記積分されたビッ
トストリーム１７０は２０ビットのデータ幅を有する。
従って、積分器１５６は前記ろ波されたビットストリー
ム１６６をくし形フィルタ１５４によって生成されるよ
りも高い周波数でサンプルする。より高い周波数でのサ
ンプリングは技術的に補間（ｉｎｔｅｒｐｏｌａｔｉｏ
ｎ）として知られておりかつここではこれ以上説明しな
い。積分器１５６は前記ろ波されたビットストリーム１
６６を積分して出力ビットレート１６８で積分されたビ
ットストリーム１７０を生成する。積分器１５６によっ
て実施される、積分機能は前に説明しており、かつ図４
に関してはこれ以上説明しない。

【００３８】ノイズ成形フィルタ１５８は積分器１５６
に動作可能に結合し、積分されたビットストリーム１７
０を受信し、かつ出力ビットレート１６８でノイズ成形
された出力ビットストリーム１７０を生成する。好まし
くは、該ノイズ成形された出力ビットストリームは１ビ
ットのデータ幅を有する。しかしながら、該データ幅は
特定の用途に応じてより広くすることもできる。

【００３９】図４のデータ変換器１５０は従って可変出
力ビットレート１６８を可能にししかも所定のダイナミ
ックレンジ内に入る積分されたビットストリーム１７０
を生成する。このようにして、データ変換器１５０によ
って実施される種々のオーバサンプリング比を選択でき
る。データ変換器１５０のオーバサンプリング比は特定
の用途に対して十分な信号対雑音比を提供するよう選択
される。従って、データ変換器１５０は最小のハードウ
エア構造によって可変出力ビットレート１６８を提供す
るという重要な利点を与える。そのような最小のハード
ウエア構造はコスト、電力消費を低減し、かつまた関連
する構成要素のコストの低減を可能にする。

【００４０】図５は、本発明に係わる可変サンプリング
レートを有するデータ変換器２００を示す。データ変換
器２００は図４のデータ変換器１５０に共通の要素を備
えている。従って、図４の番号規約は図５のデータ変換
器２００に関しても維持されている。各実施形態の間で
共通の要素は利得段１５２、くし形フィルタ１５４、積
分器１５６、およびノイズ成形フィルタ１５８を含む。
利得段１５２、くし形フィルタ１５４、積分器１５６、
およびノイズ成形フィルタ１５８の機能は図４を参照し
て前に説明した。従って、本発明の教示を強化するため
の場合を除き、それらの機能は図５に関してはここでは
これ以上説明しない。図５のデータ変換器２００はま
た、図４のデータ変換器１５０には含まれていない構成
要素である、入力フィルタ２０２、およびデジタル−ア
ナログ変換器２０４を含む。

【００４１】入力成形フィルタ２０２はろ波されていな
い入力ビットストリーム２０６を受信しかつ入力ビット
ストリーム１６０を生成する。入力フィルタ２０２は前
記ろ波されていない入力ビットストリーム２０６のスペ
クトルを調整して前記入力ビットストリーム１６０を生
成する。該スペクトルは用途のスペクトル的な要件に応
じて調整される。くし形フィルタ１５４および積分器１
５６を備えたＣＩＣブロックは該ブロックを通って提供
される信号のスペクトルをひずませる。従って、入力成
形フィルタ２０２はＣＩＣブロックによって引き起こさ
れるスペクトル的ひずみを補償するため前記ビットスト
リームのスペクトルを調整する。特定の用途はスペクト
ル的な要件を満たすために異なるスペクトル的な成形を
必要とする。従って、入力フィルタ２０２はその特定の
用途と適合するスペクトル的成形を行う。従って、入力
フィルタ２０２はＣＩＣブロックのための補償を提供し
かつまたデータ変換器２００が導入される特定の用途の
ためにスペクトルを調整する。

【００４２】デジタル−アナログ変換器２０４はノイズ
成形された出力ビットストリーム１７２を受信しかつア
ナログ出力信号２０８を生成する。好ましくは、ノイズ
成形出力ビットストリーム１７２はデジタル−アナログ
変換器２０４が単一ビット変換器とすることができるよ
うに１ビットの幅を有する。しかしながら、ノイズ成形
された出力ビットストリーム１７２は１ビットより大き
な幅とすることもできかつデジタル−アナログ変換器２
０４は変換機能を提供するため選択できるようにするこ
とができる。好ましくは、デジタル−アナログ変換器２
０４は信号から量子化ノイズを除去するための平滑フィ
ルタ（ｓｍｏｏｔｈｉｎｇ ｆｉｌｔｅｒ）を含む。技
術的に知られているように、典型的な平滑フィルタはア
ナログ出力信号２０８からより高い周波数の量子化ノイ
ズをろ波するローパスフィルタからなる。

【００４３】図５のデータ変換器２００は図４のデータ
変換器１５０の利点を提供すると共に、入力成形および
デジタル−アナログ変換という付加的な利点を与える。
従って、データ変換器２００は可変データレートで完全
なデジタル−アナログ変換処理を提供することができ、
該データレートは特定の用途に対して変更することがで
きる。

【００４４】図６は、可変サンプリングレートでデータ
を変換する方法２５０を示す。該方法は入力ビットスト
リームをある入力ビットレートで受信する第１のステッ
プ２５２を含む。１つの実施形態では、該入力ビットレ
ートはデジタル的に変換されたアナログ信号を表わす。
好ましくは、該入力ビットレートは９６０キロヘルツ、
１．０２メガヘルツ、または１．１５２メガヘルツであ
り、該入力ビットストリームは１ビットのデータ幅を有
する。しかしながら、該入力ビットレートは他の周波数
および幅を備えるものとすることもできる。

【００４５】次に、ステップ２５４において、方法２５
０は利得調整されたビットストリームを生成するために
入力利得値に基づき入力ビットストリームを調整するス
テップを含む。該入力利得値は少なくとも部分的に前記
入力ビットレートに基づいている。次に、ステップ２５
６において、方法２５０は前記利得調整されたビットス
トリームを積分して入力ビットレートより低い出力ビッ
トレートで積分されたビットストリームを生成するステ
ップを含む。次に、ステップ２５８において、本方法は
前記積分されたビットストリームをくし形ろ波して出力
ビットレートでくし形ろ波されたビットストリームを生
成するステップを含む。次に、ステップ２６０におい
て、本方法は前記くし形ろ波されたビットストリームか
らＤＣ成分を除去する段階を含む。次に、ステップ２６
２は前記くし形ろ波されたビットストリームにおける利
得を調整する段階を含む。本発明の方法２５０に関連す
るデータレートは本発明の前記データ変換器１０および
５０と適合するものでありかつ方法２５０に関してはこ
れ以上説明しない。

【００４６】本発明の方法２５０に関連する利点は本発
明の前記データ変換器１０および５０のものと同じであ
る。従って、本発明の方法２５０は可変サンプリングモ
ードの動作を提供し、しかしながらそれは所定のダイナ
ミックレンジ内の出力データを提供する。

【００４７】図７は、可変サンプリングレートでデータ
を変換する別の方法３００を示す。図６の方法２５０と
比較して、図７の方法３００はデータをより大きなデー
タ幅、より低いサンプリング周波数からより狭いデータ
幅、より高いサンプリング周波数の信号へと変換し、か
つ１実施形態ではアナログ信号を変換する。好ましく
は、図７の方法３００は図４および図５のそれぞれデー
タ変換器１５０および２００と対応している。従って、
図７の方法３００に関して特に説明しない詳細部分はデ
ータ変換器１５０および２００の前の説明に関して知る
ことができる。

【００４８】方法３００はある入力ビットレートで成形
されていないまたは未成形データを受信するステップ３
０２で始まる。次に、ステップ３０４において、本方法
は前記成形されていないデータをろ波して入力データを
生成する段階を含む。該ろ波は好ましくは積分およびく
し形ろ波の影響ならびに特定の用途のスペクトル的な要
求を補償するために入力データをスペクトル的に成形す
る段階を含む。

【００４９】次に、ステップ３０６において、方法３０
０はある利得値で入力データを調整して利得調整された
入力データを生成する段階を含む。該利得値は出力デー
タレート、入力データレート、およびステップ３１０に
おいて行われる積分の次数（ｏｒｄｅｒ）に基づき決定
される。前に述べたように、ＣＩＣブロックの利得は該
ＣＩＣブロックのオーバサンプリング比、および該ブロ
ックによって行われる積分の次数に依存する。従って、
方法ステップ３０６と共に、前記利得値は入力ビットレ
ート、出力ビットレート、かつ結果としてＣＩＣブロッ
クの利得に依存する。従って、ステップ３０６は所定の
ダイナミックレンジ内の出力データを生成するために種
々の動作モードにおいて方法３００の可変利得を補償す
るために入力データを利得調整する。

【００５０】ステップ３０６に続き、ステップ３０８は
入力ビットストリームをくし形ろ波して、好ましくは前
記入力ビットレートより大きな中間ビットレートで、く
し形ろ波されたビットストリームを生成する。次に、ス
テップ３１０は該くし形ろ波されたビットストリームを
積分して出力ビットレートで積分されたビットストリー
ムを生成する段階を含む。ステップ３０８および３１０
は前に説明しかつ技術的に知られたデータ変換器１５０
および２００に関連して行われる機能と対応している。

【００５１】次に、ステップ３１２は前記積分されたビ
ットストリームをノイズ成形してノイズ成形された出力
ビットストリームを生成する段階を含む。技術的に知ら
れているように、ノイズ成形はビットストリームのデー
タ幅を低減するが、周波数スペクトルに関して、一般に
注目の周波数より高い周波数で、量子化ノイズを導入す
る。

【００５２】最後に、ステップ３１４において、本方法
３００は出力ビットストリームをアナログ出力に変換す
る段階を含む。そのようなデータ変換は技術的に知られ
ておりかつ好ましくは前記アナログ信号から量子化ノイ
ズを除去するためのローパスろ波段を含む。

【００５３】従って、本発明の方法３００は、所定のダ
イナミックレンジ内で出力を生成する一方で、可変サン
プリングレートでの動作を可能にするという利点を有す
る。この利点を与えることにより、電力消費が低減さ
れ、並びにより大きなシステムに関連して本方法３００
を実施する場合のコストを低減する。

【００５４】上に述べた好ましい実施形態は本発明の原
理を説明することを目的としたものであり、本発明の範
囲を制限するものではない。当業者には添付の特許請求
の範囲から離れることなくこれらの好ましい実施形態に
対し種々の他の変更および修正をなすことができる。

【００５５】

【発明の効果】以上のように、本発明によれば、データ
変換器において、所定のダイナミックレンジ内で出力デ
ータを生成しながら、可変サンプリングレートの動作が
可能になる。

【図面の簡単な説明】

【図１】本発明に係わるデータ変換器を示すブロック図
である。

【図２】本発明に係わるデータ変換器の他の実施形態を
示すブロック図である。

【図３】本発明に係わるデータ変換器の入力利得段の構
成を示すブロック図である。

【図４】本発明に係わるデータ変換器における出力デー
タ変換器を示すブロック図である。

【図５】本発明に係わるデータ変換器の出力データ変換
器の他の実施形態を示すブロック図である。

【図６】本発明に係わるデータ変換方法を説明するため
の論理図である。

【図７】本発明の別の実施形態に係わるデータ変換方法
を説明するための論理図である。

【符号の説明】

１０，５０，１００，１５０，２００ データ変換器 １２ 入力利得段 １４ 積分器 １６ くし形フィルタ ５２ ＤＣオフセット段 ５４ 出力利得段 ５６ 成形フィルタ ５９ シグマ−デルタ変調器 １０２ マルチビット加算器 １０４ マルチビットレジスタ １５２ 利得段 １５４ くし形フィルタ １５６ 積分器 １５８ ノイズ成形フィルタ ２０２ 入力成形フィルタ ２０４ Ｄ／Ａ変換器

Claims (5)

【特許請求の範囲】
1. 【請求項１】 可変サンプリングレートを有するデータ
   変換器であって、 入力ビットレート（２０）で入力ビットストリーム（１
   ８）を受け入れかつ該入力ビットストリーム（１８）を
   ある入力利得値で調整して利得調整されたビットストリ
   ーム（２２）を前記入力ビットレート（２０）で生成す
   るための入力利得段（１２）であって、前記入力利得値
   は少なくとも部分的に前記入力ビットレートに基づいて
   いるもの、 前記入力利得段（１２）に動作可能に結合され前記利得
   調整されたビットストリーム（２２）を受け入れかつそ
   こから前記入力ビットレート（２０）で積分されたビッ
   トストリーム（２６）を生成するための積分器（１
   ４）、そして前記積分器（１４）に動作可能に結合され
   前記積分されたビットストリーム（２６）を受け入れか
   つ前記積分されたビットストリーム（２６）をくし形ろ
   波してある出力ビットレート（２４）でろ波されたビッ
   トストリーム（２８）を生成するためのくし形フィルタ
   （１６）であって、前記出力ビットレート（２４）は前
   記入力ビットレート（２２）より低いもの、 を具備することを特徴とする可変サンプリングレートを
   有するデータ変換器。
2. 【請求項２】 可変サンプリングレートを有するデータ
   変換器であって、 入力ビットレート（２０）で入力ビットストリーム（１
   ８）を受け入れかつ該入力ビットストリーム（１８）を
   ある入力利得値で調整して利得調整されたビットストリ
   ーム（２２）を前記入力ビットレート（２０）で生成す
   るための入力利得段（１２）であって、前記入力利得値
   は少なくとも部分的に前記入力ビットレートに基づいて
   いるもの、 前記入力利得段（１２）に動作可能に結合され前記利得
   調整されたビットストリーム（２２）を受け入れかつそ
   こから前記入力ビットレート（２０）で積分されたビッ
   トストリーム（２６）を生成するための積分器（１
   ４）、そして前記積分器（１４）に動作可能に結合され
   前記積分されたビットストリーム（２６）を受け入れか
   つ前記積分されたビットストリーム（２６）をくし形ろ
   波してある出力ビットレート（２４）でろ波されたビッ
   トストリーム（２８）を生成するためのくし形フィルタ
   （１６）であって、前記出力ビットレート（２４）は前
   記入力ビットレート（２２）より低いもの、 を具備し、かつ前記積分器（１４）は累算機能を提供す
   るために相互動作可能に結合されたマルチビット加算器
   （１０２）およびマルチビットレジスタ（１０４）を具
   備し、そして前記入力利得段（１２）は前記入力ビット
   ストリーム（１８）を前記入力利得値に基づき前記マル
   チビット加算器（１０２）の複数の単一ビット入力（１
   ０６）の内の１つの単一ビット入力に導くためのビット
   セレクタ（５８）を具備することを特徴とする可変サン
   プリングレートを有するデータ変換器。
3. 【請求項３】 可変サンプリングレートを有するデータ
   変換器であって、 ある入力ビットレート（２０）での入力および前記入力
   ビットレート（２０）での利得調整された出力を有する
   入力利得段（１２）であって、前記入力および前記利得
   調整された出力の間の利得は少なくとも部分的に前記入
   力ビットレート（２０）に基づいているもの、 前記入力利得段（１２）の利得調整された出力に動作可
   能に結合された入力および前記入力ビットレート（２
   ０）での積分された出力を有する積分器（１４）、 前記積分器（１４）の積分された出力に動作可能に結合
   された入力および出力ビットレート（２４）でのくし形
   ろ波された出力を有するくし形フィルタ（１６）であっ
   て、前記出力ビットレート（２４）は前記入力ビットレ
   ート（２０）より低いもの、 前記くし形フィルタ（１６）のくし形ろ波された出力
   （２８）に動作可能に結合された入力および前記出力ビ
   ットレート（２４）でのＤＣ調整出力を有するＤＣオフ
   セット段（５２）であって、前記くし形ろ波された出力
   から除去されるＤＣ成分は少なくとも部分的に前記入力
   ビットレート（２０）に基づいているもの、そして前記
   ＤＣオフセット段（５２）のＤＣ調整出力に動作可能に
   結合された入力および前記出力ビットレート（２４）で
   の利得調整された出力を有する出力利得段（５４）であ
   って、前記出力利得段（５４）の入力および出力の間の
   利得は少なくとも部分的に前記入力ビットレート（２
   ０）に基づいているもの、 を具備することを特徴とする可変サンプリングレートを
   有するデータ変換器。
4. 【請求項４】 可変サンプリングレートでアナログデー
   タをデジタルデータに変換する方法であって、 （ａ）ある入力ビットレート（２５２）で入力ビットス
   トリームを受信する段階、 （ｂ）前記入力ビットストリームをある入力利得値に基
   づき調整して利得調整されたビットストリーム（２５
   ４）を生成する段階であって、前記入力利得値は少なく
   とも部分的に前記入力ビットレートに基づいているも
   の、 （ｃ）前記利得調整されたビットストリーム（２５６）
   を積分してある出力ビットレートで積分されたビットス
   トリームを生成する段階であって、前記出力ビットレー
   トは前記入力ビットレートより低いもの、そして（ｄ）
   前記積分されたビットストリームをくし形ろ波して前記
   出力ビットレートでくし形ろ波されたビットストリーム
   （２５８）を生成する段階、 を具備することを特徴とする可変サンプリングレートで
   アナログデータをデジタルデータに変換する方法。
5. 【請求項５】 可変サンプリングレートでアナログデー
   タをデジタルデータに変換する方法であって、 （ａ）ある入力ビットレート（２５２）で入力ビットス
   トリームを受信する段階、 （ｂ）前記入力ビットストリームをある入力利得値に基
   づき調整して利得調整されたビットストリーム（２５
   ４）を生成する段階であって、前記入力利得値は少なく
   とも部分的に前記入力ビットレートに基づいているも
   の、 （ｃ）前記利得調整されたビットストリーム（２５６）
   を積分してある出力ビットレートで積分されたビットス
   トリームを生成する段階であって、前記出力ビットレー
   トは前記入力ビットレートより低いもの、 （ｄ）前記積分されたビットストリームをくし形ろ波し
   て前記出力ビットレートでのくし形ろ波されたビットス
   トリーム（２５８）を生成する段階、 （ｅ）前記くし形ろ波されたビットストリーム（２６
   ０）からＤＣ成分を実質的に除去する段階であって、該
   ＤＣ成分は少なくとも部分的に前記入力ビットレートに
   基づいているもの、そして（ｆ）前記くし形ろ波された
   ビットストリームの大きさを少なくとも部分的に前記入
   力ビットレートに基づく出力利得値（２６２）によって
   調整する段階、 を具備することを特徴とする可変サンプリングレートで
   アナログデータをデジタルデータに変換する方法。