TWI404345B - 可控制輸出速率之積分三角調變器及其相關方法 - Google Patents

可控制輸出速率之積分三角調變器及其相關方法 Download PDF

Info

Publication number
TWI404345B
TWI404345B TW097118502A TW97118502A TWI404345B TW I404345 B TWI404345 B TW I404345B TW 097118502 A TW097118502 A TW 097118502A TW 97118502 A TW97118502 A TW 97118502A TW I404345 B TWI404345 B TW I404345B
Authority
TW
Taiwan
Prior art keywords
signal
clock signal
generate
delta modulator
amplitude
Prior art date
Application number
TW097118502A
Other languages
English (en)
Other versions
TW200950352A (en
Inventor
Kuo Hsin Chen
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW097118502A priority Critical patent/TWI404345B/zh
Priority to US12/468,049 priority patent/US7916055B2/en
Publication of TW200950352A publication Critical patent/TW200950352A/zh
Application granted granted Critical
Publication of TWI404345B publication Critical patent/TWI404345B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H03M3/498—Variable sample rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

可控制輸出速率之積分三角調變器及其相關方法
本發明有關一種積分三角調變器及其相關方法，尤指一種根據輸入訊號之振幅來控制輸出速率之積分三角調變器及其相關方法。
積分三角調變器(sigma-delta modulator)已被廣泛地運用在類比數位轉換器(A/D converter)以及數位類比轉換器(D/A converter)上，主要是因為積分三角調變器具有雜訊整形(noise shaping)的能力，能夠抑制訊號頻寬內之量化雜訊，進而提高訊號雜訊比(signal to noise ratio，SNR)。然而，由於積分三角調變器具有過取樣之特性，使得其輸出速率會與其雜訊抑制能力呈正比，如此一來，太高的輸出速率會降低整體效能並限制它的應用範圍。
為了降低積分三角調變器的輸出速率，已有不少方法被提出，如揭露於美國專利案號第5,815,102號及第6,924,757號中，以及參考文獻“Digital power amplification using sigma-delta modulation and bit flipping”J.AES,vol.45,no.6,Jun.1997中。於美國專利案號第5,815,102號中，Melanson透過將PDM格式轉換成PWM格式的方式，來降低積分三角調變器的輸出速率，然而此種做法僅適用於數位資料，且會造成額外的雜訊而需要特殊的校正機制。於 美國專利案號第6,924,757號中，Adams利用調整量化器中的磁滯(hysteresis)變數來調整其臨界值，進而降低積分三角調變器的輸出速率，但是此種做法僅適用於單一位元的量化器，於多位元的量化器中操作會變得十分複雜，甚至可能無法運作。而於J.AES所提出的參考文獻中，其利用bit-flipping技術並透過改變積分三角調變器的輸出碼來降低等效輸出速率，但是此種做法亦僅適用於單一位元的量化器。
本發明的目的之一在於提供一種可控制輸出速率之積分三角調變器及方法，其可根據輸入訊號之振幅來控制輸出速率，以解決先前技術中之問題。
本發明之實施例揭露了一種可控制輸出速率之積分三角調變器。積分三角調變器包含加法器、濾波器、量化器以及速率控制器。加法器接收輸入訊號及輸出訊號，以產生加總訊號。濾波器耦接於加法器，用來濾波加總訊號以產生已過濾訊號。量化器耦接於濾波器與加法器，用來依據一第一時脈訊號對該已過濾訊號進行量化以產生該輸出訊號。速率控制器耦接於量化器，用來產生第一時脈訊號至量化器，其中該第一時脈訊號的頻率係為可變的，例如，該第一時脈訊號的頻率與該輸入訊號之振幅呈反比。
本發明之實施例揭露了一種控制積分三角調變器之輸出速率 之方法。該方法包含：接收輸入訊號以及輸出訊號，以產生加總訊號；濾波加總訊號以產生已過濾訊號；產生第一時脈訊號，其中該第一時脈訊號的頻率係為可變的；對該已過濾訊號進行量化以產生該輸出訊號；以及根據第一時脈訊號來控制輸出訊號之輸出。
本發明之實施例另揭露了一種控制積分三角調變器之輸出速率之方法。該方法包含：接收一輸入訊號以及一輸出訊號並進行相加，以產生一加總訊號；濾波該加總訊號以產生一已過濾訊號；產生一第一時脈訊號，其中該第一時脈訊號的頻率係為可變的；以及根據該第一時脈訊號對該已過濾訊號進行量化以產生該輸出訊號。
請參考第1圖，其為本發明可控制輸出速率之積分三角調變器200之一實施例的示意圖。積分三角調變器200包含加法器210、濾波器220、量化器230以及速率控制器(rate controller)240。其中，加法器210接收輸入訊號Vin以及由量化器230所輸出之輸出訊號Qout進行相加，以產生一加總訊號Out1，而濾波器220耦接於加法器210，用來濾波加總訊號Out1以產生已過濾訊號SF1，量化器230耦接於濾波器220與加法器210，用來依據一第一時脈訊號CLK1對已過濾訊號SF1進行量化以產生輸出訊號Qout。另外，速率控制器240接收輸入訊號Vin，並產生第一時脈 訊號CLK1給量化器230，且第一時脈訊號CLK1的頻率係為可變的，其頻率之變化與輸入訊號Vin之振幅有關。其中，量化器230操作於第一時脈訊號CLK1下，而濾波器220則操作於第二時脈訊號CLK2下。
請參考第2圖，其為第1圖之本發明可控制輸出速率之積分三角調變器200之速率控制器240之一實施例的示意圖。速率控制器240包含有一訊號階層識別器(signal level identifier)2401、一保存控制器(holding controller)2403、一時序同步器(timing synchronizer)2405以及一多工器2407。訊號階層識別器2401接收輸入訊號Vin，並根據輸入訊號Vin振幅大小來決定輸入訊號Vin屬於保存控制器2403中的哪一階層，並產生一階層致能訊號LE。接著，保存控制器2403依據階層致能訊號LE對第二時脈訊號CLK2進行調整以產生一第三時脈訊號CLK3於時序同步器2405。然後，時序同步器2405依據第二時脈訊號CLK2而對第三時脈訊號CLK3進行同步化以產生第一時脈訊號CLKl，最後，再經由多工器2407予以輸出。另一實施例中，時序同步器2405與多工器2407可省略。於此，上述之元件為此領域具通常知識者所習知，故不再贅述。速率控制器240另一實施例可為一電壓控制振盪器(VCO)，依據輸入訊號Vin來調整第一時脈訊號CLK1的輸出頻率。
請參考第3圖，第3圖為說明第1圖之速率控制器240如何根 據輸入訊號Vin之振幅來調整第二時脈訊號CLk2以產生第一時脈訊號CLK1的範例示意圖。如第3圖所示，第二時脈訊號CLK2之週期為Tl ，且工作週期(duty cycle)為50%，則位於高準位(邏輯“1”)與低準位(邏輯“0”)之時間長度皆為0.5Tl ；而第一時脈訊號CLK1則具有對應於低準位的一保持時間Thold ，且保持時間Thold 之長度係根據輸入訊號Vin之振幅來設定。另外，設定三個臨界值TH11、TH12、TH13於速率控制器240中，其中TH11<TH12<TH13，則可依據下列公式來調整第二時脈訊號CLK2以產生第一時脈訊號CLK1： Thold ＝3.5Tl abs(Vin)<TH11 (1－1) Thold ＝2.5Tl TH11≦abs(Mn)<TH12 (1－2) Thold ＝1.5Tl TH12≦abs(Vin)<TH13 (1－3) Thold ＝0.5Tl abs(Vin)≧TH13 (1－4)
於上述之實施例中，可將各臨界值分別設為臨界值TH11=0.15V、臨界值TH12=0.55V、臨界值TH13=0.8V，但本發明並不侷限於此。由上可知，保持時間Thold 之長度與輸入訊號Vin之振幅呈反比。換言之，當輸入訊號Vin之振幅愈小時，則設定較長的保持時間Thold ；當輸入訊號Vin之振幅愈大時，則設定較短的保持時間Thold ，且於保持時間Thold 內，量化器230不執行量化操作。
請注意，上述之輸入訊號Vin係經過常態化後之振幅，但本發明並不侷限於此。此外，各臨界值之數值以及個數並不限定，可視實際需求而設定。
當然，上述之積分三角調變器200僅為本發明可行之實施例之一，而於其他的實施例中，可設計更多功能於積分三角調變器中以提供更多的選擇。請參考第4圖，其為本發明可控制輸出速率之積分三角調變器700之一實施例的示意圖。於第4圖中，積分三角調變器700之架構與第1圖之積分三角調變器200類似，兩者不同之處在於積分三角調變器700另包含一包絡(envelope)偵測器720，耦接於輸入訊號Vin以及速率控制器240，用來偵測輸入訊號Vin之包絡以產生一控制訊號Sc至速率控制器240。此時，速率控制器240會根據輸入訊號Vin之振幅以及控制訊號Sc來調整第二時脈訊號CLK2以產生第一時脈訊號CLK1。
以上所述的實施例僅用來說明本發明之技術特徵，並非用來侷限本發明之範疇。由上可知，本發明提供一種可控制輸出速率之積分三角調變器及其相關方法，透過偵測輸入訊號之振幅大小來決定量化器的保持時間Thold 之長度，且於保持時間內，量化器不執行量化操作。如此，即可大幅降低量化器的操作頻率。再者，透過增加設定於速率控制器的臨界值數目，或透過增加包絡偵測功能來增加控制第一時脈訊號CLK1之變數皆可完成本發明。熟知此項技藝者應可根據本發明之精神，對積分三角調變器200、700 及其相關設定做適度改變以達到冀望的效能及功用，此種相對應之變化及置換亦屬本發明之範疇。此外，本發明可應用的範圍甚廣，尤適用於功率放大器等電路架構。再者，本發明中之量化器可由單一位元或多位元的量化器來實現。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200、700‧‧‧積分三角調變器
210‧‧‧加法器
220‧‧‧濾波器
230‧‧‧量化器
240‧‧‧速率控制器
Vin‧‧‧輸入訊號
Out1‧‧‧加總訊號
SF1‧‧‧已過濾訊號
Qout‧‧‧輸出訊號
CLK1‧‧‧第一時脈訊號
CLK2‧‧‧第二時脈訊號
Tl ‧‧‧週期
Thold ‧‧‧保持時間
TH11‧‧‧臨界值
720‧‧‧包絡偵測器
TH13
Sc‧‧‧控制訊號
2401‧‧‧訊號階層識別器
2403‧‧‧保存控制器
2405‧‧‧時序同步器
2407‧‧‧多工器
LE‧‧‧階層致能訊號
CLK3‧‧‧第三時脈訊號
第1圖為本發明可控制輸出速率之積分三角調變器之第一實施例的示意圖。
第2圖為第1圖中之速率控制器的示意圖。
第3圖為說明第1圖之速率控制器如何根據輸入訊號之振幅來調整第二時脈訊號以產生第一時脈訊號的範例示意圖。
第4圖為本發明可控制輸出速率之積分三角調變器之第二實施例的示意圖。
200‧‧‧積分三角調變器
210‧‧‧加法器
220‧‧‧濾波器
230‧‧‧量化器
240‧‧‧速率控制器
Vin‧‧‧輸入訊號
Out1‧‧‧加總訊號
SF1‧‧‧已過濾訊號
Qout‧‧‧輸出訊號
CLK1‧‧‧第一時脈訊號
CLK2‧‧‧第二時脈訊號

Claims (13)

  1. 一種積分三角調變器，包含有：一加法器，用來接收一輸入訊號以及一輸出訊號，以產生一加總訊號；一濾波器，耦接於該加法器，用來濾波該加總訊號以產生一已過濾訊號，其中該濾波器根據一第二時脈訊號來動作；一量化器，耦接於該濾波器與該加法器，用來依據一第一時脈訊號對該已過濾訊號進行量化以產生該輸出訊號；以及一速率控制器，耦接於該量化器，用來依據該輸入訊號之一振幅來調整該第二時脈訊號以產生該第一時脈訊號，其中該第一時脈訊號的頻率係為可變的。
  2. 如請求項1所述之積分三角調變器，其中該濾波器操作於一第二時脈訊號下，以及該速率控制器根據該輸入訊號之振幅來調整該第二時脈訊號以產生該第一時脈訊號。
  3. 如請求項1所述之積分三角調變器，其中該濾波器操作於一第二時脈訊號下，以及該第一時脈訊號的頻率不大於該第二時脈訊號的頻率。
  4. 如請求項1所述之積分三角調變器，其中該第一時脈訊號的頻率與該輸入訊號之振幅呈反比。
  5. 如請求項1所述之積分三角調變器，其另包含：一包絡偵測器，耦接於該速率控制器，用來偵測該輸入訊號之一包絡以產生一控制訊號；其中，該速率控制器根據該控制訊號來產生該第一時脈訊號。
  6. 如請求項1所述之積分三角調變器，其中該速率控制器包含：一訊號階層識別器，具有複數個階層位準，用來接收該輸入訊號，並判斷該輸入訊號處於哪一階層位準以產生一階層致能訊號；以及一保持控制器，耦接於該訊號階層識別器，依據該階層致能訊號對一第二時脈訊號進行調整以產生該第一時脈訊號。
  7. 如請求項1所述之積分三角調變器，其中該第一時脈訊號之頻率的變化係與該輸入訊號之振幅有關。
  8. 一種控制一積分三角調變器之輸出速率之方法，包含有：接收一輸入訊號以及一輸出訊號並進行相加，以產生一加總訊號；以一濾波器濾波該加總訊號以產生一已過濾訊號，其中該濾波器根據一第二時脈訊號來動作；依據該輸入訊號之一振幅來調整該第二時脈訊號以產生一第一時脈訊號，其中該第一時脈訊號的頻率係為可變的；對該已過濾訊號進行量化以產生該輸出訊號；以及 根據該第一時脈訊號來控制該輸出訊號之輸出。
  9. 如請求項8所述之方法，其中該濾波之步驟係操作於一第二時脈訊號下，以及該產生該第一時脈訊號之步驟還包含：根據該輸入訊號之振幅來調整該第二時脈訊號以產生該第一時脈訊號。
  10. 如請求項8所述之方法，其中產生該第一時脈訊號之步驟包含：根據該輸入訊號之振幅來設定該第一時脈訊號對應一預定準位的一保持時間。
  11. 如請求項10所述之方法，其另包含：調整該保持時間之長度，使其與該輸入訊號之振幅呈反比。
  12. 如請求項8所述之方法，其中產生該第一時脈訊號之步驟另包含：偵測該輸入訊號之一包絡以產生一控制訊號；以及根據該控制訊號來產生該第一時脈訊號。
  13. 如請求項8所述之方法，其中該第一時脈訊號之頻率的變化係與該輸入訊號之振幅有關。
TW097118502A 2008-05-20 2008-05-20 可控制輸出速率之積分三角調變器及其相關方法 TWI404345B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097118502A TWI404345B (zh) 2008-05-20 2008-05-20 可控制輸出速率之積分三角調變器及其相關方法
US12/468,049 US7916055B2 (en) 2008-05-20 2009-05-18 Sigma-delta modulator and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097118502A TWI404345B (zh) 2008-05-20 2008-05-20 可控制輸出速率之積分三角調變器及其相關方法

Publications (2)

Publication Number Publication Date
TW200950352A TW200950352A (en) 2009-12-01
TWI404345B true TWI404345B (zh) 2013-08-01

Family

ID=41341714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097118502A TWI404345B (zh) 2008-05-20 2008-05-20 可控制輸出速率之積分三角調變器及其相關方法

Country Status (2)

Country Link
US (1) US7916055B2 (zh)
TW (1) TWI404345B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634359B1 (ko) * 2009-09-23 2016-06-28 삼성전자주식회사 클럭 신호의 변화를 통하여 이득을 제어하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
GB2507332B (en) 2012-10-26 2016-09-14 Cirrus Logic Int Semiconductor Ltd Digital/analogue conversion
FR3018017A1 (fr) * 2014-02-27 2015-08-28 Centre Nat Rech Scient Procede et dispositif d'acquisition numerique de signal, notamment d'image, permettant une reduction de bruit electronique
FR3054757B1 (fr) * 2016-07-27 2023-05-26 Commissariat Energie Atomique Convertisseur sigma-delta a haute linearite

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943716B2 (en) * 2003-03-28 2005-09-13 Ess Technology, Inc. Variable rate sigma delta modulator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731769A (en) * 1995-12-04 1998-03-24 Motorola, Inc. Multi-rate digital filter apparatus and method for sigma-delta conversion processes
US5815102A (en) * 1996-06-12 1998-09-29 Audiologic, Incorporated Delta sigma pwm dac to reduce switching
WO2004105251A1 (en) * 2003-05-21 2004-12-02 Analog Devices, Inc. A sigma-delta modulator with reduced switching rate for use in class-d amplification

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943716B2 (en) * 2003-03-28 2005-09-13 Ess Technology, Inc. Variable rate sigma delta modulator

Also Published As

Publication number Publication date
US7916055B2 (en) 2011-03-29
US20090289824A1 (en) 2009-11-26
TW200950352A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
JP4116005B2 (ja) デルタシグマ変調器およびそれを用いたスイッチング増幅回路
US6924757B2 (en) Sigma-delta modulator with reduced switching rate for use in class-D amplification
US6933778B2 (en) Method and apparatus for efficient mixed signal processing in a digital amplifier
US7612608B2 (en) Sigma-delta based Class D audio or servo amplifier with load noise shaping
JP3830924B2 (ja) 縦続型デルタシグマ変調器
US7605653B2 (en) Sigma-delta based class D audio power amplifier with high power efficiency
JPS62269423A (ja) アナログ・デイジタル変換器のデルタ・シグマ変調回路
WO2001003303A9 (en) Method and apparatus for efficient mixed signal processing in a digital amplifier
US20070152858A1 (en) Delta-sigma modulator circuit with limiter and method therefor
US6933871B2 (en) Feedback steering delta-sigma modulators and systems using the same
TWI404345B (zh) 可控制輸出速率之積分三角調變器及其相關方法
JP2004248288A (ja) 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法
US7782238B2 (en) Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same
TWI547842B (zh) 觸控偵測系統、差異積分調變器及其調變方法
US20080165042A1 (en) Extended range delta-sigma modulator and delta-sigma power converter
JP3514978B2 (ja) ディジタルスイッチングアンプ
JP3369425B2 (ja) ディジタルスイッチングアンプの駆動方法
US6331833B1 (en) Highly linear sigma-delta modulator having graceful degradation of signal-to-noise ratio in overload condition
US20140368367A1 (en) Continuous-time sigma-delta modulator and continuous-time sigma-delta modulating method
WO2000070752A1 (en) Digital amplifier
JP4885835B2 (ja) Δς変調装置、δς変調の停止方法、プログラム、および、記録媒体
FI103745B (fi) Signaalinkäsittelymenetelmä ja -laite
CN111480299A (zh) Δς调制器系统和方法
JP3428412B2 (ja) デルタシグマａ／ｄコンバータ
JP2004229215A (ja) デジタル・スイッチング増幅装置