JP2004248288A - 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法 - Google Patents

適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法 Download PDF

Info

Publication number
JP2004248288A
JP2004248288A JP2004034408A JP2004034408A JP2004248288A JP 2004248288 A JP2004248288 A JP 2004248288A JP 2004034408 A JP2004034408 A JP 2004034408A JP 2004034408 A JP2004034408 A JP 2004034408A JP 2004248288 A JP2004248288 A JP 2004248288A
Authority
JP
Japan
Prior art keywords
input signal
sigma
quantizer
delta
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004034408A
Other languages
English (en)
Other versions
JP2004248288A5 (ja
Inventor
James R Hochschild
アール、ホーチスチャイルド ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2004248288A publication Critical patent/JP2004248288A/ja
Publication of JP2004248288A5 publication Critical patent/JP2004248288A5/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

【課題】シグマ−デルタデジタル/アナログ変換器(DAC)内で利用してデジタル信号を広範な信号範囲にわたって高い線形性で対応するアナログ信号に変換することができる改良型シグマ−デルタ変調技術を得る。
【解決手段】シグマ−デルタDACは可変量子化器および量子化器コントローラを含むシグマ−デルタ変調器、および内部DACを含んでいる。シグマ−デルタ変調器はデジタル入力信号を第1の数pの量子化レベルに適応的に量子化する。次に、量子化器コントローラはp量子化レベルをデジタル入力信号の振幅に相関させて、第2の数qの量子化レベルを発生するように可変量子化器を制御する。内部DACは、次に、可変量子化器からq量子化レベルを一時に一群のpレベルずつ受信し、そこからデジタル入力信号に対応するアナログ出力信号を作り出す。
【選択図】図2

Description

本出願は一般的に信号処理に関し、特にシグマ−デルタ変調を実施する改善されたシステムおよび方法に関する。
デジタル/アナログ変換器(DAC)等の信号処理装置で利用することができるシグマ−デルタ変調器が知られている。たとえば、従来のシグマ−デルタDACは典型的にシグマ−デルタコア回路および量子化器を含むデジタルシグマ−デルタ変調器、および内部DACを含んでいる。正規動作モードにおいて、シグマ−デルタコア回路はデジタル入力信号を受信してその出力を量子化器に与え、それはその出力を直接内部DACに与えかつ帰還経路を介してシグマ−デルタコアに与える。シグマ−デルタ変調器はデジタル入力信号を予め定められた数の量子化レベルに量子化する。より詳細には、シグマ−デルタコア回路は量子化器の出力をデジタル入力信号から減じ、その前の入力とその前の出力との和の表示を出力する。次に、量子化器はシグマ−デルタコア回路により与えられる出力に基づいて適切な量子化レベルを発生する。最後に、内部DACは量子化器から量子化レベルを受信し、そこからデジタル入力信号に対応するアナログ出力信号を作り出す。
従来のシグマ−デルタDACは1ビットシグマ−デルタDACまたは多ビットシグマ−デルタDACとして構成することができる。典型的な1ビット構成では、デジタル入力信号は1ビット量子化器により2進系列に変換され、2進系列は1ビット内部DACによりアナログ出力信号に変換される。典型的な多ビット構成では、デジタル入力信号は多ビット量子化器により3つ以上の量子化レベルに量子化されてデジタル系列を発生し、それは次に多ビット内部DACによりアナログ出力信号に変換される。
従来の1ビットシグマ−デルタDACは1ビット内部DACの固有の線形性により典型的に非常に線形性ではあるが、1ビットシグマ−デルタDACにはその信号範囲が制限されるという欠点がある。対照的に、従来の多ビットシグマ−デルタDACはより広範な信号範囲を有する。しかしながら、多ビットシグマ−デルタDAC内に含まれる多ビット内部DACの非線形性により信号歪みおよびノイズが増大することがある。そういう理由で、多ビットDACの線形性を改善するために適切なトリム校正およびダイナミック素子整合技術が頻繁に利用される。
したがって、デジタル/アナログ変換器内で利用することができしかも前記した従来技術の欠点を回避する改良型シグマ−デルタ変調技術を有することが望ましい。
本発明に従って、改良型シグマ−デルタ変調技術が提供され、それはデジタル/アナログ変換器(DAC)内で利用されて広範な信号範囲にわたり高い線形性でデジタル入力信号を対応するアナログ出力信号に変換することができる。ここに開示されるシグマ−デルタ変調技術は、デジタル入力信号を低減された数の量子化レベルに適応的に量子化し、量子化レベルの大きさをデジタル入力信号の振幅に相関させることによりこのような利点を達成する。次に、量子化レベルをDACに与えてデジタル入力信号に対応するアナログ出力信号を作り出すことができる。
一実施例では、シグマ−デルタ変調技術はデジタルシグマ−デルタ変調器および内部DACを含むシグマ−デルタDAC内で利用される。シグマ−デルタ変調器はシグマ−デルタコア回路、可変量子化器、および量子化器コントローラを含んでいる。シグマ−デルタコア回路はデジタル入力信号を受信してその出力を可変量子化器に与え、それは次にその出力を内部DACに与えさらに帰還経路を介してシグマ−デルタコアに与える。シグマ−デルタ変調器はデジタル入力信号を予め定められた数の量子化レベルに適応的に量子化する。
好ましい実施例では、シグマ−デルタ変調器はデジタル入力信号を2または3量子化レベルに適応的に量子化するように構成される。量子化器コントローラは2−3量子化レベルをデジタル入力信号の振幅に相関させるように可変量子化器を制御する。そのために、量子化器コントローラはデジタル入力信号を受信し、デジタル入力信号の振幅を監視し、かつ入力信号振幅に基づいて量子化レベルの大きさを調節するように可変量子化器を制御する。デジタル入力信号の振幅が増大(減少)するにつれ、2−3量子化レベルの大きさは適切に増大(減少)される。次に、内部DACは可変量子化器から全ての量子化レベルを2または3レベルの連続群として受信し、そこからデジタル入力信号に対応するアナログ出力信号を作り出す。内部DACは量子化レベルの各群で非常に線形性となるように構成されるが、レベル群に低減された線形性を与えることができる。
デジタル入力信号を2または3量子化レベルに適応的に量子化し、2−3量子化レベルの大きさをデジタル入力信号の振幅に相関させ、得られる量子化レベルの全てを一時に2−3レベルの一群ずつ内部DACに連続的に与えて対応する出力信号を作り出すことにより、広範な信号範囲にわたり高い線形性でデジタル/アナログ変換を達成することができる。
本発明の他の特徴、機能、および側面は下記の実施例から明白である。
2003年2月13日に出願された米国仮特許出願第60/447,160号 VARIABLE, ADAPTIVE QUANTIZATION IN SIGMA−DELTA MODULATORS が本開示の一部としてここに組み入れられている。
改良型シグマ−デルタ変調技術が開示され、それはデジタル/アナログ変換器(DAC)内で利用されて広範な信号範囲にわたり高い線形性でデジタル入力信号を対応するアナログ出力信号に変換することができる。ここに開示されたシグマ−デルタ変調技術はデジタル入力信号を低減された数“p”の量子化レベルに適応的に量子化し、量子化レベルの大きさをデジタル入力信号の振幅に相関させることを含んでいる。次に、得られる全ての量子化レベルをそれぞれpレベルの連続群として内部DACに与えて対応するアナログ出力信号を作り出すことができる。
図1は従来のシグマ−デルタDAC100を示し、それは入力段102(ここではシグマ−デルタコア回路と呼ばれる)および量子化器104を含むデジタルシグマ−デルタ変調器101、および内部DAC106を含んでいる。図1に示すように、シグマ−デルタコア回路102は線108を介してデジタル入力信号を受信し、その出力を線110を介して量子化器104に与える。量子化器104はその出力を線114を介して直接内部DAC106に与え、かつ帰還経路112を介してシグマ−デルタコア102に与える。
シグマ−デルタ変調器101はデジタル入力信号を複数の量子化レベルに量子化するように構成される。特に、シグマ−デルタコア回路102は量子化器104の出力をデジタル入力信号から減じて、その前の入力とその前の出力との和の表示を出力する。量子化器104はシグマ−デルタコア102により与えられる出力に基づいて適切な量子化レベルを発生する。次に、内部DAC106は量子化器104から量子化レベルを受信し、そこからデジタル入力信号に対応するアナログ出力信号を発生し、それを線116を介して供給する。
図1の従来のシグマ−デルタDAC100は1ビットシグマ−デルタDACまたは多ビットシグマ−デルタDACとして構成することができる。たとえば、1ビット構成では、信号範囲−a≦x(n)≦+aを有するデジタル入力信号x(n)はシグマ−デルタ変調器101により2進系列y(n)∈±a(すなわち、2つの量子化レベル)に変換することができる。2進系列は、次に、内部DAC106によりアナログ出力信号に変換される。従来の1ビットシグマ−デルタDACでは、量子化器104は典型的にデジタル入力信号x(n)を2進系列y(n)の2つの量子化レベル±aに量子化する1ビット量子化器であり、内部DAC106は典型的に1ビットDACである。従来の多ビットシグマ−デルタDACでは、量子化器104はデジタル入力信号x(n)を3つ以上の量子化レベルに量子化してデジタル系列を発生する多ビット量子化器として構成される。さらに、内部DAC106はデジタル系列を対応するアナログ出力信号に変換する多ビットDACとして構成される。
前記した従来の1ビットシグマ−デルタDACは典型的に高い線形性でデジタル/アナログ信号変換を実施するが、1ビットデジタル/アナログ信号変換は一般的に限定された信号範囲を与える。さらに、前記した従来の多ビットシグマ−デルタDACは典型的により広範な信号範囲を与えるが、多ビットデジタル/アナログ信号変換はしばしば非線形である。
図2は本発明に従ったシグマ−デルタデジタル/アナログ変換器(DAC)200の実施例を示す。シグマ−デルタDAC200は広範な信号範囲にわたって高い線形性でデジタル/アナログ信号変換を実施する。実施例では、シグマ−デルタDAC200はデジタルシグマ−デルタ変調器210および内部DAC206を含んでいる。シグマ−デルタ変調器201は入力段202(ここでは、シグマ−デルタコア回路と呼ばれる)、可変量子化器204、および量子化器コントローラ218を含んでいる。図2に示すように、シグマ−デルタコア回路202は線208を介してデジタル入力信号を受信し、線210を介して中間デジタル出力信号を可変量子化器204に与える。可変量子化器204はその出力を線214を介して直接内部DAC206に与え、かつ帰還経路212を介してシグマ−デルタコア202に与える。量子化器コントローラ218は線222を介してデジタル入力信号を受信する。好ましい実施例では、量子化器コントローラ218は、さらに、線220を介してシグマ−デルタコア回路202内に含まれる一つ以上の積分器(図示せず)の状態を受信する。量子化器コントローラ218は、次に、線224を介してその制御出力を可変量子化器204に与える。シグマ−デルタコア回路202および可変量子化器204と共に量子化器コントローラ218の動作について次に説明する。
ここに開示された実施例では、シグマ−デルタDAC200はデジタル入力信号を予め定められた数“q”の量子化レベルに適応的に量子化して、デジタル入力信号を対応するアナログ出力信号に変換する。特に、可変量子化器204は予め定められた数“p”(p≦q)のq量子化レベルを、一時にpレベルの一群づつ、内部DAC206に連続的に与える。さらに、量子化器コントローラ218はデジタル入力信号の振幅に基づいて量子化器によりどの量子化レベルがDACに与えられるかを適応的に選択する。実施例では、可変量子化器204により内部DAC206に与えられる量子化レベルの各群は低減された数pの量子化レベル、たとえば、2または3レベルを含み、内部DAC206はq量子化レベルの全てを変換してアナログ出力信号を発生するように構成される。さらに、内部DAC206に与えられてアナログ出力信号を発生する量子化レベルの総数qは各連続群内のレベルの低減された数pを超えることができるため、増大された信号範囲を達成することができる。したがって、シグマ−デルタDAC200は広範な信号範囲にわたって高い線形性で所望のデジタル/アナログ信号変換を実施することができる。内部DAC206はp量子化レベルの各群内で高い線形性となるように構成されるが、レベルの群間に低減された線形性を与えられることに注目されたい。
特に、量子化器コントローラ218は可変量子化器204を制御して予め定められた数pの量子化レベルの大きさをデジタル入力信号の振幅に相関させるように構成される。そのために、量子化器コントローラ218は線222を介してデジタル入力信号を受信し、デジタル入力信号の振幅を監視し、かつ可変量子化器204を制御してp量子化レベルの大きさを入力信号振幅に基づいて調節する。
ここに開示された実施例は下記の例を参照してより一層理解することができる。第1の例では、シグマ−デルタ変調器210(図2参照)はデジタル入力信号をp=2量子化レベル−L,+Lに量子化するように構成され、Lは離散集合{1,2,3,4}内の値しかとらない変数である。このようなシグマ−デルタ変調器しか含まないシグマ−デルタDACはここでは4次シグマ−デルタDACと呼ばれる。変数Lは予め定められた数の値“l”を有する任意適切な離散集合内の値をとることができることを理解しなければならない。この第1の例では、l=4である。量子化器コントローラ218はデジタル入力信号の振幅の増大(減少)を検出し、一つ以上の制御信号を可変量子化器204に加えてLの値を入力信号振幅の検出された変化に基づいて適切に調節する、すなわち、増大(減少)するように構成される。したがって、可変量子化器204は量子化器コントローラ218により制御されて、合計、
(数1)
q=2(1)=2(4) (1)
すなわち、q=8 の異なる量子化レベル、すなわち、
(数2)
−4,−3,−2,−1,+1,+2,+3,+4, (2)
をデジタル入力信号の振幅に基づき発生し、対応するアナログ出力信号を後に発生するために、量子化レベルを内部DAC206にp=2の群、たとえば、
(数3)
−4,+4;−3,+3;−2,+2;または−1,+1, (3)
として連続的に与える。
第2の例では、シグマ−デルタ変調器201(図2参照)はデジタル入力信号をp=3量子化レベル−L,0,および+Lに量子化するように構成され、Lは離散集合{1,2,3,4}内の値しかとらない変数である。第1の例と同様に、l=4であり、量子化器コントローラ218はデジタル入力信号の振幅の増大(減少)を検出し、一つ以上の制御信号を可変量子化器204に加えてLの値を入力信号振幅の検出された変化に基づいて適切に調節する、すなわち、増加(減少)するように構成される。したがって、可変量子化器204は量子化器コントローラ218に制御されて合計、
(数4)
q=2(1)+1=2(4)+1 (4)
すなわち、q=9 の異なる量子化レベル、すなわち、
(数5)
−4,−3,−2,−1,+1,+2,+3,+4, (5)
をデジタル入力信号の振幅に基づき発生し、対応するアナログ出力信号を後に発生するために、量子化レベルを内部DAC206にp=3 の群、たとえば、
(数6)
−4,0,+4;−3,0,+3;−2,0,+2;または−1,0,+1,
(6)
として連続的に与える。
図3は前記した4次シグマ−デルタDAC (p=3) のように構成されたシグマ−デルタDAC200(図2参照)内に含まれる可変量子化器204の伝達関数を示す。図3に示すように、p=3 出力レベル−L,0,および+Lは可変量子化器204により内部DAC206に与えられ、L∈{1,2,3,4} である。4次シグマ−デルタDACの安定性を維持するために、可変量子化器204はその利得がLの値に無関係に一定となるように構成される。さらに、Lの値は比較的頻繁には切り替えられないように量子化器コントローラ218が可変量子化器204を制御する場合には、異なるL値間に生じる任意のDACエラーは典型的に利得エラーとして現れ、それは音声およびオーディオ等の応用では許容できる。このようなDACエラーは通常帯域外量子化ノイズを通過域内に相互変調し戻すことはない。
図4はSN比(SNR)対前記したシグマ−デルタDAC 200(p=3)の4次構成に対するデジタル入力信号を示す。特に、図4はSNR対各L値1,2,3,および4に対する入力信号レベルを示す。図4に示すように、SNRはL=1に対して最も高くL=2,3,および4に対して連続的に低くなる。ここに開示した例では、たとえ得られるSNRはより低くても、Lの値は通常入力信号レベルが増大すると増大して潜在的な過負荷状態を回避する。そのため、量子化器コントローラ218はデジタル入力信号のレベルを監視し、可変量子化器204を制御してLの値を大きなデジタル入力信号に対して必要な時に増大する。
前記したように、量子化器コントローラ218は一般的に可変量子化器204を制御して入力信号レベルが低減するときにLの値を低減する。量子化器コントローラ218はシグマ−デルタDAC200(図2参照)の安定性を維持するのに十分低い速度でL値を低減するように構成されることに注目されたい。Lの値が早すぎる速度で低減されると、たとえ入力信号レベルがシグマ−デルタ変調器201により確実に処理することができる最大信号レベル以下であっても、変調器201は少なくとも一時的に不安定となることがある。それは、あらかじめより高いLの値によりシグマ−デルタコア回路202は内部積分器レベルがLの新しい最低値で通常観察されるものよりも大きい程度まで摂動されるためである。さらに、シグマ−デルタコア回路202内の積分器の“モメンタム”のため、新しいより低いL値によるより低い帰還レベルは過負荷を防止するのに不十分となることがある。このような不安定状態を回避するために、量子化器コントローラ218はシグマ−デルタコアの積分器のレベルを線220を介して監視する。積分器レベルに基づいて、量子化器コントローラ218は、次に、(1)後の適切な時間までLの値の低減を延期するか、または(2)入力信号レベルにより指示されるようにL値を低減し、過負荷状態が切迫している場合には、一時的に高いLの値に戻る。このような不安定性は一般的にLの値が増大する時は生じない。
一般的にLの値を変えるとシグマ−デルタDAC200(図2参照)内のLの切替量は典型的に減少することに注目されたい。さらに、L値の連続的変化間の間隔が、たとえば、ミリ秒または数十ミリ秒程度であれば、そこから生じる任意の可聴アーチファクトは恐らく最小となる。
ここに開示されたシグマ−デルタDACの動作方法が図5を参照して説明される。ステップ502に示すように、デジタル入力信号がシグマ−デルタコア回路により受信される。次に、ステップ504に示すように、デジタル入力信号の振幅がシグマ−デルタ変調器内に含まれる量子化器コントローラにより監視される。次に、ステップ506に示すように、デジタル入力信号はシグマ−デルタ変調器内に含まれる可変量子化器を使用して第1の予め定められた数pの量子化レベルに適応的に量子化される。次に、ステップ508に示すように、p量子化レベルの大きさが量子化器コントローラを介してデジタル入力信号の振幅に基づいて調節されて、第2の予め定められた数qの量子化レベルを発生する。最後に、ステップ510に示すように、q量子化レベルはpレベルの連続群としてシグマ−デルタDAC内に含まれる内部DACに与えられてデジタル入力信号に対応するアナログ出力信号を作り出す。
ここに開示されたシグマ−デルタDACによりデジタル/アナログ信号変換は線形性を犠牲にすることなく広範な信号範囲にわたって実施することができる。さらに、前記したデジタル/アナログ信号変換技術は帯域外量子化ノイズが通過域内に相互変調し戻されることを防止するため、信号歪みおよびノイズが低減される。さらに、ここに開示されたシグマ−デルタDACは内部DAC機能の線形性を改善するために複雑な技術を使用する必要がないため、従来のシグマ−デルタDACのそれよりも単純なインプリメンテーションを有する。
シグマ−デルタDACの信号範囲を広げかつ線形性を高めるための前記した技術は出力パルスの幅を調節してLの異なる値を達成するように作動するDAC、または任意他の適切なタイプのDACでも利用できることを理解しなければならない。ここに記述された技術は任意の適切なタイプのアナログ/デジタル変換器(ADC)等の他の任意適切な信号処理装置でも利用できる。
さらに、当業者ならば、ここに開示された発明概念を逸脱することなく前記したシグマ−デルタ変調器内の可変適応量子化の修正および変更を行えることが理解される。したがって、本発明は添付特許請求の範囲の範囲および精神によってのみ制限されると考えなければならない。
以上の説明に関して更に以下の項を開示する。
(1).適応シグマ−デルタ変調器であって、振幅を有するデジタル入力信号を受信するように構成された入力段と、入力段に接続される量子化器であって、デジタル入力信号を第1の予め定められた数pの量子化レベルに量子化するように構成され、各量子化レベルは関連する大きさを有する量子化器と、デジタル入力信号の振幅を監視し、かつ量子化器を制御して入力信号振幅に基づいてp量子化レベルの一つ以上に関連する大きさを選択的に調節して、第2の予め定められた数qの量子化レベルを含みデジタル入力信号を表す量子化されたデジタル信号を発生するように構成された量子化器コントローラとを含む適応シグマ−デルタ変調器。
(2).(1)記載の変調器であって、量子化器はデジタル/アナログ変換器(DAC)に量子化されたデジタル信号を与えるように構成され、DACは量子化されたデジタル信号をデジタル入力信号に対応するアナログ信号に変換するように構成される変調器。
(3).(2)記載の変調器であって、量子化器は量子化レベルの連続群として量子化されたデジタル信号をDACに与えるように構成され、各群はpレベルを含む変調器。
(4).(2)記載の変調器であって、各量子化レベルに関連する大きさは第3の予め定められた数lの大きさ値,p=2,を有する離散集合から選択され、DACはq=2l量子化レベルまでを変換するように構成される変調器。
(5).(2)記載の変調器であって、各量子化レベルに関連する大きさは第3の予め定められた数lの大きさ値,p=3,を有する離散集合から選択され、DACはq=(2l)+1量子化レベルまでを変換するように構成される変調器。
(6).(1)記載の変調器であって、量子化器はその利得が各量子化レベルの大きさに無関係に一定となるように構成される変調器。
(7).(1)記載の変調器であって、量子化器コントローラはシグマ−デルタ入力段内に含まれる一つ以上の積分器に関連するレベルを監視し、かつ積分器レベルに基づいて一つ以上の量子化レベルに関連する大きさを選択的に調節するように量子化器を制御するように構成される変調器。
(8).シグマ−デルタ変調を実施する方法であって、振幅を有するデジタル入力信号を受信するステップと、デジタル入力信号を第1の予め定められた数pの量子化レベルに量子化するステップであって、各量子化レベルが関連する大きさを有するステップと、デジタル入力信号の振幅を監視するステップと、入力信号振幅に基づいてp量子化レベルの一つ以上に関連する大きさを選択的に調節して、第2の予め定められた数qの量子化レベルを含みデジタル入力信号を表す量子化されたデジタル信号を発生するステップと、を含む方法。
(9).(8)記載の方法であって、さらに、量子化されたデジタル信号をデジタル入力信号に対応するアナログ信号に変換するステップを含む方法。
(10).(9)記載の方法であって、変換ステップは量子化レベルの連続群として量子化されたデジタル信号をデジタル/アナログ変換器(DAC)に与えるステップを含み、各群はpレベルを含む方法。
(11).(9)記載の方法であって、各量子化レベルに関連する大きさは第3の予め定められた数lの大きさ値,p=2,を有する離散集合から選択され、変換ステップはq=2l量子化レベルまでをアナログ信号に変換するステップを含む方法。
(12).(9)記載の方法であって、各量子化レベルに関連する大きさは第3の予め定められた数lの大きさ値,p=3,を有する離散集合から選択され、変換ステップはq=(2l)+1量子化レベルまでをアナログ信号に変換するステップを含む方法。
(13).(8)記載の方法であって、さらに、量子化器によりデジタル入力信号を予め定められた数pの量子化レベルに量子化するステップを含み、量子化器は各量子化レベルの大きさに無関係に一定である関連する利得を有する方法。
(14).(8)記載の方法であって、受信ステップは一つ以上の積分器を含む入力段によりデジタル入力信号を受信するステップを含み、さらに、積分器に関連するレベルを監視するステップを含み、調節ステップは積分器レベルに基づいてp量子化レベルの一つ以上に関連する大きさを選択的に調節するステップを含む方法。
(15).シグマ−デルタデジタル/アナログ変換器(DAC)内で利用してデジタル信号を広範な信号範囲にわたって高い線形性で対応するアナログ信号に変換することができる改良型シグマ−デルタ変調技術。シグマ−デルタDACは可変量子化器および量子化器コントローラを含むシグマ−デルタ変調器、および内部DACを含んでいる。シグマ−デルタ変調器はデジタル入力信号を第1の数pの量子化レベルに適応的に量子化する。次に、量子化器コントローラはp量子化レベルをデジタル入力信号の振幅に相関させて、第2の数qの量子化レベルを発生するように可変量子化器を制御する。内部DACは、次に、可変量子化器からq量子化レベルを一時に一群のpレベルずつ受信し、そこからデジタル入力信号に対応するアナログ出力信号を作り出す。
関連出願の相互参照
本出願は2003年2月13日に出願された米国仮特許出願第60/447,160号 VARIABLE, ADAPTIVE QUANTIZATION IN SIGMA−DELTA MODULATORS の優先権を請求する。
従来のシグマ−デルタデジタル/アナログ変換器のブロック図である。 本発明に従ったシグマ−デルタデジタル/アナログ変換器のブロック図である。 図2のシグマ−デルタデジタル/アナログ変換器内に含まれる可変量子化器の伝達関数を示す線図である。 SN比対図2のシグマ−デルタデジタル/アナログ変換器の4次構成に対する入力振幅を示す線図である。 図2のシグマ−デルタデジタル/アナログ変換器の動作方法のフロー図である。
符号の説明
100,200 シグマ−デルタDAC
101,201 デジタルシグマ−デルタ変調器
102,202 入力段
104 量子化器
106,206 内部DAC
108,110,114,116,208,210,214,216,220,222,224 線
112,212 帰還経路
204 可変量子化器
218 量子化器コントローラ

Claims (2)

  1. 適応シグマ−デルタ変調器であって、
    振幅を有するデジタル入力信号を受信するように構成された入力段と、
    入力段に接続される量子化器であって、デジタル入力信号を第1の予め定められた数pの量子化レベルに量子化するように構成され、各量子化レベルは関連する大きさを有する量子化器と、
    デジタル入力信号の振幅を監視し、かつ量子化器を制御して入力信号振幅に基づいてp量子化レベルの一つ以上に関連する大きさを選択的に調節して、第2の予め定められた数qの量子化レベルを含みデジタル入力信号を表す量子化されたデジタル信号を発生するように構成された量子化器コントローラと、
    を含む適応シグマ−デルタ変調器。
  2. シグマ−デルタ変調を実施する方法であって、
    振幅を有するデジタル入力信号を受信するステップと、
    デジタル入力信号を第1の予め定められた数pの量子化レベルに量子化するステップであって、各量子化レベルが関連する大きさを有するステップと、
    デジタル入力信号の振幅を監視するステップと、
    入力信号振幅に基づいてp量子化レベルの一つ以上に関連する大きさを選択的に調節して、第2の予め定められた数qの量子化レベルを含みデジタル入力信号を表す量子化されたデジタル信号を発生するステップと、
    を含む方法。
JP2004034408A 2003-02-13 2004-02-12 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法 Abandoned JP2004248288A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44716003P 2003-02-13 2003-02-13
US10/453,426 US6795005B2 (en) 2003-02-13 2003-06-03 Variable, adaptive quantization in sigma-delta modulators

Publications (2)

Publication Number Publication Date
JP2004248288A true JP2004248288A (ja) 2004-09-02
JP2004248288A5 JP2004248288A5 (ja) 2007-03-29

Family

ID=32853471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004034408A Abandoned JP2004248288A (ja) 2003-02-13 2004-02-12 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法

Country Status (2)

Country Link
US (1) US6795005B2 (ja)
JP (1) JP2004248288A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254261A (ja) * 2005-03-14 2006-09-21 Renesas Technology Corp Σδ型a/d変換回路を内蔵した通信用半導体集積回路
JP2012023540A (ja) * 2010-07-14 2012-02-02 Asahi Kasei Electronics Co Ltd マルチビットデルタシグマ変調器及びadコンバータ
JP5905825B2 (ja) * 2010-09-10 2016-04-20 日本電気株式会社 送信機、制御方法、コンピュータプログラム、およびδς変調器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894536B2 (en) * 2003-04-15 2011-02-22 Texas Instruments Incorporated Calibration model to mitigate data conversion errors
US6940437B2 (en) * 2003-10-31 2005-09-06 Cirrus Logic, Inc. Multibit delta-sigma modulator with variable-level quantizer
US7593483B2 (en) * 2004-05-07 2009-09-22 Broadcom Corporation Nonlinear mapping in digital-to-analog and analog-to-digital converters
US7405686B2 (en) * 2005-06-27 2008-07-29 Qualcomm Incorporated Methods and apparatus for implementing and/or using amplifiers and/or for performing various amplification related operations
US7289050B1 (en) * 2005-06-27 2007-10-30 Qualcomm Incorporated Amplification method and apparatus
US20080000431A1 (en) * 2006-06-29 2008-01-03 Stephen Longo Dog leash assembly
JP4589275B2 (ja) * 2006-07-27 2010-12-01 パナソニック株式会社 デルタシグマ変調型da変換装置
US7961125B2 (en) * 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
US8217816B2 (en) 2010-10-18 2012-07-10 Texas Instruments Incorporated Sigma-delta modulator
KR102192627B1 (ko) 2014-04-23 2020-12-17 삼성전자주식회사 재구성형 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
WO2019049543A1 (ja) * 2017-09-08 2019-03-14 ソニー株式会社 音声処理装置、音声処理方法及びプログラム
JP7139588B2 (ja) * 2017-09-22 2022-09-21 カシオ計算機株式会社 変換装置、電子楽器、情報処理装置、変換方法及びプログラム
US9985646B1 (en) 2017-10-18 2018-05-29 Schweitzer Engineering Laboratories, Inc. Analog-to-digital converter verification using quantization noise properties
US10033400B1 (en) 2017-10-18 2018-07-24 Schweitzer Engineering Laboratories, Inc. Analog-to-digital converter verification using quantization noise properties
US10727860B1 (en) * 2019-07-25 2020-07-28 Cirrus Logic, Inc. Increased noise performance using quantizer code suppression

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843390A (en) * 1988-02-24 1989-06-27 Motorola, Inc. Oversampled A/D converter having digital error correction
JP3012888B2 (ja) * 1989-11-24 2000-02-28 日本テキサス・インスツルメンツ株式会社 信号変調装置
US6535153B1 (en) 1999-02-04 2003-03-18 Med-El Electromedizinische Gerate Ges.M.B.H. Adaptive sigma-delta modulation with one-bit quantization
US6531973B2 (en) 2000-09-11 2003-03-11 Broadcom Corporation Sigma-delta digital-to-analog converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254261A (ja) * 2005-03-14 2006-09-21 Renesas Technology Corp Σδ型a/d変換回路を内蔵した通信用半導体集積回路
JP2012023540A (ja) * 2010-07-14 2012-02-02 Asahi Kasei Electronics Co Ltd マルチビットデルタシグマ変調器及びadコンバータ
JP5905825B2 (ja) * 2010-09-10 2016-04-20 日本電気株式会社 送信機、制御方法、コンピュータプログラム、およびδς変調器

Also Published As

Publication number Publication date
US20040160348A1 (en) 2004-08-19
US6795005B2 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
US7148829B2 (en) Delta-sigma modulation circuit with gain control function
JP2004248288A (ja) 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法
JP4755715B2 (ja) シグマデルタ変調器
US7339510B2 (en) Accumulator for adaptive sigma-delta modulation
US7081793B2 (en) High-efficiency amplifier, converter and methods
US5243345A (en) Sigma-delta modulator having a plural order loop filter with successive filter sections of successively smaller signal excursion range
EP1402647B1 (en) Multi-bit sigma-delta analog to digital converter with a variable full scale
AU2002309108B2 (en) A system and method for adaptive sigma-delta modulation
EP2498400A1 (en) A delta-sigma modulator approach to increased amplifier gain resolution
JPH09121161A (ja) ディザを利用してシグマ・デルタ変調器の安定性を改善する方法
US20100329482A1 (en) Audio digital to analog converter and audio processing apparatus including the same
US20040036636A1 (en) Tone-free dithering methods for sigma-delta DAC
JP2011507425A (ja) フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器
JP2005027170A (ja) 縦続型デルタシグマ変調器
JP2004248288A5 (ja)
US7420493B2 (en) Extended range delta-sigma modulator and delta-sigma power converter
US20080278209A1 (en) Method of pulse width modulation signal processing and device including signal processing for pulse width modulation
US10840940B2 (en) Suppression of noise of delta-sigma modulators
US6331833B1 (en) Highly linear sigma-delta modulator having graceful degradation of signal-to-noise ratio in overload condition
US20050093727A1 (en) Multibit delta-sigma modulator with variable-level quantizer
EP1564891A2 (en) Variable, adaptive quantization in sigma-delta modualtors
JP4555776B2 (ja) 適応型シグマ‐デルタ変換用積算器
US20220247389A1 (en) Digital pulse-width modulation (pwm) modulator with dynamically switchable code set for reduced total harmonic distortion and noise (thdn)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070209

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090903