JPH09121161A - ディザを利用してシグマ・デルタ変調器の安定性を改善する方法 - Google Patents
ディザを利用してシグマ・デルタ変調器の安定性を改善する方法Info
- Publication number
- JPH09121161A JPH09121161A JP8197322A JP19732296A JPH09121161A JP H09121161 A JPH09121161 A JP H09121161A JP 8197322 A JP8197322 A JP 8197322A JP 19732296 A JP19732296 A JP 19732296A JP H09121161 A JPH09121161 A JP H09121161A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- dither
- delta modulator
- sigma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
- H03M3/3287—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being at least partially dependent on the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
- H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
- H03M3/332—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal in particular a pseudo-random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ディサを利用するシグマ・デルタ
変調器に関する。 【解決手段】 簡単には、本発明の１つの実施例に従っ
て、回路は、入力信号ポート（例、１７０）、出力信号
ポート（例、１８０）、信号パスを含む、シグマ・デル
タ変調器（例、９０）を含む。信号パスは、フィードフ
ォワード信号パスとフィードバック信号パスを含む。信
号パスは、ディザ信号に接続されるように適用され、回
路は、実質上入力信号ポート（例、１７０）に適用され
る信号に従ってディザ信号を調整するよう適用される。
簡単には、本発明の他の実施例に従って、ディザを利用
するシグマ・デルタ変調器（例、９０）の安定性を改善
する方法は、シグマ・デルタ変調器（例、９０）の入力
ポートに信号を適用するステップと、ディザ信号をシグ
マ・デルタ変調器（例、９０）の信号パスに適用するス
テップと、実質上入力ポートに適用される信号に従っ
て、適用されるディザ信号を調整するステップとを含
む。
変調器に関する。 【解決手段】 簡単には、本発明の１つの実施例に従っ
て、回路は、入力信号ポート（例、１７０）、出力信号
ポート（例、１８０）、信号パスを含む、シグマ・デル
タ変調器（例、９０）を含む。信号パスは、フィードフ
ォワード信号パスとフィードバック信号パスを含む。信
号パスは、ディザ信号に接続されるように適用され、回
路は、実質上入力信号ポート（例、１７０）に適用され
る信号に従ってディザ信号を調整するよう適用される。
簡単には、本発明の他の実施例に従って、ディザを利用
するシグマ・デルタ変調器（例、９０）の安定性を改善
する方法は、シグマ・デルタ変調器（例、９０）の入力
ポートに信号を適用するステップと、ディザ信号をシグ
マ・デルタ変調器（例、９０）の信号パスに適用するス
テップと、実質上入力ポートに適用される信号に従っ
て、適用されるディザ信号を調整するステップとを含
む。
Description
【０００１】
【発明の属する技術分野】本発明は、シグマ・デルタ変
調器に関し、より詳細には、ディザを利用するシグマ・
デルタ変調器に関する。
調器に関し、より詳細には、ディザを利用するシグマ・
デルタ変調器に関する。
【０００２】
【従来の技術】オーバーサンプリング、またはディジタ
ル信号の量子化ノイズのシェーピングを含む、アナログ
・ディジタル、及びディジタル・アナログ変換は、良く
知られており、ほんの一例をあげれば、オーディオ、電
話、器械を含む、広範な適用例を持っている。こうした
信号変換は、例えば、Ｊａｍｅｓ Ｃ． Ｃａｎｄｙ、
Ｇａｂｏｒ Ｃ． Ｔｅｍｅｓによって編集され、ＩＥ
ＥＥ Ｐｒｅｓｓによって出版（１９９２）されたテキ
ストＯｖｅｒｓａｍｐｌｉｎｇ ｄｅｌｔａ−Ｓｉｇｍ
ａ Ｄａｔａ Ｃｏｎｖｅｒｔｅｒｓ： Ｔｈｅｏｒ
ｙ、Ｄｅｓｉｇｎａｎｄ Ｓｉｍｕｌａｔｉｏｎに掲載
された、Ｊａｍｅｓ Ｃ． Ｃａｎｄｙ、Ｇａｂｏｒ
Ｃ． Ｔｅｍｅｓ著“Ｏｖｅｒｓａｍｐｌｉｎｇ Ｍｅ
ｔｈｏｄｓｆｏｒ Ａ／Ｄ ａｎｄ Ｄ／Ａ Ｃｏｎｖ
ｅｒｓｉｏｎ”、上記のＣａｎｄｙ、Ｔｅｍｅｓのテキ
ストに掲載された、Ｓｔｕａｒｔ Ｋ． Ｔｅｗｋｓｂ
ｕｒｙ、 Ｒｏｂｅｒｔ Ｗ． Ｈａｌｌｏｃｋ著“Ｏ
ｖｅｒｓａｍｐｌｅｄ Ｌｉｎｅａｒ Ｐｒｅｄｉｃｔ
ｉｖｅ ａｎｄ Ｎｏｉｓｅ−Ｓｈａｐｉｎｇ Ｃｏｄ
ｅｒｓ ｏｆ Ｏｒｄｅｒ Ｎ＞１”、ＩＥＥＥ Ｐｒ
ｏｃ．ＩＳＣＡＳ’９３、Ｖｏｌ．２、１３５３〜１３
６０ページ、１９９３年５月、に掲載された、Ｓｔｅｖ
ｅｎ Ｒ． Ｎｏｒｓｗｏｒｔｈｙ著“Ｏｐｔｉｍａｌ
Ｎｏｎｒｅｃｕｒｓｉｖｅ Ｎｏｉｓｅ Ｓｈａｐｉ
ｎｇ Ｆｉｌｔｅｒｓ ｆｏｒ Ｏｖｅｒｓａｍｐｌｉ
ｎｇ Ｄａｔａ Ｃｏｎｖｅｒｔｅｒｓ、 Ｐａｒｔ
１：Ｔｈｅｏｒｙ”、“Ｏｐｔｉｍａｌ Ｎｏｎｒｅｃ
ｕｒｓｉｖｅ ＮｏｉｓｅＳｈａｐｉｎｇ Ｆｉｌｔｅ
ｒｓ ｆｏｒ Ｏｖｅｒｓａｍｐｌｉｎｇ ＤａｔａＣ
ｏｎｖｅｒｔｅｒｓ、 Ｐａｒｔ２： Ａｐｐｌｉｃａ
ｔｉｏｎｓ”、オーディオ・エンジニアリング学会第９
５回大会（１９９３年１０月７〜１０日）で発表され
た、Ｓｔｅｖｅｎ Ｒ． Ｎｏｒｓｗｏｒｔｈｙ、Ｄａ
ｖｉｄ Ａ．Ｒｉｃｈ著“Ｉｄｌｅ Ｃｈａｎｎｅｌ
Ｔｏｎｅｓ ａｎｄ Ｄｉｔｈｅｒｉｎｇ ｉｎ Ｄｅ
ｌｔａ−Ｓｉｇｍａ Ｍｏｄｕｌａｔｏｒｓ”、ＩＥＥ
Ｅ Ｔｒａｎｓｃ． ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ
Ｓｙｓｔｅｍｓ−II：Ａｎａｌｏｇ ａｎｄ Ｄｉｇ
ｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ、Ｖｏ
ｌ．４２、Ｎｏ．１、１９９５年１月、に掲載された、
Ｌ． Ｒｉｓｂｏ著“Ｏｎ ｔｈｅ Ｄｅｓｉｇｎ ｏ
ｆ Ｔｏｎｅ−Ｆｒｅｅ ΣΔ Ｍｏｄｕｌａｔｏｒ
ｓ”、オーディオ・エンジニアリング学会第９７回大会
（１９９４年１１月１０〜１３日）で発表された、Ｃ．
Ｄｕｎｎ ａｎｄ Ｍ． Ｓａｎｄｌｅｒ著“Ａ Ｓ
ｉｍｕｌａｔｅｄ Ｃｏｍｐａｒｉｓｏｎ ｏｆ Ｄｉ
ｔｈｅｒｅｄａｎｄ Ｃｈａｏｔｉｃ Ｓｉｇｍａ−Ｄ
ｅｌｔａ Ｍｏｄｕｌａｔｏｒｓ”で論じられており、
上記の全ての論文は、参照によってここに組み込まれて
いる。
ル信号の量子化ノイズのシェーピングを含む、アナログ
・ディジタル、及びディジタル・アナログ変換は、良く
知られており、ほんの一例をあげれば、オーディオ、電
話、器械を含む、広範な適用例を持っている。こうした
信号変換は、例えば、Ｊａｍｅｓ Ｃ． Ｃａｎｄｙ、
Ｇａｂｏｒ Ｃ． Ｔｅｍｅｓによって編集され、ＩＥ
ＥＥ Ｐｒｅｓｓによって出版（１９９２）されたテキ
ストＯｖｅｒｓａｍｐｌｉｎｇ ｄｅｌｔａ−Ｓｉｇｍ
ａ Ｄａｔａ Ｃｏｎｖｅｒｔｅｒｓ： Ｔｈｅｏｒ
ｙ、Ｄｅｓｉｇｎａｎｄ Ｓｉｍｕｌａｔｉｏｎに掲載
された、Ｊａｍｅｓ Ｃ． Ｃａｎｄｙ、Ｇａｂｏｒ
Ｃ． Ｔｅｍｅｓ著“Ｏｖｅｒｓａｍｐｌｉｎｇ Ｍｅ
ｔｈｏｄｓｆｏｒ Ａ／Ｄ ａｎｄ Ｄ／Ａ Ｃｏｎｖ
ｅｒｓｉｏｎ”、上記のＣａｎｄｙ、Ｔｅｍｅｓのテキ
ストに掲載された、Ｓｔｕａｒｔ Ｋ． Ｔｅｗｋｓｂ
ｕｒｙ、 Ｒｏｂｅｒｔ Ｗ． Ｈａｌｌｏｃｋ著“Ｏ
ｖｅｒｓａｍｐｌｅｄ Ｌｉｎｅａｒ Ｐｒｅｄｉｃｔ
ｉｖｅ ａｎｄ Ｎｏｉｓｅ−Ｓｈａｐｉｎｇ Ｃｏｄ
ｅｒｓ ｏｆ Ｏｒｄｅｒ Ｎ＞１”、ＩＥＥＥ Ｐｒ
ｏｃ．ＩＳＣＡＳ’９３、Ｖｏｌ．２、１３５３〜１３
６０ページ、１９９３年５月、に掲載された、Ｓｔｅｖ
ｅｎ Ｒ． Ｎｏｒｓｗｏｒｔｈｙ著“Ｏｐｔｉｍａｌ
Ｎｏｎｒｅｃｕｒｓｉｖｅ Ｎｏｉｓｅ Ｓｈａｐｉ
ｎｇ Ｆｉｌｔｅｒｓ ｆｏｒ Ｏｖｅｒｓａｍｐｌｉ
ｎｇ Ｄａｔａ Ｃｏｎｖｅｒｔｅｒｓ、 Ｐａｒｔ
１：Ｔｈｅｏｒｙ”、“Ｏｐｔｉｍａｌ Ｎｏｎｒｅｃ
ｕｒｓｉｖｅ ＮｏｉｓｅＳｈａｐｉｎｇ Ｆｉｌｔｅ
ｒｓ ｆｏｒ Ｏｖｅｒｓａｍｐｌｉｎｇ ＤａｔａＣ
ｏｎｖｅｒｔｅｒｓ、 Ｐａｒｔ２： Ａｐｐｌｉｃａ
ｔｉｏｎｓ”、オーディオ・エンジニアリング学会第９
５回大会（１９９３年１０月７〜１０日）で発表され
た、Ｓｔｅｖｅｎ Ｒ． Ｎｏｒｓｗｏｒｔｈｙ、Ｄａ
ｖｉｄ Ａ．Ｒｉｃｈ著“Ｉｄｌｅ Ｃｈａｎｎｅｌ
Ｔｏｎｅｓ ａｎｄ Ｄｉｔｈｅｒｉｎｇ ｉｎ Ｄｅ
ｌｔａ−Ｓｉｇｍａ Ｍｏｄｕｌａｔｏｒｓ”、ＩＥＥ
Ｅ Ｔｒａｎｓｃ． ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ
Ｓｙｓｔｅｍｓ−II：Ａｎａｌｏｇ ａｎｄ Ｄｉｇ
ｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ、Ｖｏ
ｌ．４２、Ｎｏ．１、１９９５年１月、に掲載された、
Ｌ． Ｒｉｓｂｏ著“Ｏｎ ｔｈｅ Ｄｅｓｉｇｎ ｏ
ｆ Ｔｏｎｅ−Ｆｒｅｅ ΣΔ Ｍｏｄｕｌａｔｏｒ
ｓ”、オーディオ・エンジニアリング学会第９７回大会
（１９９４年１１月１０〜１３日）で発表された、Ｃ．
Ｄｕｎｎ ａｎｄ Ｍ． Ｓａｎｄｌｅｒ著“Ａ Ｓ
ｉｍｕｌａｔｅｄ Ｃｏｍｐａｒｉｓｏｎ ｏｆ Ｄｉ
ｔｈｅｒｅｄａｎｄ Ｃｈａｏｔｉｃ Ｓｉｇｍａ−Ｄ
ｅｌｔａ Ｍｏｄｕｌａｔｏｒｓ”で論じられており、
上記の全ての論文は、参照によってここに組み込まれて
いる。
【０００３】本発明の譲受人に譲渡され、参照によって
ここに組み込まれている、１９９２年９月１日付けの、
“ＩｄｌｅＣｈａｎｎｅｌ Ｔｏｎｅ ａｎｄ Ｐｅｒ
ｉｏｄｉｃ Ｎｏｉｓｅ Ｓｕｐｐｒｅｓｓｉｏｎ ｆ
ｏｒ Ｓｉｇｍａ−Ｄｅｌｔａ Ｍｏｄｕｌａｔｏｒｓ
Ｕｓｉｎｇ Ｈｉｇｈ−Ｌｅｖｅｌ Ｄｉｔｈｅｒ”
と題された、Ｓｔｅｖｅｎ Ｒ． Ｎｏｒｓｗｏｒｔｈ
ｙによる米国特許第５、１４４、３０８号は、変調器出
力信号の中に発生する周期的ノイズとスプリアス・トー
ンの量を低減することによってシグマ・デルタ変調器の
性能を改善するために、ディジタル的に生成したディザ
信号を使うための技術を開示する。
ここに組み込まれている、１９９２年９月１日付けの、
“ＩｄｌｅＣｈａｎｎｅｌ Ｔｏｎｅ ａｎｄ Ｐｅｒ
ｉｏｄｉｃ Ｎｏｉｓｅ Ｓｕｐｐｒｅｓｓｉｏｎ ｆ
ｏｒ Ｓｉｇｍａ−Ｄｅｌｔａ Ｍｏｄｕｌａｔｏｒｓ
Ｕｓｉｎｇ Ｈｉｇｈ−Ｌｅｖｅｌ Ｄｉｔｈｅｒ”
と題された、Ｓｔｅｖｅｎ Ｒ． Ｎｏｒｓｗｏｒｔｈ
ｙによる米国特許第５、１４４、３０８号は、変調器出
力信号の中に発生する周期的ノイズとスプリアス・トー
ンの量を低減することによってシグマ・デルタ変調器の
性能を改善するために、ディジタル的に生成したディザ
信号を使うための技術を開示する。
【０００４】
【発明が解決しようとする課題】しかし、この点でシグ
マ・デルタ変調器の性能を改善するためにディザ信号を
使うことによって、シグマ・デルタ変調器のダイナミッ
ク・レンジも低減されることがある。従って、シグマ・
デルタ変調器のダイナミック・レンジを大きく損なった
り低減したりすることなく、空きチャネル・トーンを低
減するディザを使う技術が必要とされる。
マ・デルタ変調器の性能を改善するためにディザ信号を
使うことによって、シグマ・デルタ変調器のダイナミッ
ク・レンジも低減されることがある。従って、シグマ・
デルタ変調器のダイナミック・レンジを大きく損なった
り低減したりすることなく、空きチャネル・トーンを低
減するディザを使う技術が必要とされる。
【０００５】
【課題を解決するための手段】簡単には、本発明の１つ
の実施例に従って、回路は、入力信号ポート、出力信号
ポート、信号パスを含むシグマ・デルタ変調器を含む。
信号パスは、フィードフォワード信号パスとフィードバ
ック信号パスを含む。信号パスは、ディザ信号に接続さ
れよう適用され、回路はディザ信号を、実質上入力信号
ポートに適用された信号に従って調整するよう適用され
る。簡単には、本発明の他の実施例に従って、ディザを
利用する変調器の安定性を改善する方法は、信号をシグ
マ・デルタ変調器の入力ポートに適用するステップと、
ディザ信号をシグマ・デルタ変調器の信号パスに適用す
るステップと、実質上入力ポートに適用された信号に従
ってディザ信号を調整するステップとを含む。
の実施例に従って、回路は、入力信号ポート、出力信号
ポート、信号パスを含むシグマ・デルタ変調器を含む。
信号パスは、フィードフォワード信号パスとフィードバ
ック信号パスを含む。信号パスは、ディザ信号に接続さ
れよう適用され、回路はディザ信号を、実質上入力信号
ポートに適用された信号に従って調整するよう適用され
る。簡単には、本発明の他の実施例に従って、ディザを
利用する変調器の安定性を改善する方法は、信号をシグ
マ・デルタ変調器の入力ポートに適用するステップと、
ディザ信号をシグマ・デルタ変調器の信号パスに適用す
るステップと、実質上入力ポートに適用された信号に従
ってディザ信号を調整するステップとを含む。
【０００６】
【発明の実施の形態】図１は、本発明によるシグマ・デ
ルタ変調器のある実施例１００を表す。さらに、表され
た実施例は、本発明に従って、ディザを利用して、シグ
マ・デルタ変調器の安定性を改善する方法を利用する。
図示されるように、実施例１００はシグマ・デルタ変調
器９０を含むが、本発明は、この特定のシグマ・デルタ
変調器の範囲に限定されるものではない。この文脈で
は、「シグマ・デルタ変調器」という用語は、量子化器
の使用に関連する量子化誤差をスペクトル的にシェーピ
ングし、量子化誤差の少なくとも一部が、粗量子化、フ
ィードバック、フィルタリングを通じて関係のある周波
数帯の外で発生するようにするための回路またはデバイ
スを指す。オーバーサンプリングも利用される。従っ
て、利用されるシグマ・デルタ変調器は、１ビット・シ
グマ・デルタ変調器やマルチ・ビット・シグマ・デルタ
変調器といった、何らかのビット数のシグマ・デルタ変
調器を含む。例えば、１ビット・シグマ・デルタ変調器
の場合、量子化器１４０は１ビット量子化器を含む。さ
らに、利用されるシグマ・デルタ変調器は、フィードバ
ック信号パス、フィードフォワード信号パス、またはそ
の両方に何らかの次数フィルタを持ち、さらに、多重フ
ィードフォワード・ループ、多重フィードバック・ルー
プ、またはその両方を持つ。さらに、利用されるシグマ
・デルタ変調器はマルチ・ステージまたはカスケード形
である。従って、一般に、特定の適用例によって、シグ
マ・デルタ変調器のどの実施例も、シグマ・デルタ変調
器の帯域内量子化ノイズの少なくとも一部が帯域外量子
化ノイズの一部を犠牲にして低減されるのに充分であ
る。さらに、図１に表されるシグマ・デルタ変調器の実
施例はアナログ・ディジタル変換を行うために利用され
るが、本発明はこの範囲に限定されるものではない。例
えば、使われるシグマ・デルタ変調器は、図２の実施例
によって表されるようなディジタル・アナログ変換や、
さらに、同様に行われる「再量子化」のような「ディジ
タル・ディジタル」変換にも使われる。さらに、デルタ
・シグマ変調器とシグマ・デルタ変調器という用語は、
この文脈で一般に交換して使うことが理解される。
ルタ変調器のある実施例１００を表す。さらに、表され
た実施例は、本発明に従って、ディザを利用して、シグ
マ・デルタ変調器の安定性を改善する方法を利用する。
図示されるように、実施例１００はシグマ・デルタ変調
器９０を含むが、本発明は、この特定のシグマ・デルタ
変調器の範囲に限定されるものではない。この文脈で
は、「シグマ・デルタ変調器」という用語は、量子化器
の使用に関連する量子化誤差をスペクトル的にシェーピ
ングし、量子化誤差の少なくとも一部が、粗量子化、フ
ィードバック、フィルタリングを通じて関係のある周波
数帯の外で発生するようにするための回路またはデバイ
スを指す。オーバーサンプリングも利用される。従っ
て、利用されるシグマ・デルタ変調器は、１ビット・シ
グマ・デルタ変調器やマルチ・ビット・シグマ・デルタ
変調器といった、何らかのビット数のシグマ・デルタ変
調器を含む。例えば、１ビット・シグマ・デルタ変調器
の場合、量子化器１４０は１ビット量子化器を含む。さ
らに、利用されるシグマ・デルタ変調器は、フィードバ
ック信号パス、フィードフォワード信号パス、またはそ
の両方に何らかの次数フィルタを持ち、さらに、多重フ
ィードフォワード・ループ、多重フィードバック・ルー
プ、またはその両方を持つ。さらに、利用されるシグマ
・デルタ変調器はマルチ・ステージまたはカスケード形
である。従って、一般に、特定の適用例によって、シグ
マ・デルタ変調器のどの実施例も、シグマ・デルタ変調
器の帯域内量子化ノイズの少なくとも一部が帯域外量子
化ノイズの一部を犠牲にして低減されるのに充分であ
る。さらに、図１に表されるシグマ・デルタ変調器の実
施例はアナログ・ディジタル変換を行うために利用され
るが、本発明はこの範囲に限定されるものではない。例
えば、使われるシグマ・デルタ変調器は、図２の実施例
によって表されるようなディジタル・アナログ変換や、
さらに、同様に行われる「再量子化」のような「ディジ
タル・ディジタル」変換にも使われる。さらに、デルタ
・シグマ変調器とシグマ・デルタ変調器という用語は、
この文脈で一般に交換して使うことが理解される。
【０００７】図示されるように、図１に示すシグマ・デ
ルタ変調器の実施例は、入力信号ポート１７０と出力信
号ポート１８０を含む。さらに、本実施例は、総和ノー
ド１１０、アナログ信号フィルタ１２０、総和ノード１
３０、量子化器１４０を含むフィードフォワード信号パ
スと、出力ポート１８０から総和ノード１１０までのフ
ィードバック信号パスを含む。もちろん、アナログ信号
フィルタ１２０は、例えば、切り替え式のコンデンサと
いった形で、連続時間またはサンプル値データ・フィル
タとして実現される。図１のフィルタ１２０は、連続時
間アナログ信号フィルタを表す。さらに、この特定の実
施例では、シグマ・デルタ変調器のフィードフォワード
信号パスは、この特定の実施例での総和ノード１３０の
ような、ディザ信号を供給する回路またはデバイスに接
続されるよう適用される。それにもかかわらず、もちろ
ん、本発明は信号パスのこの特定の点で導入されるディ
ザ信号を持つように適用される形に限定されないことを
理解されたい。ディザ信号は、前述の米国特許第５、１
４４、３０８号でより詳細に説明されるように、選択さ
れた特定の接続点によって、前置フィルタリングによる
などしてディザ信号が適当に補正される限り、信号パス
の任意の点でシグマ・デルタ変調器に適用される。さら
に、ディザ信号は、外部に由来するものとして表され、
例えば、図１は、集積回路上の実施例１００を表すが、
ディザ信号を作り出す回路またはデバイスは、「チップ
外」にあるものとして示される。しかし、本発明は、こ
の範囲に限定されるものではない。実際、多くの適用例
で、ディザ信号は、「チップ上」で供給される。
ルタ変調器の実施例は、入力信号ポート１７０と出力信
号ポート１８０を含む。さらに、本実施例は、総和ノー
ド１１０、アナログ信号フィルタ１２０、総和ノード１
３０、量子化器１４０を含むフィードフォワード信号パ
スと、出力ポート１８０から総和ノード１１０までのフ
ィードバック信号パスを含む。もちろん、アナログ信号
フィルタ１２０は、例えば、切り替え式のコンデンサと
いった形で、連続時間またはサンプル値データ・フィル
タとして実現される。図１のフィルタ１２０は、連続時
間アナログ信号フィルタを表す。さらに、この特定の実
施例では、シグマ・デルタ変調器のフィードフォワード
信号パスは、この特定の実施例での総和ノード１３０の
ような、ディザ信号を供給する回路またはデバイスに接
続されるよう適用される。それにもかかわらず、もちろ
ん、本発明は信号パスのこの特定の点で導入されるディ
ザ信号を持つように適用される形に限定されないことを
理解されたい。ディザ信号は、前述の米国特許第５、１
４４、３０８号でより詳細に説明されるように、選択さ
れた特定の接続点によって、前置フィルタリングによる
などしてディザ信号が適当に補正される限り、信号パス
の任意の点でシグマ・デルタ変調器に適用される。さら
に、ディザ信号は、外部に由来するものとして表され、
例えば、図１は、集積回路上の実施例１００を表すが、
ディザ信号を作り出す回路またはデバイスは、「チップ
外」にあるものとして示される。しかし、本発明は、こ
の範囲に限定されるものではない。実際、多くの適用例
で、ディザ信号は、「チップ上」で供給される。
【０００８】図１に表されるように、実施例１００は、
ディザ信号を、実質上入力信号ポートに適用された信号
（この特定の実施例ではアナログ入力信号）に従って調
整するよう適用される。図１に表されるように、アナロ
グ入力信号も、この実施例では入力信号を乗算器に供給
する粗入力電力レベル概算器１６０に供給される。従っ
て、実質上瞬間的な入力信号の粗概算は、概算器１６０
によって行われ、乗算器１５０によるなどしてディザ信
号を調節、調整するように適用される。この特定の実施
例では、ディザ信号は、実質上瞬間的な入力電力につい
て得られた粗概算に実質上従って、最終的にシグマ・デ
ルタ変調器の信号パスに適用されるディザ信号の瞬間的
な電力を調節するような方法で、乗算器１５０の他のポ
ートに供給される。それにもかかわらず、実質上瞬間的
な入力電力の粗概算を得るために多くのアプローチが利
用され、本発明は、何らかの特定のアプローチの範囲に
限定されるものではないことが今や理解される。。例え
ば、電力に関連する電流、電圧その他の電気的パラメー
ターが、粗概算を得るために測定される。さらに、シグ
マ・デルタ変調器の性質の少なくとも一部に基づき、入
力信号ポート以外で行われた測定に基づいて、入力信号
の実質上瞬間的な電力の粗概算を得ることが可能であ
る。
ディザ信号を、実質上入力信号ポートに適用された信号
（この特定の実施例ではアナログ入力信号）に従って調
整するよう適用される。図１に表されるように、アナロ
グ入力信号も、この実施例では入力信号を乗算器に供給
する粗入力電力レベル概算器１６０に供給される。従っ
て、実質上瞬間的な入力信号の粗概算は、概算器１６０
によって行われ、乗算器１５０によるなどしてディザ信
号を調節、調整するように適用される。この特定の実施
例では、ディザ信号は、実質上瞬間的な入力電力につい
て得られた粗概算に実質上従って、最終的にシグマ・デ
ルタ変調器の信号パスに適用されるディザ信号の瞬間的
な電力を調節するような方法で、乗算器１５０の他のポ
ートに供給される。それにもかかわらず、実質上瞬間的
な入力電力の粗概算を得るために多くのアプローチが利
用され、本発明は、何らかの特定のアプローチの範囲に
限定されるものではないことが今や理解される。。例え
ば、電力に関連する電流、電圧その他の電気的パラメー
ターが、粗概算を得るために測定される。さらに、シグ
マ・デルタ変調器の性質の少なくとも一部に基づき、入
力信号ポート以外で行われた測定に基づいて、入力信号
の実質上瞬間的な電力の粗概算を得ることが可能であ
る。
【０００９】この特定の実施例では、ディザ信号は、疑
似乱数発生器をディジタル的に使って生成されるが、本
発明はこの範囲に限定されるものではない。例えば、そ
のかわりに、アナログ・ディザ信号はアナログ・ノイズ
発生器によって生成される。さらに、この実施例では、
粗概算器１６０によって乗算器１５０に供給される信号
は、同様にディジタルである。従って、乗算器１５０は
ディジタル出力信号を発生する。もちろん、アナログ・
ディザ信号が生成される場合は、もし概算器１６０もア
ナログ信号を発生するならば、アナログ乗算器が使われ
る。図１にははっきりと表されていないが、乗算器１５
０によって発生するディジタル出力信号は、ディジタル
・アナログ変換器に供給され、変形されたディザ信号
（この特定の実施例ではｄ’（ｎ））は、フィルタ１２
０を経由してシグマ・デルタ変調器のフィードフォワー
ド信号パスに沿って供給された信号と、適当に重ね合わ
される。さらに、量子化器１４０のディジタル出力信号
は、ディジタル・アナログ変換器に供給され、ノード１
１０で入力信号と重ね合わされるが、シグマ・デルタ変
調器の実施例のこれらの従来の性質は詳細には表されな
い。
似乱数発生器をディジタル的に使って生成されるが、本
発明はこの範囲に限定されるものではない。例えば、そ
のかわりに、アナログ・ディザ信号はアナログ・ノイズ
発生器によって生成される。さらに、この実施例では、
粗概算器１６０によって乗算器１５０に供給される信号
は、同様にディジタルである。従って、乗算器１５０は
ディジタル出力信号を発生する。もちろん、アナログ・
ディザ信号が生成される場合は、もし概算器１６０もア
ナログ信号を発生するならば、アナログ乗算器が使われ
る。図１にははっきりと表されていないが、乗算器１５
０によって発生するディジタル出力信号は、ディジタル
・アナログ変換器に供給され、変形されたディザ信号
（この特定の実施例ではｄ’（ｎ））は、フィルタ１２
０を経由してシグマ・デルタ変調器のフィードフォワー
ド信号パスに沿って供給された信号と、適当に重ね合わ
される。さらに、量子化器１４０のディジタル出力信号
は、ディジタル・アナログ変換器に供給され、ノード１
１０で入力信号と重ね合わされるが、シグマ・デルタ変
調器の実施例のこれらの従来の性質は詳細には表されな
い。
【００１０】前に示したように、今や、出力信号の量子
化誤差の音による作用を低減するために、シグマ・デル
タ変調器をディザすることが望ましいことが知られてい
る。このことは、“Ｉｄｌｅ Ｃｈａｎｎｅｌ Ｔｏｎ
ｅ ａｎｄ Ｐｅｒｉｏｄｉｃ Ｎｏｉｓｅ Ｓｕｐｐ
ｒｅｓｓｉｏｎ ｆｏｒ Ｓｉｇｍａ−ＤｅｌｔａＭｏ
ｄｕｌａｔｏｒｓ Ｕｓｉｎｇ Ｈｉｇｈ−Ｌｅｖｅｌ
Ｄｉｔｈｅｒ”と題された、Ｎｏｒｓｗｏｒｔｈｙに
よる前述の米国特許第５、１４４、３０８号で説明され
ている。しかし、ディザ信号をシグマ・デルタ変調器に
適用する際の１つの問題は、シグマ・デルタ変調器のノ
イズの最低レベルが数デシベル上昇することである。こ
のことは、クローズド・フィードバック・ループ構造
と、シグマ・デルタ変調器の粗量子化によって、少なく
とも部分的に起こり得る。米国特許第５、１４４、３０
８号に説明されるように、ディザ信号がシグマ・デルタ
変調器の信号パスに沿って供給される信号と重なり合う
ことによって、シグマ・デルタ変調器が不安定になる電
力レベルが到達される。シグマ・デルタ変調器の状態の
不安定さは、量子化誤差と周波数の幾何級数的な上昇
が、フル・スケールに達した振幅で発生する際明らかに
される。さらに、２以上の次数のシグマ・デルタ変調器
にとっては、このことは、回復不能なリミット・サイク
ル動作に導く。例えば、ＡＥＳのプレプリントとして入
手出来、参照されることによってここに組み込まれる、
１９９５年１１月１０〜１３日に、カリフォルニア州サ
ンフランシスコで開催された、オーディオ・エンジニア
リング学会（ＡＥＳ）第９７回大会で発表された、Ｃｈ
ｒｉｓ Ｄｕｎｎ、Ｍａｒｋ Ｓａｎｄｌｅｒ著“Ａ
Ｓｉｍｕｌａｔｅｄ Ｃｏｍｐａｒｉｓｏｎ ｏｆ Ｄ
ｉｔｈｅｒｅｄ ａｎｄＣｈａｏｔｉｃ Ｓｉｇｍａ−
Ｄｅｌｔａ Ｍｏｄｕｌａｔｏｒｓ”を参照されたい。
この不安定な作用の最終的な影響は、特に、ディザ信号
が適用されないシグマ・デルタ変調器と比較すると、シ
グマ・デルタ変調器のダイナミック・レンジを低減する
ことである。本発明によるディザを利用してシグマ・デ
ルタ変調器の安定性を改善する方法の利点の１つは、従
って、シグマ・デルタ変調器によって発生する量子化誤
差の音の作用を低減する能力を持つ一方で、シグマ・デ
ルタ変調器の充分なダイナミック・レンジを実質上維持
することも含む。
化誤差の音による作用を低減するために、シグマ・デル
タ変調器をディザすることが望ましいことが知られてい
る。このことは、“Ｉｄｌｅ Ｃｈａｎｎｅｌ Ｔｏｎ
ｅ ａｎｄ Ｐｅｒｉｏｄｉｃ Ｎｏｉｓｅ Ｓｕｐｐ
ｒｅｓｓｉｏｎ ｆｏｒ Ｓｉｇｍａ−ＤｅｌｔａＭｏ
ｄｕｌａｔｏｒｓ Ｕｓｉｎｇ Ｈｉｇｈ−Ｌｅｖｅｌ
Ｄｉｔｈｅｒ”と題された、Ｎｏｒｓｗｏｒｔｈｙに
よる前述の米国特許第５、１４４、３０８号で説明され
ている。しかし、ディザ信号をシグマ・デルタ変調器に
適用する際の１つの問題は、シグマ・デルタ変調器のノ
イズの最低レベルが数デシベル上昇することである。こ
のことは、クローズド・フィードバック・ループ構造
と、シグマ・デルタ変調器の粗量子化によって、少なく
とも部分的に起こり得る。米国特許第５、１４４、３０
８号に説明されるように、ディザ信号がシグマ・デルタ
変調器の信号パスに沿って供給される信号と重なり合う
ことによって、シグマ・デルタ変調器が不安定になる電
力レベルが到達される。シグマ・デルタ変調器の状態の
不安定さは、量子化誤差と周波数の幾何級数的な上昇
が、フル・スケールに達した振幅で発生する際明らかに
される。さらに、２以上の次数のシグマ・デルタ変調器
にとっては、このことは、回復不能なリミット・サイク
ル動作に導く。例えば、ＡＥＳのプレプリントとして入
手出来、参照されることによってここに組み込まれる、
１９９５年１１月１０〜１３日に、カリフォルニア州サ
ンフランシスコで開催された、オーディオ・エンジニア
リング学会（ＡＥＳ）第９７回大会で発表された、Ｃｈ
ｒｉｓ Ｄｕｎｎ、Ｍａｒｋ Ｓａｎｄｌｅｒ著“Ａ
Ｓｉｍｕｌａｔｅｄ Ｃｏｍｐａｒｉｓｏｎ ｏｆ Ｄ
ｉｔｈｅｒｅｄ ａｎｄＣｈａｏｔｉｃ Ｓｉｇｍａ−
Ｄｅｌｔａ Ｍｏｄｕｌａｔｏｒｓ”を参照されたい。
この不安定な作用の最終的な影響は、特に、ディザ信号
が適用されないシグマ・デルタ変調器と比較すると、シ
グマ・デルタ変調器のダイナミック・レンジを低減する
ことである。本発明によるディザを利用してシグマ・デ
ルタ変調器の安定性を改善する方法の利点の１つは、従
って、シグマ・デルタ変調器によって発生する量子化誤
差の音の作用を低減する能力を持つ一方で、シグマ・デ
ルタ変調器の充分なダイナミック・レンジを実質上維持
することも含む。
【００１１】図３は、本発明によるシグマ・デルタ変調
器のある実施例３００を表す。この特定の実施例は、い
くつかの追加的な特徴を持つが、図１に表された実施例
と同様である。図示されるように、実施例３００は量子
化器１４０、アナログ・フィルタ１２０と、１１０、１
３０といった総和ノードを含む。しかし、図３に表され
るように、この特定の実施例では、乗算器１５０はシフ
ト・レジスタ１５５として実現され、それにディジタル
・アナログ変換器（ＤＡＣ）１５６が続く。従って、図
示されるように、シフト・レジスタ１５５に供給される
ディザ信号は、２つの電力によって分割される。ディザ
信号に適用される２つの電力は、少なくとも部分的に
は、この特定の実施例では、粗概算器１６０によって供
給される信号によって決定される。さらに、この特定の
実施例では、粗概算器１６０は、非直線信号調節器１６
５と２Bレベルしきい検出器１６７として表されるが、
この時Ｂは、シフト・レジスタ１５５に供給されるビッ
トの数を示す正の整数である。
器のある実施例３００を表す。この特定の実施例は、い
くつかの追加的な特徴を持つが、図１に表された実施例
と同様である。図示されるように、実施例３００は量子
化器１４０、アナログ・フィルタ１２０と、１１０、１
３０といった総和ノードを含む。しかし、図３に表され
るように、この特定の実施例では、乗算器１５０はシフ
ト・レジスタ１５５として実現され、それにディジタル
・アナログ変換器（ＤＡＣ）１５６が続く。従って、図
示されるように、シフト・レジスタ１５５に供給される
ディザ信号は、２つの電力によって分割される。ディザ
信号に適用される２つの電力は、少なくとも部分的に
は、この特定の実施例では、粗概算器１６０によって供
給される信号によって決定される。さらに、この特定の
実施例では、粗概算器１６０は、非直線信号調節器１６
５と２Bレベルしきい検出器１６７として表されるが、
この時Ｂは、シフト・レジスタ１５５に供給されるビッ
トの数を示す正の整数である。
【００１２】信号調節器１６５としきい検出器１６７は
様々な方法で実現される。例えば、信号調節器１６５
は、タップ１７０またはエキスパンダからの接続部を経
由して供給されるアナログ信号を整流するための全波整
流器を含む。または、２つの四分円弧自乗デバイスとい
った、適当な四分円弧デバイスが利用される。例えば、
１つの実現例では、ＭＯＳＦＥＴ回路が使われる。信号
調節器の他の実施例が同様に利用される。図示されるよ
うに、信号調節器１６５は、入力信号としてアナログ信
号を受信し、供給されるアナログ信号の実質上瞬間的な
電力とおよそ相関する出力信号を供給するために供給さ
れる。その後、この出力信号は２Bレベルしきい検出器
１６７に供給される。しきい検出器１６７は、例えば、
Ｂビット・フラッシュＡ／Ｄ変換器として実現される。
しきい検出器１６７は、信号調節器１６５によって供給
される信号のために選択された複数のしきい信号レベル
から、適当なしきい信号レベルを決定し、逆に、この特
定の実施例ではＢビットを持つバイナリ・ディジタル信
号を供給する。ある比較的単純な実現例では、しきい検
出器１６７は、１つの選択されたしきい信号レベルまた
は既定の信号レベルを持ち、信号調節器１６５によって
供給された信号が、既定のしきい値の下か、既定のしき
い値の上かを示す１ビットを供給する。または、説明す
るように、しきい検出器１６７は、複数の選択されたし
きい信号レベルを実現し、信号調節器１６５によって供
給された信号のレベルと、選択されたしきい信号レベル
の関係によって、しきい検出器１６７は、バイナリ・デ
ィジタル信号出力を供給する。信号調節器１６５としき
い検出器１６７は共に、この特定の実施例では、粗入力
電力レベル概算器を含むが、もちろん、本発明は、この
範囲に制限されるものではない。供給されるアナログ信
号の実質上瞬間的な電力の粗概算によって、異なったバ
イナリ・ディジタル信号が算術的シフト・レジスタ１５
５に供給される。さらに、粗概算器によって検出される
アナログ信号の実質上瞬間的な電力の粗概算が大きくな
ればなるほど、シフト・レジスタ１５５を経由して、よ
り大きな減衰が適用される。この特定の実施例では、こ
のことは、粗概算器によってシフト・レジスタ１５５に
供給されるバイナリ・ディジタル信号に従って、バイナ
リ・ディジタル・ディザ信号をシフトすることによって
実現される。例えば、Ｂが１である実施例で、供給され
る信号が１ビットの信号である場合、ディザ信号は１ビ
ットによってシフトされるが、本発明はこの範囲に制限
されるものではない。この特定の実施例では、このこと
は、ディジタル信号シフトの方向と量、およびしきい検
出器１６７に供給される信号によって、２Bまでの乗算
または除算と等価である。最終的には、変調または調節
されたディザ信号ｄ’（ｎ）は、（アナログ信号に変換
された後で）図３に表されるように、シグマ・デルタ変
調器の信号パスに適用される。
様々な方法で実現される。例えば、信号調節器１６５
は、タップ１７０またはエキスパンダからの接続部を経
由して供給されるアナログ信号を整流するための全波整
流器を含む。または、２つの四分円弧自乗デバイスとい
った、適当な四分円弧デバイスが利用される。例えば、
１つの実現例では、ＭＯＳＦＥＴ回路が使われる。信号
調節器の他の実施例が同様に利用される。図示されるよ
うに、信号調節器１６５は、入力信号としてアナログ信
号を受信し、供給されるアナログ信号の実質上瞬間的な
電力とおよそ相関する出力信号を供給するために供給さ
れる。その後、この出力信号は２Bレベルしきい検出器
１６７に供給される。しきい検出器１６７は、例えば、
Ｂビット・フラッシュＡ／Ｄ変換器として実現される。
しきい検出器１６７は、信号調節器１６５によって供給
される信号のために選択された複数のしきい信号レベル
から、適当なしきい信号レベルを決定し、逆に、この特
定の実施例ではＢビットを持つバイナリ・ディジタル信
号を供給する。ある比較的単純な実現例では、しきい検
出器１６７は、１つの選択されたしきい信号レベルまた
は既定の信号レベルを持ち、信号調節器１６５によって
供給された信号が、既定のしきい値の下か、既定のしき
い値の上かを示す１ビットを供給する。または、説明す
るように、しきい検出器１６７は、複数の選択されたし
きい信号レベルを実現し、信号調節器１６５によって供
給された信号のレベルと、選択されたしきい信号レベル
の関係によって、しきい検出器１６７は、バイナリ・デ
ィジタル信号出力を供給する。信号調節器１６５としき
い検出器１６７は共に、この特定の実施例では、粗入力
電力レベル概算器を含むが、もちろん、本発明は、この
範囲に制限されるものではない。供給されるアナログ信
号の実質上瞬間的な電力の粗概算によって、異なったバ
イナリ・ディジタル信号が算術的シフト・レジスタ１５
５に供給される。さらに、粗概算器によって検出される
アナログ信号の実質上瞬間的な電力の粗概算が大きくな
ればなるほど、シフト・レジスタ１５５を経由して、よ
り大きな減衰が適用される。この特定の実施例では、こ
のことは、粗概算器によってシフト・レジスタ１５５に
供給されるバイナリ・ディジタル信号に従って、バイナ
リ・ディジタル・ディザ信号をシフトすることによって
実現される。例えば、Ｂが１である実施例で、供給され
る信号が１ビットの信号である場合、ディザ信号は１ビ
ットによってシフトされるが、本発明はこの範囲に制限
されるものではない。この特定の実施例では、このこと
は、ディジタル信号シフトの方向と量、およびしきい検
出器１６７に供給される信号によって、２Bまでの乗算
または除算と等価である。最終的には、変調または調節
されたディザ信号ｄ’（ｎ）は、（アナログ信号に変換
された後で）図３に表されるように、シグマ・デルタ変
調器の信号パスに適用される。
【００１３】さらに他の実施例では、図６に表されるよ
うに、シフト・レジスタの代わりに、スイッチング回路
５５５が利用される。他の実施例では、以下図７と結び
ついて論じられるように、信号調節器５６５が、双極性
信号のためのしきい検出器を利用することによって除去
される。この特定の実施例では、ＤＡ変換器（ＤＡＣ）
５５７がはっきりと表される。この実施例で粗概算器５
６０を経由して供給されるＢビットは、スイッチング・
ロジックに従ってＤＡＣ５５７によって発生するアナロ
グ信号の値に影響を与えるために利用される。特定の実
現例は、以下図７を参照して論じられる。ここでも、本
発明は、この特定の実施例の範囲に制限されるものでは
ない。多様な他の実施例が可能である。
うに、シフト・レジスタの代わりに、スイッチング回路
５５５が利用される。他の実施例では、以下図７と結び
ついて論じられるように、信号調節器５６５が、双極性
信号のためのしきい検出器を利用することによって除去
される。この特定の実施例では、ＤＡ変換器（ＤＡＣ）
５５７がはっきりと表される。この実施例で粗概算器５
６０を経由して供給されるＢビットは、スイッチング・
ロジックに従ってＤＡＣ５５７によって発生するアナロ
グ信号の値に影響を与えるために利用される。特定の実
現例は、以下図７を参照して論じられる。ここでも、本
発明は、この特定の実施例の範囲に制限されるものでは
ない。多様な他の実施例が可能である。
【００１４】図６に表される実施例の場合、非直線信号
調節器５６５が表される。例えば、全波整流器またはエ
キスパンダが利用される。全波整流器の利点の１つは、
電圧入力信号の場合のように、正負両方の信号レベルを
検出する必要がないことである。図７に表される実施例
の一部の場合、全波整流器は利用されず、従って、代わ
りに、正負の信号レベルの検出またはしきい値の検出が
図示される。エキスパンダも、図示されていないが、図
７に表されるコンパレータのような、しきい検出器で利
用されるコンパレータの、信号オフセットの効果を低減
するように利用される。図７の実施のために、ディザ信
号が、ディジタル乱数または疑似乱数発生器（図示せ
ず）によって供給される。従って、乱数または疑似乱数
１ビット・コードが図示されるように供給される。図示
されるように、アナログ入力信号は、６１０、６２０、
６３０、６４０、６５０、６６０といったコンパレータ
に供給されるが、これらのコンパレータは、例えば、一
緒に図６に示す検出器５６７のような、マルチレベルし
きい検出器として動作する。しきい検出器出力信号は、
ゲート６７０、６８０、６９０といったスイッチング・
ロジックに供給される。従って、スイッチング・ロジッ
クまたは回路は、実際に、しきい検出器からの入力電力
レベルの粗概算を得る。しきい検出器によって供給され
るディジタル信号は、スイッチング・ロジックによっ
て、調節または調整され、図７のＤＡＣ７００のような
ＤＡ変換器に供給されるディジタル・ディザ信号は、ア
ナログ入力信号が増大するに連れて、振幅が低減され
る。ＤＡＣ７００は、シグマ・デルタ変調器に供給され
る、アナログ形態の調節または調整されたディザ信号を
生成する。もちろん、ＤＡＣの出力信号は、電流、電
圧、または電荷といった様々な形態で供給される。しき
い値はバイナリ・レベルに制限されず、例えば、図７の
参照電圧によって示されるように、都合の良い任意のレ
ベルになるように選択される。さらに、ＤＡＣのコーデ
ィングは、ディザ信号を、入力信号に反応して、非直線
的に調節するように利用される。もちろん、量子化レベ
ルの数は、利用されるＤＡＣを単純化するように低減さ
れる。さらに、コンパレータの出力ポートでの振動の影
響を低減するために、コンパレータにヒステリシスを導
入することが望ましい。
調節器５６５が表される。例えば、全波整流器またはエ
キスパンダが利用される。全波整流器の利点の１つは、
電圧入力信号の場合のように、正負両方の信号レベルを
検出する必要がないことである。図７に表される実施例
の一部の場合、全波整流器は利用されず、従って、代わ
りに、正負の信号レベルの検出またはしきい値の検出が
図示される。エキスパンダも、図示されていないが、図
７に表されるコンパレータのような、しきい検出器で利
用されるコンパレータの、信号オフセットの効果を低減
するように利用される。図７の実施のために、ディザ信
号が、ディジタル乱数または疑似乱数発生器（図示せ
ず）によって供給される。従って、乱数または疑似乱数
１ビット・コードが図示されるように供給される。図示
されるように、アナログ入力信号は、６１０、６２０、
６３０、６４０、６５０、６６０といったコンパレータ
に供給されるが、これらのコンパレータは、例えば、一
緒に図６に示す検出器５６７のような、マルチレベルし
きい検出器として動作する。しきい検出器出力信号は、
ゲート６７０、６８０、６９０といったスイッチング・
ロジックに供給される。従って、スイッチング・ロジッ
クまたは回路は、実際に、しきい検出器からの入力電力
レベルの粗概算を得る。しきい検出器によって供給され
るディジタル信号は、スイッチング・ロジックによっ
て、調節または調整され、図７のＤＡＣ７００のような
ＤＡ変換器に供給されるディジタル・ディザ信号は、ア
ナログ入力信号が増大するに連れて、振幅が低減され
る。ＤＡＣ７００は、シグマ・デルタ変調器に供給され
る、アナログ形態の調節または調整されたディザ信号を
生成する。もちろん、ＤＡＣの出力信号は、電流、電
圧、または電荷といった様々な形態で供給される。しき
い値はバイナリ・レベルに制限されず、例えば、図７の
参照電圧によって示されるように、都合の良い任意のレ
ベルになるように選択される。さらに、ＤＡＣのコーデ
ィングは、ディザ信号を、入力信号に反応して、非直線
的に調節するように利用される。もちろん、量子化レベ
ルの数は、利用されるＤＡＣを単純化するように低減さ
れる。さらに、コンパレータの出力ポートでの振動の影
響を低減するために、コンパレータにヒステリシスを導
入することが望ましい。
【００１５】図２は、本発明によるシグマ・デルタ変調
器のまた他の実施例２００を表す。図１に表される実施
例と反対に、この特定の実施例では、ディジタル・アナ
ログ変換が行われる。図示されるように、この特定の実
施例は、ディジタル・フィルタ２２０、総和ノード２１
０、２３０、量子化器２４０、乗算器２５０、粗入力電
力レベル概算器２６０を含む。さらに（ＤＡＣ）２９３
とローパス・フィルタ（ＬＰＦ）２９５が、シグマ・デ
ルタ変調器１９０の出力ポートに接続される。この特定
の実施例は、図１に表される実施例のような方法で動作
するが、この実施例で粗概算器２６０に供給される信号
はアナログ信号でなくディジタル信号である。さらに、
シグマ・デルタ変調器１９０に供給される調節されたデ
ィザ信号は、この特定の実施例では、ディジタル信号で
あるが、一方図１に表される実施例の場合、ディジタル
・アナログ変換が利用される。アナログ、ディジタル・
システムの間の変換が利用されるこの文脈では、ディジ
タル信号の電力はディジタル信号の総体的な大きさを表
し、少なくとも部分的には、等価のアナログ信号または
アナログ信号を供給するアナログ・システムに基づくこ
とが理解される。
器のまた他の実施例２００を表す。図１に表される実施
例と反対に、この特定の実施例では、ディジタル・アナ
ログ変換が行われる。図示されるように、この特定の実
施例は、ディジタル・フィルタ２２０、総和ノード２１
０、２３０、量子化器２４０、乗算器２５０、粗入力電
力レベル概算器２６０を含む。さらに（ＤＡＣ）２９３
とローパス・フィルタ（ＬＰＦ）２９５が、シグマ・デ
ルタ変調器１９０の出力ポートに接続される。この特定
の実施例は、図１に表される実施例のような方法で動作
するが、この実施例で粗概算器２６０に供給される信号
はアナログ信号でなくディジタル信号である。さらに、
シグマ・デルタ変調器１９０に供給される調節されたデ
ィザ信号は、この特定の実施例では、ディジタル信号で
あるが、一方図１に表される実施例の場合、ディジタル
・アナログ変換が利用される。アナログ、ディジタル・
システムの間の変換が利用されるこの文脈では、ディジ
タル信号の電力はディジタル信号の総体的な大きさを表
し、少なくとも部分的には、等価のアナログ信号または
アナログ信号を供給するアナログ・システムに基づくこ
とが理解される。
【００１６】図４は、本発明によるシグマ・デルタ変調
器のさらに他の実施例を表す。図４に表される実施例
は、いくつかの追加的な特徴を持つが、図２に示す実施
例と同様である。例えば、図２の乗算器２５０は、図３
に表される実施例のように、シフト・レジスタ２５５と
して実現される。さらに、粗概算器２６０は、この特定
の実施例ではより詳細に表されるが、もちろん、本発明
の範囲は、この点に限定されるものではない。この特定
の実施例では、ディジタル入力信号は、粗概算器２６０
に供給されるＭビット信号として表される。さらに、Ｍ
ビット信号は、回路に供給されるディジタル入力信号の
絶対値を作り出す、バイナリ・ディジタル回路２６５に
供給される。従って、Ｍビット信号は、供給される信号
がゼロ以下の大きさの信号を示す場合、補完されるが、
信号はさもなければ補完されない。これは、従来、少な
くとも一部分は、Ｍビット・ディジタル信号のサイン・
ビットに基づくディジタル・ロジックを使って実現され
る。例えば、「２の補数」の実現例が利用されるが、本
発明はこの範囲に制限されるものではない。次に、結果
として生じたＭビット・ディジタル信号がＢビット・デ
ィジタルしきい検出器２６７に供給される。この特定の
実施例では、しきい検出器２６７は、入力信号として得
られたＭビットを「再量子化」し、出力信号としてＢビ
ットを供給するが、この時ＢはＭより小さく、ＢとＭは
正の整数である。もちろん、ここでは、以下より詳細に
説明されるように、既定のしきい値はバイナリ・レベル
に制限されないことが理解される。さらに、前に説明し
たように、しきい検出器２６７は単一レベルしきい検出
器を含む。図４に表される実施例４００の残りの部分
は、シフト・レジスタ２５５に関して、図３で説明され
た実施例と同様の方法で動作する。さらに、図４では表
されていないが、例えばディジタル入力信号がＮビット
を含む場合、マスキング・レジスタが含まれるが、この
際粗概算器２６０のためにＭビットだけが必要とされ、
ＭはＮより小さく、Ｎは正の整数である。マスキング・
レジスタは粗概算器が動作するためには必要とされない
ディジタル入力信号のこれらのビットをマスクする。
器のさらに他の実施例を表す。図４に表される実施例
は、いくつかの追加的な特徴を持つが、図２に示す実施
例と同様である。例えば、図２の乗算器２５０は、図３
に表される実施例のように、シフト・レジスタ２５５と
して実現される。さらに、粗概算器２６０は、この特定
の実施例ではより詳細に表されるが、もちろん、本発明
の範囲は、この点に限定されるものではない。この特定
の実施例では、ディジタル入力信号は、粗概算器２６０
に供給されるＭビット信号として表される。さらに、Ｍ
ビット信号は、回路に供給されるディジタル入力信号の
絶対値を作り出す、バイナリ・ディジタル回路２６５に
供給される。従って、Ｍビット信号は、供給される信号
がゼロ以下の大きさの信号を示す場合、補完されるが、
信号はさもなければ補完されない。これは、従来、少な
くとも一部分は、Ｍビット・ディジタル信号のサイン・
ビットに基づくディジタル・ロジックを使って実現され
る。例えば、「２の補数」の実現例が利用されるが、本
発明はこの範囲に制限されるものではない。次に、結果
として生じたＭビット・ディジタル信号がＢビット・デ
ィジタルしきい検出器２６７に供給される。この特定の
実施例では、しきい検出器２６７は、入力信号として得
られたＭビットを「再量子化」し、出力信号としてＢビ
ットを供給するが、この時ＢはＭより小さく、ＢとＭは
正の整数である。もちろん、ここでは、以下より詳細に
説明されるように、既定のしきい値はバイナリ・レベル
に制限されないことが理解される。さらに、前に説明し
たように、しきい検出器２６７は単一レベルしきい検出
器を含む。図４に表される実施例４００の残りの部分
は、シフト・レジスタ２５５に関して、図３で説明され
た実施例と同様の方法で動作する。さらに、図４では表
されていないが、例えばディジタル入力信号がＮビット
を含む場合、マスキング・レジスタが含まれるが、この
際粗概算器２６０のためにＭビットだけが必要とされ、
ＭはＮより小さく、Ｎは正の整数である。マスキング・
レジスタは粗概算器が動作するためには必要とされない
ディジタル入力信号のこれらのビットをマスクする。
【００１７】本発明によるシグマ・デルタ変調器は、図
１に表される実施例のように、本発明によるディザを利
用するシグマ・デルタ変調器の安定性を改善する方法を
使う。第１に、信号は、図１に表される入力ポート１７
０のような、シグマ・デルタ変調器の入力ポートに適用
される。さらに、ディザ信号は、総和ノード１３０のよ
うな、シグマ・デルタ変調器の信号パスに適用される。
適用されるディザ信号は、実質上入力ポートに適用され
る信号に従って調整される。これは図１に表され、そこ
では、適用されるディザ信号の電力が、信号を、入力信
号の実質上瞬間的な電力の粗概算を供給する乗算器１５
０に供給することによって調整される。さらに、粗概算
器１６０は、シグマ・デルタ変調器に適用されるアナロ
グ入力信号である、入力信号を持つ。
１に表される実施例のように、本発明によるディザを利
用するシグマ・デルタ変調器の安定性を改善する方法を
使う。第１に、信号は、図１に表される入力ポート１７
０のような、シグマ・デルタ変調器の入力ポートに適用
される。さらに、ディザ信号は、総和ノード１３０のよ
うな、シグマ・デルタ変調器の信号パスに適用される。
適用されるディザ信号は、実質上入力ポートに適用され
る信号に従って調整される。これは図１に表され、そこ
では、適用されるディザ信号の電力が、信号を、入力信
号の実質上瞬間的な電力の粗概算を供給する乗算器１５
０に供給することによって調整される。さらに、粗概算
器１６０は、シグマ・デルタ変調器に適用されるアナロ
グ入力信号である、入力信号を持つ。
【００１８】本技術に熟練した者には今や理解されるよ
うに、振幅を低減するなどして、ディザ信号の電力を低
減または減衰させることは、量子化誤差の音の作用の低
減に有害な影響を持つが、それにも関わらず、量子化誤
差は通常最も音に関し、入力信号が、比較的低い電力を
示す、比較的小さい振幅を持つ時、入力信号と関連す
る。通常、量子化誤差スペクトラムは、より大きな電力
を示すより大きな入力信号の場合徐々にスムースにな
り、信号に関連しなくなる。さらに、量子化誤差は、入
力信号レベルが量子化誤差より大きい時、人間の耳には
マスクされて知覚されない傾向がある。従って、ディザ
信号は、入力信号が増大するに連れて、量子化誤差の音
の作用の低減の大きな劣化なしに、低減される。
うに、振幅を低減するなどして、ディザ信号の電力を低
減または減衰させることは、量子化誤差の音の作用の低
減に有害な影響を持つが、それにも関わらず、量子化誤
差は通常最も音に関し、入力信号が、比較的低い電力を
示す、比較的小さい振幅を持つ時、入力信号と関連す
る。通常、量子化誤差スペクトラムは、より大きな電力
を示すより大きな入力信号の場合徐々にスムースにな
り、信号に関連しなくなる。さらに、量子化誤差は、入
力信号レベルが量子化誤差より大きい時、人間の耳には
マスクされて知覚されない傾向がある。従って、ディザ
信号は、入力信号が増大するに連れて、量子化誤差の音
の作用の低減の大きな劣化なしに、低減される。
【００１９】シグマ・デルタ変調器の潜在的な不安定さ
は、実質上瞬間的に発生する。従って、少なくとも部分
的には入力信号に基づく、ディザ信号の実質上瞬間的な
動的変調が望ましい。１つの特定の実施例では、疑似乱
数ディザ信号ｄ（ｎ）が、入力信号ｘ（ｎ）の大きさに
よって変調されるが、この入力信号は、入力信号がゼロ
に近づく時ピーク・ディザ信号を発生し、入力信号が正
規化されたピークに近づく時実質上ゼロのディザ信号を
発生する一方、入力信号の瞬間的な電力がゼロから正規
化されたピークに増大する時、絶えずディザ信号の電力
または振幅を減少させるような方法で、入力ポート１７
０に適用される。本発明の範囲はこの点に制限されるも
のではないが、例えば、この結果を達成する振幅変調の
タイプの一例が、以下の等式（１）によって供給され
る。
は、実質上瞬間的に発生する。従って、少なくとも部分
的には入力信号に基づく、ディザ信号の実質上瞬間的な
動的変調が望ましい。１つの特定の実施例では、疑似乱
数ディザ信号ｄ（ｎ）が、入力信号ｘ（ｎ）の大きさに
よって変調されるが、この入力信号は、入力信号がゼロ
に近づく時ピーク・ディザ信号を発生し、入力信号が正
規化されたピークに近づく時実質上ゼロのディザ信号を
発生する一方、入力信号の瞬間的な電力がゼロから正規
化されたピークに増大する時、絶えずディザ信号の電力
または振幅を減少させるような方法で、入力ポート１７
０に適用される。本発明の範囲はこの点に制限されるも
のではないが、例えば、この結果を達成する振幅変調の
タイプの一例が、以下の等式（１）によって供給され
る。
【数１】
【００２０】この時、αは、入力信号を増大させてディ
ザ信号を減衰させるために使われる指数パラメータで、
「ａｂｓ」は、因数の絶対値を表す。もちろん、αの適
当な値を選択する際両刃の剣があることが、今や本技術
に熟練した者によって理解されている。αが小さすぎる
と、入力信号の振幅が小さい時、音を除去するための、
ディザ信号の充分な電力または振幅が得られない。αが
大きすぎると、入力信号の振幅が比較的大きい時、シグ
マ・デルタ変調器の不安定性を低減する利点が損なわれ
る。さらに、前に説明した方法で、ディザ信号を変調す
ることは、大部分の実際の状況では、本質的に聞こえな
いことが理解される。
ザ信号を減衰させるために使われる指数パラメータで、
「ａｂｓ」は、因数の絶対値を表す。もちろん、αの適
当な値を選択する際両刃の剣があることが、今や本技術
に熟練した者によって理解されている。αが小さすぎる
と、入力信号の振幅が小さい時、音を除去するための、
ディザ信号の充分な電力または振幅が得られない。αが
大きすぎると、入力信号の振幅が比較的大きい時、シグ
マ・デルタ変調器の不安定性を低減する利点が損なわれ
る。さらに、前に説明した方法で、ディザ信号を変調す
ることは、大部分の実際の状況では、本質的に聞こえな
いことが理解される。
【００２１】特定の実施の複雑さを低減するために、多
数の技術が利用されるが、本発明はこの特定の技術の範
囲に制限されるものではない。例えば、ディザ信号の変
調因数を、２の因数によるなどして、少数の分離したレ
ベルに量子化することが望ましい。例えば、上記の等式
（１）による振幅変調の場合、変調因数のために徐々に
減少する、連続する２の因数に帰着する入力信号振幅値
を決定することが望ましいが、この時、１は本質的にど
んな入力信号振幅にも対応しない。図５はその１例を表
す表であるが、もちろん、本発明はこの範囲に制限され
るものではない。この表のしきい値は振幅の絶対値では
なく、デシベルで示されている。この例は、変調成分の
２ビット量子化を表している。従って、選択されたしき
い値はシフト・レジスタの実現例で利用され、２の因数
によってディザ信号の振幅を低減する。
数の技術が利用されるが、本発明はこの特定の技術の範
囲に制限されるものではない。例えば、ディザ信号の変
調因数を、２の因数によるなどして、少数の分離したレ
ベルに量子化することが望ましい。例えば、上記の等式
（１）による振幅変調の場合、変調因数のために徐々に
減少する、連続する２の因数に帰着する入力信号振幅値
を決定することが望ましいが、この時、１は本質的にど
んな入力信号振幅にも対応しない。図５はその１例を表
す表であるが、もちろん、本発明はこの範囲に制限され
るものではない。この表のしきい値は振幅の絶対値では
なく、デシベルで示されている。この例は、変調成分の
２ビット量子化を表している。従って、選択されたしき
い値はシフト・レジスタの実現例で利用され、２の因数
によってディザ信号の振幅を低減する。
【００２２】図５に示す一つ目の縦の列を見ると、最初
のしきい値は、入力信号が約−２４ｄＢフル・スケール
の時に発生する。ある場合、より低い入力信号レベルで
ディザ信号を変調するために、−３０〜−４０ｄＢとい
った、より小さい値に、このしきい値を調整することが
望ましい。しかし、前に説明したように、シグマ・デル
タ変調器が比較的低い入力信号のために低いディザ信号
を持つことは望ましくないため、このしきい値を選択す
る際に、両刃の剣が存在する。望ましいしきい値を選択
するために多数のアプローチが利用される。例えば、図
５の二つ目の縦の列に表されるしきい値の場合、しきい
値は、信号対雑音比の曲線が、連続的な非量子化ディザ
・レベル調整の結果生じる望ましい曲線をほぼフォロー
するように選択される。図５の表の二つ目縦の列の値を
出発点として使い、繰り返しシミュレーションを行う
と、三つ目の縦の列のしきい値が得られる。シミュレー
ションは、特定のしきい値の選択は比較的堅牢であるこ
とを示す。従って、しきい値を正負両方向に数デシベル
調整することによって満足すべき動作が達成される。従
って、動作の堅牢な性質によって、特定の実現例のため
に都合の良いしきい値を選択することが望ましい。例え
ば、図５の表の三つ目の縦の列に表されるしきい値の場
合、数値は６ｄＢ間隔で増加する。さらに、しきい値の
数を低減するためにさらに単純化が行われる。従って、
例えば、３または２のしきい値が利用され、さらに、前
に示したように、わずか数ビットの量子化ディザ信号
も、ハードウェアの複雑さを低減するために利用され
る。
のしきい値は、入力信号が約−２４ｄＢフル・スケール
の時に発生する。ある場合、より低い入力信号レベルで
ディザ信号を変調するために、−３０〜−４０ｄＢとい
った、より小さい値に、このしきい値を調整することが
望ましい。しかし、前に説明したように、シグマ・デル
タ変調器が比較的低い入力信号のために低いディザ信号
を持つことは望ましくないため、このしきい値を選択す
る際に、両刃の剣が存在する。望ましいしきい値を選択
するために多数のアプローチが利用される。例えば、図
５の二つ目の縦の列に表されるしきい値の場合、しきい
値は、信号対雑音比の曲線が、連続的な非量子化ディザ
・レベル調整の結果生じる望ましい曲線をほぼフォロー
するように選択される。図５の表の二つ目縦の列の値を
出発点として使い、繰り返しシミュレーションを行う
と、三つ目の縦の列のしきい値が得られる。シミュレー
ションは、特定のしきい値の選択は比較的堅牢であるこ
とを示す。従って、しきい値を正負両方向に数デシベル
調整することによって満足すべき動作が達成される。従
って、動作の堅牢な性質によって、特定の実現例のため
に都合の良いしきい値を選択することが望ましい。例え
ば、図５の表の三つ目の縦の列に表されるしきい値の場
合、数値は６ｄＢ間隔で増加する。さらに、しきい値の
数を低減するためにさらに単純化が行われる。従って、
例えば、３または２のしきい値が利用され、さらに、前
に示したように、わずか数ビットの量子化ディザ信号
も、ハードウェアの複雑さを低減するために利用され
る。
【００２３】ここでは本発明のいくつかの特徴だけが表
され説明されたが、多くの変形、代用、変更または同等
のものが、本技術に熟練した者には今や思い浮かぶだろ
う。従って、添付の請求項は、本発明の真の精神の範囲
内で、こうした変形や変更の全てに及ぶことを意図する
ことを理解されたい。
され説明されたが、多くの変形、代用、変更または同等
のものが、本技術に熟練した者には今や思い浮かぶだろ
う。従って、添付の請求項は、本発明の真の精神の範囲
内で、こうした変形や変更の全てに及ぶことを意図する
ことを理解されたい。
【図１】本発明によるディザを利用してシグマ・デルタ
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のある実施例を表す構成図であ
る。
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のある実施例を表す構成図であ
る。
【図２】本発明によるディザを利用してシグマ・デルタ
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器の他の実施例を表す構成図であ
る。
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器の他の実施例を表す構成図であ
る。
【図３】本発明によるディザを利用してシグマ・デルタ
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のさらに他の実施例を表す構成
図である。
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のさらに他の実施例を表す構成
図である。
【図４】本発明によるディザを利用してシグマ・デルタ
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のさらに他の実施例を表す構成
図である。
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のさらに他の実施例を表す構成
図である。
【図５】本発明によるディザを利用してシグマ・デルタ
変調器の安定性を改善する方法のある実施例のためのし
きい値と量子化値を表す表である。
変調器の安定性を改善する方法のある実施例のためのし
きい値と量子化値を表す表である。
【図６】本発明によるディザを利用してシグマ・デルタ
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のさらにもう一つの実施例を表
す構成図である。
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のさらにもう一つの実施例を表
す構成図である。
【図７】本発明によるディザを利用してシグマ・デルタ
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のさらに他の実施例の一部を表
す略図である。
変調器の安定性を改善する方法を利用する、本発明によ
るシグマ・デルタ変調器のさらに他の実施例の一部を表
す略図である。
９０ シグマ・デルタ変調器 １１０ ノード １３０ 総和ノード １４０ 量子化器 １５０ 乗算器 １７０ 入力信号ポート １８０ 出力信号ポート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディヴィッド アーサー リッチ アメリカ合衆国 18052 ペンシルヴァニ ア，ホワイトホール，サンセット ドライ ヴ 1939
Claims (25)
- 【請求項１】 回路であって、 入力信号ポート（例、１７０）、出力信号ポート（例、
１８０）、信号パスを含み、前記信号パスがフィードフ
ォワード信号パスとフィードバック信号パスを含む、シ
グマ・デルタ変調器（例、９０）と、 ディザ信号を受け取るために接続されるように適用され
る前記信号パスと、 実質上入力信号ポート（例、１７０）に適用される信号
に従って、ディザ信号を調整するために適用される前記
回路とを含む、回路。 - 【請求項２】 前記回路がさらに、実質上入力信号ポー
ト（例、１７０）に適用される電力の概算値に従って、
ディザ信号の電力を調整するために適用される、請求項
１に記載の回路。 - 【請求項３】 前記回路がさらに、実質上入力信号ポー
ト（例、１７０）に適用される信号の実質上瞬間的な電
力の粗概算値に従って、ディザ信号の電力を調整するた
めに適用される、請求項２に記載の回路。 - 【請求項４】 前記回路がさらに、実質上入力信号ポー
ト（例、１７０）に適用される信号の振幅の概算値に従
って、ディザ信号の振幅を調整するために適用される、
請求項１に記載の回路。 - 【請求項５】 前記回路がさらに、実質上入力信号ポー
ト（例、１７０）に適用される信号の振幅の概算値に従
って、ディザ信号の振幅を減衰するために適用される、
請求項４に記載の回路。 - 【請求項６】 前記回路がさらに、実質上入力信号ポー
ト（例、１７０）に適用される信号の振幅の粗概算値に
従って、ディザ信号の振幅を減衰するために適用され
る、請求項４に記載の回路。 - 【請求項７】 前記回路が、入力ポート（例、１７０）
に適用される信号の振幅の粗概算のためのしきい検出器
に接続される、非直線信号調節器を含む、請求項６に記
載の回路。 - 【請求項８】 前記回路が、ディザ信号の振幅を調整す
るための算術的シフト・レジスタを含む、請求項４に記
載の回路。 - 【請求項９】 前記回路が、スイッチング・ロジックを
含み、 ディザ信号が、複数の疑似乱数１ビット・コードを含
み、 前記回路が、入力信号ポート（例、１７０）に適用され
る信号に従って、１ビット・コードを調整することによ
って、ディザ信号を前記スイッチング・ロジックと調整
するために適用される、請求項１に記載の回路。 - 【請求項１０】 ディザ信号を調整するために適用され
る前記回路が、アナログ・ディジタル変換器に組み込ま
れる、請求項１に記載の回路。 - 【請求項１１】 ディザ信号を調整するために適用され
る前記回路が、ディジタル・アナログ変換器に組み込ま
れる、請求項１に記載の回路。 - 【請求項１２】 ディザ信号を調整するために適用され
る前記回路が、ディジタル・ディジタル再量子化器に組
み込まれる、請求項１に記載の回路。 - 【請求項１３】 前記シグマ・デルタ変調器（例、９
０）が、１ビット・シグマ・デルタ変調器を含む、請求
項１に記載の回路。 - 【請求項１４】 前記シグマ・デルタ変調器（例、９
０）が、２以上の次数を持つシグマ・デルタ変調器
（例、９０）を含む、請求項１に記載の回路。 - 【請求項１５】 ディザを利用してシグマ・デルタ変調
器（例、９０）の安定性を改善するための方法であっ
て、 信号をシグマ・デルタ変調器（例、９０）の入力ポート
に適用するステップと、 ディザ信号をシグマ・デルタ変調器（例、９０）の信号
パスに適用するステップと、 適用されたディザ信号を、実質上入力ポートに適用され
た信号に従って調整するステップとを含む方法。 - 【請求項１６】 ディザ信号を調整するステップが、実
質上入力ポートに適用された信号の実質上瞬間的な電力
の概算値に従って、適用されるディザ信号の電力の調整
を含む、請求項１５に記載の方法。 - 【請求項１７】 ディザ信号の電力を調整するステップ
が、入力信号の電力の概算を含む、請求項１５に記載の
方法。 - 【請求項１８】 適用されるディザ信号の電力を調整す
るステップが、実質上入力信号ポート（例、１７０）に
適用される信号の瞬間的な電力の粗概算値に従う、適用
されるディザ信号の電力の調整を含む、請求項１５に記
載の方法。 - 【請求項１９】 ディザ信号を調整するステップが、実
質上入力ポートに適用される信号の振幅に従う、ディザ
信号の振幅の調整を含む、請求項１５に記載の方法。 - 【請求項２０】 ディザ信号の振幅を調整するステップ
が、入力信号の振幅の概算を含む、請求項１９に記載の
方法。 - 【請求項２１】 入力信号の振幅を概算するステップ
が、入力信号の振幅の粗概算を含む、請求項２０に記載
の方法。 - 【請求項２２】 ディザ信号を調整するステップが、実
質上入力ポートに適用される信号の振幅に従うディザ信
号の減衰を含む、請求項１９に記載の方法。 - 【請求項２３】 シグマ・デルタ変調器（例、９０）が
１ビット・シグマ・デルタ変調器を含む、請求項１５に
記載の方法。 - 【請求項２４】 シグマ・デルタ変調器（例、９０）
が、２以上の次数を持つシグマ・デルタ変調器（例、９
０）を含む、請求項１５に記載の方法。 - 【請求項２５】 ディザ信号を適用するステップが、実
質上既定の点でのシグマ・デルタ変調器（例、９０）の
信号パスへのディザ信号の適用を含む、請求項１５に記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/508944 | 1995-07-28 | ||
| US08/508,944 US5745061A (en) | 1995-07-28 | 1995-07-28 | Method of improving the stability of a sigma-delta modulator employing dither |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09121161A true JPH09121161A (ja) | 1997-05-06 |
Family
ID=24024697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8197322A Pending JPH09121161A (ja) | 1995-07-28 | 1996-07-26 | ディザを利用してシグマ・デルタ変調器の安定性を改善する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5745061A (ja) |
| EP (1) | EP0756384A3 (ja) |
| JP (1) | JPH09121161A (ja) |
| KR (1) | KR970008830A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223590A (ja) * | 2000-01-05 | 2001-08-17 | Motorola Inc | パルス幅変調（ｐｗｍ）信号をノイズ・シェーピングするための装置およびその方法 |
| JP2002314425A (ja) * | 2001-02-09 | 2002-10-25 | Sony Corp | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 |
| JP2004510383A (ja) * | 2000-09-29 | 2004-04-02 | テラダイン・インコーポレーテッド | シグマ−デルタ・ループおよびフィードバックｄａｃモデルを用いたディジタル−アナログ変換器 |
| JP2006042315A (ja) * | 2004-06-24 | 2006-02-09 | Sony Corp | デルタシグマ変調装置及びデルタシグマ変調方法 |
| JP2008309775A (ja) * | 2007-04-12 | 2008-12-25 | Honeywell Internatl Inc | 閉ループセンサにおける高精度フィードバック制御のためのシステムおよび方法 |
| JP2009519614A (ja) * | 2005-07-18 | 2009-05-14 | クイーン マリー アンド ウエストフィールド カレッジ， ユニバーシティー オブ ロンドン | シグマデルタ変調器 |
| JP2009152799A (ja) * | 2007-12-19 | 2009-07-09 | Sharp Corp | Δς変調装置、δς変調方法、プログラム、および、記録媒体 |
| JP2013157852A (ja) * | 2012-01-31 | 2013-08-15 | Rohm Co Ltd | ディザ制御回路及び音声出力システム |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2314707B (en) * | 1996-06-25 | 2000-01-19 | Racal Res Ltd | Sigma-delta analogue-to-digital conversion circuits |
| US6326911B1 (en) * | 1997-11-19 | 2001-12-04 | Texas Instruments Incorporated | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters |
| US6445732B1 (en) * | 1998-09-23 | 2002-09-03 | Conexant Systems, Inc. | Dynamic range reduction circuitry for a digital communications receiver |
| DE19851637A1 (de) * | 1998-11-10 | 2000-05-11 | Bosch Gmbh Robert | Sigma-Delta-Modulator und Verfahren zur Unterdrückung eines Quantisierungsfehlers in einem Sigma-Delta-Modulator |
| US6366622B1 (en) | 1998-12-18 | 2002-04-02 | Silicon Wave, Inc. | Apparatus and method for wireless communications |
| US6355537B1 (en) | 1999-02-23 | 2002-03-12 | Silicon Wave, Inc. | Method of providing radio frequency isolation of device mesas using guard ring regions within an integrated circuit device |
| US6627954B1 (en) | 1999-03-19 | 2003-09-30 | Silicon Wave, Inc. | Integrated circuit capacitor in a silicon-on-insulator integrated circuit |
| AUPQ122699A0 (en) * | 1999-06-25 | 1999-07-22 | Lake Dsp Pty Limited | Sigma delta modulator with buried data |
| IT1313392B1 (it) * | 1999-07-19 | 2002-07-23 | St Microelectronics Srl | Convertitore ea analogico/digitalte con dither adattativo. |
| US6268814B1 (en) * | 2000-03-14 | 2001-07-31 | Lucent Technologies Inc. | Carrier-dependent dithering for analog-to-digital conversion |
| US6429502B1 (en) | 2000-08-22 | 2002-08-06 | Silicon Wave, Inc. | Multi-chambered trench isolated guard ring region for providing RF isolation |
| US6351229B1 (en) * | 2000-09-05 | 2002-02-26 | Texas Instruments Incorporated | Density-modulated dynamic dithering circuits and method for delta-sigma converter |
| US6466087B2 (en) | 2000-12-28 | 2002-10-15 | Nokia Mobile Phones, Ltd. | Method and apparatus providing digital error correction for a class D power stage |
| US7058463B1 (en) | 2000-12-29 | 2006-06-06 | Nokia Corporation | Method and apparatus for implementing a class D driver and speaker system |
| US7248628B2 (en) * | 2001-03-02 | 2007-07-24 | Shaeffer Derek K | Method and apparatus for a programmable filter |
| US6445318B1 (en) * | 2001-04-05 | 2002-09-03 | Nokia Mobile Phones, Ltd. | Method and apparatus for providing signal dependent dither generator for sigma-delta modulator |
| US6462685B1 (en) * | 2001-04-05 | 2002-10-08 | Nokia Corporation | Dither signal insertion inversely proportional to signal level in delta-sigma modulators |
| US6426714B1 (en) | 2001-06-26 | 2002-07-30 | Nokia Corporation | Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator |
| US6535155B2 (en) | 2001-06-27 | 2003-03-18 | Nokia Corporation | Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms |
| US6577258B2 (en) | 2001-10-01 | 2003-06-10 | Nokia Corporation | Adaptive sigma-delta data converter for mobile terminals |
| US20040036636A1 (en) * | 2002-08-26 | 2004-02-26 | Rifeng Mai | Tone-free dithering methods for sigma-delta DAC |
| KR100946798B1 (ko) * | 2003-03-20 | 2010-03-11 | 페어차일드코리아반도체 주식회사 | 동적 범위가 향상된 시그마-델타 변조기 |
| KR20040092763A (ko) * | 2003-04-29 | 2004-11-04 | 삼성전자주식회사 | 이진 데이터 검출 방법 및 그 장치 |
| US6768437B1 (en) | 2003-06-24 | 2004-07-27 | Nokia Corporation | Switched voltage-mode dither signal generation for a sigma-delta modulator |
| US7561635B2 (en) * | 2003-08-05 | 2009-07-14 | Stmicroelectronics Nv | Variable coder apparatus for resonant power conversion and method |
| DE602005008031D1 (de) * | 2004-03-29 | 2008-08-21 | Nxp Bv | Verfahren zur verringerung von zwischensymbolstörungen, sigma-delta-umsetzer zur durchführung dieses verfahrens und durch dieses verfahren erzeugte informationen übermittelndes speichermedium |
| EP1776766A2 (en) * | 2004-07-22 | 2007-04-25 | Koninklijke Philips Electronics N.V. | Consumer device comprising a signal converter |
| JP4400401B2 (ja) * | 2004-09-30 | 2010-01-20 | セイコーエプソン株式会社 | 電気光学装置とその駆動方法及び電子機器 |
| TWI314401B (en) * | 2006-05-08 | 2009-09-01 | Realtek Semiconductor Corp | Sigma-delta modulator and output speed reduction method thereof |
| US7538701B2 (en) * | 2006-06-08 | 2009-05-26 | Cosmic Circuits Private Limited | System and method for improving dynamic performance of a circuit |
| US7720160B1 (en) * | 2006-12-14 | 2010-05-18 | Maxim Integrated Products, Inc. | Phase noise shaping using sigma delta modulation in a timing recovery unit |
| KR101853818B1 (ko) * | 2011-07-29 | 2018-06-15 | 삼성전자주식회사 | 오디오 신호 처리 방법 및 그에 따른 오디오 신호 처리 장치 |
| US10116322B1 (en) | 2017-12-01 | 2018-10-30 | Raytheon Company | Rail adaptive dither |
| US10587283B1 (en) | 2018-12-31 | 2020-03-10 | Nxp Usa, Inc. | Mismatch compensation in an analog-to-digital converter using reference path reconfiguration |
| US10790850B1 (en) * | 2019-06-28 | 2020-09-29 | Nxp B.V. | Signal amplitude aware dithering method for enhancing small signal linearity in an analog-to-digital converter |
| US11711198B2 (en) * | 2019-07-25 | 2023-07-25 | Nippon Telegraph And Telephone Corporation | Synchronous detection apparatus, synchronous detection method, and program |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738588B2 (ja) * | 1985-07-11 | 1995-04-26 | ティアツク株式会社 | アナログ―デイジタル変換装置 |
| JPS62112221U (ja) * | 1985-12-27 | 1987-07-17 | ||
| JPH0225116A (ja) * | 1988-07-14 | 1990-01-26 | Toshiba Corp | シグマーデルタ変調回路 |
| JP3012887B2 (ja) * | 1989-03-13 | 2000-02-28 | 日本テキサス・インスツルメンツ株式会社 | 信号変換装置 |
| US5187481A (en) * | 1990-10-05 | 1993-02-16 | Hewlett-Packard Company | Combined and simplified multiplexing and dithered analog to digital converter |
| JPH07118651B2 (ja) * | 1990-11-22 | 1995-12-18 | ヤマハ株式会社 | ディジタル・アナログ変換回路 |
| US5144308A (en) * | 1991-05-21 | 1992-09-01 | At&T Bell Laboratories | Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither |
| US5189418A (en) * | 1992-04-16 | 1993-02-23 | Hewlett-Packard Company | Dither error correction |
| ES2125961T3 (es) * | 1993-02-26 | 1999-03-16 | Schlumberger Ind Sa | Convertidor de analogico a digital con una señal de activacion modulada. |
| US5424739A (en) * | 1993-12-21 | 1995-06-13 | At&T Corp. | Device and method for digitally shaping the quantization noise of an N-bit digital signal, such as for digital-to-analog conversion |
-
1995
- 1995-07-28 US US08/508,944 patent/US5745061A/en not_active Expired - Lifetime
-
1996
- 1996-07-23 EP EP96305386A patent/EP0756384A3/en not_active Withdrawn
- 1996-07-26 JP JP8197322A patent/JPH09121161A/ja active Pending
- 1996-07-29 KR KR1019960030909A patent/KR970008830A/ko not_active Application Discontinuation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223590A (ja) * | 2000-01-05 | 2001-08-17 | Motorola Inc | パルス幅変調（ｐｗｍ）信号をノイズ・シェーピングするための装置およびその方法 |
| JP2004510383A (ja) * | 2000-09-29 | 2004-04-02 | テラダイン・インコーポレーテッド | シグマ−デルタ・ループおよびフィードバックｄａｃモデルを用いたディジタル−アナログ変換器 |
| JP2002314425A (ja) * | 2001-02-09 | 2002-10-25 | Sony Corp | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 |
| JP2006042315A (ja) * | 2004-06-24 | 2006-02-09 | Sony Corp | デルタシグマ変調装置及びデルタシグマ変調方法 |
| JP4539446B2 (ja) * | 2004-06-24 | 2010-09-08 | ソニー株式会社 | デルタシグマ変調装置及びデルタシグマ変調方法 |
| JP2009519614A (ja) * | 2005-07-18 | 2009-05-14 | クイーン マリー アンド ウエストフィールド カレッジ， ユニバーシティー オブ ロンドン | シグマデルタ変調器 |
| JP4796141B2 (ja) * | 2005-07-18 | 2011-10-19 | クイーン マリー アンド ウエストフィールド カレッジ， ユニバーシティー オブ ロンドン | シグマデルタ変調器 |
| JP2008309775A (ja) * | 2007-04-12 | 2008-12-25 | Honeywell Internatl Inc | 閉ループセンサにおける高精度フィードバック制御のためのシステムおよび方法 |
| JP2009152799A (ja) * | 2007-12-19 | 2009-07-09 | Sharp Corp | Δς変調装置、δς変調方法、プログラム、および、記録媒体 |
| JP2013157852A (ja) * | 2012-01-31 | 2013-08-15 | Rohm Co Ltd | ディザ制御回路及び音声出力システム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0756384A2 (en) | 1997-01-29 |
| US5745061A (en) | 1998-04-28 |
| EP0756384A3 (en) | 1998-03-25 |
| KR970008830A (ko) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09121161A (ja) | ディザを利用してシグマ・デルタ変調器の安定性を改善する方法 | |
| US8085176B2 (en) | Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters | |
| US7002497B2 (en) | Methods and systems for digital dither | |
| KR100276790B1 (ko) | 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기 | |
| US7339510B2 (en) | Accumulator for adaptive sigma-delta modulation | |
| US7557744B2 (en) | PWM driver and class D amplifier using same | |
| US20070018866A1 (en) | Quantizer overload prevention for feed-back type delta-sigma modulators | |
| AU2002309108B2 (en) | A system and method for adaptive sigma-delta modulation | |
| US6384761B1 (en) | Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters | |
| JP3168620B2 (ja) | ディジタル／アナログ変換装置 | |
| EP1080534B1 (en) | Apparatus and method for the reduction of periodic noise in a sigma-delta modulator | |
| JPH05160736A (ja) | シグマ−デルタ変調器 | |
| US20040036636A1 (en) | Tone-free dithering methods for sigma-delta DAC | |
| JP2004248288A (ja) | 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法 | |
| US10784890B1 (en) | Signal processor | |
| US6710729B1 (en) | Idle channel tone and periodic noise suppression for sigma-delta modulator using feedback-quantizer | |
| EP2381578A1 (en) | A sigma delta converter | |
| WO1999049578A1 (en) | Tone modulation in delta-sigma dac using square wave dither | |
| US20050093727A1 (en) | Multibit delta-sigma modulator with variable-level quantizer | |
| CN111480299B (zh) | Δς调制器系统和方法 | |
| KR20050025295A (ko) | 디지털신호처리장치 및 디지털신호처리방법 | |
| EP1556953B1 (en) | Data converter | |
| JPH0548463A (ja) | ノイズシエーピングａ−ｄ変換器 | |
| JP7213947B2 (ja) | デルタシグマ変調装置及び通信機器 | |
| JPH0340525A (ja) | デジタルレベル調整回路 |