JPH0225116A - シグマーデルタ変調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、デジタル−アナログ変換回路等に用いられ
る積分型のシグマ−デルタ変調回路の改良に関する。

（従来の技術） 周知のように、デジタルデータをアナログデータに変換
する一手段として、積分型シグマ−デルタ変調方式を用
いたデジタル−アナログ変換回路が知られている。この
デジタル−アナログ変換回路は、入力デジタルデータを
積分型シグマ−デルタ変調により１ビツトのデジタルデ
ータにシグマ−デルタ変調し、該デジタルデータをアナ
ログＬＰＦ　（低域通過フィルタ）でアナログデータに
変換するものである。

第３図は、このようなデジタル−アナログ変換回路に用
いられる、従来の２次の積分型シグマ−デルタ変調回路
を示している。入力端子１１に供給される人力゛信号Ｘ
は、ｆｓ／２（ｆｓは音声信号帯域（２０ｋＨｚ）の約
２倍の周波数）で帯域制限されたデジタルデータである
。

この入力信号Ｘは、加算器１２によりディザ−発生回路
１３から発生されるディザ−が加えられた後、減算器１
４を介して、加算器１５及び遅延動作を行なうＤタイプ
フリップフロップ回路（以下Ｄ−ＦＦ回路という）１６
よりなる積分回路１７で積分される。

この積分出力Ｙａは、減算器１８を介した後、加算器１
９及び遅延動作を行なうＤ−ＦＦ回路２０よりなる積分
回路２１で積分される。

積分回路２１の積分出力Ｙｂは、コンパレータ２２で量
子化ノイズ成分Ｅが付加されて粗量子化され、出力端子
２３にシグマ−デルタ変調出力Ｙが得られる。このシグ
マ−デルタ変調出力Ｙは、特に１ビツト出力の場合パル
ス密度変調波となり、図示しないＬＰＦ　（低域通過フ
ィルタ）によって必要帯域成分のみを取り出せば、アナ
ログ信号が得られデジタル−アナログ変換が行なわれる
。

なお、シグマ−デルタ変調出力Ｙは、減算器１４゜１８
にそれぞれ帰還されて、積分回路１７．２１への入力か
ら減算される。また、ディザ−発生回路１３及びコンパ
レータ２２は、所定の演算クロックＣＫに同期して動作
される。

シグマ−デルタ変調回路は、基本的にはフィードバック
系であるので、入力信号と出力信号とが等しくなるよう
に動作する。伝達関数は、Ｄ　−ＦＦ回路１６．２０の
遅延量をそれぞれＺ−１とすると、Ｙ−Ｘ＋　（１−Ｚ
−１）２Ｅ　　　　・・・（１）となり、２次のノイズ
シェービング特性と呼ばれる。一般に、ｎ次のシグマ−
デルタ変調回路は、ｎ次のノイズシェービング特性をも
ち、その伝達関数は、 ｙ−ｘ＋　（１−ｚ−１）　ｎＥ　　　　−（２）とな
る。（１）式及び（２）式から明らかなように、右辺第
２項が十分に小さければ入力信号Ｘと出力信号Ｙとが等
しくなることがわかる。

第４図及び第５図は、それぞれコンピュータシミュレー
ションによって求めた２次のノイズシェービング特性の
一例を示している。上記（１）式右辺第２項の特性によ
り、量子化ノイズ成分Ｅが必要音声帯域（例えば２０　
ｋＨｚ）以下で十分に小さくなっていることがわかる。

第５図中の４２．５　ｋＥＩｚに現われているスペクト
ルは、入力信号Ｘに加えたディザ−である。入力信号Ｘ
にディザ−を加えない場合、その出カスベクトルは、例
えば第６図及び第７図に示すように、スペクトルがある
周波数に集中して発振状態に陥る。この発振状態は、入
力信号Ｘの有無よりも、人力信号ＸのＤＣ（直流）レベ
ルに依存して発生することが実験的に確認されている。

また、入力信号Ｘにディザ−を加えない場合、入力信号
ＸのＤＣレベルに依存して、ノイズシェーブ状態と発振
状態とをまたがって動作することになり、両状態間を移
る瞬間に歪みが発生される。

このため、必要音声帯域よりも高い周波数のディザ−を
加えて歪みを必要音声帯域外に追い出し、見掛は上、常
にノイズシェーブ状態で使用する必要が生じる。

（発明が解決しようとする課題） 以上のように、従来のシグマ−デルタ変調回路では、常
にノイズシェーブ状態で使用する必要があるため、ノイ
ズシェーブ特性以上のＳ／Ｎ比を得ることができず、ダ
イナミックレンジが限られるという問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、Ｓ／Ｎ比を向上させダイナミックレンジの拡張を図り
得る極めて良好なシグマ−デルタ変調回路を提供するこ
とを目的とする。

［発明の構成コ （課題を解決するための手段） この発明は、入力デジタルデータの信号レベルが所定値
より実質的に小さくなったことを検出して、入力デジタ
ルデータにディザ−を加えることを停止するとともに、
シグマ−デルタ変調回路に用いられる積分手段の出力を
初期化するように構成している。

（作用） 上記の構成によれば、入力デジタルデータの信号レベル
が所定値より実質的に大きい場合には、入力デジタルデ
ータにディザ−を加えて通常のノイズシェーブ状態を行
なわせ、入力デジタルデータの信号レベルが所定値より
実質的に小さい場合には、発振状態にさせて帯域内のノ
イズを無くすようにすることができるので、Ｓ／Ｎ比を
向上させダイナミックレンジを拡張することができる。

（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第３図と同一部分には同
一記号を付して示している。

入力信号Ｘは、レベル検出回路２４に供給される。

このレベル検出回路２４の出力は、ディザ−発生回路１
３及びクリアパルス発生回路２５にそれぞれ供給される
。クリアパルス発生回路２５の出力は、Ｄ　−ＦＦ回路
１６．２０のクリア入力端ＣＬにそれぞれ供給される。

このような構成において、第２図に示すタイミング図を
参照して、その動作を説明する。まず、第２図（ａ）に
示すデータクロックに同期して、同図（ｂ）示すように
入力信号Ｘが供給され、かつ、同図（Ｃ）に示す演算ク
ロックＣＫに同期してコンパレータ２２が駆動され、シ
グマ−デルタ変調が行なわれるとともに、ディザ−発生
回路１３が同図（ｆ）に示すようにディザ−発生状態に
なっているものとする。

この場合、シグマ−デルタ変調回路は、通常のノイズシ
ェープ動作を行ない、出力のノイズスペクトルは、第４
図及び第５図に示したようになる。

第５図かられかるように、必要音声帯域（２０ｋＨｚ）
以内にもノイズが存在するが、このトータルノイズは一
９８ｄＢで、入力信号Ｘが通常の有信号状態であれば、
ノイズはマスキング効果によってマスクされ、まったく
問題とならない。

このような状態で、時刻Ｔｌで、入力信号Ｘのレベルが
“０゛つまり無信号状態になったとする。

すると、レベル検出回路２４が入力信号Ｘのレベルが“
０°になったことを検出して、第２図（ｄ）に示すよう
に、ｍ　Ｈｓ　レベルの検出信号を発生する。このとき
、検出信号に基づいて、ディザ−発生回路１３は、第２
図（ｆ）に示すように、ディザ−の発生を停止する。

同時に、クリアパルス発生回路２５からは、第２図（ｅ
）に示すように、演算クロックＣＫの１周期分だけ“Ｌ
”レベルとなるクリアパルスが発生され、Ｄ−ＦＦ回路
ｔｅ、　２０がクリアされる。

この場合、シグマ−デルタ変調回路は、強制的に発振状
態に移行される。このときの出力のノイズスペクトルは
、第６図及び第７図に示したようになる。第７図かられ
かるように、必要音声帯域には量子化ノイズ成分Ｅに起
因するノイズはまったくなくなる。

実際上は、シグマ−デルタ変調後のアナログ回路等によ
りノイズが付加されることになるが、最近のアナログ回
路技術によればＳ／Ｎ比１１０　ｄＢを実現することは
容易であり、全く問題となることはない。

したがって、上記実施例のような構成によれば、無信号
時のノイズレベルを、従来のシグマ−デルタ変調回路の
限界よりもさらに低くすることができるので、Ｓ／Ｎ比
を向上させ、ダイナミックレンジを広くすることができ
る。

また、上記実施例では、レベル検出回路２４が入力信号
Ｘの無信号状態を検出するようにしたが、これに限らず
、入力信号Ｘのレベルが“０“以外の所定値よりも実質
的に小さくなったことを検出するようにしてもよいこと
はもちろんである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果］ 以上詳述したようにこの発明によれば、Ｓ／Ｎ比を向上
させダイナミックレンジの拡張を図り得る極めて良好な
シグマ−デルタ変調回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の−・実施例を示すブロック構成図、
第２図は同実施例の動作を説明するためのタイミング図
、第３図は従来のシグマ−デルタ変調回路を示すブロッ
ク構成図、第４図及び第５図はそれぞれディザ−がある
場合のシグマ−デルタ変調出力のコンピュータシミュレ
ーション結果を示す図、第６図及び第７図はそれぞれデ
ィザ−がない場合のシグマ−デルタ変調出力のコンピュ
ータシミュレーション結果を示す図である。 １１・・・入力端子、１２・・・加算器、１３・・・デ
ィザ−発生回路、１４・・・減算器、１５・・・加算器
、１６・・・Ｄ−ＦＦ回路、１７・・・積分回路、１８
・・・減算器、１９・・・加算器、２０・・・Ｄ−ＦＦ
回路、２１・・・積分回路、２２・・・コンパレータ、
２３・・・出力端子、２４・・・レベル検出回路、２５
・・・クリアパルス発生回路。

Claims (1)

【特許請求の範囲】
1. 入力デジタルデータをシグマ−デルタ変調する積分型の
   シグマ−デルタ変調回路において、前記入力デジタルデ
   ータにディザーを加えるディザー発生手段と、前記入力
   デジタルデータの信号レベルが所定値より実質的に小さ
   くなったことを検出する検出手段と、この検出手段の検
   出出力に基づいて前記ディザー発生手段を停止させると
   ともに、前記シグマ−デルタ変調回路に用いられる積分
   手段の出力を初期化する制御手段とを具備してなること
   を特徴とするシグマ−デルタ変調回路。