JP2003079134A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2003079134A JP2003079134A JP2001262975A JP2001262975A JP2003079134A JP 2003079134 A JP2003079134 A JP 2003079134A JP 2001262975 A JP2001262975 A JP 2001262975A JP 2001262975 A JP2001262975 A JP 2001262975A JP 2003079134 A JP2003079134 A JP 2003079134A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- switching power
- noise
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 特にノイズピークを低減して電源品質の向上
化を図るスイッチング電源を提供する。 【解決手段】 ΔΣ変調手段６を備え、このΔΣ変調手
段６の出力信号結果のパルス信号をパワースイッチング
素子１に供給するスイッチング電源において、平滑回路
２を備え、この平滑回路２の出力側に誤差増幅手段４を
介して、アナログ信号もしくは多ビットデジタル信号を
ΔΣ変調するΔΣ変調手段６を接続し、このΔΣ変調手
段６の入力側に加算手段１０を設け、この加算手段１０
に、サンプリング周波数で決まる帯域で帯域制限された
ノイズディザー信号を発生するノイズ発生手段８を接続
し、前記誤差増幅手段４で前記スイッチング電源の負荷
３に出力された電圧と基準電圧５の差分電圧を増幅し、
この増幅信号に前記ノイズディザー信号を前記加算手段
１０で加算し、この加算信号を前記ΔΣ変調手段６に入
力するようにしてあることを特徴とするスイッチング電
源。
化を図るスイッチング電源を提供する。 【解決手段】 ΔΣ変調手段６を備え、このΔΣ変調手
段６の出力信号結果のパルス信号をパワースイッチング
素子１に供給するスイッチング電源において、平滑回路
２を備え、この平滑回路２の出力側に誤差増幅手段４を
介して、アナログ信号もしくは多ビットデジタル信号を
ΔΣ変調するΔΣ変調手段６を接続し、このΔΣ変調手
段６の入力側に加算手段１０を設け、この加算手段１０
に、サンプリング周波数で決まる帯域で帯域制限された
ノイズディザー信号を発生するノイズ発生手段８を接続
し、前記誤差増幅手段４で前記スイッチング電源の負荷
３に出力された電圧と基準電圧５の差分電圧を増幅し、
この増幅信号に前記ノイズディザー信号を前記加算手段
１０で加算し、この加算信号を前記ΔΣ変調手段６に入
力するようにしてあることを特徴とするスイッチング電
源。
Description
【０００１】
【発明の属する技術分野】本発明は、ΔΣ変調手段を備
え、このΔΣ変調手段の出力信号結果のパルス信号をパ
ワースイッチング素子に供給するスイッチング電源に関
するものであり、ノイズピークを低減して電源効果の向
上化を図る新規なスイッチング電源に関するものであ
る。
え、このΔΣ変調手段の出力信号結果のパルス信号をパ
ワースイッチング素子に供給するスイッチング電源に関
するものであり、ノイズピークを低減して電源効果の向
上化を図る新規なスイッチング電源に関するものであ
る。
【０００２】
【従来の技術】従来のΔΣ変調手段を備え、このΔΣ変
調手段の出力信号結果のパルス信号をパワースイッチン
グ素子１に供給するスイッチング電源は、図４に示すよ
うに、平滑回路２を備え、この平滑回路２の出力側に、
負荷３に出力された電圧と基準電圧５の差分電圧を増幅
する誤差増幅回路４を介して、アナログ信号もしくは多
ビットデジタル信号をΔΣ変調するΔΣ変調器６を接続
し、誤差増幅回路４で負荷に出力された電圧と基準電圧
５の差分電圧を増幅した信号をΔΣ変調器６に入力する
ように構成していた。
調手段の出力信号結果のパルス信号をパワースイッチン
グ素子１に供給するスイッチング電源は、図４に示すよ
うに、平滑回路２を備え、この平滑回路２の出力側に、
負荷３に出力された電圧と基準電圧５の差分電圧を増幅
する誤差増幅回路４を介して、アナログ信号もしくは多
ビットデジタル信号をΔΣ変調するΔΣ変調器６を接続
し、誤差増幅回路４で負荷に出力された電圧と基準電圧
５の差分電圧を増幅した信号をΔΣ変調器６に入力する
ように構成していた。
【０００３】一般に信号情報を損なうことなくサンプリ
ングするためには、サンプリングする信号の周波数成分
最大周波数の少なくとも倍のサンプリング周波数が必要
で、ナイキストの定理と呼ばれている。このことから、
サンプリング周波数の半分の周波数はナイキスト周波数
と呼ばれることがある。
ングするためには、サンプリングする信号の周波数成分
最大周波数の少なくとも倍のサンプリング周波数が必要
で、ナイキストの定理と呼ばれている。このことから、
サンプリング周波数の半分の周波数はナイキスト周波数
と呼ばれることがある。
【０００４】また、ΔΣ変調により発生する高い周波数
成分を持つ量子化誤差を取り除くローパスフィルタを簡
略化しやすいように、最低限必要なサンプリング周波数
よりも大きな周波数でサンプリングを行う、オーバーサ
ンプリングと呼ばれる技術があり、ΔΣ変調を用いたス
イッチング電源もオーバーサンプリングするのが普通で
ある。
成分を持つ量子化誤差を取り除くローパスフィルタを簡
略化しやすいように、最低限必要なサンプリング周波数
よりも大きな周波数でサンプリングを行う、オーバーサ
ンプリングと呼ばれる技術があり、ΔΣ変調を用いたス
イッチング電源もオーバーサンプリングするのが普通で
ある。
【０００５】従来の電源では電源にある平滑回路２を兼
用し、前記量子化誤差を取り除くローパスフィルタとす
ることにより、直流電圧を得ていた。
用し、前記量子化誤差を取り除くローパスフィルタとす
ることにより、直流電圧を得ていた。
【０００６】この様な電源では特に負荷変動が少ないと
きに、誤差増幅回路４の出力が直流電圧に近くなり、変
調器出力が一定の繰り返しパルス信号を出力するため、
図５に示すように、電源出力電圧成分の特定周波数に大
きなノイズピークが出るという問題があった。
きに、誤差増幅回路４の出力が直流電圧に近くなり、変
調器出力が一定の繰り返しパルス信号を出力するため、
図５に示すように、電源出力電圧成分の特定周波数に大
きなノイズピークが出るという問題があった。
【０００７】そこで、この問題を解決するために、ΔΣ
変調する際にサイン波のような単一周波数ピーク成分を
持った変調器入力信号に無関係なディザー信号を変調器
入力信号と合成してΔΣ変調器６に入力して変調を行っ
た後、不要となったディザー信号を取り除くことで、変
調器出力パルスの一定の繰り返しパターンを減少させノ
イズピークを低減する手段が発明された。
変調する際にサイン波のような単一周波数ピーク成分を
持った変調器入力信号に無関係なディザー信号を変調器
入力信号と合成してΔΣ変調器６に入力して変調を行っ
た後、不要となったディザー信号を取り除くことで、変
調器出力パルスの一定の繰り返しパターンを減少させノ
イズピークを低減する手段が発明された。
【０００８】従来のΔΣ変調器６を用いたスイッチング
電源におけるノイズピークを低減する手段として、図６
に示すように、誤差増幅回路４とΔΣ変調器６との間に
加算器１０を設け、ナイキスト周波数以下でかつ電源の
平滑回路２を通過できないほどの高い周波数成分を持
ち、変調器入力信号に無関係なディザー信号を発生する
ディザー信号発生器９を、前記加算器１０に接続し、誤
差増幅回路４により増幅した差分電圧に前記ディザー信
号を加算して得た加算信号を、ΔΣ変調器６に入力する
手段があった。
電源におけるノイズピークを低減する手段として、図６
に示すように、誤差増幅回路４とΔΣ変調器６との間に
加算器１０を設け、ナイキスト周波数以下でかつ電源の
平滑回路２を通過できないほどの高い周波数成分を持
ち、変調器入力信号に無関係なディザー信号を発生する
ディザー信号発生器９を、前記加算器１０に接続し、誤
差増幅回路４により増幅した差分電圧に前記ディザー信
号を加算して得た加算信号を、ΔΣ変調器６に入力する
手段があった。
【０００９】これとは別に、図７に示すように、ΔΣ変
調器６を直列に２個設け、誤差増幅回路４と入力側のΔ
Σ変調器６との間に加算器１０を設けるとともに、２個
あるΔΣ変調器６間に減算器１１を設け、ディザー信号
を発生するディザー信号発生器９を加算器１０及び減算
器１１に接続してあり、加算器１０で誤差増幅回路４に
より増幅した差分電圧５に前記ディザー信号を加算し、
この加算信号を入力側のΔΣ変調器６に入力し、ΔΣ変
調処理した後、ΔΣ変調信号に前記ディザー信号を減算
器１１で減算してディザーを取り除き、この減算信号を
後段にあるΔΣ変調器６に入力する手段もあった。
調器６を直列に２個設け、誤差増幅回路４と入力側のΔ
Σ変調器６との間に加算器１０を設けるとともに、２個
あるΔΣ変調器６間に減算器１１を設け、ディザー信号
を発生するディザー信号発生器９を加算器１０及び減算
器１１に接続してあり、加算器１０で誤差増幅回路４に
より増幅した差分電圧５に前記ディザー信号を加算し、
この加算信号を入力側のΔΣ変調器６に入力し、ΔΣ変
調処理した後、ΔΣ変調信号に前記ディザー信号を減算
器１１で減算してディザーを取り除き、この減算信号を
後段にあるΔΣ変調器６に入力する手段もあった。
【００１０】前者の手段をアナログデジタル変換に使用
する場合は、サンプリング周波数が比較的大きいため、
フィルターの傾きは余り大きくなく、大きな問題はな
い。しかし、この手段をスイッチング電源に用いた場
合、サンプリング周波数をアナログデジタル変換の場合
と同じ大きさの周波数にすると、スイッチング回数が多
くなりすぎ、効率が低下するという問題が生じた。ま
た、逆にサンプリング周波数を小さくしすぎると、ナイ
キスト周波数も合わせて小さくなるため必要帯域とディ
ザー信号との間が狭くなり、フィルターの傾きを大きく
するために、リアクタンスやキャパシタンスを大きくす
る必要があり、実用的ではないという問題が生じた。
する場合は、サンプリング周波数が比較的大きいため、
フィルターの傾きは余り大きくなく、大きな問題はな
い。しかし、この手段をスイッチング電源に用いた場
合、サンプリング周波数をアナログデジタル変換の場合
と同じ大きさの周波数にすると、スイッチング回数が多
くなりすぎ、効率が低下するという問題が生じた。ま
た、逆にサンプリング周波数を小さくしすぎると、ナイ
キスト周波数も合わせて小さくなるため必要帯域とディ
ザー信号との間が狭くなり、フィルターの傾きを大きく
するために、リアクタンスやキャパシタンスを大きくす
る必要があり、実用的ではないという問題が生じた。
【００１１】一方、後者の手段を用いた場合は、変調器
入力信号にディザー信号を加算して、ΔΣ変調処理を
し、このΔΣ変調処理により発生したΔΣ変調信号に前
記加算したディザー信号を減算してディザー信号を取り
除き、再度ΔΣ変調処理を行っていたため、信号遅延が
大きくなり、電源制御ループが不安定になるという問題
が生じた。
入力信号にディザー信号を加算して、ΔΣ変調処理を
し、このΔΣ変調処理により発生したΔΣ変調信号に前
記加算したディザー信号を減算してディザー信号を取り
除き、再度ΔΣ変調処理を行っていたため、信号遅延が
大きくなり、電源制御ループが不安定になるという問題
が生じた。
【００１２】すなわち、従来法では特定の単一周波数成
分を持ったディザー信号を使用していたため、変調器入
力に加算されたディザー信号を変調後に減算する必要が
あり、そのため上記に示すような問題を持っていた。
分を持ったディザー信号を使用していたため、変調器入
力に加算されたディザー信号を変調後に減算する必要が
あり、そのため上記に示すような問題を持っていた。
【００１３】
【発明が解決しようとする課題】本発明は、上記問題に
鑑みてなされたものであり、特にノイズピークを低減し
て電源品質の向上化を図るスイッチング電源を提供す
る。
鑑みてなされたものであり、特にノイズピークを低減し
て電源品質の向上化を図るスイッチング電源を提供す
る。
【００１４】
【課題を解決しようとする手段】上記目的を達成するた
めになされた請求項１から６記載の発明は、誤差増幅手
段で負荷に出力された電圧と基準電圧の差分電圧を増幅
し、この増幅信号に、サンプリング周波数で決まる帯域
で帯域制限された特定で単一の周波数信号成分を持たな
いノイズ信号をディザー信号（以下ノイズディザー信号
と呼ぶ）としてΔΣ変調器の入力側に設けた加算手段で
加算して、この加算信号をΔΣ変調器に入力するように
してあることにより、特定周波数におけるノイズピーク
を著しく低減させることを可能にした。
めになされた請求項１から６記載の発明は、誤差増幅手
段で負荷に出力された電圧と基準電圧の差分電圧を増幅
し、この増幅信号に、サンプリング周波数で決まる帯域
で帯域制限された特定で単一の周波数信号成分を持たな
いノイズ信号をディザー信号（以下ノイズディザー信号
と呼ぶ）としてΔΣ変調器の入力側に設けた加算手段で
加算して、この加算信号をΔΣ変調器に入力するように
してあることにより、特定周波数におけるノイズピーク
を著しく低減させることを可能にした。
【００１５】本発明によるスイッチング電源は、サンプ
リング周波数で決まる帯域で帯域制限されたノイズディ
ザー信号を発生するようにノイズ発生器を構成してある
ため、ナイキストの定理に違反することなくΔΣ変調器
でサンプリングを行うことが可能であると同時に、ノイ
ズディザー信号が特定の周波数成分を持たないために量
子化後にディザー信号を減算する必要がなくなり、電源
出力の平滑回路を大きくすることなく、またサンプリン
グ周波数を大きくして電源効率を悪化させることなく良
好なディザー効果を得ることが可能である。
リング周波数で決まる帯域で帯域制限されたノイズディ
ザー信号を発生するようにノイズ発生器を構成してある
ため、ナイキストの定理に違反することなくΔΣ変調器
でサンプリングを行うことが可能であると同時に、ノイ
ズディザー信号が特定の周波数成分を持たないために量
子化後にディザー信号を減算する必要がなくなり、電源
出力の平滑回路を大きくすることなく、またサンプリン
グ周波数を大きくして電源効率を悪化させることなく良
好なディザー効果を得ることが可能である。
【００１６】本発明によるスイッチング電源は、量子化
後にディザー信号を減算する必要がなくΔΣ変調器を複
数個用いる必要がないため、信号遅延が大きくなること
なく、安定した制御を可能にした。
後にディザー信号を減算する必要がなくΔΣ変調器を複
数個用いる必要がないため、信号遅延が大きくなること
なく、安定した制御を可能にした。
【００１７】また、前記ノイズ発生手段から、信号周波
数が適時変動ノイズディザー信号を出力することによ
り、特定周波数におけるノイズピークを著しく低減させ
ることを可能にしたとともに、ノイズディザー信号が特
定周波数成分を持たないために、変調結果から減算する
必要がなくなり、スイッチング電源の小型化及び低価格
化を図ることを可能にした。
数が適時変動ノイズディザー信号を出力することによ
り、特定周波数におけるノイズピークを著しく低減させ
ることを可能にしたとともに、ノイズディザー信号が特
定周波数成分を持たないために、変調結果から減算する
必要がなくなり、スイッチング電源の小型化及び低価格
化を図ることを可能にした。
【００１８】また、ノイズディザー信号は特定の周波数
成分を持たないランダムなノイズ信号でも効果が得られ
るが、たとえば複数のサイン波の合成波のような複数の
周波数成分を持つ変調器入力信号と無関係なノイズ信号
でも、従来法のような単一周波数成分を持つディザー信
号よりも低いレベルの信号で大きなディザー効果を得る
ことが可能で、信号レベルが低いためにノイズディザー
信号各周波数成分のピークが減少するため変調後にノイ
ズディザー信号を減算することとなく、良好なディザー
効果を得ることが可能である。
成分を持たないランダムなノイズ信号でも効果が得られ
るが、たとえば複数のサイン波の合成波のような複数の
周波数成分を持つ変調器入力信号と無関係なノイズ信号
でも、従来法のような単一周波数成分を持つディザー信
号よりも低いレベルの信号で大きなディザー効果を得る
ことが可能で、信号レベルが低いためにノイズディザー
信号各周波数成分のピークが減少するため変調後にノイ
ズディザー信号を減算することとなく、良好なディザー
効果を得ることが可能である。
【００１９】
【発明の実施の形態】以下、添付図面を用いて本発明に
係るスイッチング電源の実施形態を説明する。図１は本
発明の実施形態を示してある。また、図２にはこの実施
形態によりノイズディザー処理された電源出力信号を示
す概略図である。
係るスイッチング電源の実施形態を説明する。図１は本
発明の実施形態を示してある。また、図２にはこの実施
形態によりノイズディザー処理された電源出力信号を示
す概略図である。
【００２０】図１は降圧チョッパに適用したブロック図
であり、平滑回路２を備え、この平滑回路２の出力側
に、負荷３に出力された電圧と基準電圧５の差分電圧を
増幅する誤差増幅手段である誤差増幅回路４を接続し、
アナログ信号もしくは多ビットデジタル信号をΔΣ変調
するΔΣ変調手段であるΔΣ変調器６、及びゲートドラ
イバ回路７を介して、パワースイッチング素子１に接続
してある。また、誤差増幅回路４とΔΣ変調器６との間
に加算手段である加算器１０を接続し、この加算器１０
にローパスフィルタ１２を介してノイズ発生手段である
ノイズ発生器８を接続してある。
であり、平滑回路２を備え、この平滑回路２の出力側
に、負荷３に出力された電圧と基準電圧５の差分電圧を
増幅する誤差増幅手段である誤差増幅回路４を接続し、
アナログ信号もしくは多ビットデジタル信号をΔΣ変調
するΔΣ変調手段であるΔΣ変調器６、及びゲートドラ
イバ回路７を介して、パワースイッチング素子１に接続
してある。また、誤差増幅回路４とΔΣ変調器６との間
に加算手段である加算器１０を接続し、この加算器１０
にローパスフィルタ１２を介してノイズ発生手段である
ノイズ発生器８を接続してある。
【００２１】以上のような、構成より以下のように作用
する。誤差増幅回路４で負荷に出力された電圧と基準電
圧５の差分電圧を増幅する。一方、ノイズ発生器８でノ
イズディザー信号を発生し、ローパスフィルタ１２で、
ノイズディザー信号をサンプリング周波数で決まる帯域
にする。なお、ここではサンプリング周波数で決まる帯
域とはナイキスト周波数以下の帯域のことである。誤差
増幅回路４により増幅した差分電圧に、ローパスフィル
タ１２によりサンプリング周波数で決まる帯域にしたノ
イズディザー信号を加算器１０で加算して加算信号を出
力する。
する。誤差増幅回路４で負荷に出力された電圧と基準電
圧５の差分電圧を増幅する。一方、ノイズ発生器８でノ
イズディザー信号を発生し、ローパスフィルタ１２で、
ノイズディザー信号をサンプリング周波数で決まる帯域
にする。なお、ここではサンプリング周波数で決まる帯
域とはナイキスト周波数以下の帯域のことである。誤差
増幅回路４により増幅した差分電圧に、ローパスフィル
タ１２によりサンプリング周波数で決まる帯域にしたノ
イズディザー信号を加算器１０で加算して加算信号を出
力する。
【００２２】加算器１０で得た加算信号をΔΣ変調器６
に入力する。このΔΣ変調器６によりΔΣ変調された信
号をゲートドライバ回路７に入力し、そのゲートドライ
バ回路７の出力信号をパワースイッチング素子１に供給
し、パワースイッチング素子１を駆動させる。
に入力する。このΔΣ変調器６によりΔΣ変調された信
号をゲートドライバ回路７に入力し、そのゲートドライ
バ回路７の出力信号をパワースイッチング素子１に供給
し、パワースイッチング素子１を駆動させる。
【００２３】このような実施形態により、誤差増幅回路
４により増幅した差分電圧に、ナイキスト周波数以下の
帯域で帯域制限されたノイズディザー信号を加算器１０
で加算することによって、図２に示すように、特定周波
数におけるノイズピークを著しく低減させることができ
る。
４により増幅した差分電圧に、ナイキスト周波数以下の
帯域で帯域制限されたノイズディザー信号を加算器１０
で加算することによって、図２に示すように、特定周波
数におけるノイズピークを著しく低減させることができ
る。
【００２４】また、ノイズ発生器８を、信号周波数を適
時変動させてノイズディザー信号を出力するように構成
することにより、図３に示すように、特定周波数におけ
るノイズピークを著しく低減させることができるととも
に、ノイズディザー信号が特定周波数成分を持たないた
めに、変調結果から減算する必要がなくなる。
時変動させてノイズディザー信号を出力するように構成
することにより、図３に示すように、特定周波数におけ
るノイズピークを著しく低減させることができるととも
に、ノイズディザー信号が特定周波数成分を持たないた
めに、変調結果から減算する必要がなくなる。
【００２５】また、ノイズディザー信号は特定の周波数
成分を持たないランダムなノイズ信号でも、図２に示す
ように、特定周波数におけるノイズピークを著しく低減
させることができ、従来法のような単一周波数成分を持
つディザー信号よりも低いレベルの信号で大きなディザ
ー効果を得ることが可能で、信号レベルが低いためにノ
イズディザー信号各周波数成分のピークが減少するため
変調後にノイズディザー信号を減算することとなく、良
好なディザー効果を得ることが可能である。
成分を持たないランダムなノイズ信号でも、図２に示す
ように、特定周波数におけるノイズピークを著しく低減
させることができ、従来法のような単一周波数成分を持
つディザー信号よりも低いレベルの信号で大きなディザ
ー効果を得ることが可能で、信号レベルが低いためにノ
イズディザー信号各周波数成分のピークが減少するため
変調後にノイズディザー信号を減算することとなく、良
好なディザー効果を得ることが可能である。
【００２６】また、複数のサイン波の合成波のような複
数の周波数成分を持つ変調器入力信号と無関係なノイズ
信号でも、従来法のような単一周波数成分を持つディザ
ー信号よりも低いレベルの信号で大きなディザー効果を
得ることが可能で、信号レベルが低いためにノイズディ
ザー信号各周波数成分のピークが減少するため変調後に
ノイズディザー信号を減算することとなく、良好なディ
ザー効果を得ることが可能である。
数の周波数成分を持つ変調器入力信号と無関係なノイズ
信号でも、従来法のような単一周波数成分を持つディザ
ー信号よりも低いレベルの信号で大きなディザー効果を
得ることが可能で、信号レベルが低いためにノイズディ
ザー信号各周波数成分のピークが減少するため変調後に
ノイズディザー信号を減算することとなく、良好なディ
ザー効果を得ることが可能である。
【００２７】なお、この実施形態では、ノイズ発生器８
と加算器１０の間にローパスフィルタ１２を介してある
が、ノイズディザー信号がサンプリング周波数で決まる
帯域で帯域制限されるようにノイズ発生器８を構成して
あれば、ローパスフィルタ１２を設ける必要はない。
と加算器１０の間にローパスフィルタ１２を介してある
が、ノイズディザー信号がサンプリング周波数で決まる
帯域で帯域制限されるようにノイズ発生器８を構成して
あれば、ローパスフィルタ１２を設ける必要はない。
【００２８】
【発明の効果】請求項１から６記載の発明により、誤差
増幅手段で負荷に出力された電圧と基準電圧の差分電圧
を増幅し、この増幅信号に、サンプリング周波数で決ま
る帯域で帯域制限された特定の周波数信号成分を持たな
いノイズをディザー信号（以下ノイズディザー信号と呼
ぶ）としてノイズディザー信号を、ΔΣ変調器の入力側
に設けた加算手段で加算して、この加算信号をΔΣ変調
器に入力するようにしてあることにより、特定周波数に
おけるノイズピークを著しく低減させる効果がある。
増幅手段で負荷に出力された電圧と基準電圧の差分電圧
を増幅し、この増幅信号に、サンプリング周波数で決ま
る帯域で帯域制限された特定の周波数信号成分を持たな
いノイズをディザー信号（以下ノイズディザー信号と呼
ぶ）としてノイズディザー信号を、ΔΣ変調器の入力側
に設けた加算手段で加算して、この加算信号をΔΣ変調
器に入力するようにしてあることにより、特定周波数に
おけるノイズピークを著しく低減させる効果がある。
【００２９】また、本発明に係るスイッチング電源は、
ナイキストの定理に違反することなくΔΣ変調器でサン
プリングを行うことが可能であると同時に、ノイズディ
ザー信号が特定の周波数成分を持たないために量子化後
にディザー信号を減算する必要がなくなり、電源出力の
リアクタンスやキャパシタンスを大きくする必要がな
く、またサンプリング周波数を大きくして電源効率を悪
化させることなく良好なディザー効果がえられ、実用的
なスイッチング電源を提供することができる効果があ
る。
ナイキストの定理に違反することなくΔΣ変調器でサン
プリングを行うことが可能であると同時に、ノイズディ
ザー信号が特定の周波数成分を持たないために量子化後
にディザー信号を減算する必要がなくなり、電源出力の
リアクタンスやキャパシタンスを大きくする必要がな
く、またサンプリング周波数を大きくして電源効率を悪
化させることなく良好なディザー効果がえられ、実用的
なスイッチング電源を提供することができる効果があ
る。
【００３０】また、量子化後にディザー信号を減算する
必要がなくΔΣ変調器を複数個用いる必要がないため、
信号遅延が大きくなることなく、安定した制御を行える
効果がある。
必要がなくΔΣ変調器を複数個用いる必要がないため、
信号遅延が大きくなることなく、安定した制御を行える
効果がある。
【００３１】また、前記ノイズ発生手段に、信号周波数
を適時変動させてノイズディザー信号を出力することに
より、特定周波数におけるノイズピークを著しく低減で
きる効果があるとともに、ノイズディザー信号が特定周
波数成分を持たないために、変調結果から減算する必要
がなくなり、スイッチング電源の小型化及び低価格化を
図ることができる効果がある。
を適時変動させてノイズディザー信号を出力することに
より、特定周波数におけるノイズピークを著しく低減で
きる効果があるとともに、ノイズディザー信号が特定周
波数成分を持たないために、変調結果から減算する必要
がなくなり、スイッチング電源の小型化及び低価格化を
図ることができる効果がある。
【００３２】また、ノイズディザー信号は特定の周波数
成分を持たないランダムなノイズ信号でも効果が得られ
るが、たとえば複数のサイン波の合成波のような複数の
周波数成分を持つ変調器入力信号と無関係なノイズ信号
でも、従来法のような単一周波数成分を持つディザー信
号よりも低いレベルの信号で大きなディザー効果を得る
ことが可能で、信号レベルが低いためにノイズディザー
信号各周波数成分のピークが減少するため変調後にノイ
ズディザー信号を減算することとなく、良好なディザー
効果を得られる。
成分を持たないランダムなノイズ信号でも効果が得られ
るが、たとえば複数のサイン波の合成波のような複数の
周波数成分を持つ変調器入力信号と無関係なノイズ信号
でも、従来法のような単一周波数成分を持つディザー信
号よりも低いレベルの信号で大きなディザー効果を得る
ことが可能で、信号レベルが低いためにノイズディザー
信号各周波数成分のピークが減少するため変調後にノイ
ズディザー信号を減算することとなく、良好なディザー
効果を得られる。
【図１】 本発明の実施形態の一例を示す実施例のブロ
ック図である。
ック図である。
【図２】 図１図示実施形態の電源出力信号を示す概略
図である。
図である。
【図３】 別の実施形態の電源出力信号を示す概略図で
ある。
ある。
【図４】 従来法を示すブロック図である。
【図５】 図４図示従来例の電源出力信号を示す概略図
である。
である。
【図６】 従来法を示すブロック図である。
【図７】 従来法を示すブロック図である。
１ パワースイッチング素子
２ 平滑回路
３ 負荷
４ 誤差増幅回路
５ 基準電圧
６ ΔΣ変調器
７ ゲートドライバ回路
８ ノイズ発生器
９ ディザー信号発生器
１０ 加算器
１１ 減算器
１２ ローパスフィルタ
フロントページの続き
Ｆターム(参考） 5H730 AA02 AS01 AS05 BB13 DD04
EE59 FD01
5J064 AA01 BA03 BB07 BC06 BC07
BC08 BC11 BC16 BD01
Claims (6)
- 【請求項１】 ΔΣ変調手段を備え、このΔΣ変調手段
の出力信号結果のパルス信号をパワースイッチング素子
に供給するスイッチング電源において、平滑回路を備
え、この平滑回路の出力側に誤差増幅手段を介して、ア
ナログ信号もしくは多ビットデジタル信号をΔΣ変調す
るΔΣ変調手段を接続し、このΔΣ変調手段の入力側に
加算手段を設け、この加算手段に、サンプリング周波数
で決まる帯域で帯域制限されたノイズディザー信号を発
生するノイズ発生手段を接続し、前記誤差増幅手段で前
記スイッチング電源の負荷に出力された電圧と基準電圧
の差分電圧を増幅し、この増幅信号に前記ノイズディザ
ー信号を前記加算手段で加算し、この加算信号を前記Δ
Σ変調手段に入力するようにしてあることを特徴とする
スイッチング電源。 - 【請求項２】 請求項１に記載のスイッチング電源にお
いて、前記サンプリング周波数で決まる帯域は、少なく
ともサンプリング周波数の半分の周波数以下の帯域であ
ることを特徴とするスイッチング電源。 - 【請求項３】請求項１又は２に記載のスイッチング電源
において、ノイズディザー信号は信号周波数が前記サン
プリング周波数で決まる帯域内で適時変化する信号であ
ることを特徴とするスイッチング電源。 - 【請求項４】 請求項１、２又は３に記載のスイッチン
グ電源において、ノイズディザー信号はサンプリング周
波数で決まる帯域で帯域制限された特定の周波数ピーク
成分を持たない、ランダムなノイズ信号であることを特
徴とするスイッチング電源。 - 【請求項５】 請求項１、２又は３に記載のスイッチン
グ電源において、ノイズディザー信号はサンプリング周
波数で決まる帯域で帯域制限された複数の周波数ピーク
成分を持った、前記誤差増幅手段出力信号に無関係な信
号であることを特徴とするスイッチング電源。 - 【請求項６】 請求項１、２、３、４又は５に記載のス
イッチング電源において、前記ノイズ発生手段と前記加
算手段との間にローパスフィルタを設けてあることを特
徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262975A JP2003079134A (ja) | 2001-08-31 | 2001-08-31 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262975A JP2003079134A (ja) | 2001-08-31 | 2001-08-31 | スイッチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003079134A true JP2003079134A (ja) | 2003-03-14 |
Family
ID=19089799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001262975A Pending JP2003079134A (ja) | 2001-08-31 | 2001-08-31 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003079134A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269035B2 (en) | 2005-04-01 | 2007-09-11 | Denso Corporation | Switching device and related operating method |
| JP2008542760A (ja) * | 2005-06-03 | 2008-11-27 | シナプティクス インコーポレイテッド | シグマデルタ測定法を使用してキャパシタンスを検出するための方法およびシステム |
| US7589432B2 (en) | 2005-04-01 | 2009-09-15 | Denso Corporation | Device for controlling controlled variable by on/off switching operations with less noise manner |
| US7738269B2 (en) | 2005-04-01 | 2010-06-15 | Denso Corporation | Switching device and related operating method |
-
2001
- 2001-08-31 JP JP2001262975A patent/JP2003079134A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269035B2 (en) | 2005-04-01 | 2007-09-11 | Denso Corporation | Switching device and related operating method |
| US7589432B2 (en) | 2005-04-01 | 2009-09-15 | Denso Corporation | Device for controlling controlled variable by on/off switching operations with less noise manner |
| US7738269B2 (en) | 2005-04-01 | 2010-06-15 | Denso Corporation | Switching device and related operating method |
| JP2008542760A (ja) * | 2005-06-03 | 2008-11-27 | シナプティクス インコーポレイテッド | シグマデルタ測定法を使用してキャパシタンスを検出するための方法およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8786477B1 (en) | Digital-to-analog conversion with improved dynamic range | |
| US7557744B2 (en) | PWM driver and class D amplifier using same | |
| US7071860B2 (en) | System and method for noise cancellation in a signal processing circuit | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| US20030031245A1 (en) | Modulator for digital amplifier | |
| JP2005510110A (ja) | シグマデルタ変調 | |
| JP4514881B2 (ja) | データ変換器におけるノイズ減衰回路および方法 | |
| US7170360B2 (en) | Device and method for digital pulse width modulation | |
| US7692567B2 (en) | Digital-to-analog converter and distortion correction circuit | |
| JP2003079134A (ja) | スイッチング電源 | |
| JP4444037B2 (ja) | デジタルパルス幅変調信号発生器 | |
| JP3369425B2 (ja) | ディジタルスイッチングアンプの駆動方法 | |
| US6147634A (en) | Method and apparatus for digital to analog conversion with reduced noise | |
| JP2004088431A (ja) | Ｄ級増幅器 | |
| JP2000049613A (ja) | ディジタルスイッチングアンプ | |
| JP2003079135A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2006054800A (ja) | 低歪パルス幅変調信号発生器 | |
| WO2006060137A1 (en) | Inductorless architecture for a switching amplifier | |
| US10951229B1 (en) | Digital filter | |
| JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
| KR101887824B1 (ko) | 아날로그 디지털 변환 장치 및 이를 포함하는 마이크 | |
| JP2009130633A (ja) | 制御装置 | |
| US7034726B2 (en) | Data converter | |
| JP3358728B2 (ja) | Δς変調器 | |
| JP2002076901A (ja) | Δ変調とδς変調を混合した方式の変調器，オーバーサンプリング型ｄ／ａ変換器およびａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041208 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Effective date: 20080501 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |