KR100497702B1 - 디지털데이터변환장치 - Google Patents

디지털데이터변환장치 Download PDF

Info

Publication number
KR100497702B1
KR100497702B1 KR1019970010467A KR19970010467A KR100497702B1 KR 100497702 B1 KR100497702 B1 KR 100497702B1 KR 1019970010467 A KR1019970010467 A KR 1019970010467A KR 19970010467 A KR19970010467 A KR 19970010467A KR 100497702 B1 KR100497702 B1 KR 100497702B1
Authority
KR
South Korea
Prior art keywords
data
level
signal
modulator
word length
Prior art date
Application number
KR1019970010467A
Other languages
English (en)
Other versions
KR970068183A (ko
Inventor
시게오 다가미
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970068183A publication Critical patent/KR970068183A/ko
Application granted granted Critical
Publication of KR100497702B1 publication Critical patent/KR100497702B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

본 발명에 관한 디지털 데이터 처리부에 있어서, ΔΣ(DELTA­SIGMA)변조에 의하여 얻어진 1비트의 디지털 음성 데이터의 레벨은 승산기에 의하여 레벨조정계수가 승산된다. 이로써, 레벨이 조정된 디지털 음성 데이터 신호가 얻어진다. 이 승산출력은 저역통과형의 ΔΣ변조기에 의하여 ΔΣ변조된다. 이로써, 워드 길이가 원래로 되돌아간 디지털 음성 데이터가 얻어진다. 이 경우, 디지털 음성 데이터에 포함되는 고주파노이즈는 제거된다.

Description

디지털 데이터 변환 장치
본 발명은 디지털 데이터의 워드 길이를 변환하기 위한 워드 길이 변환 장치에 관한 것이다. 또, 본 발명은 디지털 데이터와 소정의 연산데이터와의 연산을 행함으로써, 디지털 데이터에 소정의 처리를 실시하는 데이터 처리 장치에 관한 것이다.
근년, 음성신호의 디지털부호화방식으로서, ΔΣ변조방식이 주목되고 있다. 이 ΔΣ변조방식은 아날로그의 음성데이터의 샘플링출력과 과거의 변환출력과를 연산하여 부호화함으로써, 아날로그의 음성데이터를 워드 길이가 예를 들면 1비트의 디지털 음성 데이터로 변환하는 것이다.
그런데, 이 ΔΣ변조에 의하여 얻어진 1비트의 디지털 음성 데이터에 대해서도, 통상의 직선양자화(直線量子化)등에 의하여 얻어진 예를 들면 16비트의 디지털음성 데이터와 마찬가지로, 레벨의 조정처리를 실시할 필요가 있는 경우가 있다.
1비트의 디지털 음성 데이터의 레벨을 조정하는 방법으로서는, 16비트의 디지털 음성 데이터의 레벨을 조정하는 경우와 마찬가지로, 1비트의 디지털 음성 데이터에 레벨조정용의 계수(레벨조정용의 데이터)를 승산하는 방법을 생각할 수 있다.
그러나, 이와 같은 구성에서는, 레벨조정 후의 디지털 음성 데이터의 정밀도가 크게 저하한다고 하는 문제점이 있었다.
즉, 디지털 음성 데이터에 레벨조정계수를 승산하면, 자릿수올림에 의하여 워드 길이가 증가한다. 따라서, 레벨조정 후의 디지털 데이터의 워드 길이를 본래의 워드 길이로 되돌리기 위해서는, 워드 길이가 변화한 분만큼, 하위비트를 삭제할 필요가 있다.
그러나, 하위비트를 삭제하면, 디지털 음성 데이터의 정밀도가 저하한다. 이 경우로서, 16비트의 디지털 음성 데이터라면, 비트수가 많으므로, 정밀도의 저하는 그다지 문제로 되지 않는다.
이에 대하여, 1비트의 디지털 음성 데이터는 비트수가 적으므로, 하위비트를 삭제하면, 정밀도가 대폭으로 저하한다. 예를 들면, 1비트의 디지털 음성 데이터에 16비트의 레벨조정계수를 승산할 경우는 이 승산출력의 하위 16비트를 삭제하지 않으면 안되므로, 레벨조정 후의 데이터의 정밀도가 대폭으로 저하한다.
그리고, 이와 같은 문제는 1비트의 디지털 음성 데이터에 레벨조정처리를 실시하는 경우뿐만 아니고, 직류 오프셋 성분을 제거하기 위한 처리나 주파수특성을 변경하기 위한 처리를 실시하는 경우에도 생긴다. 이것은, 이와 같은 처리를 실시하는 경우에 있어서도, 1비트의 디지털 음성 데이터에 직류 오프셋 성분을 제거하기 위한 데이터나 주파수특성을 변경하기 위한 데이터를 가산한다고 하는 연산을 행하지 않으면 안되기 때문이다.
본 발명은 이러한 문제점을 감안하여 이루어진 것이며, 그 목적은 1비트데이터와 같이, 비트수가 적은 디지털 데이터와 소정의 연산데이터를 연산함으로써, 디지털 데이터에 소정의 데이터 처리를 실시하는 경우에 있어서, 처리출력의 정밀도의 저하를 초래하지 않고, 워드 길이를 원래로 되돌릴 수 있는 동시에, 본래의 신호성분의 레벨을 내릴 뿐만 아니고, 올리는 것도 가능한 워드 길이 변환 장치 및 데이터 처리 장치를 제공하는 것에 있다.
본 발명의 워드 길이 변환 장치는 입출력의 주파수특성으로서, 본래의 신호성분만을 통과시키는 것이 가능한 특성을 가지는 ΔΣ변조기에 의하여, 디지털 음성 데이터의 워드 길이를 변환하도록 한 것이다.
또, 본 발명의 데이터 처리 장치는 디지털 데이터와 소정의 연산데이터와의 연산을 행함으로써, 디지털 데이터에 소정의 데이터 처리를 실시한 후, 입출력의 주파수특성으로서, 본래의 신호성분만을 통과시키는 것이 가능한 특성을 가지는 ΔΣ변조기에 의하여, 데이터 처리출력의 워드 길이를 변환하도록 한 것이다.
본 발명의 워드 길이 변환 장치에서는 디지털 데이터는 ΔΣ변조기에 의하여 ΔΣ변조된다. 이로써, 디지털 데이터의 워드 길이가 소정의 워드 길이로 변환된다. 이 때, 디지털 데이터에 포함되는 본래의 신호성분 이외의 성분은 제거된다. 이로써, ΔΣ변조기에 디지털 데이터를 입력하는 경우, 이 입력레벨을 주로 본래의 신호성분의 레벨에 따라서 설정할 수 있다. 그 결과, 본래의 신호성분의 레벨이 ΔΣ변조기의 최대입력레벨보다 작으면, 이 신호성분의 레벨을 내릴 뿐만 아니고, 올릴 수도 있다.
또, 본 발명의 데이터 처리 장치에서는, 디지털 데이터는 먼저, 소정의 연산데이터와의 연산에 의하여, 소정의 데이터 처리를 받는다. 이 후, 이 처리출력은 ΔΣ변조기에 의하여 ΔΣ변조된다. 이로써, 디지털 데이터의 워드 길이가 소정의 워드 길이로 변환된다.
이 때, 디지털 데이터에 포함되는 본래의 신호성분 이외의 성분은 제거된다. 이로써, ΔΣ변조기에 디지털 데이터를 입력하는 경우, 이 입력레벨을 주로 본래의 신호성분의 레벨에 따라서 설정할 수 있다. 그 결과, 본래의 신호성분의 레벨이 ΔΣ변조기의 최대입력레벨보다 작으면, 이 신호성분의 레벨을 내릴 뿐만 아니고, 올릴 수도 있다.
다음에, 도면을 참조하면서, 본 발명의 실시의 형태를 상세하게 설명한다.
먼저, 본 발명의 제1 실시의 형태를 설명한다. 그리고, 다음의 설명에서는, 본 발명의 데이터 처리 장치를, 디지털 음성 데이터의 레벨을 조정하는 레벨조정장치에 적용하는 경우를 대표로 하여 설명한다.
먼저, 제1 실시의 형태의 개요를 설명한다. 종래의 문제점을 해결하기 위해서는, 예를 들면, 1비트의 디지털 음성 데이터에 레벨조정계수를 승산한 후, 이 승산출력을 다시 ΔΣ변조기에 입력함으로써, 1비트의 디지털 음성 데이터를 복원하는 방법을 생각할 수 있다. 이것은 이와 같은 구성에 의하면, 하위비트를 삭제하지 않고, 디지털 음성 데이터의 워드 길이를 변환할 수 있기 때문이다.
그러나, 이와 같은 구성에서는, 가청대역(可聽帶域)의 신호성분의 레벨이 워드 길이 변환용의 ΔΣ변조기의 최대입력레벨보다 작은 경우라도, 이 신호성분의 레벨이 레벨조정처리에 의하여 내려가 버리는 일이 많다.
즉, 디지털 음성 데이터 복원용의 ΔΣ변조기로서, 가청대역에서도 충분히 양호한 신호 대 잡음비 (이하 「SN비」라고 함)를 확보하는 것이 가능한 차수(次數)가 높은 변조기를 사용하면, 이 ΔΣ변조기의 최대변조율 Mmax이 1(100%)보다 작아진다.
여기서, 최대변조율 Mmax이란, 다음 식(1)에 나타낸 바와 같이, ΔΣ변조기의 최대출력레벨 OLmax과 최대입력레벨 ILmax과의 비를 나타낸다.
[수학식 1]
Mmax〓ILmax/OLmax …(1)
한편, 디지털 음성 데이터 복원용의 ΔΣ변조기에 신호를 입력하는 경우는 최대변조율 Mmax에 의하여 규정되는 최대입력레벨 ILmax까지의 신호밖에 입력할 수 없다. 이것은 이 이상의 신호를 입력하면, 잡음왜곡율(이하 「THD+N」이라고 함)이 현저하게 악화되거나, ΔΣ변조기가 발진(發振)하여 버리기 때문이다.
최대변조율 Mmax은 ΔΣ변조기의 전달함수에 따라서 다르다. 지금, 최대변조율 Mmax을, 예를 들면, 0.5(50%)정도로 한다. 이 경우, ΔΣ변조기에 대해서는, 레벨이 ΔΣ변조기의 출력레벨(±1)의 0.5(50%)정도의 신호까지밖에 입력할 수 없다. 즉, 레벨이 ±0.5(50%) 정도의 신호까지밖에 입력할 수 없다.
워드 길이 변환용의 ΔΣ변조기에 디지털 음성 데이터를 입력하는 경우, 이 데이터에 가청대역의 신호성분밖에 포함되어 있지 않으면, 이 신호성분의 레벨에 따라서, ΔΣ변조기에 대한 디지털 음성 데이터의 입력레벨을 설정할 수 있다. 따라서, 이 경우는 레벨조정전의 가청대역의 신호성분의 레벨이, ΔΣ변조기의 최대입력레벨 ILmax보다 작으면, 이 성분의 레벨을 내릴 뿐만 아니고, 올릴 수도 있다.
그러나, ΔΣ변조에 의하여 얻어진 디지털 음성 데이터에는, 양자화 노이즈 N가 포함되어 있다. 이 양자화 노이즈 N의 레벨은 도 2에 나타낸 바와 같이, 주파수가 높아지는 만큼 커진다. 또, 주파수가 높은 양자화 노이즈 N(이하「고주파노이즈 HN」라고 함)의 레벨은 통상, ΔΣ변조기의 최대입력레벨 ILmax보다 크고, 또한 가청대역의 신호성분 S의 레벨보다 크다. 이 특성은 정도의 차는 있어도, 모든 ΔΣ변조기에서 공통이다. 그리고, 도 2에 있어서, 횡축은 주파수를 나타내고, 종축은 응답을 나타낸다.
따라서, 데이터복원용의 ΔΣ변조기에 대한 디지털 음성 데이터의 입력레벨을 설정하는 경우는 가청대역의 신호성분 S의 레벨이 아니고, 고주파노이즈 HN의 레벨에 따라서 설정하지 않으면 안 되는 일이 많다. 이로써, 레벨조정전의 가청대역의 신호성분 S의 레벨이 최대입력레벨 ILmax보다 작은 경우라도, 고주파노이즈 HN의 레벨이 최대입력레벨 ILmax보다 큰 경우는 가청대역의 신호성분 S의 레벨이 내려가게 된다.
또한, 이 ΔΣ변조기의 입출력의 주파수특성은 많은 경우, 나이퀴스트(Nyquist)주파수 fN까지 평탄하지는 않다. 예를 들면, 도 3에 나타낸 바와 같은 가산기(2a∼2e), 적분기(3a∼3d 및 5), 승산기(4a∼4d), 증폭기(6) 및 지연기(7)로 구성된 ΔΣ변조기의 경우, 그 입출력의 주파수특성은 도 4에 나타낸 바와 같이, 수십 kHz로부터 나이퀴스트주파수 fN에 걸쳐 이득이 커지는 것과 같은 특성으로 된다.
그러므로, 전술한 바와 같은 레벨이 높은 고주파노이즈 HN를 포함한 신호를 입력신호로 하여, ΔΣ변조를 행하면, 고주파노이즈 HN의 레벨이 더욱 높아져, 용이하게 최대변조율을 초과하여 버린다. 결과로서, 레벨조정계수를 보다 작게 하지 않으면 안 되므로, 가청대역의 신호성분 S의 레벨이 저하하여, 신호 대 잡음비(S/N비)가 악화되어 버린다.
이와 같은 문제는 1비트의 디지털 음성 데이터를 데이터복원용의 ΔΣ변조기에 입력할 때, 디지털필터에 의하여 고주파노이즈 HN를 제거하고 나서 입력하도록 하면 해결할 수 있다.
그러나, 이와 같은 구성에서는, 회로규모가 커진다고 하는 문제가 생긴다. 이것은 디지털필터의 회로규모가 크기 때문이다.
또, 이와 같은 구성에서는, 디지털필터의 연산이, 노이즈 및 소비전력도 포함하여, 곤란하다고 하는 문제가 생긴다. 이것은 ΔΣ변조에 의하여 얻어진 디지털음성 데이터의 전송레이트는 통상의 직선양자화 등에 의하여 얻어진 16비트의 디지털 음성 데이터의 전송레이트의 수십배이므로, 연산량이 막대해지기 때문이다.
또한, 이와 같은 구성에서는, 음질이 열화할 가능성이 있다고 하는 문제가 생긴다. 이것은 디지털필터의 필터링처리에 의하여, 가청대역 내에서, 리플이나 라운딩오차가 생기기 때문이다.
전술한 문제를 해소하기 위하여, 본 실시의 형태는 1비트의 디지털 음성 데이터와 레벨조정계수를 승산함으로써, 디지털 음성 데이터에 레벨조정처리를 실시하는 경우에 있어서, 처리출력의 정밀도의 저하를 초래하지 않고, 워드 길이를 원래로 되돌릴 수 있는 것은 물론, 레벨조정전의 디지털 음성 데이터의 레벨이 ΔΣ변조기의 최대입력레벨 ILmax보다 작은 경우는 디지털필터를 사용하지 않고, 본래의 신호성분의 레벨을 올리는 것이 가능한 레벨조정장치를 제공하는 것을 목적으로 한다.
다음에, 본 실시의 형태의 구성을 설명한다. 도 1은 본 발명에 관한 데이터처리 장치의 제1 실시의 형태의 구성을 나타낸 블록도이다.
도시한 데이터 처리 장치(레벨조정장치)는 데이터입력단자(11)와, 계수입력단자(12)와, 승산기(13)와, 저역통과형의 ΔΣ변조기(14)와, 출력단자(15)를 가진다.
여기서, 데이터입력단자(11)를 통하여, 예를 들면, 도시하지 않은 부호화용의 ΔΣ변조기로부터 출력되는 디지털 음성 데이터 DD1가 레벨조정장치에 공급된다. 이 디지털 음성 데이터 DD1의 워드 길이는 예를 들면, 1비트로 설정되어 있다. 계수입력단자(12)를 통하여, 레벨조정용의 계수 LD를 나타내는 데이터가 레벨조정장치에 공급된다.
승산기(13)는 데이터입력단자(11)를 통하여 레벨조정장치에 공급되는 디지털음성 데이터 DD1에 대하여, 각 비트마다, 레벨조정계수 LD를 승산하는 기능을 가진다. ΔΣ변조기(14)는 승산기(13)의 승산출력 DD2을 ΔΣ변조함으로써, 1비트의 디지털 음성 데이터 DD3를 복원하는 기능을 가진다. 이 ΔΣ변조기(14)가 본 발명의 워드 길이 변환 장치에 상당한다. 출력단자(15)에는, 1비트로 복원된 디지털 음성데이터 DD3가 공급된다.
ΔΣ변조기(14)는 고주파노이즈 HN를 제거가능한 저역통과특성을 가진다. 이와 같은 저역통과특성은 피드포워드요소의 전달함수와 피드백요소의 전달함수를 적당하게 설정함으로써, 얻을 수 있다.
즉, ΔΣ변조기(14)는 도 5에 나타낸 바와 같이, 입력단자(21)와, 가산요소(22)와, 피드포워드요소(23)와, 증폭요소(24)와, 피드백요소(25)와, 출력단자(26)를 가진다.
여기서, 입력단자(21)를 통하여, 디지털 음성 데이터 DD2가 ΔΣ변조기(14)에 공급된다. 가산요소(22)는 입력디지털 음성 데이터 DD2와 변환출력인 디지털 음성 데이터 DD3와의 차를 구하는 기능을 가진다. 피드포워드요소(23)는 가산요소(22)의 차를 1비트데이터로 변환하여, 출력하는 기능을 가진다. 증폭요소(24)는 피드포워드요소(23)의 1비트데이터 출력을 증폭하여, 디지털 음성 데이터 DD3를 출력하는 기능을 가진다. 피드백요소(25)는 증폭요소(24)의 디지털 음성 데이터 DD3 출력을 변환출력으로 하여, 가산요소(22)에 귀환하는 기능을 가진다. 출력단자(26)에는, 디지털 음성 데이터 DD3가 공급된다.
이 ΔΣ변조기(14)의 전달함수 G(z)는, 입력신호를 X(z), 출력신호를 Y(z)로 하면, 다음의 식(2)으로 표현된다.
[수학식 2]
G(z)〓Y(z)/X(z)
〓F(z)·Q/{1+F(z)·Q·S(z)} …(2)
단, F(z)는 피드포워드요소(23)의 전달함수를 나타내고, Q는 증폭요소(24)의 이득을 나타내고, S(z)는 피드백요소(25)의 전달함수를 나타내고, z는 jω를 나타낸다. 또, ω는, 각속도(角速度)를 나타낸다.
또, 주파수특성은, 다음과 같이 표현된다.
|F(z)·Q|/|1+F(z)·Q·S(z)|
이와 같은 구성에 있어서는, 피드포워드요소(23)의 전달함수 F(z)와, 피드백요소(25)의 전달함수 S(z)를 적당하게 설정함으로써, ΔΣ변조기(14)의 주파수특성을 저역통과특성으로 설정할 수 있다.
도 6은 저역통과특성을 가지는 ΔΣ변조기(14)의 구체적 구성의 일례를 나타낸 도면이다. 도시한 ΔΣ변조기(14)는 입력단자(41)와, 5개의 2입력가산기(42(1)∼42(5))와, 5개의 적분기(43(1)∼43(5))와, 4개의 계수승산기(44(1)∼44(4))와, 증폭기(45)와, 지연기(46)와, 출력단자(47)를 가진다.
여기서, 입력단자(41)에는, 승산기(13)로부터 출력되는 디지털 음성 데이터 DD2가 공급된다. 2입력가산기(42(1)∼42(5))는 한쪽의 입력단자에 공급되는 신호로부터 다른 쪽의 입력단자에 공급되는 신호를 감하는 기능을 가진다. 적분기(43(1)∼43(5))는 입력신호를 적분하는 기능을 가진다.
계수승산기(44(1)∼44(4))는 각각 입력신호에 계수 1/16, 1/8, 1/4, 1/2를 승산하는 기능을 가진다. 지연기(46)는 입력신호를 1비트주기분 지연하는 기능을 가진다. 출력단자(47)에는, 워드 길이가 1비트로 되돌아간 디지털 음성 데이터 DD3가 공급된다.
각 부의 접속구성을 설명하면, 입력단자(41)는 2입력가산기(42(1))의 한쪽의 입력단자에 접속되어 있다. 이 가산기(42(1))의 출력단자는 적분기(43(1))의 입력단자에 접속되어 있다. 적분기(43(1))의 출력단자는 계수승산기(44(1))의 입력단자에 접속되어 있다. 계수승산기(44(1))의 출력단자는 2입력가산기(42(2))의 한쪽의 입력단자에 접속되어 있다. 다음에, 마찬가지로, 적분기(43(5))까지, 동일한 접속이 이루어진다.
적분기(43(5))의 출력단자는 증폭기(45)의 입력단자에 접속되어 있다. 증폭기(45)의 출력단자는 출력단자(47)와 지연기(46)의 입력단자에 접속되어 있다. 지연기(46)의 출력단자는 가산기(42(1)∼42(5))의 다른 쪽의 입력단자에 접속되어 있다.
적분기(43(1)∼43(5))는 도 7에 나타낸 바와 같이, 가산기(431)와, 지연기(432)를 가진다.
도 6에 나타낸 ΔΣ변조기(14)의 주파수특성은 도 8에 나타낸 바와 같이, 가청대역의 상한주파수까지는 대략 평탄하고, 이 상한주파수로부터 나이퀴스트 주파수 fN에 걸쳐 완만하게 감쇠(減衰)하는 특성을 가진다.
상기 구성의 제1 실시의 형태의 동작을 설명한다.
(1) 레벨조정장치의 동작
먼저, 도 1에 나타낸 레벨조정장치의 동작을 설명한다.
데이터입력단자(11)에는, 디지털 음성 데이터 DD1가 공급된다. 이 디지털 음성 데이터 DD1는 도 9 A에 나타낸 아날로그음성데이터 AD1를 ΔΣ변조함으로써 얻어진 것이다. 이 디지털 음성 데이터 DD1의 워드 길이는 1비트로 설정되어 있다.
이 디지털 음성 데이터 DD1를 도 9 B에 나타낸다. 도시한 바와 같이, 디지털 음성 데이터 DD1는 “+1”과 “-1”의 레벨을 가진다. 여기서, 레벨“+1”은 예를 들면, 논리치 “1”에 대응하고, 레벨 “-1”은, 논리치“0”에 대응한다.
데이터입력단자(11)에 공급된 디지털 음성 데이터 DD1는 승산기(13)에 공급되어, 레벨조정계수 LD가 승산된다. 이로써, 레벨이 조정된 디지털 음성 데이터 DD2가 얻어진다. 이 디지털 음성 데이터 DD2는 ΔΣ변조기(14)에 공급된다.
ΔΣ변조기(14)에 있어서, 이 디지털 음성 데이터 DD2는 적분, 재양자화, 피드백의 연산에 의하여, 재차 ΔΣ변조된다. 그 결과, 레벨조정처리에 의하여 늘어난 워드 길이가 원래로 되돌아온다. 이로써, ΔΣ변조기(14)에 의하여 워드 길이가 1비트의 디지털 음성 데이터 DD3로 복원된다. 이 복원된 디지털 음성 데이터 DD3를 도 9 C에 나타낸다.
이 디지털 음성 데이터 DD3는 출력단자(15)를 통하여 도시하지 않은 디지털필터에 공급된다. 이로써, 디지털 음성 데이터 DD3가 아날로그음성데이터 AD2로 복원된다. 이 아날로그음성데이터 AD2를 도 9 D에 나타낸다.
입력단자(11)에 공급되는 디지털 음성 데이터 DD1에는, 가청대역의 신호성분 S외에, 양자화 노이즈 N가 포함된다. 따라서, 승산기(13)로부터 출력되는 디지털 음성 데이터 DD2에도, 가청대역의 신호성분 S외에, 양자화 노이즈 N가 포함된다.
이 양자화 노이즈 중, 가청대역의 상한주파수보다 높은 주파수를 가지는 고주파노이즈 HN의 레벨은 통상 가청대역의 신호성분 S의 레벨보다 크다. 그러므로, ΔΣ변조기(14)로서, 도 4에 나타낸 바와 같은 주파수특성을 가지는 ΔΣ변조기를 사용하는 경우는 상기와 같이, 레벨조정계수 LD의 값을 설정하는 경우, 고주파노이즈 HN의 레벨에 따라서 설정하지 않으면 안 된다.
이것에 대하여, 본 실시의 형태의 ΔΣ변조기(14)는 저역통과특성을 가진다. 즉, 가청대역에서는 평탄하며, 가청대역의 상한주파수부근으로부터 나이퀴스트 주파수 fN에 걸쳐 완만하게 이득이 저하하도록 하는 특성을 가진다. 이로써, ΔΣ변조기(14)에 입력된 고주파노이즈 HN는 이 ΔΣ변조기(14)에 의하여 제거된다.
그 결과, 레벨조정계수 LD의 값을 설정하는 경우는 고주파수 노이즈 HN의 레벨을 그다지 고려하지 않고 설정할 수 있다. 환언하면, 주로 가청대역의 신호성분 S의 레벨에 따라서 설정할 수 있다. 이로써, 레벨조정처리에 의하여, 가청대역의 신호성분 S의 레벨이 항상 저하한다고 하는 문제를 해결할 수 있다.
즉, 본 실시의 형태에서도, 레벨조정전의 가청대역의 신호성분 S의 레벨이 ΔΣ변조기(14)의 최대입력레벨 ILmax보다 큰 경우에는, 레벨조정계수 LD의 값을 1보다 작은 값으로 설정하지 않으면 안 된다. 따라서, 이 경우에는, 가청대역의 신호성분 S의 레벨은 레벨조정처리에 의하여 내려간다.
그러나, 레벨조정전의 가청대역의 신호성분 S의 레벨이 최대입력레벨 ILmax과 동일한 경우는 레벨조정계수 LD의 값을 1로 설정할 수 있다. 이로써, 이 경우, 가청대역의 신호성분 S의 레벨을 그대로 할 수 있다. 또, 레벨조정전의 가청대역의 신호성분 S의 레벨이 최대입력레벨 ILmax보다 작은 경우는 레벨조정계수 LD의 값을 1보다 큰 값으로 설정할 수 있다. 이로써, 이 경우는 가청대역의 신호성분 S의 레벨을 올릴 수 있다.
이것을 구체예를 이용하여 설명한다. 지금, 부호화용의 ΔΣ변조기와 워드 길이 변환용의 ΔΣ변조기(14)의 최대변조율 Mmax을 모두 0.5(50%)로 한다. 또, 아날로그음성데이터 AD1의 레벨을 0.5로 한다.
이 경우, 입력단자(11)에는, 변조율 M이 0.5(50%)의 디지털 음성 데이터 DD1가 공급된다. 즉, 레벨이 0.5의 가청대역의 신호성분 S을 포함하는 디지털 음성데이터 DD1가 공급된다. 여기서, ΔΣ변조기에 있어서의 변조율 M은 다음 식(3)에 나타낸 바와 같이, ΔΣ변조기의 입력레벨 IL과 최대출력레벨 OLmax과의 비로 표현된다.
[수학식 3]
M〓IL/OLmax …(3)
이로써, 레벨조정계수 LD의 값으로서는, 1 이하의 값을 설정할 수 있다. 이것은 ΔΣ변조기(14)의 최대변조율 Mmax이 0.5(50%)에 설정되어 있기 때문이다. 즉, 이로써, 레벨이 0.5의 가청대역의 신호성분 S이 입력가능하기 때문이다.
지금, 레벨조정계수 LD의 값을 0.5에 설정하는 것으로 한다. 이 경우, ΔΣ변조기(14)에 입력되는 가청대역의 신호성분 S의 레벨은 0.25(〓0.5×0.5)로 된다. 이로써, 출력단자(15)에는, 변조율 M이 0.25(25%)의 디지털 음성 데이터 DD3가 얻어진다.
즉, 레벨이 0.25의 가청대역의 신호성분 S을 포함하는 디지털 음성 데이터 DD3가 얻어진다. 이로써, 가청대역의 신호성분 S의 레벨은 레벨조정처리에 의하여, 0.5에서 0.25로 내려간 것으로 된다. 그리고, 이 디지털 음성 데이터 DD3를 필터에 통과시킴으로써, 레벨이 0.25의 아날로그음성데이터 AD2가 복원된다.
또, 레벨조정계수 LD를 1.0으로 설정하면, ΔΣ변조기(14)에 입력되는 가청대역의 신호성분 S의 레벨은 0.5(〓0.5×1.0)로 된다. 이로써, 출력단자(15)에는, 변조율 M이 0.5(50%)의 디지털 음성 데이터 DD3가 얻어진다.
즉, 레벨이 0.5의 가청대역의 신호성분 S을 포함하는 디지털 음성 데이터 DD3가 얻어진다. 이로써, 가청대역의 신호성분 S의 레벨은 레벨조정처리에 의하여, 그대로 1.0으로 유지되게 된다. 그리고, 이 경우는 레벨이 0.5의 아날로그음성데이터 AD2가 복원된다.
다음에, 2개의 ΔΣ변조기의 최대변조율 Mmax을 그대로 하고, 아날로그음성데이터 AD1의 레벨을 0.1로 한다. 이 경우, 입력단자(11)에는, 변조율 M이 0.1(10%)의 디지털 음성 데이터 DD1가 공급된다. 즉, 레벨이 0.1의 가청대역의 신호성분 S을 포함하는 디지털 음성 데이터 DD1가 공급된다. 이로써, 레벨조정계수 LD의 값을 5.0 이하의 값으로 설정할 수 있다.
지금, 레벨조정계수 LD의 값을 4.0으로 설정하면, ΔΣ변조기(14)에 입력되는 가청대역의 신호성분 S의 레벨은 0.4(〓0.1×4.0)로 된다. 이로써, 출력단자(15)에는, 변조율 M이 0.4(40%)의 디지털 음성 데이터 DD3가 얻어진다.
즉, 레벨이 0.4의 가청대역의 신호성분 S을 포함하는 디지털 음성 데이터 DD3가 얻어진다. 이로써, 가청대역의 신호성분 S의 레벨은 레벨조정처리에 의하여, 0.1에서 0.4로 올라가게 된다. 그리고, 이 경우는 레벨이 0.4의 아날로그음성데이터 AD2가 복원된다. 이상이, 도 1에 나타낸 레벨조정회로의 동작이다.
(2) ΔΣ변조기(14)의 동작
다음에, 도 6에 나타낸 ΔΣ변조기(14)의 동작을 설명한다.
입력단자(41)에 공급되는 디지털 음성 데이터 DD2는 가산기(42(1))에 공급된다. 가산기(42(1))에 공급된 디지털 음성 데이터 DD2는 각 비트마다, 지연기(46)로부터 출력되는 1샘플전의 변환출력을 감한다. 이 감산출력은 적분기(43(1))에 의하여 적분된 후, 승산기(44(1))에 의하여 승산계수 1/16가 승산된다. 이 승산출력은 가산기(42(2))에 공급되어, 전술한 변환출력을 감한다.
이하, 마찬가지로, 디지털 음성 데이터 DD2는 감산처리와, 적분처리와, 승산처리를 순차 받은 후, 증폭기(45)에서 증폭된다. 이로써, 1비트데이터로 되돌아간 디지털 음성 데이터 DD3가 얻어진다. 디지털 음성 데이터 DD3는 지연기(46)에 의하여 1샘플링기간분 지연된 후, 가산기(42(1)∼42(5))에 공급된다.
이상 상세히 설명한 본 실시의 형태에 의하면, 다음과 같은 효과를 얻을 수 있다.
먼저, 본 실시의 형태에 의하면, 레벨조정처리가 실시된 디지털 음성 데이터 DD2를 재차 ΔΣ변조기(14)에 입력함으로써, 1비트의 디지털 음성 데이터 DD3를 복원하도록 하였으므로, 레벨조정출력의 정밀도의 저하를 초래하지 않고, 워드 길이를 원래로 되돌릴 수 있다.
또, 본 실시의 형태에 의하면, 워드 길이 변환용의 ΔΣ변조기(14)의 주파수특성으로서, 고주파노이즈 HN를 제거가능한 저역통과특성을 설정하도록 하였으므로, 레벨조정계수 LD의 값을 설정하는 경우, 고주파노이즈 HN의 레벨을 거의 고려하지 않고 설정할 수 있다.
이로써, 가청대역의 신호성분 S의 레벨(변조율)을 내리는 것은 물론, 변조후의 가청대역의 신호성분 S이 최대변조율 Mmax에 설정되고, 또한 입력으로부터의 레벨증가분이 +12dB 정도의 범위이면, TD+N을 거의 악화시키지 않고, 가청대역의 신호성분 S의 레벨을 올리는 것이 가능하다.
즉, 디지털 음성 데이터 DD2에 포함되는 가청대역의 신호성분 S의 레벨이, 최대입력레벨 ILmax 이하인 한, 레벨조정계수 LD의 값을 1 이상의 값으로 설정할 수 있다. 이로써, 가청대역의 신호성분 S의 레벨을 올리는 것이 가능하게 된다.
다음에, 본 발명의 제2 실시의 형태를 설명한다.
제1 실시의 형태에서는, 본 발명에 관한 데이터 처리 장치를 레벨조정장치에 적용하는 경우를 설명하였다. 이에 대하여, 제2 실시의 형태에서는, 본 발명에 관한 데이터 처리 장치를, 직류 오프셋 성분의 제거기능과, 디지털 데이터의 레벨조정기능을 가지는 장치에 적용하는 경우의 일례를 나타낸다.
도 10은 본 실시의 형태의 구성을 나타낸 블록도이다. 도시한 장치에서는, 디지털 데이터의 레벨조정구성과 직류 오프셋 성분의 제거구성이 독립으로 구성되어 있다. 여기서, 디지털 데이터의 레벨조정구성은 도 1에 나타낸 구성과 동일하다. 따라서, 도 10에 있어서, 디지털 데이터의 레벨조정에 관한 부분의 구성요소에는, 앞의 도 1에 있어서 붙인 부호와 동일 부호를 붙여 상세한 설명을 생략한다.
도 10에 있어서, 도 1과 상이한 점은 도 1의 데이터 처리 장치에, 가산기(51)와, 스위치(52)와, 적분기(53)와, 시프터(54)가 부가되어 있는 점이다. 이들은 디지털 음성 데이터 DD2로부터 이 데이터 DD2에 포함되는 직류 오프셋 성분 DC을 제거하기 위하여 부가된 것이다.
여기서, 가산기(51)는 디지털 음성 데이터 DD2로부터 직류 오프셋 성분 DC을 제거하기 위한 데이터(이하 「제거 데이터」라고 함) OD를 감하는 기능을 가진다. 스위치(52)는 ΔΣ변조기(14)의 주파수특성을 직류영역까지 평탄화하는 기능을 가진다.
적분기(53)는 예를 들면, 가산기(531)와 지연기(532)에 의하여 구성되고, ΔΣ변조기(14)로부터 출력되는 디지털 음성 데이터 DD3를 적분하는 기능을 가진다. 시프터(54)는 적분기(53)의 적분출력을, 레벨이 작아지는 방향으로 시프트함으로써, 제거 데이터 OD를 생성하는 기능을 가진다.
상기 구성에 있어서, 동작을 설명한다.
지금, 레벨조정계수신호 LD의 값이 1이라고 한다. 이 경우, 입력단자(11)에 공급되는 디지털 음성 데이터 DD1의 레벨이 “+1”이면, 승산기(13)로부터 출력되는 디지털 음성 데이터 DD2의 레벨도 “+1”로 된다. 또, 디지털 음성 데이터(11)의 레벨이 “-1”이면, 디지털 음성 데이터 DD2의 레벨도 “-1”로 된다.
이 디지털 음성 데이터 DD2는 가산기(51)에 공급되어, 이 데이터 DD2로부터 제거 데이터 OD를 감한다. 이로써, 직류 오프셋 성분 DC이 제거된 디지털 음성 데이터 DD4가 얻어진다. 이 디지털 음성 데이터 DD4는 ΔΣ변조기(14)에 의하여 ΔΣ변조된다. 이로써, 워드 길이가 1비트로 되돌아간 디지털 음성 데이터 DD3가 얻어진다.
제거 데이터 OD는 다음과 같이 하여 생성된다. 즉, 처리의 개시시, 스위치(52)는 온 상태로 설정된다. 이로써, 이 경우는 디지털 음성 데이터 DD3가 스위치(52)를 통하여, 적분기(53)에 공급된다. 그 결과, 디지털 음성 데이터 DD3가 적분기(53)에 의하여 적분된다.
이 경우, 적분기(53)는 주파수가 낮아지는 만큼, 이득이 커진다고 하는 특성을 가진다. 그러므로, 이 적분기(53)에서는, 직류 오프셋 성분 DC이 적분된다. 그 결과, 직류 오프셋 성분 DC의 레벨에 따른 적분출력이 얻어진다.
단, 이 적분출력의 레벨은 직류 오프셋 성분 DC의 레벨보다 상당히 크다. 그러므로, 이 적분출력은 시프터(54)에 의하여 시프트된다. 이로써, 이 적분출력은 레벨이 작아지는 방향으로 시프트된다. 그 결과, 직류 오프셋 성분 DC의 레벨과 대략 동일 레벨을 가지는 제거 데이터 OD가 얻어진다.
스위치(52)는 처리를 개시하고 나서 소정 시간 경과한 시점에서 오프상태로 설정된다. 이로써, 적분기(53)의 적분동작이 정지된다. 그 결과, 제거데이터 OD의 레벨은 스위치(52)를 오프하기 전의 레벨로 유지된다.
이 스위치(52)를 배설하는 것은 직류영역까지 평탄한 주파수특성을 확보하기 위해서이다. 즉, 적분기(53)는 실제로는 직류 오프셋 성분 DC 이외의 직류성분이나 주파수가 극히 낮은 성분도 적분한다. 따라서, 적분동작을 계속하면, 제거 데이터 OD의 레벨은 이들의 성분의 영향을 받는다. 그 결과, 직류 오프셋 성분 DC의 제거처리에 의하여, 직류 오프셋 성분 DC만이 아니고, 그 이외의 직류성분이나 주파수가 극히 낮은 성분이 제거된다. 이로써, 직류영역의 주파수특성이 열화된다.
그래서, 본 실시의 형태에서는, 스위치(52)를 배설하고, 처리를 개시하고 나서 소정 시간이 경과하기까지는, 이 스위치(52)를 온 상태로 설정하고, 소정 시간 경과하면, 이 스위치(52)를 오프상태로 설정하도록 되어 있다.
이와 같은 구성에 의하면, 스위치(52)의 온 시간을 적당하게 설정함으로써, 제거 데이터 OD의 레벨을 직류 오프셋 성분 DC의 레벨에 가까운 것으로 할 수 있다. 이로써, 그 후, 승산기(13)의 출력단자에, 직류 오프셋 성분 DC 이외의 직류성분이나 주파수가 극히 낮은 성분이 나타나도, 이들의 성분이 제거되어 버리는 것을 방지할 수 있다. 그 결과, 직류영역에서의 주파수특성을 개선할 수 있다. 즉, 이 주파수특성을 평탄하게 할 수있다.
이상 상세히 설명한 제2 실시의 형태에서도, 워드 길이 변환용의 ΔΣ변조기로서, 저역통과형의 ΔΣ변조기(14)를 사용하도록 하였으므로, 제1 실시의 형태와 마찬가지로, 직류 오프셋 성분 DC의 제거처리에 의하여, 가청대역의 신호성분 S의 레벨이 저하되어 버리는 것을 방지할 수 있다.
또, 제2 실시의 형태에 의하면, ΔΣ변조기(14)의 변조출력을 적분하여 제거데이터 OD를 생성하는 경우, 적분동작을 소정 시간만 실행하도록 하였으므로, 직류오프셋 성분 DC 이외의 직류성분이나 주파수가 극히 낮은 성분이 제거되어 버리는 것을 방지할 수 있다. 이로써, 직류영역까지 평탄한 주파수특성을 얻을 수 있다.
다음에, 그 밖의 실시의 형태를 설명한다.
이상, 본 발명의 2개의 실시의 형태를 상세하게 설명하였으나, 본 발명은 전술한 바와 같은 실시의 형태에 한정되는 것은 아니다.
예를 들면, 앞의 실시의 형태에서는, 디지털 데이터로서, 워드 길이가 1비트의 디지털 데이터를 취급하는 경우를 설명하였다. 그러나, 본 발명은, 워드 길이가 2비트 이상의 디지털 데이터에도 대처할 수 있다.
또, 앞의 실시의 형태에서는, 본 발명의 워드 길이 변환 장치를, 데이터 처리에 의하여 워드 길이가 변화한 디지털 데이터의 워드 길이를 원래로 되돌리는 경우에 적용하는 경우를 설명하였다. 그러나, 본 발명의 워드 길이 변환 장치는 변화한 워드 길이를 원래로 되돌리는 경우뿐만 아니고, 워드 길이를 변환하는 경우 일반적으로 적용할 수 있다.
또, 앞의 실시의 형태에서는, 본 발명의 데이터 처리 장치를, 레벨조정기능을 가지는 장치나 직류 오프셋 성분의 제거기능을 가지는 장치에 적용하는 경우를 설명하였다. 그러나, 본 발명은 이 이외의 데이터 처리 장치에도 적용할 수 있다. 즉, 본 발명은 디지털 데이터와 소정의 연산데이터와의 연산을 행함으로써, 워드 길이의 변동을 수반하는 데이터 처리를 행하는 데이터 처리 장치 일반에 적용할 수 있다.
또, 앞의 실시의 형태에서는, ΔΣ변조기의 입출력의 주파수특성으로서, 저역통과특성을 설정하는 경우를 설명하였다. 그러나, 본 발명에서는, 본래의 필요한 신호성분만을 통과시키는 구성이라면, 다른 주파수특성을 설정하도록 해도 된다.
전술한 바와 같이, 본 발명을 바람직한 실시의 형태를 참조하여 설명하였으나, 본 발명은 전술한 실시예에 한정되지 않고, 본 발명의 사상 및 범위를 일탈하지 않는 범위에서 여러 가지 변형 및 변경이 가능한 것은 물론이다.
이상 상세히 설명한 바와 같이 본 발명에 의하면, 디지털 데이터를 ΔΣ변조함으로써, 디지털 데이터의 워드 길이를 변환하도록 하였으므로, 디지털 데이터와 소정의 연산데이터를 연산함으로써, 디지털 데이터에 소정의 데이터 처리를 실시하는 경우에 있어서도, 데이터 처리출력의 정밀도의 저하를 초래하지 않고, 워드 길이를 원래로 되돌릴 수 있다.
또, 본 발명에 의하면, 워드 길이 변환용의 ΔΣ변조기로서, 본래의 신호성분만을 통과시키는 것이 가능한 주파수특성을 가지는 ΔΣ변조기를 사용하도록 하였으므로, 디지털 데이터에 포함되는 본래의 신호성분의 레벨이, ΔΣ변조기의 최대입력레벨보다 작은 한, 이 신호성분의 레벨을 올릴 수 있다.
도 1은 본 발명에 관한 데이터 처리 장치의 제1 실시의 형태의 구성을 나타낸 블록도.
도 2는 ΔΣ(DELTA­SIGMA)변조(變調)에 의하여 얻어진 디지털 음성 데이터의 스펙트럼을 나타낸 도면.
도 3은 제1 실시의 형태의 개요를 설명하기 위한 블록도.
도 4는 제1 실시의 형태의 개요를 설명하기 위한 특성도.
도 5는 제1 실시의 형태에 있어서의 ΔΣ변조기의 개념적 구성을 나타낸 블록도.
도 6은 제1 실시의 형태에 있어서의 ΔΣ변조기의 구체적 구성의 일례를 나타낸 블록도.
도 7은 도 6에 나타낸 ΔΣ변조기의 적분기의 구체적 구성의 일례를 나타낸 블록도.
도 8은 제1 실시의 형태에 있어서의 ΔΣ변조기의 주파수특성을 나타낸 특성도.
도 9 A∼D는 제1 실시의 형태의 동작을 설명하기 위한 신호 파형도.
도 10은 본 발명의 데이터 처리 장치의 제2 실시의 형태의 구성을 나타낸 블록도.
<도면의주요부분에대한부호의설명>
11: 데이터입력단자, 12: 계수(係數)입력단자, 13: 승산기, 14: ΔΣ변조기, 15: 출력단자, 21,41: 입력단자, 22: 가산요소, 23: 피드포워드요소, 24: 증폭요소, 25: 피드백요소, 26,47:출력단자, 42(1)∼42(5), 51,531: 가산기, 43(1)∼43(5), 53: 적분기, 44(1)∼44(4): 승산기, 45: 증폭기, 46,532: 지연기, 52: 스위치, 54: 시프터.

Claims (7)

  1. 디지털 데이터 입력 신호의 워드 길이를 소정 값으로 변환하는 워드 길이 변환 장치에 있어서,
    제1 데이터 신호를 수신하여 상기 소정 값의 워드 길이를 갖는 출력 신호를 생성하는 ΔΣ변조기; 및
    상기 디지털 데이터 입력 신호와 레벨 조정 신호를 수신하며, 상기 제1 데이터 신호를 상기 디지털 데이터 입력 신호와 상기 레벨 조정 신호의 곱으로서 생성하여 상기 제1 데이터 신호를 상기 ΔΣ변조기에 제공하는 승산기 수단
    을 포함하며,
    상기 ΔΣ변조기의 전달 함수를 조정하여 양자화 노이즈를 제거하는 워드 길이 변환 장치.
  2. 제1항에 있어서,
    상기 ΔΣ변조기는 피드포워드 요소 및 피드백 요소를 포함하며, 상기 ΔΣ변조기는 상기 피드포워드 요소 및 상기 피드백 요소의 전달 함수를 조정하여 양자화 노이즈를 제거하는 워드 길이 변환 장치.
  3. 워드 길이 변환 장치에 있어서,
    입력 디지털 데이터 신호와 레벨 조정 신호를 처리하여 제1 데이터 신호를 생성하는 데이터 처리 수단;
    상기 제1 데이터를 수신하며, 상기 제1 데이터에 대해 ΔΣ변조를 수행함으로써 상기 입력 디지털 데이터 신호의 워드 길이를 변환하는 워드 길이 변환 수단; 및
    상기 입력 디지털 데이터 신호의 직류 오프셋 성분을 제거하는 오프셋 정정 수단
    을 구비하는 워드 길이 변환 장치.
  4. 제3항에 있어서,
    상기 데이터 처리 수단은 상기 입력 디지털 데이터 신호에 레벨 조정 신호에 의해 표시되는 레벨 조정 데이터를 승산하여 상기 입력 디지털 데이터 신호의 레벨을 조정하는 워드 길이 변환 장치.
  5. 제3항에 있어서,
    상기 데이터 처리 수단은,
    상기 입력 디지털 데이터 신호의 직류 오프셋 성분을 제거하기 위한 제거 데이터를 생성하는 제거 데이터 생성 수단; 및
    상기 제거 데이터를 상기 입력 디지털 데이터 신호로부터 감산하여 상기 입력 디지털 데이터 신호의 상기 직류 오프셋 성분을 제거하는 감산 수단
    을 구비하는 워드 길이 변환 장치.
  6. 제5항에 있어서,
    상기 제거 데이터 생성 수단은 상기 워드 길이 변환수단의 변환출력에 따라 상기 제거 데이터를 생성하는 하는 워드 길이 변환 장치.
  7. 제6항에 있어서,
    상기 제거 데이터 생성 수단은 선택된 시간 동안 상기 제거 데이터를 생성하고, 상기 선택된 시간이 경과한 후에는, 상기 선택된 시간 동안 생성된 상기 제거데이터를 계속적으로 출력하는 워드 길이 변환 장치.
KR1019970010467A 1996-03-28 1997-03-26 디지털데이터변환장치 KR100497702B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8097433A JPH09266447A (ja) 1996-03-28 1996-03-28 語長変換装置及びデータ処理装置
JP96-97433 1996-03-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000420A Division KR100514340B1 (ko) 1996-03-28 2005-01-04 디지털 데이터 변환 장치

Publications (2)

Publication Number Publication Date
KR970068183A KR970068183A (ko) 1997-10-13
KR100497702B1 true KR100497702B1 (ko) 2005-09-30

Family

ID=14192256

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970010467A KR100497702B1 (ko) 1996-03-28 1997-03-26 디지털데이터변환장치
KR1020050000420A KR100514340B1 (ko) 1996-03-28 2005-01-04 디지털 데이터 변환 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050000420A KR100514340B1 (ko) 1996-03-28 2005-01-04 디지털 데이터 변환 장치

Country Status (5)

Country Link
US (1) US5877716A (ko)
EP (1) EP0798865A3 (ko)
JP (1) JPH09266447A (ko)
KR (2) KR100497702B1 (ko)
TW (1) TW441196B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2323488B (en) * 1997-03-20 2000-12-27 Sony Uk Ltd Signal processors
FI103745B1 (fi) * 1997-10-09 1999-08-31 Atmel Corp Signaalinkäsittelymenetelmä ja -laite
GB2330710B (en) * 1997-10-24 2001-07-25 Sony Uk Ltd Signal processors
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
US7183954B1 (en) * 2001-07-13 2007-02-27 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
WO2003007131A2 (en) * 2001-07-13 2003-01-23 Cirrus Logic, Inc. Circuits, systems and methods for volume control in 1-bit digital audio systems
US7173550B1 (en) * 2001-07-13 2007-02-06 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
JP3785361B2 (ja) * 2001-12-25 2006-06-14 株式会社ルネサステクノロジ Δςモジュレータ、a/dコンバータおよびd/aコンバータ
US7116721B1 (en) 2002-05-20 2006-10-03 Cirrus Logic, Inc. Delta-sigma modulators with integral digital low-pass filtering
US7038606B2 (en) * 2002-10-29 2006-05-02 Sharp Kabushiki Kaisha Digital signal processing device and audio signal reproduction device
JP2005117146A (ja) * 2003-10-03 2005-04-28 Hitachi Kokusai Electric Inc 変調器
KR100691144B1 (ko) * 2004-12-03 2007-03-09 삼성전기주식회사 시그마-델타 변조기
US7358881B2 (en) * 2005-07-22 2008-04-15 Cirrus Logic, Inc. Quantizer overload prevention for feed-back type delta-sigma modulators
US8779956B2 (en) * 2006-12-01 2014-07-15 Intersil Americas Inc. Sigma-delta converter system and method
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706944A (en) * 1970-12-02 1972-12-19 Bell Telephone Labor Inc Discrete adaptive delta modulator
US4371850A (en) * 1980-12-12 1983-02-01 Honeywell Inc. High accuracy delta modulator
US4746899A (en) * 1986-10-07 1988-05-24 Crystal Semiconductor Corporation Method for reducing effects of electrical noise in an analog-to-digital converter
JPH01233921A (ja) * 1988-03-15 1989-09-19 Toshiba Corp △−σ変調器を用いたa/d変換回路
JP2693577B2 (ja) * 1989-05-30 1997-12-24 株式会社東芝 デルタ・シグマ変調回路
FI88980C (fi) * 1991-01-09 1993-07-26 Nokia Mobile Phones Ltd Sigma-delta-modulator foer d/a-omvandlare
NL9100379A (nl) * 1991-03-01 1992-10-01 Philips Nv Sigma-deltamodulator.
JPH0563577A (ja) * 1991-08-30 1993-03-12 Matsushita Electric Ind Co Ltd Δς変調器
US5181033A (en) * 1992-03-02 1993-01-19 General Electric Company Digital filter for filtering and decimating delta sigma modulator output signals
US5625358A (en) * 1993-09-13 1997-04-29 Analog Devices, Inc. Digital phase-locked loop utilizing a high order sigma-delta modulator
JPH08274646A (ja) * 1995-03-31 1996-10-18 Sony Corp ディジタル信号処理方法及び装置
US5682161A (en) * 1996-05-20 1997-10-28 General Electric Company High-order delta sigma modulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE 발표논문 (1993.04.01) *

Also Published As

Publication number Publication date
KR100514340B1 (ko) 2005-09-13
EP0798865A3 (en) 1999-07-28
JPH09266447A (ja) 1997-10-07
EP0798865A2 (en) 1997-10-01
KR970068183A (ko) 1997-10-13
US5877716A (en) 1999-03-02
TW441196B (en) 2001-06-16

Similar Documents

Publication Publication Date Title
US7058464B2 (en) Device and method for signal processing
KR100497702B1 (ko) 디지털데이터변환장치
US6724332B1 (en) Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
US6414613B1 (en) Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor
JP4122325B2 (ja) 利得制御機能付きデルタシグマ変調回路
US6922161B2 (en) Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR)
CN100514858C (zh) 字长减少电路
EP0476973A1 (en) Noise shaping circuit
JP2003110376A (ja) 信号増幅装置
JPH08330967A (ja) デルタ・シグマ変調回路
JPH05304475A (ja) ノイズシェイパ
US10951229B1 (en) Digital filter
JP3858785B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
JP4214850B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
JP4021333B2 (ja) デジタル・スイッチング増幅装置
US11706062B1 (en) Digital filter
JPH09307447A (ja) 高次δς変調器とδς変調型コンバータ
JPH0653836A (ja) アナログデイジタル変換回路
JP2822734B2 (ja) ノイズシェイパ
JP3127477B2 (ja) ノイズシェーピング回路
JP2001156557A (ja) スイッチング増幅器
JPH10173534A (ja) デルタ・シグマ変調回路
JPH0514084A (ja) デイジタルゲイン制御装置
JPH0563577A (ja) Δς変調器
JPH10327075A (ja) 1ビット信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee