KR970068183A - 디지탈데이타변환장치 - Google Patents

디지탈데이타변환장치 Download PDF

Info

Publication number
KR970068183A
KR970068183A KR1019970010467A KR19970010467A KR970068183A KR 970068183 A KR970068183 A KR 970068183A KR 1019970010467 A KR1019970010467 A KR 1019970010467A KR 19970010467 A KR19970010467 A KR 19970010467A KR 970068183 A KR970068183 A KR 970068183A
Authority
KR
South Korea
Prior art keywords
data
modulator
data processing
digital
processing apparatus
Prior art date
Application number
KR1019970010467A
Other languages
English (en)
Other versions
KR100497702B1 (ko
Inventor
시게오 다가시
Original Assignee
이데이 노부유키
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유키, 소니 가부시기가이샤 filed Critical 이데이 노부유키
Publication of KR970068183A publication Critical patent/KR970068183A/ko
Application granted granted Critical
Publication of KR100497702B1 publication Critical patent/KR100497702B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명에 관한 디지탈데이터처리부에 있어서, ΔΣ(DELTA - SIGMA)변조에 의하여 얻어진 1비트의 디지탈음성데이타의 레벨은, 승산기에 의하여 레벨조정계수가 승산된다. 이로써, 레벨이 조정된 디지털음성테이타신호가 얻어진다. 이 승산출력은, 저역통과형의 ΔΣ변조기에 의하여 ΔΣ변조된다. 이로써, 워드길이가 원래로 되돌아간 디지탈음성데이타가 얻어진다. 이 경우, 디지탈음성데이타에 포함되는 고주파노이즈는 제거된다.

Description

디지털데이타변환장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 본 발명에 관한 데이터처리장치의 제1의 실시의 형태의 구성을 나타낸 블록도.

Claims (25)

  1. 입출력의 주파수특서으로서, 본래의 신호성분만을 통과하도록 하는 특성을 가지는 ΔΣ변조기를 사용하여, 디지탈데이타의 워드길이를 미리 정한 워드길이로 변환하도록 구성되어 있는 것을 특징으로 하는 워드길이변환장치.
  2. 디지탈데이타의 소정의 연산데이타의 연산을 행함으로써, 상기 디지탈데이타에 소정의 데이타처리를 행하는 데이타처리수단과, 입출력의 주파수특성으로서, 본래의 원하는 신호성분만을 통과하도록 하는 특성을 가지고 ΔΣ변조에 의하여 데이타처리수단의 데이타처리출력의 워드길이를 변환하는 워드길이변환수단과를 구비한 것을 특징으로 하는 워드길이변환장치.
  3. 청구항 2에 있어서, 상기 데이타처리수단은, 상기 디지탈데이타에 상기 소정의 연산데이타로서 레벨조정용의 데이타를 승산함으로써, 상기 디지탈데이타의 레벨을 조정하도록 구성되어 있는 것을 특징으로 하는 워드길이변환장치.
  4. 청구항 2에 있어서, 상기 소정의 데이타처리수단은, 상기 디지탈데이타에 포함되는 직류오르셋성분을 제거하기 위한 제거데이타를 생성하는 제거데이타생성수단과, 상기 제거데이타를 상기 디지탈데이타로부터 감함으로써, 상기 디지탈데이타에 포함되는 상기 직류오프셋성분을 제거하는 감산수단과를 구비한 것을 특징으로 하는 워드길이변환장치.
  5. 청구항 4에 있어서, 상기 제거데이타생성수단은, 상기 워드길이변환수단의 변환출력에 따라서, 상기 제거데이타를 생성하도록 구성되어 있는 것을 특징으로 하는 워드길이변환장치.
  6. 청구항 5에 있어서, 상기 제거데이타생성수단은, 미리 정한 시간만큼 상기 제거데이타의 생성처리를 실행하고, 이 미리 정한 시간이 경과한 후는, 그때까지 얻은 상기 제거데이타를 계속적으로 출력하도록 구성되어 있는 것을 특징으로 하는 워드길이변환장치.
  7. 제1의 ΔΣ변조기와, 상기 제1의 ΔΣ변조기의 디지털신호출력을 처리하고, 처리결과로서 디지탈데이타를 출력하는 처리부와, 상기 처리부를 제어하는 제어부와, 상기 처리부의 디지탈데이타출력을 변조하는 제2의 ΔΣ변조기와를 구비한 것을 특징으로 하는 데이타처리장치.
  8. 청구항 7에 있어서, 상기 처리부는 승산기인 것을 특징으로 하는 데이타처리장치.
  9. 청구항 7에 있어서, 상기 제2의 ΔΣ변조기는 필터특성을 가지는 ΔΣ변조기인 것을 특징으로 하는 데이타처리장치.
  10. 청구항 9에 있어서, 상기 제2의 ΔΣ변조기는 저역통과필터특성을 가지는 ΔΣ변조기인 것을 특징으로 하는 데이타처리장치.
  11. 청구항 7에 있어서, 상기 제어부는 상기 처리부의 레벨을 조정하는데 사용되는 것을 특징으로 하는 데이타처리장치.
  12. 청구항 8에 있어서, 상기 제어부는 상기 처리부의 레벨조정계수를 제어하는데 사용되는 것을 특징으로 하는 데이타처리장치.
  13. 제1의 ΔΣ변조기와, 상기 제1의 ΔΣ변조기의 디지털신호출력을 처리하고, 처리결과로서 디지탈데이타를 출력하는 처리부와, 상기 처리부를 제어하는 제어부와, 상기 처리부의 디지탈데이타출력이 승산되는 소정의 계수를 각각 가지는 복수의 승산기로 이루어지는 제2의 ΔΣ변조기와를 구비한 것을 특징으로 하는 데이타처리장치.
  14. 청구항 13에 있어서, 상기 처리부는 승산기인 것을 특징을 하는 데이타처리장치.
  15. 청구항 13에 있어서, 상기 제2의 ΔΣ변조기는 필터특성를 가지는 ΔΣ변조기인 것을 특징으로 하는 데이타처리장치.
  16. 청구항 15에 있어서, 상기 제2의 ΔΣ변조기는 저역통과필터특성을 가지는 ΔΣ변조기인 것을 특징으로 하는 데이타처리장치.
  17. 청구항 13에 있어서, 상기 제어부는 상기 처리부의 레벨을 조정하는데 사용되는 것을 특징으로 하는 데이타처리장치.
  18. 청구항 14에 있어서, 상기 제어부는 상기 처리부의 레벨조정계수을 제어하는데 사용되는 것을 특징으로 하는 데이타처리장치.
  19. 청구항 13에 있어서, 상기 제2의 ΔΣ변조기에 사용된 상기 승산기의 계수는 1/2(n)이고, 여기서 n은 양의 정수를 나타내는 것을 특징으로 하는 데이타처리장치.
  20. 청구항 19에 있어서, 상기 제2의 ΔΣ변조기에 사용된 상기 승산기의 계수에 의하여 나타내는 상기 양의 정수는 1, 2, 3 및 4인 것을 특징으로 하는 데이타처리장치.
  21. 디지털신호를 입력하여, 레벨이 조정된 상기 디지털신호를 출력하는 제1의 처리부와, 상기 제1의 처리부의 디지털신호출력을 처리하는 제2의 처리부와, 상기 제2의 처리부의 디지털신호출력을 변조하는 ΔΣ변조기와, 상기 ΔΣ변조기의 출력단자에 접속된 스위치수단과, 상기 스위치수단의 신호출력을 처리하는 적분기와, 상기 적분기의 데이타출력을 처리하고, 처리결과를 상기 제1의 처리부에 출력하는 제3의 처리부와를 구비한 것을 특징으로 하는 데이타처리장치.
  22. 청구항 21에 있어서, 상기 제1의 처리부는 승산기인 것을 특징으로 하는 데이타처리장치.
  23. 청구항 21에 있어서, 상기 제2의 처리부는 직류오프셋을 제거하는 가산기인 것을 특징으로 하는 데이타처리장치.
  24. 청구항 21에 있어서, 상기 ΔΣ변조기는 저역통과필터특성을 가지는 ΔΣ변조기인 것을 특징으로 하는 데이타처리장치.
  25. 청구항 21에 있어서, 상기 제3의 처리부는 디지털시프터인 것을 특징으로 하는 데이타처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970010467A 1996-03-28 1997-03-26 디지털데이터변환장치 KR100497702B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8097433A JPH09266447A (ja) 1996-03-28 1996-03-28 語長変換装置及びデータ処理装置
JP96-97433 1996-03-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000420A Division KR100514340B1 (ko) 1996-03-28 2005-01-04 디지털 데이터 변환 장치

Publications (2)

Publication Number Publication Date
KR970068183A true KR970068183A (ko) 1997-10-13
KR100497702B1 KR100497702B1 (ko) 2005-09-30

Family

ID=14192256

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970010467A KR100497702B1 (ko) 1996-03-28 1997-03-26 디지털데이터변환장치
KR1020050000420A KR100514340B1 (ko) 1996-03-28 2005-01-04 디지털 데이터 변환 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050000420A KR100514340B1 (ko) 1996-03-28 2005-01-04 디지털 데이터 변환 장치

Country Status (5)

Country Link
US (1) US5877716A (ko)
EP (1) EP0798865A3 (ko)
JP (1) JPH09266447A (ko)
KR (2) KR100497702B1 (ko)
TW (1) TW441196B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2323488B (en) * 1997-03-20 2000-12-27 Sony Uk Ltd Signal processors
FI103745B (fi) * 1997-10-09 1999-08-31 Atmel Corp Signaalinkäsittelymenetelmä ja -laite
GB2330710B (en) * 1997-10-24 2001-07-25 Sony Uk Ltd Signal processors
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
WO2003007131A2 (en) 2001-07-13 2003-01-23 Cirrus Logic, Inc. Circuits, systems and methods for volume control in 1-bit digital audio systems
US7173550B1 (en) * 2001-07-13 2007-02-06 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
US7183954B1 (en) * 2001-07-13 2007-02-27 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
JP3785361B2 (ja) * 2001-12-25 2006-06-14 株式会社ルネサステクノロジ Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
US7116721B1 (en) 2002-05-20 2006-10-03 Cirrus Logic, Inc. Delta-sigma modulators with integral digital low-pass filtering
EP1557953B1 (en) * 2002-10-29 2007-12-12 Sharp Kabushiki Kaisha Digital signal processing device and audio signal reproduction device
JP2005117146A (ja) * 2003-10-03 2005-04-28 Hitachi Kokusai Electric Inc 変調器
KR100691144B1 (ko) * 2004-12-03 2007-03-09 삼성전기주식회사 시그마-델타 변조기
US7358881B2 (en) * 2005-07-22 2008-04-15 Cirrus Logic, Inc. Quantizer overload prevention for feed-back type delta-sigma modulators
US8779956B2 (en) * 2006-12-01 2014-07-15 Intersil Americas Inc. Sigma-delta converter system and method
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706944A (en) * 1970-12-02 1972-12-19 Bell Telephone Labor Inc Discrete adaptive delta modulator
US4371850A (en) * 1980-12-12 1983-02-01 Honeywell Inc. High accuracy delta modulator
US4746899A (en) * 1986-10-07 1988-05-24 Crystal Semiconductor Corporation Method for reducing effects of electrical noise in an analog-to-digital converter
JPH01233921A (ja) * 1988-03-15 1989-09-19 Toshiba Corp △−σ変調器を用いたａ／ｄ変換回路
JP2693577B2 (ja) * 1989-05-30 1997-12-24 株式会社東芝 デルタ・シグマ変調回路
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter
FI88980C (fi) * 1991-01-09 1993-07-26 Nokia Mobile Phones Ltd Sigma-delta-modulator foer d/a-omvandlare
NL9100379A (nl) * 1991-03-01 1992-10-01 Philips Nv Sigma-deltamodulator.
JPH0563577A (ja) * 1991-08-30 1993-03-12 Matsushita Electric Ind Co Ltd Δς変調器
US5181033A (en) * 1992-03-02 1993-01-19 General Electric Company Digital filter for filtering and decimating delta sigma modulator output signals
US5625358A (en) * 1993-09-13 1997-04-29 Analog Devices, Inc. Digital phase-locked loop utilizing a high order sigma-delta modulator
JPH08274646A (ja) * 1995-03-31 1996-10-18 Sony Corp ディジタル信号処理方法及び装置
US5682161A (en) * 1996-05-20 1997-10-28 General Electric Company High-order delta sigma modulator

Also Published As

Publication number Publication date
KR100514340B1 (ko) 2005-09-13
EP0798865A3 (en) 1999-07-28
JPH09266447A (ja) 1997-10-07
KR100497702B1 (ko) 2005-09-30
US5877716A (en) 1999-03-02
TW441196B (en) 2001-06-16
EP0798865A2 (en) 1997-10-01

Similar Documents

Publication Publication Date Title
KR970068183A (ko) 디지탈데이타변환장치
KR20060039914A (ko) 신호 처리를 위한 장치 및 방법
KR20010013111A (ko) 시그마-델타 변조기에서 주기적 잡음을 감소하는 장치 및방법
KR940008272A (ko) 아날로그/디지탈 컨버터
KR100744885B1 (ko) 펄스 변조기 및 펄스 변조 방법
JPH08274665A (ja) ノイズ相殺回路および構成
JP2002314425A (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
US6842131B1 (en) Delta-sigma modulator
JP3858785B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
JP4072855B2 (ja) サンプルレート変換のための装置及び方法
RU2730443C1 (ru) Устройство цифро-аналогового преобразования, способ, носитель данных, электронный музыкальный инструмент и устройство обработки информации
JPH04115722A (ja) Ｄａ変換装置
CN109756193B (zh) 使用扩谱调制进行pwm波调制的d类数字音频功放系统
JP3758849B2 (ja) データ変換装置
JP3206773B2 (ja) ディジタル信号処理型直交変調器
Bowman et al. Design and performance of a noise shaping, pulse width modulated, digital to analogue converter
JP3125225B2 (ja) デジタル／アナログ変換器
JP5099699B2 (ja) パルス幅位置変調信号生成装置
JP3870575B2 (ja) デルタシグマ変調装置及び方法、並びにディジタル信号処理装置
JP2003079134A (ja) スイッチング電源
KR970004310A (ko) 트랙킹 필터 및 이 필터를 사용한 신호 처리 방법
KR970009201A (ko) 멀티미디어기기의 팝노이즈 제거장치
KR100782855B1 (ko) 샘플링된 디지털 신호를 자연 샘플링된 디지털 신호로변환하기 위한 방법 및 장치
KR950035106A (ko) 디지탈 신호 처리 장치 및 방법과, 디서 신호 발생 장치
Murahashi et al. Realization of 1-bit IIR filter based on delta-sigma modulation under consideration of hardware implementation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee