KR940008272A - 아날로그/디지탈 컨버터 - Google Patents

아날로그/디지탈 컨버터 Download PDF

Info

Publication number
KR940008272A
KR940008272A KR1019930017055A KR930017055A KR940008272A KR 940008272 A KR940008272 A KR 940008272A KR 1019930017055 A KR1019930017055 A KR 1019930017055A KR 930017055 A KR930017055 A KR 930017055A KR 940008272 A KR940008272 A KR 940008272A
Authority
KR
South Korea
Prior art keywords
modulator
data
digital data
outputting
analog signal
Prior art date
Application number
KR1019930017055A
Other languages
English (en)
Other versions
KR100279078B1 (ko
Inventor
마사키 우에키
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR940008272A publication Critical patent/KR940008272A/ko
Application granted granted Critical
Publication of KR100279078B1 publication Critical patent/KR100279078B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/472—Shared, i.e. using a single converter for multiple channels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 부품점수의 삭감, 회로규모의 축소화 및 저원가화를 도모할 수 있는 외에 동상 노이즈성분을 제거하고 출력하는 음성데이터의 S/N비를 향상시킬수 있는 A/D컨버터의 제공을 목적으로 한다.
그 구성을 보면, 아날로그신호 입력단자(1)를 통하여 공급된 아날로그 신호인 음성신호를 제1,제2△

Description

아날로그/디지탈 컨버터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 관계되는 A/D컨버터의 제1실시예의 블록도이다.
제3도는 상기 제1실시예의 A/D컨버터에 설치되어 있는 △모듈레이터의 구체적인 회로구성을 설명하기 위한 블록도이다.
제4도는 본 발명에 관계되는 A/D컨버터의 제2실시예의 블록도이다.
제5도는 본 발명에 관계되는 A/D컨버터의 제3실시예의 블록도이다.

Claims (5)

  1. 외부에서 공급된 아날로그신호를 각각 병렬적으로 디지탈 데이터로 변환하여 출력하는 복수의 △모듈레이터와, 상기 복수의 △모듈레이터에서 공급되는 복수의 디지탈데이터를 가산처리함으로써, 가산데이터를 형성하여 출력하는 가산수단과, 상기 가산수단으로부터의 가산데이터를 상기 △모듈레이터의 설치된 수로 제산처리함으로써 제산데이터를 형성하여 출력하는 감쇠수단과, 상기 감쇠수단으로부터의 제산데이터를 이 제산데이터의 비트수보다도 큰 소정의 비트수의 디지탈 데이터로 변환하여 출력하는 데시메이션필터를 가지는 것을 특징으로 하는 아날로그/디지탈 컨버터.
  2. 제1항에 있어서, 상기 복수의 △모듈레이터로서, 제1△모듈레이터 및 제2△모듈레이터의 제2개의 △모듈레이터를 가지는 것을 특징으로 하는 아날로그/디지탈 컨버터.
  3. 외부에서 공급된 아날로그신호를 디지탈 데이터로 변환하여 출력하는 제1△모듈레이터와, 외부에서 공급된 아날로그신호의 위상을 반전하여 출력하는 위상반전수단과, 상기 위상반전수단으로 부터의 위상이 반전된 아날로그신호를 디지탈 데이터로 변환하여 출력하는 제2△모듈레이터와, 상기 제2△모듈레이터로부터의 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터의 극성을 반전하여 상기 제1△모듈레이터로 부터의 디지탈 데이터와 가산처리함으로써 역극성 가산데이터를 형성하여 출력하는 역극성 가산수단과, 상기 역극성 가산수단으로 부터의 역극성 가산데이터를 1/2배로 제산처리함으로써, 제산데이터를 형성하여 출력하는 감쇠수단과, 상기 감쇠수단으로 부터의 제산데이터를 이 제산데이터의 비트수보다도 큰 소정의 비트수의 디지탈 데이터로 변환하여 출력하는 데시메이션필터를 가지는 것을 특징으로 하는 아날로그/디지탈 컨버터.
  4. 제3항에 있어서, 상기 역극성가산수단은, 상기 제2△모듈레이터에서 출력된 상기 위상이 아날로그신호에 대응하는 디지탈 데이터의 극성을 반전하여 출력하는 극성반전수단과, 상기 제1△모듈레이터로 부터의 디지탈 데이터와 상기 극성반전수단으로부터의 디지탈 데이터와를 가산처리하여 출력하는 가산 수단으로 구성되는 것을 특징으로 하는 아날로그/ 디지탈 컨버터.
  5. 제3항에 있어서, 상기 역극성 가산수단은, 상기 제1△모듈레이터에서 출력되는 디지탈 데이터에서 상기 제2△모듈레이터에서 상기 제2△모듈레이터에서 출력되는 상기 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터를 감산처리하는 감산수단으로 구성되는 것을 특징으로 하는 아날로그/디지탈 컨버터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930017055A 1992-09-07 1993-08-30 아날로그/디지탈컨버터 KR100279078B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-238238 1992-09-07
JP04238238A JP3104108B2 (ja) 1992-09-07 1992-09-07 アナログ／デジタルコンバータ

Publications (2)

Publication Number Publication Date
KR940008272A true KR940008272A (ko) 1994-04-29
KR100279078B1 KR100279078B1 (ko) 2001-01-15

Family

ID=17027203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017055A KR100279078B1 (ko) 1992-09-07 1993-08-30 아날로그/디지탈컨버터

Country Status (4)

Country Link
US (1) US5363101A (ko)
JP (1) JP3104108B2 (ko)
KR (1) KR100279078B1 (ko)
TW (1) TW226503B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03106102U (ko) * 1990-02-19 1991-11-01
JP3080207B2 (ja) * 1993-01-06 2000-08-21 三菱電機株式会社 電子式電力量計
CH689471A5 (de) * 1994-05-05 1999-04-30 Landis & Gyr Tech Innovat Anordnung zum Summieren von Produkten zweier gleichen oder unterschiedlichen Signale.
US5801652A (en) * 1994-07-08 1998-09-01 Cirrus Logic, Inc. Pattern dependent noise reduction in a digital processing circuit utilizing image circuitry
US5719572A (en) * 1994-07-08 1998-02-17 Cirrus Logic, Inc. Digital signal processor with reduced pattern dependent noise
JP3341566B2 (ja) * 1996-02-15 2002-11-05 ソニー株式会社 信号伝送方法及び装置、並びに信号再生方法及び装置
JP3371681B2 (ja) * 1996-04-23 2003-01-27 ソニー株式会社 信号処理装置
US5923273A (en) * 1996-11-18 1999-07-13 Crystal Semiconductor Corporation Reduced power FIR filter
GB2321143B (en) * 1997-01-10 2001-03-28 Phoenix Vlsi Consultants Delta sigma analog-to-digital converter
US6075820A (en) * 1997-05-28 2000-06-13 Lucent Technologies Inc. Sampling receiver with multi-branch sigma-delta modulators and digital channel mismatch correction
US6292121B1 (en) 1998-01-09 2001-09-18 Lecroy Corporation Delta sigma-analog-to-digital converter
US6154161A (en) * 1998-10-07 2000-11-28 Atmel Corporation Integrated audio mixer
US6456215B1 (en) 2000-11-29 2002-09-24 Raytheon Company Method and system for quantizing an input signal
US6441767B1 (en) 2000-11-29 2002-08-27 Raytheon Company Method and system for adjusting a threshold control in an analog-to-digital converter
US6614373B1 (en) * 2000-11-29 2003-09-02 Raytheon Company Method and system for sampling a signal using analog-to-digital converters
US6429797B1 (en) 2001-07-05 2002-08-06 International Business Machines Corporation Decimation filter for a bandpass delta-sigma ADC
US6683550B2 (en) * 2001-12-14 2004-01-27 Teradyne, Inc. High precision, high-speed signal capture
DE60215463T2 (de) * 2002-05-22 2007-02-08 Freescale Semiconductor, Inc., Austin Analog-Digital-Wandler Anordnung und Methode
US7456766B2 (en) * 2006-07-19 2008-11-25 Qualcomm Incorporated Sigma-delta modulation with offset
JP5018680B2 (ja) * 2008-08-01 2012-09-05 株式会社Ｊｖｃケンウッド Ａｄ変換装置
JP5609684B2 (ja) * 2011-02-01 2014-10-22 ソニー株式会社 Ａｄ変換装置および信号処理システム
US9350373B1 (en) * 2014-12-17 2016-05-24 Mediatek Inc. Analog-to-digital converter and long-term-evolution advanced device and method for analog-to-digital conversion

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012887B2 (ja) * 1989-03-13 2000-02-28 日本テキサス・インスツルメンツ株式会社 信号変換装置
US5196852A (en) * 1992-02-21 1993-03-23 California Institute Of Technology Analog-to-digital converter using parallel ΔΣ modulators

Also Published As

Publication number Publication date
TW226503B (ko) 1994-07-11
KR100279078B1 (ko) 2001-01-15
JPH0685682A (ja) 1994-03-25
JP3104108B2 (ja) 2000-10-30
US5363101A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
KR940008272A (ko) 아날로그/디지탈 컨버터
JPS6131658B2 (ko)
KR890008677A (ko) 디지탈 멀티플라이어 회로 및 디지탈 멀티플라이어-어큐뮬레이터 회로
KR900015447A (ko) 샘플링레이트 변환장치
JPS63318811A (ja) ディジタルフィルタ装置
EP0227267A2 (en) Digital-to-analog converter
KR970072711A (ko) 잡음성분을 줄인 1비트 a/d 변환장치
KR910017809A (ko) 디지탈 신호 프로세서
KR960043974A (ko) 씨디/씨디-아이 음성 신호의 엘, 알 채널 사이의 혼합을 이용한 오디오 처리 장치
KR880005604A (ko) 음질 조절 시스템
JP3758849B2 (ja) データ変換装置
KR950035106A (ko) 디지탈 신호 처리 장치 및 방법과, 디서 신호 발생 장치
KR970024510A (ko) 지연형 fm 복조회로
JPS6062757A (ja) スペクトラム反転方式
KR880004463A (ko) 샘플 데이타 톤 제어 시스템
KR970031383A (ko) 디지털신호 뮤트방법과 디지털신호 뮤트방법을 이용하는 디지털신호처리장치와 디지털신호 기록장치(method for muting a digital signal and a digital signal recording apparatus and a digital signal processing apparatus employing the digital signal muting method)
KR970008053A (ko) 신호처리장치
KR970019249A (ko) 신호 처리기를 이용한 협대역 간이 무선용 선형화기(Linearizer with signal processor for narrowband mobile radio)
KR970004310A (ko) 트랙킹 필터 및 이 필터를 사용한 신호 처리 방법
JP4554855B2 (ja) デジタル信号処理回路
KR890009126A (ko) 통신시스템에서 압축 변환한 데이타를 신장 변환하는 장치
JPH0254624A (ja) ディジタルアナログ変換回路
JP2000022544A (ja) Ｄ／ａ変換装置
JPS62287716A (ja) アナログ・デジタル変換器
JPS6370626A (ja) 周波数シフタ−

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee