JP3758849B2

JP3758849B2 - データ変換装置

Info

Publication number: JP3758849B2
Application number: JP11836998A
Authority: JP
Inventors: 敏宏田古
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1998-04-28
Filing date: 1998-04-28
Publication date: 2006-03-22
Anticipated expiration: 2018-04-28
Also published as: US6252533B1; JPH11312978A

Description

【０００１】
【発明の属する技術分野】
本発明はプッシュホンのＤＴＭＦ（Dual Tone Multi-Frequency）等のように２成分以上のデジタルデータを合成して１つのアナログ信号を出力するときに用いられるデータ変換装置に関する。
【０００２】
【従来の技術】
従来のデータ変換装置の例を図４及び図５に示す。図４及び図５はいずれも１ｋＨｚデジタルデータ２０、１０ｋＨｚデジタルデータ２１と、１００ｋＨｚデジタルデータ２２を合成して信号ＯＵＴを得るデータ変換装置のブロック図である。
【０００３】
図４において、１ｋＨｚのデジタルデータ２０はＤＡ変換器２３でアナログ信号に変換される。そして、増幅回路２６でＤＡ変換器２３より出力されるアナログ信号が一定の増幅度で増幅されて加算回路２９に入力される。１０ｋＨｚのデジタルデータ２１はＤＡ変換器２４でアナログ信号に変換され、さらに、増幅回路２７でそのアナログ信号が増幅されてから加算回路２９に入力される。１００ｋＨｚデジタルデータ２２はＤＡ変換器２５でアナログ信号に変換され、さらに、増幅回路２８で増幅されてから加算回路２９に入力される。加算回路２９は増幅回路２６、２７、２８から入力される各アナログ信号を加算することにより信号の合成を行い、１つのアナログ信号ＯＵＴを出力する。
【０００４】
一方、図５において、１ｋＨｚのデジタルデータ２０は乗算器３０でデジタルデータのときに一定の増幅度が得られるように乗算され、Ｎビット加算器３３に入力される。１０ｋＨｚデジタルデータ２１は乗算器３１で乗算され、Ｎビット加算器３３に入力される。１００ｋＨｚデジタルデータ２２は乗算器３２で乗算され、Ｎビット加算器３３に入力される。Ｎビット加算器３３は乗算器３０、３１、３２から入力される各デジタルデータの加算を行い、加算結果をＤＡ変換器３４に出力する。そして、ＤＡ変換器３４は入力されるデジタルデータをアナログ信号に変換して、１つのアナログ信号ＯＵＴを出力する。このようにして図４及び図５に示すデータ変換装置で得られるアナログ信号ＯＵＴは３成分のデジタルデータ２０、２１、２２がそれぞれの周波数で合成され、１つのアナログ信号として通信回線やバス等に送り出される。
【０００５】
【発明が解決しようとする課題】
しかしながら、図４又は図５に示す上記従来のデータ変換装置では、複数成分のデジタルデータを合成するときに、図４に示すデータ変換装置では各信号成分ごとに一定の増幅度が得られるようにＤＡ変換器２３、２４、２５が必要となっており、一方、図５に示すデータ変換装置では各信号成分ごとに乗算器３０、３１、３２が必要となっていた。したがって、上記従来のデータ変換装置では、ハードウェアで構成するとハードウェアが増大するという問題があった。また、ソフトウェアで処理を行うようにしても処理が増大するという問題があった。
【０００６】
本発明は上記課題を解決するもので、ハードウェアの増大を防いだ２成分以上のデジタルデータを合成して１つのアナログ信号を出力するデータ変換装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明では、２成分以上のデジタルデータを合成して１つのアナログ信号を出力するデータ変換装置において、前記デジタルデータをデルタモジュレーション方式又は適応型デルタモジュレーション方式とするとともに、前記各成分のデジタルデータを時分割で選択するスイッチセレクト回路と、前記スイッチセレクト回路の出力に基づいて電流を変化させる電流源と、前記電流を積分して前記アナログ信号とする積分回路とを備えるようにしている。
【０００８】
このような構成によると、データ変換装置は入力される２成分以上のデジタルデータをスイッチセレクト回路で例えばタイミングジェネレータを用いることによって時分割で切り替えるように選択する。デジタルデータはデルタモジュレーション方式又は適応型デルタモジュレーション方式の信号であるので、スイッチセレクト回路の出力によって電流源では出力する電流を変化させる。例えば、電流源では出力する電流の向きを変えることが行われる。そして、電流源より出力される電流を積分回路で積分することによってアナログ信号を出力する。これにより、データ変換装置は２成分以上のデジタルデータを合成して１つのアナログ信号を出力することができる。
【０００９】
【発明の実施の形態】
以下、本発明の一実施形態について説明する。図１はＮ成分のデジタルデータを合成するデータ変換装置である。Ｎ種類のデジタルデータ１、２、３・・・Ｎはそれぞれデルタモジュレーション方式による１ビットデータが連続したデータである。そして、スイッチ１０はタイミングジェネレータ１１より出力されるスイッチセレクト信号Ｓｅに基づいてそれぞれデジタルデータ１、２、３・・・Ｎのうち１つを選択して、次段のスイッチ１４へコントロール信号として出力する。また、タイミングジェネレータ１１はデジタルデータ１、２、３・・・ＮのサンプリングクロックＣＫを出力する。
【００１０】
スイッチセレクト信号Ｓｅは後述のようにサンプリングクロックＣＫの１周期の期間をその合成割合に応じた時間幅で時分割してデータを選択するようになっている。スイッチ１０及びタイミングジェネレータ１１は各成分のデジタルデータを時分割で選択するスイッチセレクト回路である。
【００１１】
スイッチ１４は電源電圧に接続された定電流源回路１２とグランドレベルに接続された定電流源回路１３のいずれか一方を選択するものでその選択は前述のように前記スイッチセレクト回路の出力に基づいている。定電流源回路１２、１３及びスイッチ１４は前記スイッチセレクト回路の出力に基づいて電流を変化させる電流源である。例えば、コントロール信号の値が１のときにはスイッチ１４は定電流源回路１２に接続し、矢印Ｇの向きに電流を出力する。一方、コントロール信号の値が０のときにはスイッチ１４は定電流源回路１３に接続し、矢印Ｇとは逆向きに電流を流す。
【００１２】
そして、前記電流源から出力される電流を積分回路１５で積分し、積分結果を１つのアナログ信号ＯＵＴとしてデータ変換装置より出力する。積分回路１５は演算増幅器１７とコンデンサ１６とから成る。前記電流源から出力される電流は演算増幅器１７の反転入力端子（−）に入力される。演算増幅器１７の非反転入力端子（＋）は接地されている。コンデンサ１６の一端は演算増幅器１７の出力側に、他端は反転入力端子（−）に接続されている。以上のような構成により、データ変換装置は複数成分のデルタモジュレーション方式のデジタルデータをスイッチセレクト回路の選択時間幅に応じた割合で合成して１つのアナログ信号を出力する。
【００１３】
次に、時分割の具体例について説明する。まず、図２に２成分のデジタルデータ１、３を５０％ずつ合成する場合を示す。各デジタルデータは上述のようにデルタモジュレーション方式により形成された１ビットデータが連続するデータなので特定の時間における値はそれぞれ１又は０である。前記スイッチセレクト回路では、所定のサンプリングタイムにおける各デジタルデータの値は１又は０なので１サンプルクロックの期間Ｋを５０％ずつに２分割してその期間Ｋの前半ではデジタルデータ１を選択し、その期間Ｋの後半ではデジタルデータ３を選択する。このように、１サンプルクロックの期間Ｋを２分割してデータを切り替えるようにしているので２成分のデジタルデータが合成されたアナログ信号ＯＵＴが得られるようになっている。
【００１４】
次に、図３にデジタルデータ１、２、３を他の割合で時分割合成する場合を示す。１サンプルクロックの期間Ｋの前半の５０％ではデジタルデータ１を選択する。そして、後半の５０％をさらに２５％ずつに分割してデジタルデータ２、３をそれぞれ選択する。これにより、データ変換装置は３成分のデジタルデータ１、２、３をそれぞれ５０％、２５％、２５％の割合で合成して信号ＯＵＴを出力することができる。タイミングジェネレータ１１はクロックＣＫによる周期を図２や図３に示すように必要とされる割合に応じた時間幅に時分割するようにセレクト信号Ｓｅを出力する。
【００１５】
以上説明したように本実施形態によれば、データ変換装置はＮ成分までのデジタルデータをスイッチ１０とタイミングジェネレータ１１から成るスイッチセレクト回路で時分割でデータの選択を行い、電流源で電流の合成を行い、積分回路で電流を積分してアナログ信号ＯＵＴを出力する。なお、プッシュホン回線のＤＴＭＦ等ではデータ変換装置は２成分のデジタルデータを合成すればよい。
【００１６】
また、本実施形態のデータ変換装置の特性として１サンプリングクロック内でスイッチセレクト回路で選択されている時間が長くなっているデジタルデータほど信号ＯＵＴのそのデータに応じた割合が大きくなる。例えば図３において、デジタルデータ１、２、３のうちデジタルデータ１はサンプリングクロックＣＫの１周期の期間Ｋの５０％を占め、残りのデジタルデータ２、３は期間Ｋの２５％ずつを占めているので、信号ＯＵＴはデジタルデータ２、３よりもデジタルデータ１に応じた信号成分の割合が最も大きくなる。このように、各成分の増幅度の設定を増幅回路や乗算器等を用いなくてもスイッチ１０とタイミングジェネレータ１１から成るスイッチセレクト回路で時分割のタイミングを調整するだけで行うことができる。
【００１７】
なお、本実施形態ではデルタモジュレーション方式のデジタルデータを合成するデータ変換装置であったが、適応型デルタモジュレーション方式のデジタルデータの場合にも、電流源を適応型デルタモジュレーション方式に応じて電流の大きさ等を制御し、さらにこの電流源より出力される電流を積分回路で積分することによって適応型デルタモジュレーション方式の信号を合成して１つのアナログ信号を出力することが可能となる。
【００１８】
【発明の効果】
以上説明したように本発明によれば、データ変換装置は２以上成分のデジタルデータをスイッチセレクト回路で時分割で選択し、選択された信号によって電流源では出力する電流を変化させ、前記電流源から出力される電流を積分回路で積分して１つのアナログ信号を出力する。さらに、スイッチセレクト回路では時分割のタイミング制御によって各デジタルデータについて増幅度の設定を行うことができるので、上記従来のデータ変換装置（図４、図５）のようにＤＡ変換器や乗算器をデジタルデータの各成分ごとに設ける必要がない。そのため、データ変換装置は２成分以上のデジタルデータを合成してアナログ信号を出力するものとして、ハードウェアを上記従来のデータ変換装置に比べて少なくすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のデータ変換装置の回路図。
【図２】そのスイッチセレクト回路での時分割の方式の一例を示す図。
【図３】その時分割の別例を示す図。
【図４】従来のデータ変換装置の一例を示すブロック図。
【図５】従来のデータ変換装置の別例を示すブロック図。
【符号の説明】
１０スイッチ
１１タイミングジェネレータ
１２、１３定電流源回路
１４スイッチ
１５積分器
１６コンデンサ
１７演算増幅器
ＯＵＴアナログ信号

Claims

２成分以上のデジタルデータを合成して１つのアナログ信号を出力するデータ変換装置において、
前記デジタルデータがデルタモジュレーション方式又は適応型デルタモジュレーション方式により形成されているとともに、前記各成分のデジタルデータの１サンプリング周期期間内を合成割合に応じた時間幅で選択するスイッチセレクト回路と、前記スイッチセレクト回路の出力に基づいて電流を変化させる電流源と、前記電流を積分して前記アナログ信号とする積分回路とを備えることを特徴とするデータ変換装置。