JPH0424658Y2 - - Google Patents
Info
- Publication number
- JPH0424658Y2 JPH0424658Y2 JP1983107242U JP10724283U JPH0424658Y2 JP H0424658 Y2 JPH0424658 Y2 JP H0424658Y2 JP 1983107242 U JP1983107242 U JP 1983107242U JP 10724283 U JP10724283 U JP 10724283U JP H0424658 Y2 JPH0424658 Y2 JP H0424658Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- analog
- digital data
- supplied
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
本考案はデジタル−アナログ変換装置に関す
る。
る。
（従来技術）
デジタル−アナログ変換装置、特に積分型デジ
タル−アナログ変換器を用いたデジタル−アナロ
グ変換装置は出力に直流オフセツトが発生し易
く、また直流オフセツトが温度、経年変化によつ
て変動することが知られている。そこでデジタル
−アナログ変換装置を音響機器に使用した場合、
スピーカが直流的に駆動されたり、増幅器の動作
点が移動する等の幣害を生ずる。
タル−アナログ変換器を用いたデジタル−アナロ
グ変換装置は出力に直流オフセツトが発生し易
く、また直流オフセツトが温度、経年変化によつ
て変動することが知られている。そこでデジタル
−アナログ変換装置を音響機器に使用した場合、
スピーカが直流的に駆動されたり、増幅器の動作
点が移動する等の幣害を生ずる。
このため従来はたとえば第１図に示す如くデジ
タル−アナログ変換器１のアナログ出力に現われ
た直流分を積分器２で積分し、差動増幅器３の反
転入力端子に加えて、閉ループを構成し、アナロ
グ出力から直流分を除いている。
タル−アナログ変換器１のアナログ出力に現われ
た直流分を積分器２で積分し、差動増幅器３の反
転入力端子に加えて、閉ループを構成し、アナロ
グ出力から直流分を除いている。
しかし第１図に示した如き従来のデジタル−ア
ナログ変換装置によるときは、装置自体はハイパ
ス特性となつているため、本体の信号に含まれて
いる直流分をも除去してしまつて、信号の直流伝
送が不可能となる欠点があつた。
ナログ変換装置によるときは、装置自体はハイパ
ス特性となつているため、本体の信号に含まれて
いる直流分をも除去してしまつて、信号の直流伝
送が不可能となる欠点があつた。
（考案の目的）
本考案は上記にかんがみなされたもので、上記
の欠点を解消して出力の直流オフセツトを除去す
るようにし、かつ供給されたデジタルデータ内に
含まれている直流分を除去しないようにしたデジ
タル−アナログ変換装置を提供することを目的と
する。
の欠点を解消して出力の直流オフセツトを除去す
るようにし、かつ供給されたデジタルデータ内に
含まれている直流分を除去しないようにしたデジ
タル−アナログ変換装置を提供することを目的と
する。
以下、本考案を実施例により説明する。
（考案の構成）
第２図は本考案の一実施例を示すブロツク図で
ある。
ある。
５は出力符号反転回路であつて、出力符号反転
回路５は入力端子に供給されたデジタルデータに
対応するアナログ出力の符号を変えたアナログ出
力に対応したデジタルデータを出力するように構
成してあり、入力デジタルデータをDo、この出
力に対する出力符号反転回路５の出力デジタルデ
ータをRoとすれば、それぞれのデジタルデータ
に対するアナログ出力dn、rnはdn＝−rnの関係
となる。出力符号反転回路５は、入力デジタルデ
ータが２の補数方式のバイナリコードで供給され
るときは入力デジタルデータを反転しかつ″＋
1″するように構成した回路である。
回路５は入力端子に供給されたデジタルデータに
対応するアナログ出力の符号を変えたアナログ出
力に対応したデジタルデータを出力するように構
成してあり、入力デジタルデータをDo、この出
力に対する出力符号反転回路５の出力デジタルデ
ータをRoとすれば、それぞれのデジタルデータ
に対するアナログ出力dn、rnはdn＝−rnの関係
となる。出力符号反転回路５は、入力デジタルデ
ータが２の補数方式のバイナリコードで供給され
るときは入力デジタルデータを反転しかつ″＋
1″するように構成した回路である。
入力端子INに供給されたデジタルデータは出
力符号反転回路５を介しておよび出力符号反転回
路５を介さず直接にそれぞれ切替スイツチ回路６
に供給し、その一方を選択してデジタル−アナロ
グ変換器１に供給する。デジタル−アナログ変換
器１の出力は切替スイツチ回路７を介して積分器
８，９の一方に供給する。ここで切替スイツチ回
路６，７は後述するタイミングパルス発生回路１
１の出力により関連して切替えられる。積分器８
の出力は差動増幅器１０の非反転入力として、積
分器９の出力は差動増幅器の反転入力としてそれ
ぞれ差動増幅器１０に供給して、積分器８の出力
と積分器９の出力との差に対応した出力を発生さ
せる。
力符号反転回路５を介しておよび出力符号反転回
路５を介さず直接にそれぞれ切替スイツチ回路６
に供給し、その一方を選択してデジタル−アナロ
グ変換器１に供給する。デジタル−アナログ変換
器１の出力は切替スイツチ回路７を介して積分器
８，９の一方に供給する。ここで切替スイツチ回
路６，７は後述するタイミングパルス発生回路１
１の出力により関連して切替えられる。積分器８
の出力は差動増幅器１０の非反転入力として、積
分器９の出力は差動増幅器の反転入力としてそれ
ぞれ差動増幅器１０に供給して、積分器８の出力
と積分器９の出力との差に対応した出力を発生さ
せる。
一方、タイミングパルス発生回路１１は第３図
ａに示す如く所定間隔のパルスを変換指示信号
ａ，入力デジタルデータに対するセツトアツプ時
間を考慮して第３図ｂに示す如く変換指示信号の
立上り時より時間T1前に反転する切替パルスｂ、
デジタル−アナログ変換器１の変換時間（ここで
は変換指示信号ａの立上り時から変換終了までの
時間を変換時間とする）T2だけ変換指示信号ａ
の立上りより遅れて反転する切替パルスｃをそれ
ぞれ出力し、変換指示信号ａはデジタル−アナロ
グ変換器１に供給し、切替パルスｂは切替スイツ
チ回路６に切替信号として供給し、切替パルスｃ
は切替スイツチ回路７に切替信号として供給す
る。
ａに示す如く所定間隔のパルスを変換指示信号
ａ，入力デジタルデータに対するセツトアツプ時
間を考慮して第３図ｂに示す如く変換指示信号の
立上り時より時間T1前に反転する切替パルスｂ、
デジタル−アナログ変換器１の変換時間（ここで
は変換指示信号ａの立上り時から変換終了までの
時間を変換時間とする）T2だけ変換指示信号ａ
の立上りより遅れて反転する切替パルスｃをそれ
ぞれ出力し、変換指示信号ａはデジタル−アナロ
グ変換器１に供給し、切替パルスｂは切替スイツ
チ回路６に切替信号として供給し、切替パルスｃ
は切替スイツチ回路７に切替信号として供給す
る。
（考案の作用）
以上の如く構成された本考案の一実施例におい
て、切替パルスが高電位の時切替スイツチ回路
６，７はそれぞれ端子６−1，７−1側に切替えら
れ、切替パルスが低電位のとき切替スイツチ回路
６，７はそれぞれ端子６−2，７−2側に切替えら
れるものとする。
て、切替パルスが高電位の時切替スイツチ回路
６，７はそれぞれ端子６−1，７−1側に切替えら
れ、切替パルスが低電位のとき切替スイツチ回路
６，７はそれぞれ端子６−2，７−2側に切替えら
れるものとする。
切替パルスｂが高電位になると切替スイツチ回
路６は端子６−1側に切替えられ入力端子INに供
給されたデジタルデータは直接にデジタル−アナ
ログ変換器１に供給され、時間T1経過のときに
変換指示信号ａがデジタル−アナログ変換器１に
供給されて、入力デジタルデータはアナログ信号
に期間T2の間に変換され、変換アナログ信号は
ホールドのうえ出力される。一方、変換指示信号
ａの発生時から時間T2経過したときから切替パ
ルスｂは高電位となり、切替スイツチ回路７は端
子７−1側に切替えられて変換アナログ信号は積
分器８を介して差動増幅器１０に供給される。
路６は端子６−1側に切替えられ入力端子INに供
給されたデジタルデータは直接にデジタル−アナ
ログ変換器１に供給され、時間T1経過のときに
変換指示信号ａがデジタル−アナログ変換器１に
供給されて、入力デジタルデータはアナログ信号
に期間T2の間に変換され、変換アナログ信号は
ホールドのうえ出力される。一方、変換指示信号
ａの発生時から時間T2経過したときから切替パ
ルスｂは高電位となり、切替スイツチ回路７は端
子７−1側に切替えられて変換アナログ信号は積
分器８を介して差動増幅器１０に供給される。
また、次の変換指示信号ａに対応しても、上記
と同様のタイミングで、切替スイツチ回路６，７
は切替り、かつ変換指示信号ａが出力されて、出
力符号反転回路５の出力デジタルデータがアナロ
グ変換されて、変換アナログ信号は積分器９を介
して差動増幅器１０に供給される。
と同様のタイミングで、切替スイツチ回路６，７
は切替り、かつ変換指示信号ａが出力されて、出
力符号反転回路５の出力デジタルデータがアナロ
グ変換されて、変換アナログ信号は積分器９を介
して差動増幅器１０に供給される。
差動増幅器１０は積分器８の出力から積分器９
の出力を差引いた値に対応した出力を発生する。
の出力を差引いた値に対応した出力を発生する。
いま、デジタル−アナログ変換器１で変換され
た変換アナログ信号に直流オフセツトδが発生し
ているとすると、積分器８に供給される変換アナ
ログ信号は〔dn＋δ〕となり、積分器９に供給
される変換アナログ信号は〔rn＋δ〕となる。
た変換アナログ信号に直流オフセツトδが発生し
ているとすると、積分器８に供給される変換アナ
ログ信号は〔dn＋δ〕となり、積分器９に供給
される変換アナログ信号は〔rn＋δ〕となる。
これらの変換アナログ信号は積分器８，９によ
つてそれぞれ各別に不要な高周波成分が除去さ
れ、差動増幅器１０に供給されて差引かれる。し
たがつて差動増幅器１０の出力はＡ〔（dn＋δ）−
（rn＋δ）＝Ａ〔dn−rn〕＝2Adnとなり、直流オフ
セツトδは相殺されて、出力に現われない。ここ
でＡは差動増幅器の利得である。
つてそれぞれ各別に不要な高周波成分が除去さ
れ、差動増幅器１０に供給されて差引かれる。し
たがつて差動増幅器１０の出力はＡ〔（dn＋δ）−
（rn＋δ）＝Ａ〔dn−rn〕＝2Adnとなり、直流オフ
セツトδは相殺されて、出力に現われない。ここ
でＡは差動増幅器の利得である。
また、デジタル−アナログ変換器１は積分型の
ものであつても、重み抵抗型、抵抗ラダー型等他
の形式のものであつても差支えない。
ものであつても、重み抵抗型、抵抗ラダー型等他
の形式のものであつても差支えない。
（考案の効果）
以上説明した如く本考案によれば、供給された
デジタルデータが供給されかつ供給されたデジタ
ルデータに対応するアナログ出力の符号を反転し
たアナログ出力に対応するデジタルデータを発生
する出力符号反転回路を備え、前記供給されたデ
ジタルデータを前記出力符号反転回路から出力さ
れたデジタルデータを交互に同一のデジタル−ア
ナログ変換器でアナログ変換し、前記供給された
デジタルデータの変換アナログ出力を第１の積分
器に供給し、前記出力符号反転回路から出力され
たデジタルデータの変換アナログ出力を第２の積
分器の出力から前記第２の積分器の出力を減算す
るようにしたため、デジタル−アナログ変換器に
おいて直流オフセツトが発生しても相殺される。
またさらに供給されたデジタルデータ内に含まれ
ている直流分は除去されることはない。
デジタルデータが供給されかつ供給されたデジタ
ルデータに対応するアナログ出力の符号を反転し
たアナログ出力に対応するデジタルデータを発生
する出力符号反転回路を備え、前記供給されたデ
ジタルデータを前記出力符号反転回路から出力さ
れたデジタルデータを交互に同一のデジタル−ア
ナログ変換器でアナログ変換し、前記供給された
デジタルデータの変換アナログ出力を第１の積分
器に供給し、前記出力符号反転回路から出力され
たデジタルデータの変換アナログ出力を第２の積
分器の出力から前記第２の積分器の出力を減算す
るようにしたため、デジタル−アナログ変換器に
おいて直流オフセツトが発生しても相殺される。
またさらに供給されたデジタルデータ内に含まれ
ている直流分は除去されることはない。
第１図は従来のデジタル−アナログ変換装置の
ブロツク図。第２図は本考案の一実施例のブロツ
ク図。第３図はタイミングパルス発生回路から出
力されるタイミングパルスのタイミングを示す波
形図。 １……デジタル−アナログ変換器、５……出力
符号反転回路、６および７……切替スイツチ回
路、８および９……積分器、１０……差動増幅
器、１１……タイミングパルス発生回路。
ブロツク図。第２図は本考案の一実施例のブロツ
ク図。第３図はタイミングパルス発生回路から出
力されるタイミングパルスのタイミングを示す波
形図。 １……デジタル−アナログ変換器、５……出力
符号反転回路、６および７……切替スイツチ回
路、８および９……積分器、１０……差動増幅
器、１１……タイミングパルス発生回路。
Claims (1)
- デジタルデータが供給されかつその供給された
デジタルデータに対応するアナログ出力の符号を
反転したアナログ出力に対応したデジタルデータ
を発生する出力符号反転回路と、デジタル−アナ
ログ変換器と、第１および第２の積分器と、第１
の積分器の出力から第２の積分器の出力を減算す
る減算手段と、前記供給されたデジタルデータと
前記出力符号反転回路から出力されたデジタルデ
ータとを交互に前記デジタル−アナログ変換器に
導きかつ前記供給されたデジタルデータの変換ア
ナログ出力を前記第１の積分器に供給するととも
に、前記出力符号反転回路から出力されたデジタ
ルデータの変換アナログ出力を前記第２の積分器
に供給する切替手段とを備えてなることを特徴と
するデジタル−アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10724283U JPS6022033U (ja) | 1983-07-12 | 1983-07-12 | デジタル−アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10724283U JPS6022033U (ja) | 1983-07-12 | 1983-07-12 | デジタル−アナログ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022033U JPS6022033U (ja) | 1985-02-15 |
| JPH0424658Y2 true JPH0424658Y2 (ja) | 1992-06-11 |
Family
ID=30250651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10724283U Granted JPS6022033U (ja) | 1983-07-12 | 1983-07-12 | デジタル−アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022033U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2602331B2 (ja) * | 1989-07-31 | 1997-04-23 | 株式会社ケンウッド | Ｄ／ａ変換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827430A (ja) * | 1981-08-11 | 1983-02-18 | Nakamichi Corp | デジタル／アナログ変換法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4992143U (ja) * | 1972-12-01 | 1974-08-09 |
-
1983
- 1983-07-12 JP JP10724283U patent/JPS6022033U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827430A (ja) * | 1981-08-11 | 1983-02-18 | Nakamichi Corp | デジタル／アナログ変換法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6022033U (ja) | 1985-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05227034A (ja) | ディジタル・アナログ変換器 | |
| JPH0424658Y2 (ja) | ||
| JP3758849B2 (ja) | データ変換装置 | |
| JPH0326676Y2 (ja) | ||
| US5374929A (en) | DA converter which combines output of a plurality of low pass filters selectively enabled and disabled by respective electronic switches | |
| JP3001623B2 (ja) | Ｐｗｍ型ｄ／ａ変換器 | |
| JPS6394718A (ja) | ▲δ▼σ型ａｄコンバ−タ−オフセツトキヤンセル方式 | |
| JP2003173612A (ja) | 音量制御装置 | |
| KR19980028843A (ko) | 디지탈/펄스 폭 변조(pwm)신호 변환기 | |
| JPS6345056Y2 (ja) | ||
| SU1438012A1 (ru) | Устройство дл оценки состо ни канала св зи | |
| JPH08223009A (ja) | Ｐｗｍ信号変調復調回路 | |
| JPS6211819B2 (ja) | ||
| JP2569882B2 (ja) | 映像非加算混合装置 | |
| JP3109316B2 (ja) | 波形発生装置 | |
| JPS63294130A (ja) | ディジタル／アナログ変換装置 | |
| JP3333861B2 (ja) | デジタル／アナログ変換回路 | |
| JPH05218863A (ja) | ディジタル−アナログ変換装置 | |
| JPS5923929A (ja) | パルス性雑音の低減装置 | |
| JPS6286920A (ja) | 復号器 | |
| JPS6313523A (ja) | パルス性雑音の低減装置 | |
| JPS6322741B2 (ja) | ||
| JPS6292618A (ja) | デイグリツチ回路 | |
| JPS62175017A (ja) | Ａ／ｄ変換装置 | |
| JPH06101682B2 (ja) | デイジタル−アナログ変換装置 |