JPH08223009A - Ｐｗｍ信号変調復調回路 - Google Patents
Ｐｗｍ信号変調復調回路Info
- Publication number
- JPH08223009A JPH08223009A JP3042295A JP3042295A JPH08223009A JP H08223009 A JPH08223009 A JP H08223009A JP 3042295 A JP3042295 A JP 3042295A JP 3042295 A JP3042295 A JP 3042295A JP H08223009 A JPH08223009 A JP H08223009A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pwm
- input
- output
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】パルス幅変調（ＰＷＭ）信号をアナログ信号に
復調した場合の分解能の回路的な決定要因の一部である
「アナログ信号のスイング幅、及びタイマカウンタのビ
ット数」などによって制限されずに分解能を高めること
が可能なＰＷＭ信号変調復調回路を提供する。 【構成】入力信号を入力アンプ１で増幅し、アナログス
イッチ２でゲインを切り換えながらＭＰＵ３のＡ／Ｄ変
換器でディジタル変換する。また、ＭＰＵ３のタイマユ
ニットでＰＷＭ信号に変調し、バッファ４及びバッファ
５を経て、出力アンプ６のゲインを切り換えながらアナ
ログ信号に変換し、ローパスフィルタ８を経て出力信号
を得る。
復調した場合の分解能の回路的な決定要因の一部である
「アナログ信号のスイング幅、及びタイマカウンタのビ
ット数」などによって制限されずに分解能を高めること
が可能なＰＷＭ信号変調復調回路を提供する。 【構成】入力信号を入力アンプ１で増幅し、アナログス
イッチ２でゲインを切り換えながらＭＰＵ３のＡ／Ｄ変
換器でディジタル変換する。また、ＭＰＵ３のタイマユ
ニットでＰＷＭ信号に変調し、バッファ４及びバッファ
５を経て、出力アンプ６のゲインを切り換えながらアナ
ログ信号に変換し、ローパスフィルタ８を経て出力信号
を得る。
Description
【０００１】
【産業上の利用分野】本発明は、パルス幅変調信号、い
わゆるＰＷＭ（Pulse width modulation）信号回路に係
り、特に、複数のＰＷＭ信号を用いて分解能を高めたＰ
ＷＭ信号変調復調回路に関する。
わゆるＰＷＭ（Pulse width modulation）信号回路に係
り、特に、複数のＰＷＭ信号を用いて分解能を高めたＰ
ＷＭ信号変調復調回路に関する。
【０００２】
【従来の技術】パルス幅変調信号、いわゆるＰＷＭ信号
は、ディジタル値をパルス幅の変化量に変換することに
よって得られる信号であり、主にディジタル回路の演算
結果などをアナログ信号に変換する目的で使用される信
号である。一方、ディジタル信号をアナログ信号に変換
する方法は、Ｄ／Ａコンバータを用いた方法が良く知ら
れている。しかし近年、装置の小型化・低価格化に伴
い、Ｄ／Ａコンバータに代わって、ＭＰＵ（Micro Proc
essing Unit)内蔵のタイマパルスユニットとクロック信
号によって生成されるＰＷＭ信号を用いる方式が普及し
てきた。
は、ディジタル値をパルス幅の変化量に変換することに
よって得られる信号であり、主にディジタル回路の演算
結果などをアナログ信号に変換する目的で使用される信
号である。一方、ディジタル信号をアナログ信号に変換
する方法は、Ｄ／Ａコンバータを用いた方法が良く知ら
れている。しかし近年、装置の小型化・低価格化に伴
い、Ｄ／Ａコンバータに代わって、ＭＰＵ（Micro Proc
essing Unit)内蔵のタイマパルスユニットとクロック信
号によって生成されるＰＷＭ信号を用いる方式が普及し
てきた。
【０００３】ＰＷＭ信号生成方式は、タイマパルスユニ
ット内部のタイマカウンタにクロック信号を入力し、タ
イマパルスユニット内部のコンペアレジスタに所望のア
ナログ値に相当するディジタル値を書き込み、タイマカ
ウンタとコンペアレジスタの一致タイミングで割込みを
発生させることによって出力ポートを制御し、ＰＷＭ信
号を得る方式が一般的であった。しかし、このＰＷＭ信
号の分解能は、タイマカウンタのビット数や割込み周期
などによって制限を受けるため、高精度なアナログ信号
を扱うときなどは、そのままでは使用できなかった。
ット内部のタイマカウンタにクロック信号を入力し、タ
イマパルスユニット内部のコンペアレジスタに所望のア
ナログ値に相当するディジタル値を書き込み、タイマカ
ウンタとコンペアレジスタの一致タイミングで割込みを
発生させることによって出力ポートを制御し、ＰＷＭ信
号を得る方式が一般的であった。しかし、このＰＷＭ信
号の分解能は、タイマカウンタのビット数や割込み周期
などによって制限を受けるため、高精度なアナログ信号
を扱うときなどは、そのままでは使用できなかった。
【０００４】従来、ＰＷＭ信号の分解能を高める方法と
して特開平4−96417号公報が知られている。上記従来技
術は、前述のようにＭＰＵ内蔵のタイマパルスユニット
とクロック信号によってＰＷＭ信号を生成する方式であ
り、この時のＰＷＭ信号の分解能を高める方法として、
期待する分解能を「Ａ」、タイマカウンタの分解能を
「Ｂ」とした場合、ｎ＝Ａ／Ｂ（Ａ，Ｂは２のべき乗の
整数）として「ｎ」を求めた後、ＰＷＭ信号に変換する
前のディジタル値の「ｎ」回平均を求め、該平均値をＰ
ＷＭ信号に変換し「ｎ」回連続出力することにより、Ｐ
ＷＭ信号の分解能をタイマカウンタの分解能の「ｎ」倍
に高めるというものであった。
して特開平4−96417号公報が知られている。上記従来技
術は、前述のようにＭＰＵ内蔵のタイマパルスユニット
とクロック信号によってＰＷＭ信号を生成する方式であ
り、この時のＰＷＭ信号の分解能を高める方法として、
期待する分解能を「Ａ」、タイマカウンタの分解能を
「Ｂ」とした場合、ｎ＝Ａ／Ｂ（Ａ，Ｂは２のべき乗の
整数）として「ｎ」を求めた後、ＰＷＭ信号に変換する
前のディジタル値の「ｎ」回平均を求め、該平均値をＰ
ＷＭ信号に変換し「ｎ」回連続出力することにより、Ｐ
ＷＭ信号の分解能をタイマカウンタの分解能の「ｎ」倍
に高めるというものであった。
【０００５】
【発明が解決しようとする課題】上記従来方式では、分
解能を「ｎ」倍に高めるためとは言え、一つのディジタ
ル値を「ｎ」回平均し、さらにＰＷＭ信号に変換して
「ｎ」回出力していることにより、本来のＰＷＭ信号の
出力タイミングに対して時間差を生じ、リアルタイム性
を追及する場合には致命的になるという問題があった。
特に、音声信号をＡ／Ｄ変換し、ノイズ除去やフィルタ
リング処理してＰＷＭ信号を出力するときなどは音声周
波数が変動するため、本方式は使用できないという問題
があった。
解能を「ｎ」倍に高めるためとは言え、一つのディジタ
ル値を「ｎ」回平均し、さらにＰＷＭ信号に変換して
「ｎ」回出力していることにより、本来のＰＷＭ信号の
出力タイミングに対して時間差を生じ、リアルタイム性
を追及する場合には致命的になるという問題があった。
特に、音声信号をＡ／Ｄ変換し、ノイズ除去やフィルタ
リング処理してＰＷＭ信号を出力するときなどは音声周
波数が変動するため、本方式は使用できないという問題
があった。
【０００６】また上記方式では、一つのＰＷＭ信号でア
ナログ信号の全スイング幅を表現しているため、アナロ
グ信号を復調する場合の電圧分解能は、例えば、復調す
るアナログ信号のスイング幅を５ボルトとし、タイマカ
ウンタを８ビット（２５６階調）すべて使用した場合、
復調し得るアナログ信号の分解能は、約１９.５ ミリボ
ルトとなり、タイマカウンタが８ビットである限りはこ
れ以上の分解能は得られないという問題があった。
ナログ信号の全スイング幅を表現しているため、アナロ
グ信号を復調する場合の電圧分解能は、例えば、復調す
るアナログ信号のスイング幅を５ボルトとし、タイマカ
ウンタを８ビット（２５６階調）すべて使用した場合、
復調し得るアナログ信号の分解能は、約１９.５ ミリボ
ルトとなり、タイマカウンタが８ビットである限りはこ
れ以上の分解能は得られないという問題があった。
【０００７】本発明の目的は、ＰＷＭ信号をアナログ信
号に復調した場合の分解能を高めること、即ち、分解能
の回路的な決定要因の一部である「アナログ信号のスイ
ング幅、及びタイマカウンタのビット数」などによって
制限されずに分解能を高めることが可能なＰＷＭ信号変
調復調回路を提供することにある。
号に復調した場合の分解能を高めること、即ち、分解能
の回路的な決定要因の一部である「アナログ信号のスイ
ング幅、及びタイマカウンタのビット数」などによって
制限されずに分解能を高めることが可能なＰＷＭ信号変
調復調回路を提供することにある。
【０００８】本発明の第二の目的は、Ａ／Ｄ変換器の許
容入力範囲を越えると思われるアナログ信号が入力され
た場合でも、出力アナログ信号に飽和を生じない、ダイ
ナミックレンジの広いＰＷＭ信号変調復調回路を提供す
ることにある。
容入力範囲を越えると思われるアナログ信号が入力され
た場合でも、出力アナログ信号に飽和を生じない、ダイ
ナミックレンジの広いＰＷＭ信号変調復調回路を提供す
ることにある。
【０００９】本発明の第三の目的は、Ａ／Ｄ変換器の許
容入力範囲を越えると思われるアナログ信号が入力され
た場合でも、出力アナログ信号に飽和を生じない、ダイ
ナミックレンジの広い、安価で拡張性の高いＰＷＭ信号
変調復調回路を提供することにある。
容入力範囲を越えると思われるアナログ信号が入力され
た場合でも、出力アナログ信号に飽和を生じない、ダイ
ナミックレンジの広い、安価で拡張性の高いＰＷＭ信号
変調復調回路を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数系統のＰＷＭ信号を用いて、一系統
のアナログ信号に変換する手段を設けた。
に、本発明は、複数系統のＰＷＭ信号を用いて、一系統
のアナログ信号に変換する手段を設けた。
【００１１】上記第二の目的を達成するために、本発明
は入力アナログ信号を増幅する入力アンプの増幅度を切
り換え、Ａ／Ｄ変換したディジタル値とともに前記入力
アンプの増幅度値を記憶し、複数系統のＰＷＭ信号から
一系統のアナログ信号に変換する出力アンプの増幅度
を、前記増幅度値に応じて切り換える手段を設けた。
は入力アナログ信号を増幅する入力アンプの増幅度を切
り換え、Ａ／Ｄ変換したディジタル値とともに前記入力
アンプの増幅度値を記憶し、複数系統のＰＷＭ信号から
一系統のアナログ信号に変換する出力アンプの増幅度
を、前記増幅度値に応じて切り換える手段を設けた。
【００１２】上記第三の目的を達成するために、入力ア
ナログ信号を増幅する入力アンプの増幅度を切り換え、
Ａ／Ｄ変換したディジタル値とともに前記入力アンプの
増幅度値を記憶し、複数系統のＰＷＭ信号の波高値を、
前記増幅度値に応じて切り換えた後、一系統のアナログ
信号に変換する手段を設けた。
ナログ信号を増幅する入力アンプの増幅度を切り換え、
Ａ／Ｄ変換したディジタル値とともに前記入力アンプの
増幅度値を記憶し、複数系統のＰＷＭ信号の波高値を、
前記増幅度値に応じて切り換えた後、一系統のアナログ
信号に変換する手段を設けた。
【００１３】
【作用】出力アナログ信号のスイング電圧範囲を複数に
分割し、複数系統のＰＷＭ信号を用いて分割した各々の
スイング電圧範囲を分担して出力し、一系統のアナログ
信号に変換する手段を設けたことにより、各々のＰＷＭ
信号が復調するアナログ信号範囲を狭くすることが可能
となる。言い代えれば、タイマカウンタのビット数は一
系統のＰＷＭ信号を用いたときと同じでありながらも、
同じビット数で狭い電圧範囲を表現すれば良いことにな
る。それによって、分解能の高い、高精度なＰＷＭ信号
変調復調回路を提供できる。
分割し、複数系統のＰＷＭ信号を用いて分割した各々の
スイング電圧範囲を分担して出力し、一系統のアナログ
信号に変換する手段を設けたことにより、各々のＰＷＭ
信号が復調するアナログ信号範囲を狭くすることが可能
となる。言い代えれば、タイマカウンタのビット数は一
系統のＰＷＭ信号を用いたときと同じでありながらも、
同じビット数で狭い電圧範囲を表現すれば良いことにな
る。それによって、分解能の高い、高精度なＰＷＭ信号
変調復調回路を提供できる。
【００１４】また、入力アンプの増幅度を切り換える手
段を設けたことと、出力アンプの増幅度を切り換える手
段を設けたことにより、入力アナログ信号をＡ／Ｄ変換
しながら常に監視し、Ａ／Ｄ変換器の許容入力範囲に納
まるよう入力アンプの増幅度を切り換えたり、出力アン
プが飽和しないように増幅度値に応じて出力アンプの増
幅度を切り換えることによって分解能の高い高精度なＰ
ＷＭ信号を得ることが可能となる。それによって、ダイ
ナミックレンジの広いＰＷＭ信号変調復調回路を提供で
きる。
段を設けたことと、出力アンプの増幅度を切り換える手
段を設けたことにより、入力アナログ信号をＡ／Ｄ変換
しながら常に監視し、Ａ／Ｄ変換器の許容入力範囲に納
まるよう入力アンプの増幅度を切り換えたり、出力アン
プが飽和しないように増幅度値に応じて出力アンプの増
幅度を切り換えることによって分解能の高い高精度なＰ
ＷＭ信号を得ることが可能となる。それによって、ダイ
ナミックレンジの広いＰＷＭ信号変調復調回路を提供で
きる。
【００１５】また、入力アンプの増幅度を切り換える手
段を設けたことと、例えばラダー抵抗網を接続したデコ
ーダにＰＷＭ信号と増幅度値を加えることによって出力
電圧を制御する回路を設けたことにより、入力アナログ
信号をＡ／Ｄ変換しながら常に監視し、Ａ／Ｄ変換器の
許容入力範囲に納まるよう入力アンプの増幅度を切り換
えたり、出力アンプが飽和しないように増幅度値に応じ
てＰＷＭ信号の波高値を切り換えることによって、分解
能の高い高精度なＰＷＭ信号を得ることが可能となる。
また、ラダー抵抗とデコード用信号線を追加するだけで
ＰＷＭ信号の波高値の可変範囲を広げることが可能とな
る。それによって、安価で、拡張性が高く、ダイナミッ
クレンジの広いＰＷＭ信号変調復調回路を提供できる。
段を設けたことと、例えばラダー抵抗網を接続したデコ
ーダにＰＷＭ信号と増幅度値を加えることによって出力
電圧を制御する回路を設けたことにより、入力アナログ
信号をＡ／Ｄ変換しながら常に監視し、Ａ／Ｄ変換器の
許容入力範囲に納まるよう入力アンプの増幅度を切り換
えたり、出力アンプが飽和しないように増幅度値に応じ
てＰＷＭ信号の波高値を切り換えることによって、分解
能の高い高精度なＰＷＭ信号を得ることが可能となる。
また、ラダー抵抗とデコード用信号線を追加するだけで
ＰＷＭ信号の波高値の可変範囲を広げることが可能とな
る。それによって、安価で、拡張性が高く、ダイナミッ
クレンジの広いＰＷＭ信号変調復調回路を提供できる。
【００１６】
【実施例】図１は本発明の第一の実施例のＰＷＭ信号変
調復調回路図であり、入力信号を増幅する入力アンプ
１，入力アンプ１のゲインを切り換える目的で帰還ルー
プに挿入したアナログスイッチ２，Ａ／Ｄ変換やＰＷＭ
信号の出力などの制御を行うＭＰＵ３，ＰＷＭ信号をバ
ッファリングするバッファ４及びバッファ５，ＰＷＭ信
号をアナログ信号に変換する出力アンプ６，出力アンプ
６のゲインを切り換える目的で帰還ループに挿入したア
ナログスイッチ７，出力アンプ６の出力信号をフィルタ
リングするローパスフィルタ８，抵抗９−１〜９−７，
オフセット用電源１０，基準電源１１，結合コンデンサ
１２により構成される。
調復調回路図であり、入力信号を増幅する入力アンプ
１，入力アンプ１のゲインを切り換える目的で帰還ルー
プに挿入したアナログスイッチ２，Ａ／Ｄ変換やＰＷＭ
信号の出力などの制御を行うＭＰＵ３，ＰＷＭ信号をバ
ッファリングするバッファ４及びバッファ５，ＰＷＭ信
号をアナログ信号に変換する出力アンプ６，出力アンプ
６のゲインを切り換える目的で帰還ループに挿入したア
ナログスイッチ７，出力アンプ６の出力信号をフィルタ
リングするローパスフィルタ８，抵抗９−１〜９−７，
オフセット用電源１０，基準電源１１，結合コンデンサ
１２により構成される。
【００１７】なお、説明の便宜を図るため、入力信号を
Ｓｉｎと，入力アンプ１の出力をＡ／Ｄｉｎと，ＭＰＵ
３のＡ／Ｄ変換器の入力端子をＡｉｎと，ＭＰＵ３のポ
ート１からポート４までの出力信号をそれぞれＧＯ，Ｐ
ＷＭ＿Ｐ，ＰＷＭ＿Ｎ，ＧＩと，出力アンプ６の出力信
号をＡ＿ＰＷＭと，ローパスフィルタ８の出力信号をＳ
ｏｕｔと，オフセット用電源１０の電圧をＶｓと，基準
電源１１の電圧をVrefと各々表現して説明を行う。
Ｓｉｎと，入力アンプ１の出力をＡ／Ｄｉｎと，ＭＰＵ
３のＡ／Ｄ変換器の入力端子をＡｉｎと，ＭＰＵ３のポ
ート１からポート４までの出力信号をそれぞれＧＯ，Ｐ
ＷＭ＿Ｐ，ＰＷＭ＿Ｎ，ＧＩと，出力アンプ６の出力信
号をＡ＿ＰＷＭと，ローパスフィルタ８の出力信号をＳ
ｏｕｔと，オフセット用電源１０の電圧をＶｓと，基準
電源１１の電圧をVrefと各々表現して説明を行う。
【００１８】以下、具体的な動作説明を行うが、本実施
例では、二系統のＰＷＭ信号であるＰＷＭ＿Ｐ，ＰＷＭ
＿Ｎから、一系統のアナログ信号であるＡ＿ＰＷＭを得
るところに特徴がある。また、アナログスイッチ２と抵
抗９−３，アナログスイッチ７と抵抗９−７を設けて、
入力アンプ１と出力アンプ６それぞれのゲインを切り換
えるところに特徴がある。
例では、二系統のＰＷＭ信号であるＰＷＭ＿Ｐ，ＰＷＭ
＿Ｎから、一系統のアナログ信号であるＡ＿ＰＷＭを得
るところに特徴がある。また、アナログスイッチ２と抵
抗９−３，アナログスイッチ７と抵抗９−７を設けて、
入力アンプ１と出力アンプ６それぞれのゲインを切り換
えるところに特徴がある。
【００１９】初めに、本実施例に示すＰＷＭ信号変調復
調回路において、ＳｉｎがＭＰＵ３のＡ／Ｄ変換器によ
ってディジタルデータに変換されるまでの動作を説明す
る。Ｓｉｎは結合コンデンサ１２を介し、入力アンプ
１，抵抗９−１，抵抗９−２によって増幅され、オフセ
ット用電源１０の電圧Ｖｓボルトを中心にした信号Ａ／
Ｄｉｎとなり、ＭＰＵ３のＡｉｎに入力される。Ｖｒｅ
ｆを５ボルトと仮定し、Ｖｓを２.５ ボルトと仮定すれ
ば、Ａ／Ｄ変換器は図２（ａ）に示すように、２.５ ボ
ルトを中心とし、０ボルトからＶｒｅｆボルトまでの範
囲をＡ／Ｄ変換することが可能である。ＭＰＵ３は、逐
次Ａ／Ｄ変換しながらこの範囲内にＡ／Ｄｉｎが納まる
ように入力アンプ１のゲインを制御する。しかし、この
全範囲をカバーするのは実用上無理があり、実際には多
少この内側を実用範囲とするのが一般的である。具体的
には、一例として上下１０％を除く範囲内(０.５ボルト
から４.５ ボルト）を実用範囲とし、この範囲内にＡ／
Ｄｉｎが納まっている間はアナログスイッチ２をオフ
し、ゲインを一定に保つ。
調回路において、ＳｉｎがＭＰＵ３のＡ／Ｄ変換器によ
ってディジタルデータに変換されるまでの動作を説明す
る。Ｓｉｎは結合コンデンサ１２を介し、入力アンプ
１，抵抗９−１，抵抗９−２によって増幅され、オフセ
ット用電源１０の電圧Ｖｓボルトを中心にした信号Ａ／
Ｄｉｎとなり、ＭＰＵ３のＡｉｎに入力される。Ｖｒｅ
ｆを５ボルトと仮定し、Ｖｓを２.５ ボルトと仮定すれ
ば、Ａ／Ｄ変換器は図２（ａ）に示すように、２.５ ボ
ルトを中心とし、０ボルトからＶｒｅｆボルトまでの範
囲をＡ／Ｄ変換することが可能である。ＭＰＵ３は、逐
次Ａ／Ｄ変換しながらこの範囲内にＡ／Ｄｉｎが納まる
ように入力アンプ１のゲインを制御する。しかし、この
全範囲をカバーするのは実用上無理があり、実際には多
少この内側を実用範囲とするのが一般的である。具体的
には、一例として上下１０％を除く範囲内(０.５ボルト
から４.５ ボルト）を実用範囲とし、この範囲内にＡ／
Ｄｉｎが納まっている間はアナログスイッチ２をオフ
し、ゲインを一定に保つ。
【００２０】また、Ａ／Ｄｉｎが上記範囲（０.５ボル
トから４.５ボルト）を越えた場合には、実用範囲を越
えたものとし、直ちにＭＰＵ３は信号ＧＩ（図２
（ｂ））を「Ｈ」とすることによりアナログスイッチ２
をオンし、入力アンプ１のゲインを例えば１／２に下げ
るように制御を行う。この時に、ＭＰＵ３はＡ／Ｄ変換
したディジタルデータを記憶すると同時に、ゲイン値も
記憶しておく。この後、Ａ／Ｄｉｎが減少し、ゲインを
上げても上下１０％を除く範囲内に納まる場合（例えば
１.５ボルトから３.５ボルトの範囲）には、直ちにＭＰ
Ｕ３は信号ＧＩを「Ｌ」にしてアナログスイッチ２をオフ
し、入力アンプ１のゲインを初期状態に戻すように制御
を行う。この時にもＭＰＵ３は、Ａ／Ｄ変換したディジ
タルデータとゲイン値を記憶しておく。
トから４.５ボルト）を越えた場合には、実用範囲を越
えたものとし、直ちにＭＰＵ３は信号ＧＩ（図２
（ｂ））を「Ｈ」とすることによりアナログスイッチ２
をオンし、入力アンプ１のゲインを例えば１／２に下げ
るように制御を行う。この時に、ＭＰＵ３はＡ／Ｄ変換
したディジタルデータを記憶すると同時に、ゲイン値も
記憶しておく。この後、Ａ／Ｄｉｎが減少し、ゲインを
上げても上下１０％を除く範囲内に納まる場合（例えば
１.５ボルトから３.５ボルトの範囲）には、直ちにＭＰ
Ｕ３は信号ＧＩを「Ｌ」にしてアナログスイッチ２をオフ
し、入力アンプ１のゲインを初期状態に戻すように制御
を行う。この時にもＭＰＵ３は、Ａ／Ｄ変換したディジ
タルデータとゲイン値を記憶しておく。
【００２１】次に、ディジタルデータがＰＷＭ信号に変
換され、アナログ信号に復調されるまでの動作を図３を
用いて説明する。前述した処理により得られたディジタ
ルデータは、ＰＷＭ信号発生用タイマパルスユニットに
よりディジタル値に応じたパルス幅変調を受け、ポート
２またはポート３より出力される。この時のポートの振
り分けは、例えば、Ａ／ＤｉｎがＶｓ以上の信号は、ポ
ート２よりＰＷＭ＿Ｐとして正極性パルスで出力し（図
３（ａ））、同じくＡ／ＤｉｎがＶｓ未満の信号は、ポ
ート３よりＰＷＭ＿Ｎとして負極性パルスで出力（図３
（ｂ））するものである。
換され、アナログ信号に復調されるまでの動作を図３を
用いて説明する。前述した処理により得られたディジタ
ルデータは、ＰＷＭ信号発生用タイマパルスユニットに
よりディジタル値に応じたパルス幅変調を受け、ポート
２またはポート３より出力される。この時のポートの振
り分けは、例えば、Ａ／ＤｉｎがＶｓ以上の信号は、ポ
ート２よりＰＷＭ＿Ｐとして正極性パルスで出力し（図
３（ａ））、同じくＡ／ＤｉｎがＶｓ未満の信号は、ポ
ート３よりＰＷＭ＿Ｎとして負極性パルスで出力（図３
（ｂ））するものである。
【００２２】ＰＷＭ＿ＰとＰＷＭ＿Ｎは、バッファ４及
びバッファ５を経て、抵抗９−４，抵抗９−５，抵抗９
−６，抵抗９−７で決定されるゲインにより出力アンプ
６で増幅される。なお、初期状態では信号ＧＯは「Ｈ」
とし（図３（ｃ））、アナログスイッチ７は閉じている
ものとする。なお、出力アンプ６のプラス側入力はＶｓ
（２.５ ボルト）であり、バッファ４及びバッファ５の
「Ｈ」レベルが５ボルト、「Ｌ」レベルが０ボルトと
し、抵抗９−４と抵抗９−５が同じ値であれば、Ａ＿Ｐ
ＷＭは２.５ ボルトを中心にスイングする信号となる
（図３（ｄ））。
びバッファ５を経て、抵抗９−４，抵抗９−５，抵抗９
−６，抵抗９−７で決定されるゲインにより出力アンプ
６で増幅される。なお、初期状態では信号ＧＯは「Ｈ」
とし（図３（ｃ））、アナログスイッチ７は閉じている
ものとする。なお、出力アンプ６のプラス側入力はＶｓ
（２.５ ボルト）であり、バッファ４及びバッファ５の
「Ｈ」レベルが５ボルト、「Ｌ」レベルが０ボルトと
し、抵抗９−４と抵抗９−５が同じ値であれば、Ａ＿Ｐ
ＷＭは２.５ ボルトを中心にスイングする信号となる
（図３（ｄ））。
【００２３】まず、ＧＯが「Ｈ」の間ＰＷＭ＿Ｐは、例
えば、ゲインＡ倍で増幅され、２.５ボルトよりもマイ
ナス側に出力される。また、ＧＯが「Ｌ」の間はアナロ
グスイッチ７はオフとなり、抵抗９−６と抵抗９−７が
同じ値とすれば、出力アンプ６のゲインはほぼ２Ａ倍と
なってＡ＿ＰＷＭは２倍の振幅となる。同様にＰＷＭ＿
Ｎでも同じ動作となるが、出力信号は２.５ ボルトより
もプラス側に出力される。この信号Ａ＿ＰＷＭは、次段
のローパスフィルタ８により高域成分がカットされ、信
号Ｓｏｕｔとなる（図３（ｅ））。
えば、ゲインＡ倍で増幅され、２.５ボルトよりもマイ
ナス側に出力される。また、ＧＯが「Ｌ」の間はアナロ
グスイッチ７はオフとなり、抵抗９−６と抵抗９−７が
同じ値とすれば、出力アンプ６のゲインはほぼ２Ａ倍と
なってＡ＿ＰＷＭは２倍の振幅となる。同様にＰＷＭ＿
Ｎでも同じ動作となるが、出力信号は２.５ ボルトより
もプラス側に出力される。この信号Ａ＿ＰＷＭは、次段
のローパスフィルタ８により高域成分がカットされ、信
号Ｓｏｕｔとなる（図３（ｅ））。
【００２４】第一の実施例によれば、入力アナログ信号
の中心電圧を境に二つに分割し、各々の分割した領域を
二系統のＰＷＭ信号で分担し出力することにより、一系
統のＰＷＭ信号を用いたときよりも高い分解能を実現す
ることが可能となった。また、入力信号の大きさが変わ
っても、常にＡ／Ｄ変換器の許容入力範囲内に納まるよ
うゲインを可変するとともに、出力側においても同様
に、ゲインを可変しながらＰＷＭ信号を復調することに
より、広いダイナミックレンジを確保するようにしたも
のである。
の中心電圧を境に二つに分割し、各々の分割した領域を
二系統のＰＷＭ信号で分担し出力することにより、一系
統のＰＷＭ信号を用いたときよりも高い分解能を実現す
ることが可能となった。また、入力信号の大きさが変わ
っても、常にＡ／Ｄ変換器の許容入力範囲内に納まるよ
うゲインを可変するとともに、出力側においても同様
に、ゲインを可変しながらＰＷＭ信号を復調することに
より、広いダイナミックレンジを確保するようにしたも
のである。
【００２５】第一の実施例では、ＰＷＭ信号が二系統の
場合を述べたが、三系統以上であっても可能である。ま
た、入出力回路のゲイン切り換えは２段階に限定される
ものではなく、何段階であっても良い。
場合を述べたが、三系統以上であっても可能である。ま
た、入出力回路のゲイン切り換えは２段階に限定される
ものではなく、何段階であっても良い。
【００２６】本発明の第二の実施例を図４を用いて説明
する。
する。
【００２７】図４はＰＷＭ信号変調復調回路の一実施例
を示す図であり、入力信号を増幅する入力アンプ１，入
力アンプ１のゲインを切り換える目的で帰還ループに挿
入したアナログスイッチ２−１，アナログスイッチ２−
２，アナログスイッチ２−３，Ａ／Ｄ変換やＰＷＭ信号
の出力などの制御を行うＭＰＵ３，ＰＷＭ信号の波高値
を切り換えるデコーダ１３−１，デコーダ１３−２，ラ
ダー抵抗網１４−１，１４−２，各デコーダと各ラダー
抵抗網からの出力信号を一系統のアナログ信号に変換す
る出力アンプ６，出力アンプ６の出力信号をフィルタリ
ングするローパスフィルタ８，抵抗１５−１〜１５−
８，オフセット用電源１０，基準電源１１，結合コンデ
ンサ１２により構成される。
を示す図であり、入力信号を増幅する入力アンプ１，入
力アンプ１のゲインを切り換える目的で帰還ループに挿
入したアナログスイッチ２−１，アナログスイッチ２−
２，アナログスイッチ２−３，Ａ／Ｄ変換やＰＷＭ信号
の出力などの制御を行うＭＰＵ３，ＰＷＭ信号の波高値
を切り換えるデコーダ１３−１，デコーダ１３−２，ラ
ダー抵抗網１４−１，１４−２，各デコーダと各ラダー
抵抗網からの出力信号を一系統のアナログ信号に変換す
る出力アンプ６，出力アンプ６の出力信号をフィルタリ
ングするローパスフィルタ８，抵抗１５−１〜１５−
８，オフセット用電源１０，基準電源１１，結合コンデ
ンサ１２により構成される。
【００２８】回路動作の基本部分は第一の実施例と同様
であり重複する部分は省略する。
であり重複する部分は省略する。
【００２９】なお、説明の便宜を図るため、入力信号を
Ｓｉｎと，入力アンプ１の出力をＡ／Ｄｉｎと、ＭＰＵ
３のＡ／Ｄ変換器の入力端子をＡｉｎと，ＭＰＵ３のポ
ートＡからポートＧまでの出力信号をそれぞれＰＷＭ＿
Ｐ，ＧＯ１，ＧＯ２，ＰＷＭ＿Ｎ，ＧＩ１，ＧＩ２，Ｇ
Ｉ３と，出力アンプ６の出力信号をＡ＿ＰＷＭと，ロー
パスフィルタ８の出力信号をＳｏｕｔと，オフセット用
電源１０の電圧をＶｓと，基準電源１１の電圧をＶｒｅ
ｆと各々表現して説明を行う。
Ｓｉｎと，入力アンプ１の出力をＡ／Ｄｉｎと、ＭＰＵ
３のＡ／Ｄ変換器の入力端子をＡｉｎと，ＭＰＵ３のポ
ートＡからポートＧまでの出力信号をそれぞれＰＷＭ＿
Ｐ，ＧＯ１，ＧＯ２，ＰＷＭ＿Ｎ，ＧＩ１，ＧＩ２，Ｇ
Ｉ３と，出力アンプ６の出力信号をＡ＿ＰＷＭと，ロー
パスフィルタ８の出力信号をＳｏｕｔと，オフセット用
電源１０の電圧をＶｓと，基準電源１１の電圧をＶｒｅ
ｆと各々表現して説明を行う。
【００３０】以下、具体的な動作説明を行うが、本実施
例では、二系統のＰＷＭ信号であるＰＷＭ＿Ｐ，ＰＷＭ
＿Ｎを、デコーダ１３−１，１３−２とラダー抵抗網１
４−１，１４−２を介して出力アンプ６に入力し、一系
統のアナログ信号Ａ＿ＰＷＭを得るところに特徴があ
る。また、アナログスイッチ２−１，２−２，２−３
と，抵抗１５−３，１５−４，１５−５を設けて、入力
アンプ１のゲインを切り換えるところに特徴がある。
例では、二系統のＰＷＭ信号であるＰＷＭ＿Ｐ，ＰＷＭ
＿Ｎを、デコーダ１３−１，１３−２とラダー抵抗網１
４−１，１４−２を介して出力アンプ６に入力し、一系
統のアナログ信号Ａ＿ＰＷＭを得るところに特徴があ
る。また、アナログスイッチ２−１，２−２，２−３
と，抵抗１５−３，１５−４，１５−５を設けて、入力
アンプ１のゲインを切り換えるところに特徴がある。
【００３１】初めに、第二の実施例に示すＰＷＭ信号変
調復調回路において、ＳｉｎがMPU3のＡ／Ｄ変換器によ
ってディジタルデータに変換されるまでの動作を説明す
るが、第一の実施例と動作の違う部分のみ説明を行う。
調復調回路において、ＳｉｎがMPU3のＡ／Ｄ変換器によ
ってディジタルデータに変換されるまでの動作を説明す
るが、第一の実施例と動作の違う部分のみ説明を行う。
【００３２】第一の実施例と同様に入力アンプ１に入力
された信号Ｓｉｎは、抵抗１５−１，抵抗１５−２の比
率によって増幅され、Ａ／ＤｉｎがＡ／Ｄ変換器の実用
範囲（０.５ボルトから４.５ボルト）を越えた場合、直
ちにＭＰＵ３は信号ＧＩ３を「Ｈ」とすることによりア
ナログスイッチ２−１をオンし、入力アンプ１のゲイン
を、例えば、１／２に下げるように制御を行う。この時
に、ＭＰＵ３はＡ／Ｄ変換したディジタルデータを記憶
すると同時に、ゲイン値も記憶しておく。この後もＡ／
Ｄｉｎが増加を続けた場合、実用範囲を越える度に次々
に、信号ＧＩ２，ＧＩ３を「Ｈ」とし、入力アンプ１の
ゲインを例えば１／４，１／８と下げていく。もちろん
ＭＰＵ３は、Ａ／Ｄ変換したディジタルデータを記憶す
ると同時に、ゲイン値も記憶しておくものである。
された信号Ｓｉｎは、抵抗１５−１，抵抗１５−２の比
率によって増幅され、Ａ／ＤｉｎがＡ／Ｄ変換器の実用
範囲（０.５ボルトから４.５ボルト）を越えた場合、直
ちにＭＰＵ３は信号ＧＩ３を「Ｈ」とすることによりア
ナログスイッチ２−１をオンし、入力アンプ１のゲイン
を、例えば、１／２に下げるように制御を行う。この時
に、ＭＰＵ３はＡ／Ｄ変換したディジタルデータを記憶
すると同時に、ゲイン値も記憶しておく。この後もＡ／
Ｄｉｎが増加を続けた場合、実用範囲を越える度に次々
に、信号ＧＩ２，ＧＩ３を「Ｈ」とし、入力アンプ１の
ゲインを例えば１／４，１／８と下げていく。もちろん
ＭＰＵ３は、Ａ／Ｄ変換したディジタルデータを記憶す
ると同時に、ゲイン値も記憶しておくものである。
【００３３】また、この後Ａ／Ｄｉｎが減少し、ゲイン
を上げても上下１０％を除く範囲内に納まる場合(例え
ば１.５ボルトから３.５ボルトの範囲)には、直ちにＭ
ＰＵ３は信号ＧＩ１を「Ｌ」にしてアナログスイッチ２
−３をオフし、入力アンプ１のゲインを１／４に戻すよ
うに制御を行う。同様にＡ／Ｄｉｎが減少する度に次々
に信号ＧＩ２，ＧＩ３を「Ｌ」とし、入力アンプ１のゲ
インを１／２，１／１と上げていく。この時にもＭＰＵ
３は、Ａ／Ｄ変換したディジタルデータとゲイン値を記
憶しておくものである。
を上げても上下１０％を除く範囲内に納まる場合(例え
ば１.５ボルトから３.５ボルトの範囲)には、直ちにＭ
ＰＵ３は信号ＧＩ１を「Ｌ」にしてアナログスイッチ２
−３をオフし、入力アンプ１のゲインを１／４に戻すよ
うに制御を行う。同様にＡ／Ｄｉｎが減少する度に次々
に信号ＧＩ２，ＧＩ３を「Ｌ」とし、入力アンプ１のゲ
インを１／２，１／１と上げていく。この時にもＭＰＵ
３は、Ａ／Ｄ変換したディジタルデータとゲイン値を記
憶しておくものである。
【００３４】次に、ディジタルデータがＰＷＭ信号に変
換され、アナログ信号に復調されるまでの動作を説明す
る。前述した処理により得られたディジタルデータは、
PWM信号発生用タイマパルスユニットによりディジタル
値に応じたパルス幅変調を受け、ポートＡまたはポート
Ｄより出力される。この時のポートの振り分けは、Ａ／
ＤｉｎがＶｓ以上の信号は、ポートＡよりＰＷＭ＿Ｐと
して正極性パルスで出力し、同じくＡ／ＤｉｎがＶｓ未
満の信号は、ポートＤよりＰＷＭ＿Ｎとして負極性パル
スで出力するものである。また、信号ＧＯ１，ＧＯ２
は、前述したＡ／Ｄ変換時に同時に記憶された増幅度値
をコード変換した。
換され、アナログ信号に復調されるまでの動作を説明す
る。前述した処理により得られたディジタルデータは、
PWM信号発生用タイマパルスユニットによりディジタル
値に応じたパルス幅変調を受け、ポートＡまたはポート
Ｄより出力される。この時のポートの振り分けは、Ａ／
ＤｉｎがＶｓ以上の信号は、ポートＡよりＰＷＭ＿Ｐと
して正極性パルスで出力し、同じくＡ／ＤｉｎがＶｓ未
満の信号は、ポートＤよりＰＷＭ＿Ｎとして負極性パル
スで出力するものである。また、信号ＧＯ１，ＧＯ２
は、前述したＡ／Ｄ変換時に同時に記憶された増幅度値
をコード変換した。
【００３５】一例として、ＰＷＭ＿Ｎは「Ｈ」のまま
で、ＰＷＭ＿Ｐが出力された場合を述べる。デコーダ１
３−１のデコード信号入力端子Ａ，ＢにはＧＯ１，ＧＯ
２が、ポジティブゲート端子にはＰＷＭ＿Ｐが入力さ
れ、ＰＷＭ＿Ｐが「Ｈ」の時のみ、Ａ，Ｂで選択された
出力端子０〜３を「Ｌ」にし、ラダー抵抗網１４−１と
出力アンプ６によって、Ａ／Ｄ変換時の増幅度値に応じ
たアナログ信号Ａ＿ＰＷＭが得られる。このように、Ｐ
ＷＭ＿Ｐが「Ｈ」になる度に信号ＧＯ１，ＧＯ２に応じ
たデコーダ１３−１の出力端子が選択され、アナログ信
号の入力時に行われたゲイン切り換えと逆の操作（入力
時にゲインを下げた場合には、出力時にゲインを上げる
操作）によって、ＰＷＭ信号の波高値を切り換える。
で、ＰＷＭ＿Ｐが出力された場合を述べる。デコーダ１
３−１のデコード信号入力端子Ａ，ＢにはＧＯ１，ＧＯ
２が、ポジティブゲート端子にはＰＷＭ＿Ｐが入力さ
れ、ＰＷＭ＿Ｐが「Ｈ」の時のみ、Ａ，Ｂで選択された
出力端子０〜３を「Ｌ」にし、ラダー抵抗網１４−１と
出力アンプ６によって、Ａ／Ｄ変換時の増幅度値に応じ
たアナログ信号Ａ＿ＰＷＭが得られる。このように、Ｐ
ＷＭ＿Ｐが「Ｈ」になる度に信号ＧＯ１，ＧＯ２に応じ
たデコーダ１３−１の出力端子が選択され、アナログ信
号の入力時に行われたゲイン切り換えと逆の操作（入力
時にゲインを下げた場合には、出力時にゲインを上げる
操作）によって、ＰＷＭ信号の波高値を切り換える。
【００３６】次に、ＰＷＭ＿Ｐは「Ｌ」のままで、ＰＷ
Ｍ＿Ｎが出力された場合を述べる。デコーダ１３−２の
デコード信号入力端子Ａ，Ｂには同様にＧＯ１，ＧＯ２
が、ネガティブゲート端子にはＰＷＭ＿Ｎが入力され、
ＰＷＭ＿Ｎが「Ｌ」の時のみ、Ａ，Ｂで選択された出力
端子０〜３を「Ｌ」にし、ラダー抵抗網１４−２と出力
アンプ６によって、Ａ／Ｄ変換時の増幅度値に応じたア
ナログ信号Ａ＿ＰＷＭが得られる。このように、ＰＷＭ
＿Ｎが「Ｌ」になる度に信号ＧＯ１，ＧＯ２に応じたデ
コーダ１３−２の出力端子が選択され、アナログ信号の
入力時に行われたゲイン切り換えと逆の操作（入力時に
ゲインを下げた場合には、出力時にゲインを上げる操
作）によって、ＰＷＭ信号の波高値を切り換えるもので
ある。
Ｍ＿Ｎが出力された場合を述べる。デコーダ１３−２の
デコード信号入力端子Ａ，Ｂには同様にＧＯ１，ＧＯ２
が、ネガティブゲート端子にはＰＷＭ＿Ｎが入力され、
ＰＷＭ＿Ｎが「Ｌ」の時のみ、Ａ，Ｂで選択された出力
端子０〜３を「Ｌ」にし、ラダー抵抗網１４−２と出力
アンプ６によって、Ａ／Ｄ変換時の増幅度値に応じたア
ナログ信号Ａ＿ＰＷＭが得られる。このように、ＰＷＭ
＿Ｎが「Ｌ」になる度に信号ＧＯ１，ＧＯ２に応じたデ
コーダ１３−２の出力端子が選択され、アナログ信号の
入力時に行われたゲイン切り換えと逆の操作（入力時に
ゲインを下げた場合には、出力時にゲインを上げる操
作）によって、ＰＷＭ信号の波高値を切り換えるもので
ある。
【００３７】以上述べた方式により、ＰＷＭ＿ＰとＰＷ
Ｍ＿Ｎ双方のＰＷＭ信号が、デコーダとラダー抵抗網に
よりアナログ信号Ａ＿ＰＷＭに変換され、次段のローパ
スフィルタ８により高域成分がカットされ、信号Ｓｏｕ
ｔとなる。
Ｍ＿Ｎ双方のＰＷＭ信号が、デコーダとラダー抵抗網に
よりアナログ信号Ａ＿ＰＷＭに変換され、次段のローパ
スフィルタ８により高域成分がカットされ、信号Ｓｏｕ
ｔとなる。
【００３８】第二の実施例によれば、第一の実施例と同
様に、一系統のＰＷＭ信号を用いたときよりも高い分解
能を実現することが可能となった。また、入力信号の大
きさが変わっても、常にＡ／Ｄ変換器の許容入力範囲内
に納まるよう入力アンプのゲインを可変するとともに、
出力側では、二系統のＰＷＭ信号を、ラダー抵抗網を接
続したデコーダにそれぞれ入力し、入力時の増幅度値に
応じて波高値を切り換え一系統のアナログ信号に変換す
ることにより、広いダイナミックレンジを確保するよう
にしたものである。
様に、一系統のＰＷＭ信号を用いたときよりも高い分解
能を実現することが可能となった。また、入力信号の大
きさが変わっても、常にＡ／Ｄ変換器の許容入力範囲内
に納まるよう入力アンプのゲインを可変するとともに、
出力側では、二系統のＰＷＭ信号を、ラダー抵抗網を接
続したデコーダにそれぞれ入力し、入力時の増幅度値に
応じて波高値を切り換え一系統のアナログ信号に変換す
ることにより、広いダイナミックレンジを確保するよう
にしたものである。
【００３９】第二の実施例では、ＰＷＭ信号が二系統の
場合を述べたが、三系統以上であっても可能である。ま
た、入出力回路のゲイン切り換えは４段階に限定される
ものではなく、何段階であっても良い。
場合を述べたが、三系統以上であっても可能である。ま
た、入出力回路のゲイン切り換えは４段階に限定される
ものではなく、何段階であっても良い。
【００４０】本実施例では、音声信号処理を例に上げて
説明したが、それ以外にも、モータの回転制御や通信機
器の周波数制御などへの応用も可能である。
説明したが、それ以外にも、モータの回転制御や通信機
器の周波数制御などへの応用も可能である。
【００４１】
【発明の効果】本発明によれば、複数系統のＰＷＭ信号
を用いて一系統のアナログ信号に変換することができる
ので、各々のＰＷＭ信号が復調するアナログ信号範囲を
狭くすることが可能となり、分解能の高い高精度なＰＷ
Ｍ信号変調復調回路を提供できる効果がある。
を用いて一系統のアナログ信号に変換することができる
ので、各々のＰＷＭ信号が復調するアナログ信号範囲を
狭くすることが可能となり、分解能の高い高精度なＰＷ
Ｍ信号変調復調回路を提供できる効果がある。
【００４２】また、入力アンプの増幅度を切り換えるこ
ととＰＷＭ信号の波高値を切り換えることにより、Ａ／
Ｄ変換器の入力信号や出力アンプの出力信号の飽和を防
止することができるので、分解能の高い高精度なＰＷＭ
信号を得ることが可能となり、ダイナミックレンジの広
いＰＷＭ信号変調復調回路を提供できる効果がある。ま
た、ラダー抵抗網とデコーダを使用してＰＷＭ信号の波
高値を制御する回路としたことにより、ラダー抵抗とデ
コード用信号線を追加するだけでＰＷＭ信号の波高値の
可変範囲を広げることが可能となり、安価で、拡張性の
高いＰＷＭ信号変調復調回路を提供できる。
ととＰＷＭ信号の波高値を切り換えることにより、Ａ／
Ｄ変換器の入力信号や出力アンプの出力信号の飽和を防
止することができるので、分解能の高い高精度なＰＷＭ
信号を得ることが可能となり、ダイナミックレンジの広
いＰＷＭ信号変調復調回路を提供できる効果がある。ま
た、ラダー抵抗網とデコーダを使用してＰＷＭ信号の波
高値を制御する回路としたことにより、ラダー抵抗とデ
コード用信号線を追加するだけでＰＷＭ信号の波高値の
可変範囲を広げることが可能となり、安価で、拡張性の
高いＰＷＭ信号変調復調回路を提供できる。
【図１】第一の実施例におけるＰＷＭ信号変調復調回路
図。
図。
【図２】第一の実施例におけるＡ／Ｄ変換器への入力波
形と入力アンプのゲイン切り換え信号を示すタイムチャ
ート。
形と入力アンプのゲイン切り換え信号を示すタイムチャ
ート。
【図３】第一の実施例におけるＰＷＭ信号波形と出力ア
ンプのゲイン切り換え信号、及びアナログ出力信号波形
を示すタイムチャート。
ンプのゲイン切り換え信号、及びアナログ出力信号波形
を示すタイムチャート。
【図４】第二の実施例におけるＰＷＭ信号変調復調回路
図。
図。
１…入力アンプ、２，２−１，２−２，２−３，７…ア
ナログスイッチ、３…ＭＰＵ、４，５…バッファ、６…
出力アンプ、８…ローパスフィルタ、９−１〜９−７…
抵抗、１０…オフセット用電源、１１…基準電源。
ナログスイッチ、３…ＭＰＵ、４，５…バッファ、６…
出力アンプ、８…ローパスフィルタ、９−１〜９−７…
抵抗、１０…オフセット用電源、１１…基準電源。
Claims (3)
- 【請求項１】入力アナログ信号をＡ／Ｄ変換したディジ
タル値を、パルス幅の変化量に変換するパルス幅変調
（ＰＷＭ）信号に変換し、アナログ信号に復調するＰＷ
Ｍ回路において、複数系統のＰＷＭ信号を用いて、一系
統のアナログ信号に変換することを特徴とするＰＷＭ信
号変調復調回路。 - 【請求項２】請求項１において、入力アナログ信号を増
幅する入力アンプの増幅度を切り換え、Ａ／Ｄ変換した
ディジタル値とともに前記入力アンプの増幅度値を記憶
し、複数系統のＰＷＭ信号から一系統のアナログ信号に
変換する出力アンプの増幅度を、前記増幅度値に応じて
切り換えるＰＷＭ信号変調復調回路。 - 【請求項３】請求項１において、入力アナログ信号を増
幅する入力アンプの増幅度を切り換え、Ａ／Ｄ変換した
ディジタル値とともに前記入力アンプの増幅度値を記憶
し、複数系統のＰＷＭ信号の波高値を、前記増幅度値に
応じて切り換えた後、一系統のアナログ信号に変換する
ＰＷＭ信号変調復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042295A JPH08223009A (ja) | 1995-02-20 | 1995-02-20 | Ｐｗｍ信号変調復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042295A JPH08223009A (ja) | 1995-02-20 | 1995-02-20 | Ｐｗｍ信号変調復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08223009A true JPH08223009A (ja) | 1996-08-30 |
Family
ID=12303527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3042295A Pending JPH08223009A (ja) | 1995-02-20 | 1995-02-20 | Ｐｗｍ信号変調復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08223009A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0852850A1 (en) * | 1996-07-09 | 1998-07-15 | Quantum Corporation | Pulse-width-modulated digital-to-analog converter with high gain and low gain modes |
| US7834307B2 (en) | 2007-01-24 | 2010-11-16 | Denso Corporation | Pulse width modulation output type sensor circuit for outputting a pulse having a width associated with a physical quantity |
-
1995
- 1995-02-20 JP JP3042295A patent/JPH08223009A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0852850A1 (en) * | 1996-07-09 | 1998-07-15 | Quantum Corporation | Pulse-width-modulated digital-to-analog converter with high gain and low gain modes |
| EP0852850A4 (en) * | 1996-07-09 | 2001-12-05 | Quantum Corp | HIGH AND LOW GAIN PULSE WIDTH MODULATED DIGITAL TO ANALOG CONVERTER |
| US7834307B2 (en) | 2007-01-24 | 2010-11-16 | Denso Corporation | Pulse width modulation output type sensor circuit for outputting a pulse having a width associated with a physical quantity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7200187B2 (en) | Modulator for digital amplifier | |
| KR960032898A (ko) | 디지탈 제어신호로 콘덕턴스를 조정할 수 있는 집적회로 | |
| JPH08223009A (ja) | Ｐｗｍ信号変調復調回路 | |
| US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
| JPS59181719A (ja) | オフセツト補償回路 | |
| JPH05244006A (ja) | Ａ／ｄコンバータおよびレベル制御装置 | |
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JPH05308286A (ja) | Ｄ−ａ変換器 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JPH0446016B2 (ja) | ||
| JP3307708B2 (ja) | 自動ループ制御方法および自動ループ制御装置 | |
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| JP2002076901A (ja) | Δ変調とδς変調を混合した方式の変調器，オーバーサンプリング型ｄ／ａ変換器およびａ／ｄ変換器 | |
| JPH02207620A (ja) | ゲイン切換付ｄ／ａ変換装置 | |
| JPS61203719A (ja) | 信号処理回路 | |
| JPS6320049B2 (ja) | ||
| KR960007104Y1 (ko) | 디지탈/아날로그 변환기 | |
| JP2853723B2 (ja) | パルス幅変調回路 | |
| JPH05291951A (ja) | オート・ゼロ回路 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| JPS5887916A (ja) | デジタル・アナログ変換器 | |
| JPH04316217A (ja) | アナログ・デジタル変換回路 | |
| JP2957866B2 (ja) | マイクロコンピュータを用いたアナログ回路の制御装置 | |
| JPH05335947A (ja) | 量子化ノイズの除去方法 | |
| KR960008369Y1 (ko) | 디지탈/아날로그 변환기 |