JP3307708B2 - 自動ループ制御方法および自動ループ制御装置 - Google Patents

自動ループ制御方法および自動ループ制御装置

Info

Publication number
JP3307708B2
JP3307708B2 JP05845093A JP5845093A JP3307708B2 JP 3307708 B2 JP3307708 B2 JP 3307708B2 JP 05845093 A JP05845093 A JP 05845093A JP 5845093 A JP5845093 A JP 5845093A JP 3307708 B2 JP3307708 B2 JP 3307708B2
Authority
JP
Japan
Prior art keywords
phase error
signal
density modulation
pdm
loop control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05845093A
Other languages
English (en)
Other versions
JPH0645919A (ja
Inventor
ギュンツビュルジェ フィリップ
モラヨン ジャン−イヴ
ランボール クロード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor SA
Original Assignee
Thomson Multimedia SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Multimedia SA filed Critical Thomson Multimedia SA
Publication of JPH0645919A publication Critical patent/JPH0645919A/ja
Application granted granted Critical
Publication of JP3307708B2 publication Critical patent/JP3307708B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、補正手段により入力信
号を補正し、個々の出力信号と基準信号との間の位相誤
差を測定して、局部信号発生手段により前記補正手段を
制御し、前記位相誤差をディジタル形式で測定する、自
動ループ制御方法ならびに自動ループ制御装置に関す
る。
【０００２】
【従来の技術】自動ループ制御は２つの方式で行なうこ
とができる：例えばＰＬＬ（位相制御ループ）を利用し
た場合に用いられる第１の解決手段は、３状態の出力レ
ベルを有するエッジトリガ形位相比較器から供給される
制御信号である。この種の位相比較器は、図１に示され
た基本原理にしたがって作動する。基準周波数１２と２
２の各周期ごとに、測定入力信号１１および２１と基準
入力信号相互間の位相偏差に比例する時間中、位相比較
器の出力信号１３および２３は（位相偏差の極性符号に
依存して）高レベル１５または低レベル２５へ移行す
る。図１の場合、測定入力信号は基準入力信号よりも先
に進んだ状態にあり、図２の場合はこれとは反対であ
る。
【０００３】ループ制御回路内において、外部のコンデ
ンサは抵抗を介して充電または放電され、これにより低
域通過フィルタ機能が形成されている。位相比較器の出
力が高インピーダンスの場合、個々の制御電圧は上記の
コンデンサに記憶される。このことは積分器の機能と等
価である。何故ならばスタティック位相エラーはゼロに
等しいからである。この種のシステムの動作は、位相比
較器が連続的に作動する場合には良好である。例えば各
ビデオ走査線ごとに１度しか位相比較が行われない場
合、安定性の理由で応答時間は著しく長くなければなら
ない。しかしその結果、位相ステップに対する応動は劣
化する。
【０００４】第２の解決手段の場合、測定されたエラー
に比例する制御信号が供給される。ディジタル形式によ
るエラー測定の場合、ディジタルからアナログへの変換
機能が必要である。これは例えば、ＤＡＣ（Ｄ／Ａ変換
器）またはＰＷＭ（パルス幅変調）あるいはＰＤＭ（パ
ルス密度変調）を用いることにより達成できる。この形
式の解決手段の欠点は積分器機能が欠けていることであ
る。その結果、ＰＬＬに対してスタティック位相エラー
が生じる。
【０００５】
【発明が解決しようとする課題】本発明の課題は、公知
の方法の利点を併わせ持つ改善された自動ループ制御方
法を提供することにある。
【０００６】さらに本発明の課題は、上記の改善された
方法を利用した装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明によればこの課題
は、出力を高インピーダンスに切り替え可能なバッファ
手段を位相誤差すなわち位相エラーを使用して制御し、
積分手段を介して前記局部信号発生手段へ前記位相誤差
を供給し、パルス密度変調手段により前記バッファ手段
の切り替えを行い、該パルス密度変調手段に対し入力と
して前記位相誤差の絶対値を与え、前記位相誤差の極性
符号を前記バッファ手段の入力信号とすることを特徴と
する自動ループ制御方法により解決される。
【０００８】さらに上記の課題は、入力信号のための補
正手段と、該補正手段の個々の出力信号と基準信号との
間の位相誤差を測定する位相誤差測定手段を有してお
り、前記位相誤差はディジタル形式で測定され、出力を
高インピーダンスに切り替え可能なバッファ手段が該位
相誤差を使用して制御され、該位相誤差は積分手段を介
して、前記補正手段を制御する局部信号発生手段へ導か
れ、前記バッファ手段の切り替えは位相密度変調手段に
より行われ、該位相密度変調手段は入力として前記位相
誤差の絶対値を受け取り、前記バッファ手段の入力は前
記位相誤差の極性符号であることを特徴とする自動ルー
プ制御装置によって解決される。
【０００９】
【発明の利点】本発明は、ＰＤＭレートで切り替えられ
るレベルを有する３状態バッファを兼ね備えており、こ
れは平滑ループ制御信号を供給する。位相偏差が不動帯
値と称する所定の値よりも小さい場合、バッファは高イ
ンピーダンス状態に保持される。ディジタル形式のエラ
ー測定により生じるスタティックエラーはゼロである。
したがって直流ループゲインを無限とすることができ
る。本発明によればＰＬＬの場合、（ディジタル形式
の）位相エラー（εd ）を表わすディジタル制御語を供
給する位相比較器を用いれば、上述の第１の解決手段と
同じループ動作が得られる。エラー測定の非線形性はＰ
ＤＭ機能により補償ないし生成できる。
【００１０】請求項２〜８には本発明による方法の有利
な付加的実施形態が示されており、請求項１０には本発
明による装置の有利な付加的実施形態が示されている。
【００１１】
【実施例の説明】図２の場合、例えば伝送されたテレビ
ジョン信号のような入力信号３０１が入力信号補正回路
ＡＤへ導かれる。この回路は入力信号のためのＡ／Ｄ変
換器を含むこともでき、出力信号３０３を導出する。こ
の出力信号と基準信号３０４とから、エラー測定回路Ｅ
Ｍはディジタルエラー語εd を形成する。基準信号３０
４は、例えば基準電圧、基準周波数および／または入力
信号３０１により構成することができ、および／また
は、例えばＭＡＣテレビジョン方式におけるＰＬＬの場
合のように出力信号３０３に基準信号が含まれている場
合は、この出力信号３０３により構成することができ
る。
【００１２】ディジタルエラー語はループ制御回路ＳＬ
Ｃにおいて個々のアナログエラー値εa へ変換され、こ
れらの値は（外部でＩＣの個々のピンと接続されてい
る）ＲＣフィルタＥＦへ供給される。ループ制御回路Ｓ
ＬＣは、図４に示されているようにして動作する。局部
信号発生器ＬＳＧは濾波されたアナログエラー値を受信
し、それに応じて補正回路ＡＤを制御する。ＰＬＬの場
合、上記の局部信号発生器ＬＳＧはＶＣＯまたはＶＣＸ
Ｏであって、Ａ／Ｄ変換器ＡＤのサンプリングクロック
を供給する。エラー測定は位相比較器の比較結果の送出
によりなされる。
【００１３】図４の場合、ディジタルエラー語εd は絶
対値回路ＡＢＳへ供給され、この絶対値回路ＡＢＳはエ
ラーの極性符号ならびに絶対値を出力する。エラーεの
極性符号４２は、極性フラグ４１を用いることにより排
他ＯＲゲートＸＯＲにおいて反転することができ、これ
は３状態バッファＴＢのためのデータ入力信号として用
いられる。したがってループ回路特性に依存して簡単に
制御動作を反転することができる。エラーεの絶対値は
パルス密度変調回路ＰＤＭにおいて評価され、この回路
ＰＤＭはその出力信号４４によって３状態バッファＴＢ
を制御する。例えば出力信号４４がゼロであれば、バッ
ファＴＢは高い出力インピーダンスを有するようにな
り、これにより所定の時間、例えばテレビジョン走査線
の有効な周期中、フィルタＥＦ内に蓄積されたアナログ
値を保持し続けることができる。不動帯値（ＤＺＶ）４
３はパルス密度変調回路ＰＤＭへ供給され、これにより
エラーεに対するループ回路の応答を緩慢にすることが
でき、つまりヒステリシスを採り入れることができる。
不動帯値ＤＺＶがゼロである場合には、パルス密度変調
により変換されたエラーεだけしか出力信号４４に作用
を及ぼさない。
【００１４】ＰＤＭ（パルス密度変調）はカウンタから
比較器への反転バスを用いたＰＷＭ(パルス幅変調)であ
り、これにより全計数周期に亘って規則的に間隔をおい
て配置されたパルスが生じる。カウンタクロックはその
周波数に関して、少なくとも１つの全カウンタサイクル
が各ディジタルエラー語εｄ の更新期間中に実施でき
るように、ディジタルエラー語εｄ の更新期間よりも
高くなければならない。この実施例では上述のようにカ
ウンタと比較器は反転バスもしくはツイストされたバス
を介して接続されているが、これはカウンタにおけるビ
ットの順序が逆にされてから比較器において基準値と比
較されることを意味する。そしてこのことは以下で説明
する図５および図６において、カウンタＣのビットを表
す参照符号ｃｎｔｎ-１〜ｃｎｔ０ の添え数字ｎ−１〜
０を比較器５１，５６の入力を表す参照符号Ａ０ 〜Ａ
ｎ-１ の添え字０〜ｎ−１とは逆にしたことによって示
されている。カウンタＣの出力ビットの順序を反転させ
て逆にすることで、対応する１つのＰＷＭ周期中に規則
的なパルスが発生するようになる。
【００１５】図５および図６には、図４のパルス密度変
調回路ＰＤＭのための２つの異なる実施形態が示されて
いる。図５の場合、クロックＣＬは、例えばテレビジョ
ン走査線の開始時点でスタートするｎビットカウンタＣ
で計数される。カウンタ出力のｎ個のビットｃｎｔ0...
ｃｎｔn-1 は、比較器５１のｎ個のビット入力側Ａ0...
Ａn-1 に対して反転されている。有利には、このことに
よりいっそう高いパルス周波数が生じ、カウンタＣの２
のｎ乗個の全出力値を各カウンタサイクル中に走査する
場合、積分器機能の時定数を短縮することができる。比
較器５１の第２のｎビット入力側Ｂはエラーεの絶対値
を受信し、この絶対値は第２のｎビット比較器５２の入
力側Ａへも供給される。ｎ個のＬＳＢのエラーにより１
つのカウンタサイクル中、線形的にｎ個のパルスが供給
される。比較器５２の入力側Ｂは不動帯値ＤＺＶを受信
する。カウンタＣと比較器５１はパルス密度変調の機能
に相当する。不動帯値およびＰＤＭ信号はＡＮＤゲート
において合成され、このＡＮＤゲートは、３状態バッフ
ァＴＢのためのインピーダンス制御信号４４を供給す
る。｜ε｜がＤＺＶと等しいかもしくはそれよりも小さ
いならば、バッファ出力側は高インピーダンスへ切り替
わる。｜ε｜がＤＺＶよりも大きいならば、バッファ出
力側は、ＰＤＭレートでエラーの極性符号（または極性
フラグ４１＝’１’ならば反転された極性符号）と高イ
ンピーダンスとの間で切り替えられる；パルス数は｜ε
｜と等しくなる。
【００１６】図６の場合も、ｎビットカウンタＣにより
クロックＣＬが計数される。カウンタ出力のｎ個のビッ
トは、比較器６１のｎビット入力側Ａに対して相応にツ
イストされる。加算器６１の第２のｎビット入力側Ｂは
不動帯値ＤＺＶを受信する。この加算器の出力側は、ｎ
ビット範囲がオーバーフローした場合、クリッパ回路Ｃ
Ｐにおいて制限される。クリッパ回路の出力およびエラ
ーεは比較器６２において比較される。１つのカウンタ
サイクル中、ＤＺＶ＋ｎ個のＬＳＢのエラーだけにより
ｎ個の出力パルス６３が供給される。
【００１７】ディジタル的に符号化されたエラー値によ
って、エラーεの振幅に対してループ回路の応答速度を
容易に調整することができる。この調整はルックアップ
テーブルを付加することにより修正できるし、あるい
は、ＰＤＭ機能部がオフセットまたは非単位の利得また
は非線形関数またはこれらの特性の組み合わせを有する
ような他のいかなる構成によっても修正することができ
る。この機能は、バッファの高インピーダンスレベルと
組み合わせられたＲＣフィルタが積分器と等価であるこ
とを識別する安定基準を満たすように選定する必要があ
る。
【００１８】ほんとんどすべてのプロセスは完全にディ
ジタル形式である。Ａ／Ｄ変換器の機能はＰＤＭにより
行われ、バッファＴＢの出力側が高インピーダンスに切
り替えられたときにメモリとして動作するＲＣフィルタ
によりパルスが濾波される。このことは、本発明を無限
の直流ループゲイン（スタティックエラーがゼロと等し
い）を有する自動ループ制御に使用可能であることを意
味する。自動ループ制御回路は、純ディジタル形式のＩ
Ｃ内に容易に集積可能である。
【００１９】本発明は、ディジタルエラー測定結果を有
するいかなる自動制御ループ回路に対しても適用でき
る。例えば、 −クランプ回路（直流レベル再生） −ＡＧＣ（自動利得制御） −ＰＬＬ（クロック再生） 本発明は、テレビジョン信号を使用する受信機で使用可
能であり、あるいは例えば、 −ディジタル伝送テレビジョン、先進的なテレビジョン
規格 −ＨＤＭＡＣ、ＭＵＳＥを含むＭＡＣファミリー −ＨＤＴＶ −ディジタル形式の特徴的構成を有するＰＡＬ、ＳＥＣ
ＡＭ、ＮＴＳＣ のような他の機器において使用可能である。
【００２０】
【発明の効果】本発明により、公知の方法の利点を併わ
せ持つ改善された自動ループ制御方法および該方法を実
施する装置が提供される。
【図面の簡単な説明】
【図１】公知の位相比較器の基本動作図である。
【図２】公知の位相比較器の基本動作図である。
【図３】本発明による平滑ループ制御回路を用いた自動
的に制御されるループ回路を示す図である。
【図４】ディジタルエラー測定装置からループ制御信号
がどのようにして受信されるのかを示す図である。
【図５】第１のパルス密度変調手段を示す図である。
【図６】第２のパルス密度変調手段を示す図である。
【符号の説明】
１１，２１ 測定入力信号 １２，２２ 基準信号 １３，２３ 位相比較器の出力信号 ５１，５２，６１，６２ 比較器 ＡＤ 補正回路 ＥＭ エラー測定回路 ＳＬＣ ループ制御回路 ＥＦ ＲＣフィルタ ＬＳＧ 局部信号発生器 ＴＢ ３状態バッファ ＡＢＳ 絶対値回路 ＰＤＭ パルス密度変調回路 Ｃ カウンタ ＣＰ クリッパ回路
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 391000771 46，Ｑｕａｉ Ａ．Ｌｅ Ｇａｌｌｏ, Ｆ−92100 Ｂｏｕｌｏｇｎｅ−Ｂｉｌ ｌａｎｃ０ｕｒｔ，Ｆｒａｎｃｅ (72)発明者 クロード ランボール フランス国 オストヴァルド リュー ド ブルターニュ 22 (56)参考文献 特開 平１−270415（ＪＰ，Ａ) 特開 昭63−111725（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/10

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 補正手段（ＡＤ）により入力信号（３０
    １）を補正し、個々の出力信号（３０３）と基準信号
    （３０４）との間の位相誤差（ε ｄ ）を測定して、局部
    信号発生手段（ＬＳＧ）により前記補正手段（ＡＤ）を
    制御し、前記位相誤差（ε ｄ ）をディジタル形式で測定
    する、 自動ループ制御方法において、 出力を高インピーダンスに切り替え可能なバッファ手段
    （ＴＢ）を前記位相誤差（ε ｄ ）を使用して制御し、 積分手段（ＥＦ）を介して前記局部信号発生手段（ＬＳ
    Ｇ）へ前記位相誤差（ε ｄ ）を供給し、 パルス密度変調手段（ＰＤＭ）により前記バッファ手段
    （ＴＢ）の切り替えを行い、該パルス密度変調手段（Ｐ
    ＤＭ）に対し入力として前記位相誤差（ε ｄ ）の絶対値
    （｜ε｜）を与え、 前記位相誤差（ε ｄ ）の極性符号（４２）を前記バッフ
    ァ手段（ＴＢ）の入力信号とすることを特徴とする、 自動ループ制御方法。
  2. 【請求項２】 前記パルス密度変調手段（ＰＤＭ）内
    で、カウンタ（Ｃ）のビットの順序を逆にしてから比較
    器（５１，６１）において該ビットを基準値と比較す
    る、請求項１記載の方法。
  3. 【請求項３】 前記積分手段（ＥＦ）は１つまたは複数
    個の抵抗およびコンデンサを有する、請求項１または２
    記載の方法。
  4. 【請求項４】 フラグ（４１）を用いることにより前記
    バッファ手段（ＴＢ）に対する入力信号の極性を反転可
    能である、請求項１から３のいずれか１項記載の方法。
  5. 【請求項５】 前記バッファ手段（ＴＢ）の切り替えを
    制御するために、前記パルス密度変調手段（ＰＤＭ）内
    で不動帯値（ＤＺＶ）を論理結合する、請求項１〜４の
    いずれか１項記載の方法。
  6. 【請求項６】 前記入力信号はテレビジョン走査線から
    成り、前記位相誤差（εｄ）を各テレビジョン走査線ご
    とに１回測定する、請求項１〜５のいずれか１項記載の
    方法。
  7. 【請求項７】 前記パルス密度変調手段（ＰＤＭ）に対
    し入力としてさらにオフセット値（ＤＺＶ）を供給す
    る、請求項１〜６のいずれか１項記載の方法。
  8. 【請求項８】 自動ループ制御装置において、 入力信号（３０１）のための補正手段（ＡＤ）と、該補
    正手段（ＡＤ）の個々の出力信号（３０３）と基準信号
    （３０４）との間の位相誤差を測定する位相誤差測定手
    段（ＥＭ）を有しており、 前記位相誤差（ε ｄ ）はディジタル形式で測定され、出
    力を高インピーダンスに切り替え可能なバッファ手段
    （ＴＢ）が該位相誤差（ε ｄ ）を使用して制御され、 該位相誤差（ε ｄ ） は積分手段（ＥＦ）を介して、前記
    補正手段（ＡＤ）を制御する局部信号発生手段（ＬＳ
    Ｇ）へ導かれ、 前記バッファ手段（ＴＢ）の切り替えは位相密度変調手
    段（ＰＤＭ）により行われ、該位相密度変調手段（ＰＤ
    Ｍ）は入力として前記位相誤差（ε ｄ ）の絶対値（｜ε
    ｜）を受け取り、 前記バッファ手段（ＴＢ）の入力は前記位相誤差
    （ε ｄ ）の極性符号（４２）であ ることを特徴とする、 自動ループ制御装置。
  9. 【請求項９】 前記パルス密度変調手段（ＰＤＭ）はカ
    ウンタ（Ｃ）を有しており、該カウンタ（Ｃ）の出力側
    はビットの順序が逆転されて比較器（５１，６１）と接
    続されている、請求項８記載の装置。
JP05845093A 1992-03-18 1993-03-18 自動ループ制御方法および自動ループ制御装置 Expired - Fee Related JP3307708B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92400735 1992-03-18
DE92400735.4 1992-03-18

Publications (2)

Publication Number Publication Date
JPH0645919A JPH0645919A (ja) 1994-02-18
JP3307708B2 true JP3307708B2 (ja) 2002-07-24

Family

ID=8211626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05845093A Expired - Fee Related JP3307708B2 (ja) 1992-03-18 1993-03-18 自動ループ制御方法および自動ループ制御装置

Country Status (5)

Country Link
US (1) US5398006A (ja)
EP (1) EP0561253B1 (ja)
JP (1) JP3307708B2 (ja)
DE (1) DE69310964T2 (ja)
ES (1) ES2103392T3 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697397B2 (en) 2001-11-15 2004-02-24 Alcatel Wavelength compensated ALC loop
US7283012B2 (en) * 2005-04-15 2007-10-16 Via Telecom., Ltd. Tri-state pulse density modulator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675146A (en) * 1971-03-08 1972-07-04 J Michael Langham Digital variable frequency oscillator
US3753142A (en) * 1972-06-12 1973-08-14 Logimetrics Inc Signal generators employing digital phase locked loops and compensating circuits
US3927384A (en) * 1974-08-20 1975-12-16 Itt Frequency synthesizer
GB1581525A (en) * 1976-08-04 1980-12-17 Plessey Co Ltd Frequency synthesis control system
DE2838969B2 (de) * 1978-09-07 1981-01-22 Nsm-Apparatebau Gmbh & Co Kg, 6530 Bingen Schaltkreis zur Steuerung der Frequenz eines einem MikroprozeBrechner zugeordneten Taktgenerators
US4378509A (en) * 1980-07-10 1983-03-29 Motorola, Inc. Linearized digital phase and frequency detector
BE895439R (nl) * 1982-12-22 1983-06-22 Int Standard Electric Corp Impulscorrectieketen en schakelingen die er gebruik van maken
GB8329511D0 (en) * 1983-11-04 1983-12-07 Inmos Ltd Timing apparatus
JPH0752838B2 (ja) * 1985-03-20 1995-06-05 株式会社日立製作所 集積回路
US4994762A (en) * 1989-11-20 1991-02-19 Motorola, Inc. Multiloop synthesizer with optimal spurious performance
US5038115A (en) * 1990-05-29 1991-08-06 Myers Glen A Method and apparatus for frequency independent phase tracking of input signals in receiving systems and the like
US5142247A (en) * 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies

Also Published As

Publication number Publication date
JPH0645919A (ja) 1994-02-18
EP0561253A1 (en) 1993-09-22
ES2103392T3 (es) 1997-09-16
DE69310964T2 (de) 1997-09-04
DE69310964D1 (de) 1997-07-03
EP0561253B1 (en) 1997-05-28
US5398006A (en) 1995-03-14

Similar Documents

Publication Publication Date Title
US8667038B1 (en) Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation
US4972189A (en) Correction for DC offset in A/D converters
JPH11234129A (ja) 周波数シンセサイザ及びその方法
JP3403533B2 (ja) ディジタルタイミング復元回路
JPH09270707A (ja) ディジタル／アナログ変換器及びそれを用いた制御装置
WO2010047005A1 (ja) デジタルｐｌｌ回路及び通信装置
JP3307708B2 (ja) 自動ループ制御方法および自動ループ制御装置
JPH0376494B2 (ja)
JP2852282B2 (ja) クロックジェネレータ
JP3356059B2 (ja) クロック信号生成装置
JP3161481B2 (ja) インターリーブ方式のａ／ｄコンバータのオフセット補償回路
JPS60109937A (ja) デルタ変調通信システム
JPS61277211A (ja) 周波数変換装置
US6593815B2 (en) Full digital phase locked loop and circuitry for utilizing the same
JP2855618B2 (ja) 位相同期ループ回路
JPH0514150A (ja) 可変遅延装置
JP2733528B2 (ja) 位相ロック・ループ用部分パルス・ハイト型基準周波数発生回路
JP2869831B2 (ja) ディジタルｐｌｌ回路
JP3061112B2 (ja) Ｐｗｍ変調回路
JP2715210B2 (ja) 位相ロック・ループ用の部分積分切替え型基準周波数発生方法、およびその基準周波数発生回路
JPH0364126A (ja) フェイズロックドループ発振回路
JPS63197120A (ja) Ｄ／ａコンバ−タ
JPH0461421A (ja) Ｐｌｌ回路
JP2853723B2 (ja) パルス幅変調回路
KR100524939B1 (ko) 펄스 폭 변조 방식으로 구동하여 리니어리티를 향상시키는ｃｒｔ의 수직 편향 회로

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees