JPH0555917A - Ａ／ｄコンバータ - Google Patents
Ａ／ｄコンバータInfo
- Publication number
- JPH0555917A JPH0555917A JP3235486A JP23548691A JPH0555917A JP H0555917 A JPH0555917 A JP H0555917A JP 3235486 A JP3235486 A JP 3235486A JP 23548691 A JP23548691 A JP 23548691A JP H0555917 A JPH0555917 A JP H0555917A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- input
- signal
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄコンバータで発生するＤＣドリフトを
低減させる。 【構成】 アナログ入力信号はバッファアンプ１２を介
してＡ／Ｄ変換器１４に入力されて、ディジタル信号に
変化されて出力される。帰還回路４０はＡ／Ｄ変換器１
４の出力信号中の直流成分を抽出してＡ／Ｄ変換器１４
の入力側に負帰還させる。これにより、ＤＣサーボが働
き、Ａ／Ｄ変換器１４の出力中のＤＣドリフトが除去さ
れる。
低減させる。 【構成】 アナログ入力信号はバッファアンプ１２を介
してＡ／Ｄ変換器１４に入力されて、ディジタル信号に
変化されて出力される。帰還回路４０はＡ／Ｄ変換器１
４の出力信号中の直流成分を抽出してＡ／Ｄ変換器１４
の入力側に負帰還させる。これにより、ＤＣサーボが働
き、Ａ／Ｄ変換器１４の出力中のＤＣドリフトが除去さ
れる。
Description
【０００１】
【産業上の利用分野】この発明は、オーディオ信号系統
などで用いられるＡ／Ｄコンバータ（アナログ・ディジ
タル変換装置）の改良に関し、Ａ／ＤコンバータのＤＣ
オフセットの変化（ＤＣドリフト）による耳につく不規
則なノイズの発生を抑えたものである。
などで用いられるＡ／Ｄコンバータ（アナログ・ディジ
タル変換装置）の改良に関し、Ａ／ＤコンバータのＤＣ
オフセットの変化（ＤＣドリフト）による耳につく不規
則なノイズの発生を抑えたものである。
【０００２】
【従来の技術】Ａ／Ｄコンバータの形式には様々ある
が、例えば図２に示すＡ／Ｄコンバータ１０のように、
入力バッファアンプ１２やＡ／Ｄ変換器１４内のコンパ
レータ１６などアナログ回路部分が必ず存在する。この
ため、それらのＤＣオフセットが温度ドリフト等で変化
すると、図３に示すように、アナログ入力信号が０でも
ディジタル出力信号は変化してしまい、この時Ａ／Ｄ変
換器１４の出力をＤ／Ａコンバータ１８でアナログ信号
に戻した信号は、ノイズが少ないところとノイズが出る
ところが交互にランダムに現われて一定しないため、
「ザッ、ザッ」というように非常に耳につくノイズを発
生する。特に、Ａ／Ｄコンバータ１０のディジタル出力
信号の形式が２’ｓコンプリメント符号等入力０を境に
ＭＳＢが反転する符号に用いた場合には、ラダー型等で
構成されたＤ／Ａコンバータ１８は誤差の影響が最も大
きく現われるＭＳＢが“０”←→“１”と変化するた
め、特に大きなノイズを発生することがある。
が、例えば図２に示すＡ／Ｄコンバータ１０のように、
入力バッファアンプ１２やＡ／Ｄ変換器１４内のコンパ
レータ１６などアナログ回路部分が必ず存在する。この
ため、それらのＤＣオフセットが温度ドリフト等で変化
すると、図３に示すように、アナログ入力信号が０でも
ディジタル出力信号は変化してしまい、この時Ａ／Ｄ変
換器１４の出力をＤ／Ａコンバータ１８でアナログ信号
に戻した信号は、ノイズが少ないところとノイズが出る
ところが交互にランダムに現われて一定しないため、
「ザッ、ザッ」というように非常に耳につくノイズを発
生する。特に、Ａ／Ｄコンバータ１０のディジタル出力
信号の形式が２’ｓコンプリメント符号等入力０を境に
ＭＳＢが反転する符号に用いた場合には、ラダー型等で
構成されたＤ／Ａコンバータ１８は誤差の影響が最も大
きく現われるＭＳＢが“０”←→“１”と変化するた
め、特に大きなノイズを発生することがある。
【０００３】従来このようなノイズを低減するためにデ
ィザが利用されていた。これは図４のＡ／Ｄコンバータ
１１のようにランダムノイズ発生器２０からディジタル
ランダムノイズを発生させ、これをＤ／Ａ変換器２２で
アナログディザ信号に変換して加算器２４でアナログ入
力信号に加算し、これを入力バッファアンプ１２を介し
てＡ／Ｄ変換器１４に入力してディジタル信号に変換
し、引算器２６でこのディジタル変換出力からディジタ
ルランダムノイズを引算してディジタル出力信号を得る
ようにしたものである。これによれば、Ａ／Ｄ変換器１
４から発生するノイズや出力の非直線性などが平均化さ
れ（ホワイトノイズ化される）、ノイズを一定に平均化
し、聴感上の不快音を低減して、聴感上目立たなくする
ことができる。
ィザが利用されていた。これは図４のＡ／Ｄコンバータ
１１のようにランダムノイズ発生器２０からディジタル
ランダムノイズを発生させ、これをＤ／Ａ変換器２２で
アナログディザ信号に変換して加算器２４でアナログ入
力信号に加算し、これを入力バッファアンプ１２を介し
てＡ／Ｄ変換器１４に入力してディジタル信号に変換
し、引算器２６でこのディジタル変換出力からディジタ
ルランダムノイズを引算してディジタル出力信号を得る
ようにしたものである。これによれば、Ａ／Ｄ変換器１
４から発生するノイズや出力の非直線性などが平均化さ
れ（ホワイトノイズ化される）、ノイズを一定に平均化
し、聴感上の不快音を低減して、聴感上目立たなくする
ことができる。
【０００４】
【発明が解決しようとする課題】前記図４のディザによ
るノイズ低減方式では、ランダムノイズの発生、Ｄ／Ａ
変換、加算および減算のための回路が必要であるので、
回路構成が複雑になる欠点があった。
るノイズ低減方式では、ランダムノイズの発生、Ｄ／Ａ
変換、加算および減算のための回路が必要であるので、
回路構成が複雑になる欠点があった。
【０００５】この発明は、前記従来の技術における欠点
を解決して、ＤＣオフセットの変動により発生するノイ
ズを簡単な回路構成で聴感上目立たなくすることができ
るＡ／Ｄコンバータを提供しようとするものである。
を解決して、ＤＣオフセットの変動により発生するノイ
ズを簡単な回路構成で聴感上目立たなくすることができ
るＡ／Ｄコンバータを提供しようとするものである。
【０００６】
【課題を解決するための手段】この発明は、アナログ入
力信号をディジタル信号に変換するＡ／Ｄ変換器と、こ
のＡ／Ｄ変換器の出力から直流成分を抽出して当該Ａ／
Ｄ変換器の入力に負帰還する帰還回路とからなり、前記
Ａ／Ｄ変換器の出力からディジタル出力信号を得るよう
にしたものである。
力信号をディジタル信号に変換するＡ／Ｄ変換器と、こ
のＡ／Ｄ変換器の出力から直流成分を抽出して当該Ａ／
Ｄ変換器の入力に負帰還する帰還回路とからなり、前記
Ａ／Ｄ変換器の出力からディジタル出力信号を得るよう
にしたものである。
【０００７】
【作用】この発明によれば、Ａ／Ｄ変換器の出力中の直
流成分をその入力に負帰還するようにしたので、ＤＣサ
ーボの働きにより温度などの影響を受けにくくなる。し
たがって、ＤＣドリフトが低減されてＤＣドリフトによ
るノイズを聴感上目立たなくすることができる。これに
よればランダムノイズを用いないので、回路構成を簡単
にすることができる。
流成分をその入力に負帰還するようにしたので、ＤＣサ
ーボの働きにより温度などの影響を受けにくくなる。し
たがって、ＤＣドリフトが低減されてＤＣドリフトによ
るノイズを聴感上目立たなくすることができる。これに
よればランダムノイズを用いないので、回路構成を簡単
にすることができる。
【０００８】
【実施例】（実施例１）この発明の第１実施例を図１に
示す。このＡ／Ｄコンバータ３０においてアナログ入力
信号（オーディオ信号）は入力端子３２から入力され
て、抵抗Ｒ１を介し、さらに入力バッファアンプ１２を
介してＡ／Ｄ変換器１４に入力され、２’ｓコンプリメ
ント符号等の入力０を境にＭＳＢが反転する符号形式の
ディジタル信号に変換される。
示す。このＡ／Ｄコンバータ３０においてアナログ入力
信号（オーディオ信号）は入力端子３２から入力され
て、抵抗Ｒ１を介し、さらに入力バッファアンプ１２を
介してＡ／Ｄ変換器１４に入力され、２’ｓコンプリメ
ント符号等の入力０を境にＭＳＢが反転する符号形式の
ディジタル信号に変換される。
【０００９】Ａ／Ｄ変換器１４の各ビット出力は出力端
子３４に導かれて、ディジタル出力信号として例えば図
示しない後段のディジタル信号処理回路で各種のディジ
タル信号処理が施された後Ｄ／Ａコンバータでアナログ
オーディオ信号に変換されて出力される。
子３４に導かれて、ディジタル出力信号として例えば図
示しない後段のディジタル信号処理回路で各種のディジ
タル信号処理が施された後Ｄ／Ａコンバータでアナログ
オーディオ信号に変換されて出力される。
【００１０】Ｄ／Ａ変換器３６、積分器３８および抵抗
Ｒ２はＤＣドリフト除去のための帰還回路４０を構成す
る。すなわち、Ｄ／Ａ変換器３６はＡ／Ｄ変換器１４の
出力をアナログ信号に変換する。積分器３８はオペアン
プ４２を用いて構成され、Ａ／Ｄ変換器１４のアナログ
出力信号を積分した信号（極性は反転）を出力する。こ
の積分信号は抵抗Ｒ２を介して入力バッファアンプ１２
の入力に負帰還される。Ｄ／Ａ変換器３６には必ずしも
変換特性がリニアなものは必要ない。
Ｒ２はＤＣドリフト除去のための帰還回路４０を構成す
る。すなわち、Ｄ／Ａ変換器３６はＡ／Ｄ変換器１４の
出力をアナログ信号に変換する。積分器３８はオペアン
プ４２を用いて構成され、Ａ／Ｄ変換器１４のアナログ
出力信号を積分した信号（極性は反転）を出力する。こ
の積分信号は抵抗Ｒ２を介して入力バッファアンプ１２
の入力に負帰還される。Ｄ／Ａ変換器３６には必ずしも
変換特性がリニアなものは必要ない。
【００１１】以上の構成によれば、入力バッファアンプ
１２やＡ／Ｄ変換器１４内のコンパレータ等にＤＣドリ
フトがあった場合、積分回路３８の出力にこのＤＣドリ
フト分が現われて、入力側に負帰還され、これによりＤ
ＣサーボがかけられてＡ／Ｄ変換器１４の出力中のＤＣ
ドリフトが除去される。これにより、入力０の時に後段
のＤ／Ａコンバータでアナログ信号に戻した時のノイズ
の発生が防止される。
１２やＡ／Ｄ変換器１４内のコンパレータ等にＤＣドリ
フトがあった場合、積分回路３８の出力にこのＤＣドリ
フト分が現われて、入力側に負帰還され、これによりＤ
ＣサーボがかけられてＡ／Ｄ変換器１４の出力中のＤＣ
ドリフトが除去される。これにより、入力０の時に後段
のＤ／Ａコンバータでアナログ信号に戻した時のノイズ
の発生が防止される。
【００１２】したがって、図５に示すように、ノイズの
出方が一定になり、ホワイトノイズ的になってノイズが
減ったように錯覚し、聴感上目立たなくなる。
出方が一定になり、ホワイトノイズ的になってノイズが
減ったように錯覚し、聴感上目立たなくなる。
【００１３】なお、積分器３８の特性は、Ａ／Ｄ変換器
１４の入力にサンプリング周波数の１／２の周波数のロ
ーパスフィルタが入っていることから、このフィルタの
位相回りとＡ／Ｄ変換器１４の入力（フィードバックす
る位置）から積分器３８の入口までのゲインによって発
振しないような十分低い周波数を設定する。例えばゲイ
ン１００dBで２０kHz までローパスフィルタの位相回り
無しにするには、積分器３８の周波数特性を図６のよう
に設定する。なお、上記ローパスフィルタは帰還ループ
中（例えば入力バッファアンプ１２とＡ／Ｄ変換器１４
の間）に配設することもできる。
１４の入力にサンプリング周波数の１／２の周波数のロ
ーパスフィルタが入っていることから、このフィルタの
位相回りとＡ／Ｄ変換器１４の入力（フィードバックす
る位置）から積分器３８の入口までのゲインによって発
振しないような十分低い周波数を設定する。例えばゲイ
ン１００dBで２０kHz までローパスフィルタの位相回り
無しにするには、積分器３８の周波数特性を図６のよう
に設定する。なお、上記ローパスフィルタは帰還ループ
中（例えば入力バッファアンプ１２とＡ／Ｄ変換器１４
の間）に配設することもできる。
【００１４】（実施例２）この発明の第２実施例を図７
に示す。図１の回路と共通する部分には同一の符号を用
いる。このＡ／Ｄコンバータ４４はＡ／Ｄ変換器１４の
出力が２’ｓコンプリメント符号等の入力０を境にＭＳ
Ｂが反転する符号形式のディジタル信号であり、そのＭ
ＳＢ出力だけを帰還回路４１に帰還させて積分器３８で
積分して、アナログ入力信号が一方入力端に入力されて
いる差動アンプ４６の他方入力端に帰還するようにした
ものである。
に示す。図１の回路と共通する部分には同一の符号を用
いる。このＡ／Ｄコンバータ４４はＡ／Ｄ変換器１４の
出力が２’ｓコンプリメント符号等の入力０を境にＭＳ
Ｂが反転する符号形式のディジタル信号であり、そのＭ
ＳＢ出力だけを帰還回路４１に帰還させて積分器３８で
積分して、アナログ入力信号が一方入力端に入力されて
いる差動アンプ４６の他方入力端に帰還するようにした
ものである。
【００１５】このＡ／Ｄコンバータ４４によれば、ＭＳ
Ｂだけを帰還しているのでＡ／Ｄ変換器１４の出力形式
が２’ｓコンプリメント符号の場合、Ａ／Ｄ変換器１４
の出力のＤＣオフセットが図８に示すように符号“０…
…０００”と符号“１……１１１”の間になるようにサ
ーボがかけられる。入力０の時には、図９に示すよう
に、この２値間を往復するように変化する。すなわち、
ＤＣフィードバックでは取りきれない系の中で発生する
高周波ノイズが出る。この時、Ａ／Ｄ変換器１４の出力
をＤ／Ａ変換した音は「サー」というホワイトノイズと
なり、サーボをかけない時の「ザッ、ザッ」という不快
なノイズは発生しない。図７の回路によれば、図１の回
路構成に比べて帰還回路４１内のＤ／Ａ変換器３６が不
要となり、回路構成が簡略化される。
Ｂだけを帰還しているのでＡ／Ｄ変換器１４の出力形式
が２’ｓコンプリメント符号の場合、Ａ／Ｄ変換器１４
の出力のＤＣオフセットが図８に示すように符号“０…
…０００”と符号“１……１１１”の間になるようにサ
ーボがかけられる。入力０の時には、図９に示すよう
に、この２値間を往復するように変化する。すなわち、
ＤＣフィードバックでは取りきれない系の中で発生する
高周波ノイズが出る。この時、Ａ／Ｄ変換器１４の出力
をＤ／Ａ変換した音は「サー」というホワイトノイズと
なり、サーボをかけない時の「ザッ、ザッ」という不快
なノイズは発生しない。図７の回路によれば、図１の回
路構成に比べて帰還回路４１内のＤ／Ａ変換器３６が不
要となり、回路構成が簡略化される。
【００１６】（実施例３）前記図７の実施例では入力０
のときに誤差の影響が最も大きい（重み付けが最も大き
い）ＭＳＢが変化するので、後段のＤ／Ａ変換器がラダ
ー型の場合最も精度がとれないＭＳＢが変化して、ホワ
イトノイズとはいえノイズが大きくなる可能性がある。
このような問題を解決する回路構成を図１０に示す。こ
れは、帰還のデジタル値にオフセットをかける応用例で
入力０のときに誤差の影響が最も小さいＬＳＢが変化す
るようにしたものである。すなわち、帰還回路４３はＡ
／Ｄ変換器１４の出力のうちＭＳＢ以外のビット出力を
すべてノア回路５０に入力し、ノア回路５０の出力とＡ
／Ｄ変換器１４のＭＳＢ出力をオア回路５２を介して積
分器３８で積分して帰還する。
のときに誤差の影響が最も大きい（重み付けが最も大き
い）ＭＳＢが変化するので、後段のＤ／Ａ変換器がラダ
ー型の場合最も精度がとれないＭＳＢが変化して、ホワ
イトノイズとはいえノイズが大きくなる可能性がある。
このような問題を解決する回路構成を図１０に示す。こ
れは、帰還のデジタル値にオフセットをかける応用例で
入力０のときに誤差の影響が最も小さいＬＳＢが変化す
るようにしたものである。すなわち、帰還回路４３はＡ
／Ｄ変換器１４の出力のうちＭＳＢ以外のビット出力を
すべてノア回路５０に入力し、ノア回路５０の出力とＡ
／Ｄ変換器１４のＭＳＢ出力をオア回路５２を介して積
分器３８で積分して帰還する。
【００１７】このＡ／Ｄコンバータ５４によれば、Ａ／
Ｄ変換器１４の出力形式が２’ｓコンプリメント符号の
場合、Ａ／Ｄ変換器１４の出力のＤＣオフセットが図１
１に示すように、符号“０……００１”と符号“０……
０００”の間になるようにサーボがかけられる。したが
って、入力０の時には図１２に示すように、この２値間
を往復するように変化するので、誤差の影響が最も小さ
い（重み付けが最も小さい）ＬＳＢが変化し、後段のＤ
／Ａ変換器がラダー型の場合最も精度がとりやすいＬＳ
Ｂのみの変化となり、ホワイトノイズのノイズレベルが
低減される。
Ｄ変換器１４の出力形式が２’ｓコンプリメント符号の
場合、Ａ／Ｄ変換器１４の出力のＤＣオフセットが図１
１に示すように、符号“０……００１”と符号“０……
０００”の間になるようにサーボがかけられる。したが
って、入力０の時には図１２に示すように、この２値間
を往復するように変化するので、誤差の影響が最も小さ
い（重み付けが最も小さい）ＬＳＢが変化し、後段のＤ
／Ａ変換器がラダー型の場合最も精度がとりやすいＬＳ
Ｂのみの変化となり、ホワイトノイズのノイズレベルが
低減される。
【００１８】（実施例４）前記実施例３（図１０）にお
いて、もしＡ／Ｄ変換器１４の出力のＬＳＢの１ビット
を無視する（切捨てて常時ＬＳＢ““０”にする）こと
が精度上許されるならば、その上位のビットはすべて
“０”であるから、入力が０の時はディジタル出力も
“０……０００”とすることができる。したがって、こ
の出力をＤ／Ａコンバータを通して音にすると、Ｄ／Ａ
変換器は働かないので、Ｄ／Ａ変換器の残留雑音（ラダ
ー抵抗型であればその抵抗の熱雑音等）という小さな値
に固定することができる。
いて、もしＡ／Ｄ変換器１４の出力のＬＳＢの１ビット
を無視する（切捨てて常時ＬＳＢ““０”にする）こと
が精度上許されるならば、その上位のビットはすべて
“０”であるから、入力が０の時はディジタル出力も
“０……０００”とすることができる。したがって、こ
の出力をＤ／Ａコンバータを通して音にすると、Ｄ／Ａ
変換器は働かないので、Ｄ／Ａ変換器の残留雑音（ラダ
ー抵抗型であればその抵抗の熱雑音等）という小さな値
に固定することができる。
【００１９】ＬＳＢを無視することが精度上許されない
場合には、図１３のように構成することにより精度の劣
化を防止できる。これは、ゲイン差を持たせた２組のＡ
／Ｄコンバータを用いて入力レベルに応じてこれらを切
り換えて使用することにより、ＬＳＢ切り捨てによる精
度の劣化を救済したものである。
場合には、図１３のように構成することにより精度の劣
化を防止できる。これは、ゲイン差を持たせた２組のＡ
／Ｄコンバータを用いて入力レベルに応じてこれらを切
り換えて使用することにより、ＬＳＢ切り捨てによる精
度の劣化を救済したものである。
【００２０】アナログ入力はそのまま（ゲイン１倍で）
大入力レベル用のＡ／Ｄコンバータ３０に入力されてＡ
／Ｄ変換される。このＡ／Ｄコンバータ３０は前記図１
のＡ／Ｄコンバータ３０または図４のＡ／Ｄコンバータ
４４等で構成することができ、帰還回路４０も図１の帰
還回路４０または図４の帰還回路４１等で構成すること
ができる。また、アナログ入力は２倍のゲインを付与さ
れて、小入力レベル用のＡ／Ｄコンバータ５４に入力さ
れてＡ／Ｄ変換される。このＡ／Ｄコンバータ５４は前
記図７のＡ／Ｄコンバータ５４等で構成することがで
き、帰還回路４３も図１０の帰還回路４３等で構成する
ことができる。Ａ／Ｄコンバータ３０，５４の符号形式
は２’ｓコンプリメント符号である。また、Ａ／Ｄコン
バータ３０，５４のサンプリング周期は同期している。
大入力レベル用のＡ／Ｄコンバータ３０に入力されてＡ
／Ｄ変換される。このＡ／Ｄコンバータ３０は前記図１
のＡ／Ｄコンバータ３０または図４のＡ／Ｄコンバータ
４４等で構成することができ、帰還回路４０も図１の帰
還回路４０または図４の帰還回路４１等で構成すること
ができる。また、アナログ入力は２倍のゲインを付与さ
れて、小入力レベル用のＡ／Ｄコンバータ５４に入力さ
れてＡ／Ｄ変換される。このＡ／Ｄコンバータ５４は前
記図７のＡ／Ｄコンバータ５４等で構成することがで
き、帰還回路４３も図１０の帰還回路４３等で構成する
ことができる。Ａ／Ｄコンバータ３０，５４の符号形式
は２’ｓコンプリメント符号である。また、Ａ／Ｄコン
バータ３０，５４のサンプリング周期は同期している。
【００２１】大入力レベル用Ａ／Ｄコンバータ３０の各
ビット出力はそのままスイッチ６０に供給される。小入
力レベル用Ａ／Ｄコンバータ５４の出力は、ＬＳＢが切
り捨てられ、ＭＳＢの上に１ビット付加する。この付加
したビットはＭＳＢと同じ符号を出力する。このよう
に、小入力レベル用Ａ／Ｄコンバータ５４はＡ／Ｄ変換
器１４の入力側で２倍のゲインを付与し、出力側でＬＳ
Ｂを切り捨てるとともにＭＳＢの上に１ビット付加して
ＭＳＢと同じ符号を出力することにより、２’ｓコンプ
リメント符号形式では、小入力レベル時（上位２ビット
の符号が同じである範囲内）には元の符号と全く同一に
なり、ＬＳＢの切り捨てによる精度の劣化は全く生じな
い。
ビット出力はそのままスイッチ６０に供給される。小入
力レベル用Ａ／Ｄコンバータ５４の出力は、ＬＳＢが切
り捨てられ、ＭＳＢの上に１ビット付加する。この付加
したビットはＭＳＢと同じ符号を出力する。このよう
に、小入力レベル用Ａ／Ｄコンバータ５４はＡ／Ｄ変換
器１４の入力側で２倍のゲインを付与し、出力側でＬＳ
Ｂを切り捨てるとともにＭＳＢの上に１ビット付加して
ＭＳＢと同じ符号を出力することにより、２’ｓコンプ
リメント符号形式では、小入力レベル時（上位２ビット
の符号が同じである範囲内）には元の符号と全く同一に
なり、ＬＳＢの切り捨てによる精度の劣化は全く生じな
い。
【００２２】レベル検出回路６２は入力レベルを検出し
て、その値が小さい時（すなわち、上位２ビットが同じ
符号である範囲内の任意のレベル）ではスイッチ６０を
下側に接続してＡ／Ｄコンバータ５４の出力をＤ／Ａコ
ンバータ６４に導き、それ以上のレベルの時はサンプリ
ング周期中のすべてのビット出力が安定したタイミング
を見計らってスイッチ６０を上側に接続してＡ／Ｄコン
バータ３０の出力をＤ／Ａコンバータ６４に導く。な
お、レベル検出は、例えばＡ／Ｄコンバータ３０の出力
のディジタル値によっても検出することが可能である。
て、その値が小さい時（すなわち、上位２ビットが同じ
符号である範囲内の任意のレベル）ではスイッチ６０を
下側に接続してＡ／Ｄコンバータ５４の出力をＤ／Ａコ
ンバータ６４に導き、それ以上のレベルの時はサンプリ
ング周期中のすべてのビット出力が安定したタイミング
を見計らってスイッチ６０を上側に接続してＡ／Ｄコン
バータ３０の出力をＤ／Ａコンバータ６４に導く。な
お、レベル検出は、例えばＡ／Ｄコンバータ３０の出力
のディジタル値によっても検出することが可能である。
【００２３】なお、Ａ／Ｄコンバータ３０，５４を切換
える場合、両者のゲインさえ合わせておけばＤＣオフセ
ットが両者で同じで、ドリフトも発生しないので、その
切替ノイズはほとんど聴こえないが、常にリアルタイム
に切替えていると連続波の歪観測などで特性の悪化が見
られたり、聴感上の音質などへの影響が考えられる。そ
こで、このような不都合を防止するため、大入力時にＡ
／Ｄコンバータ３０側に切替わった後レベルが下っても
しばらくＡ／Ｄコンバータ３０側に切替ったままホール
ドしておくこともできる（図１４参照）。
える場合、両者のゲインさえ合わせておけばＤＣオフセ
ットが両者で同じで、ドリフトも発生しないので、その
切替ノイズはほとんど聴こえないが、常にリアルタイム
に切替えていると連続波の歪観測などで特性の悪化が見
られたり、聴感上の音質などへの影響が考えられる。そ
こで、このような不都合を防止するため、大入力時にＡ
／Ｄコンバータ３０側に切替わった後レベルが下っても
しばらくＡ／Ｄコンバータ３０側に切替ったままホール
ドしておくこともできる（図１４参照）。
【００２４】以上の構成によれば、入力が０のときは、
スイッチ６０はＡ／Ｄコンバータ５４側に接続される。
この時Ａ／Ｄコンバータ５４の出力はＬＳＢが切り捨て
られているので、ＬＳＢの変化は出力に現われず、出力
は“０……０００”に保持される。入力が０より大きく
なると入力の値に応じたディジタル信号が出力される
が、この時前述した理由によりＬＳＢを切り捨てたこと
による精度劣化は生じない。入力がさらに大きくなると
サンプリング周期中のすべてのビット出力が安定したタ
イミングを見計らってスイッチ６０が切り換えられて、
Ａ／Ｄコンバータ３０の出力がＤ／Ａコンバータ６４に
導かれる。Ａ／Ｄコンバータ３０の出力はＬＳＢもその
まま出されるが、出力レベルが大きいので、ＬＳＢによ
るノイズは音楽信号に埋もれて聞こえない。また、Ａ／
Ｄコンバータ３０，５４はともにＤＣサーボ動作により
ＤＣドリフトが除去されているので、スイッチ６０を切
換えた時のＤＣオフセットのずれによるノイズも少なく
できる。
スイッチ６０はＡ／Ｄコンバータ５４側に接続される。
この時Ａ／Ｄコンバータ５４の出力はＬＳＢが切り捨て
られているので、ＬＳＢの変化は出力に現われず、出力
は“０……０００”に保持される。入力が０より大きく
なると入力の値に応じたディジタル信号が出力される
が、この時前述した理由によりＬＳＢを切り捨てたこと
による精度劣化は生じない。入力がさらに大きくなると
サンプリング周期中のすべてのビット出力が安定したタ
イミングを見計らってスイッチ６０が切り換えられて、
Ａ／Ｄコンバータ３０の出力がＤ／Ａコンバータ６４に
導かれる。Ａ／Ｄコンバータ３０の出力はＬＳＢもその
まま出されるが、出力レベルが大きいので、ＬＳＢによ
るノイズは音楽信号に埋もれて聞こえない。また、Ａ／
Ｄコンバータ３０，５４はともにＤＣサーボ動作により
ＤＣドリフトが除去されているので、スイッチ６０を切
換えた時のＤＣオフセットのずれによるノイズも少なく
できる。
【００２５】また、図１３の構成によれば、２つのＡ／
Ｄコンバータ３０，５４を切換えることにより、図１５
（ａ）のように元のビット数が得られるが、Ａ／Ｄコン
バータ５４の入力のゲインをさらに大きくしてシフトを
大きくすれば、図１５（ｂ）のように元より多いビット
精度にすることもできる。
Ｄコンバータ３０，５４を切換えることにより、図１５
（ａ）のように元のビット数が得られるが、Ａ／Ｄコン
バータ５４の入力のゲインをさらに大きくしてシフトを
大きくすれば、図１５（ｂ）のように元より多いビット
精度にすることもできる。
【００２６】
【変更例】前記実施例ではディジタル信号の符号形式を
２’ｓコンプリメント符号とした場合について説明した
が、他の符号形式を用いた場合にもＤＣオフセット低減
効果が得られる。また、この発明はオーディオ信号のほ
かビデオ信号その他Ａ／Ｄ変換する際にＤＣオフセット
の変動によるノイズが問題となる各種信号に適用するこ
とができる。
２’ｓコンプリメント符号とした場合について説明した
が、他の符号形式を用いた場合にもＤＣオフセット低減
効果が得られる。また、この発明はオーディオ信号のほ
かビデオ信号その他Ａ／Ｄ変換する際にＤＣオフセット
の変動によるノイズが問題となる各種信号に適用するこ
とができる。
【００２７】
【発明の効果】以上説明したように、この発明によれ
ば、Ａ／Ｄ変換器の出力中の直流成分をその入力に負帰
還するようにしたので、ＤＣサーボの働きにより温度な
どの影響を受けにくくなる。したがって、ＤＣドリフト
が低減されてＤＣドリフトによるノイズを一定に平均化
し、聴感上の不快音を低減して、聴感上目立たなくする
ことができる。これによればランダムノイズを用いない
ので、回路構成を簡単にすることができる。
ば、Ａ／Ｄ変換器の出力中の直流成分をその入力に負帰
還するようにしたので、ＤＣサーボの働きにより温度な
どの影響を受けにくくなる。したがって、ＤＣドリフト
が低減されてＤＣドリフトによるノイズを一定に平均化
し、聴感上の不快音を低減して、聴感上目立たなくする
ことができる。これによればランダムノイズを用いない
ので、回路構成を簡単にすることができる。
【図１】 この発明の第１実施例を示すブロック図であ
る。
る。
【図２】 Ａ／Ｄコンバータ１０の概要を示すブロック
図である。
図である。
【図３】 図２の回路の動作波形図である。
【図４】 ディザを用いてノイズ低減を図った従来のＡ
／Ｄコンバータを示すブロック図である。
／Ｄコンバータを示すブロック図である。
【図５】 図１の回路の動作波形図である
【図６】 図１の積分器の周波数特性の一例である。
【図７】 この発明の第２実施例を示すブロック図であ
る。
る。
【図８】 図７のＡ／ＤコンバータのＤＣサーボ動作の
説明図である。
説明図である。
【図９】 図７のＡ／Ｄコンバータにおける入力０の時
の動作を示すタイムチャートである。
の動作を示すタイムチャートである。
【図１０】 この発明の第３実施例を示すブロック図で
ある。
ある。
【図１１】 図１０のＡ／ＤコンバータのＤＣサーボ動
作の説明図である。
作の説明図である。
【図１２】 図１０のＡ／Ｄコンバータにおける入力０
の時の動作を示すタイムチャートである。
の時の動作を示すタイムチャートである。
【図１３】 この発明の第４実施例を示すブロック図で
ある。
ある。
【図１４】 図１３の実施例のおいて切換動作にホール
ドをかけた場合とかけない場合の動作波形図である。
ドをかけた場合とかけない場合の動作波形図である。
【図１５】 図１３のＡ／Ｄコンバータにおける出力ビ
ット数の説明図である。
ット数の説明図である。
１４ Ａ／Ｄ変換器 ３０，４４，５４ Ａ／Ｄコンバータ ４０，４１，４３ 帰還回路
Claims (1)
- 【請求項１】アナログ入力信号をディジタル信号に変換
するＡ／Ｄ変換器と、 このＡ／Ｄ変換器の出力から直流成分を抽出して当該Ａ
／Ｄ変換器の入力に負帰還する帰還回路とからなり、 前記Ａ／Ｄ変換器の出力からディジタル出力信号を得る
ようにしたＡ／Ｄコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235486A JPH0555917A (ja) | 1991-08-22 | 1991-08-22 | Ａ／ｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235486A JPH0555917A (ja) | 1991-08-22 | 1991-08-22 | Ａ／ｄコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555917A true JPH0555917A (ja) | 1993-03-05 |
Family
ID=16986770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235486A Pending JPH0555917A (ja) | 1991-08-22 | 1991-08-22 | Ａ／ｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555917A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228638A (ja) * | 1999-02-08 | 2000-08-15 | Sharp Corp | Ｓｓ無線受信装置 |
| JP2006129483A (ja) * | 2004-10-26 | 2006-05-18 | Agilent Technol Inc | シングルビットディザを使用したａｄｃの線形化 |
| JP2008011049A (ja) * | 2006-06-28 | 2008-01-17 | Sharp Corp | 発振装置 |
| JP2011244291A (ja) * | 2010-05-20 | 2011-12-01 | Sharp Corp | テレビ放送受信機 |
-
1991
- 1991-08-22 JP JP3235486A patent/JPH0555917A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228638A (ja) * | 1999-02-08 | 2000-08-15 | Sharp Corp | Ｓｓ無線受信装置 |
| JP2006129483A (ja) * | 2004-10-26 | 2006-05-18 | Agilent Technol Inc | シングルビットディザを使用したａｄｃの線形化 |
| JP2008011049A (ja) * | 2006-06-28 | 2008-01-17 | Sharp Corp | 発振装置 |
| JP4699300B2 (ja) * | 2006-06-28 | 2011-06-08 | シャープ株式会社 | 発振装置 |
| JP2011244291A (ja) * | 2010-05-20 | 2011-12-01 | Sharp Corp | テレビ放送受信機 |
| US8339517B2 (en) | 2010-05-20 | 2012-12-25 | Sharp Kabushiki Kaisha | Television broadcast receiving apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3134403B2 (ja) | デジタル／アナログ変換器 | |
| US7003126B2 (en) | Dynamic range analog to digital converter suitable for hearing aid applications | |
| JP2585090B2 (ja) | 可変利得アナログ・デジタル符号器およびデジタルワード供給方法 | |
| JP3041564B2 (ja) | サンプリングレートコンバータ | |
| JP3516878B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| US6625286B1 (en) | Precise amplitude correction circuit | |
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| US6940344B2 (en) | D-class signal amplification circuit | |
| JP3048262B2 (ja) | ミューティング装置 | |
| JP3388173B2 (ja) | フィードバック回路 | |
| JP3641612B2 (ja) | アナログ信号をディジタル信号に変換する方法及び装置 | |
| JP2002141802A (ja) | Ａ／ｄ変換装置 | |
| JP3885911B2 (ja) | Ｄ／ａ変換器 | |
| JPS59181719A (ja) | オフセツト補償回路 | |
| JP2003318666A (ja) | デジタルオーディオアンプ | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JPH0564287A (ja) | オーデイオアンプ | |
| JPH0644711B2 (ja) | アナログ−デイジタル変換装置 | |
| KR100201289B1 (ko) | 톤발생회로 | |
| JP3431760B2 (ja) | Ａｄ変換装置 | |
| JPH06318869A (ja) | ビデオ信号用ａ／ｄ変換回路ならびにａｇｃ回路 | |
| JPS60127831A (ja) | ミユ−テイング装置 | |
| JP2000040963A (ja) | デジタル信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |