JP3516878B2 - Δς変調を用いるスイッチング増幅器 - Google Patents
Δς変調を用いるスイッチング増幅器Info
- Publication number
- JP3516878B2 JP3516878B2 JP06971199A JP6971199A JP3516878B2 JP 3516878 B2 JP3516878 B2 JP 3516878B2 JP 06971199 A JP06971199 A JP 06971199A JP 6971199 A JP6971199 A JP 6971199A JP 3516878 B2 JP3516878 B2 JP 3516878B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation
- output
- switching
- minimum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、音声信号に対して
好適に実施され、該音声信号などを高効率で増幅するこ
とができるΔΣ変調を用いるスイッチング増幅器に関す
る。
好適に実施され、該音声信号などを高効率で増幅するこ
とができるΔΣ変調を用いるスイッチング増幅器に関す
る。
【０００２】
【従来の技術】前記ΔΣ変調によって得られる１ビット
信号は、後述する積分器や加算器の係数を適宜選択する
ことによって、有効周波数帯域を広くしたり、またはダ
イナミックレンジを広くしたりするなどの、音源等に合
わせた周波数特性を設定できるという優れた特徴を有し
ている。このため、ＣＤ（コンパクトディスク）やＤＶ
Ｄ（デジタルビデオディスク）の新しい規格では、この
１ビット信号が採用され、本年から製品化が始まろうと
している。
信号は、後述する積分器や加算器の係数を適宜選択する
ことによって、有効周波数帯域を広くしたり、またはダ
イナミックレンジを広くしたりするなどの、音源等に合
わせた周波数特性を設定できるという優れた特徴を有し
ている。このため、ＣＤ（コンパクトディスク）やＤＶ
Ｄ（デジタルビデオディスク）の新しい規格では、この
１ビット信号が採用され、本年から製品化が始まろうと
している。
【０００３】一方、前記ΔΣ変調によって得られる１ビ
ット信号は、上述のような音声信号の記録や、機器間の
伝送にあたって使用されるだけでなく、前記１ビット信
号をそのまま半導体電力増幅素子に入力し、得られた大
電圧のスイッチングパルスにローパスフィルタを通過さ
せるだけで、電力増幅された復調アナログ音声信号を得
ることもできる。しかも、前記半導体電力増幅素子は、
従来の増幅器のように、その線形域（不飽和域）が使用
されるのではなく、非線形域（飽和域）で使用されるの
で、このようなΔΣ変調を用いるスイッチング増幅器
は、極めて高効率に電力増幅を行うことができるという
利点を有しており、製品化が目前に迫っている。
ット信号は、上述のような音声信号の記録や、機器間の
伝送にあたって使用されるだけでなく、前記１ビット信
号をそのまま半導体電力増幅素子に入力し、得られた大
電圧のスイッチングパルスにローパスフィルタを通過さ
せるだけで、電力増幅された復調アナログ音声信号を得
ることもできる。しかも、前記半導体電力増幅素子は、
従来の増幅器のように、その線形域（不飽和域）が使用
されるのではなく、非線形域（飽和域）で使用されるの
で、このようなΔΣ変調を用いるスイッチング増幅器
は、極めて高効率に電力増幅を行うことができるという
利点を有しており、製品化が目前に迫っている。
【０００４】図４は、典型的な従来技術のΔΣ変調を用
いるスイッチング増幅器１の電気的構成を示すブロック
図である。アナログ信号源２からのアナログの入力音声
信号は、該スイッチング増幅器１に入力され、まず前記
ΔΣ変調回路３によって、１ビットデジタル信号に変換
される。
いるスイッチング増幅器１の電気的構成を示すブロック
図である。アナログ信号源２からのアナログの入力音声
信号は、該スイッチング増幅器１に入力され、まず前記
ΔΣ変調回路３によって、１ビットデジタル信号に変換
される。
【０００５】前記ΔΣ変調回路３は、たとえばこの図４
で示すように、入力された前記音声信号を順次積分して
ゆく縦続接続された高次の積分器と、各積分器からの出
力を相互に加算する加算器とを備えて構成される積分器
・加算器群４と、前記積分器・加算器群４の前記加算器
からの出力を１ビット信号に量子化する量子化器５と、
後述する定電圧スイッチ９からの大電圧のパルス信号を
減衰する減衰器６と、減衰器６からフィードバックされ
るパルス信号を前記入力音声信号から減算する加算器８
とを備えて構成されている。これによって、量子化器５
からの１ビット信号が入力アナログ音声信号に対応した
ものとなるように、フィードバック制御が実現されてい
る。
で示すように、入力された前記音声信号を順次積分して
ゆく縦続接続された高次の積分器と、各積分器からの出
力を相互に加算する加算器とを備えて構成される積分器
・加算器群４と、前記積分器・加算器群４の前記加算器
からの出力を１ビット信号に量子化する量子化器５と、
後述する定電圧スイッチ９からの大電圧のパルス信号を
減衰する減衰器６と、減衰器６からフィードバックされ
るパルス信号を前記入力音声信号から減算する加算器８
とを備えて構成されている。これによって、量子化器５
からの１ビット信号が入力アナログ音声信号に対応した
ものとなるように、フィードバック制御が実現されてい
る。
【０００６】前記量子化器５からの１ビット信号は、定
電圧スイッチ９に与えられ、作成された前記１ビット信
号に対応した所定の定電圧のパルス信号は、ローパスフ
ィルタ１０でアナログ音声信号に復調された後出力さ
れ、スピーカ１１によって音響化される。
電圧スイッチ９に与えられ、作成された前記１ビット信
号に対応した所定の定電圧のパルス信号は、ローパスフ
ィルタ１０でアナログ音声信号に復調された後出力さ
れ、スピーカ１１によって音響化される。
【０００７】このように構成されるスイッチング増幅器
１は、従来の増幅器のように半導体電力増幅素子の線形
域（不飽和域）を使用するのではなく、定電圧スイッチ
９に使用される前記半導体電力増幅素子を非線形域（飽
和域）で使用するので、極めて高効率に電力増幅を行う
ことができるという利点を有している。
１は、従来の増幅器のように半導体電力増幅素子の線形
域（不飽和域）を使用するのではなく、定電圧スイッチ
９に使用される前記半導体電力増幅素子を非線形域（飽
和域）で使用するので、極めて高効率に電力増幅を行う
ことができるという利点を有している。
【０００８】図５は、前記定電圧スイッチ９の具体的な
一構成例である定電圧スイッチ９ａの電気回路図であ
る。この定電圧スイッチ９ａは、一定の高電位＋Ｅ0 と
一定の低電位−Ｅ0 との電源間に、半導体スイッチング
素子Ｑ１１とＱ１２との直列回路を備えて構成されてい
る。前記半導体スイッチング素子Ｑ１１の制御入力端子
が入力端子Ｐ１となり、前記ΔΣ変調回路３の量子化器
５からの１ビット信号が与えられる。これに対して、前
記半導体スイッチング素子Ｑ１２の制御入力端子には、
前記１ビット信号が反転バッファＢ１を介して与えられ
る。これらの半導体スイッチング素子Ｑ１１，Ｑ１２の
接続点が出力端子Ｐ２となって、電力増幅された１ビッ
ト信号を前記ローパスフィルタ１０へ出力する。
一構成例である定電圧スイッチ９ａの電気回路図であ
る。この定電圧スイッチ９ａは、一定の高電位＋Ｅ0 と
一定の低電位−Ｅ0 との電源間に、半導体スイッチング
素子Ｑ１１とＱ１２との直列回路を備えて構成されてい
る。前記半導体スイッチング素子Ｑ１１の制御入力端子
が入力端子Ｐ１となり、前記ΔΣ変調回路３の量子化器
５からの１ビット信号が与えられる。これに対して、前
記半導体スイッチング素子Ｑ１２の制御入力端子には、
前記１ビット信号が反転バッファＢ１を介して与えられ
る。これらの半導体スイッチング素子Ｑ１１，Ｑ１２の
接続点が出力端子Ｐ２となって、電力増幅された１ビッ
ト信号を前記ローパスフィルタ１０へ出力する。
【０００９】図６は、前記定電圧スイッチ９ａの動作を
説明するための波形図である。前記量子化器５からの入
力１ビット信号に応答して、出力信号の電位は、＋Ｅ0
と−Ｅ0 との間で変化していることが理解される。した
がって、比較的小振幅の信号を出力する場合にも、＋Ｅ
0 または−Ｅ0 の大振幅を出力し、それを打消すため
に、さらに−Ｅ0 または＋Ｅ0 の大振幅を出力し…とい
う動作を繰返すことになるので、電力効率が悪いという
問題がある。そこで、このような不具合を解消するため
に、図７で示すような定電圧スイッチ９ｂが提案され
た。
説明するための波形図である。前記量子化器５からの入
力１ビット信号に応答して、出力信号の電位は、＋Ｅ0
と−Ｅ0 との間で変化していることが理解される。した
がって、比較的小振幅の信号を出力する場合にも、＋Ｅ
0 または−Ｅ0 の大振幅を出力し、それを打消すため
に、さらに−Ｅ0 または＋Ｅ0 の大振幅を出力し…とい
う動作を繰返すことになるので、電力効率が悪いという
問題がある。そこで、このような不具合を解消するため
に、図７で示すような定電圧スイッチ９ｂが提案され
た。
【００１０】図７は、前記定電圧スイッチ９の他の構成
例である定電圧スイッチ９ｂの電気回路図である。この
定電圧スイッチ９ｂでは、前記高電位＋Ｅ0 の電源と前
記低電位−Ｅ0 の電源との間に、半導体スイッチング素
子Ｑ１１，Ｑ１２の直列回路と、半導体スイッチング素
子Ｑ２１，Ｑ２２の直列回路とが相互に並列に配置され
て構成されており、半導体スイッチング素子Ｑ１１，Ｑ
１２間の接続点が一方の出力端子Ｐ２１となり、半導体
スイッチング素子Ｑ２１，Ｑ２２間の接続点が他方の出
力端子Ｐ２２となる。
例である定電圧スイッチ９ｂの電気回路図である。この
定電圧スイッチ９ｂでは、前記高電位＋Ｅ0 の電源と前
記低電位−Ｅ0 の電源との間に、半導体スイッチング素
子Ｑ１１，Ｑ１２の直列回路と、半導体スイッチング素
子Ｑ２１，Ｑ２２の直列回路とが相互に並列に配置され
て構成されており、半導体スイッチング素子Ｑ１１，Ｑ
１２間の接続点が一方の出力端子Ｐ２１となり、半導体
スイッチング素子Ｑ２１，Ｑ２２間の接続点が他方の出
力端子Ｐ２２となる。
【００１１】前記半導体スイッチング素子Ｑ１１の制御
入力端子には、入力端子Ｐ１１からの＋１ビット信号が
与えられ、前記半導体スイッチング素子Ｑ１２の制御入
力端子には、前記＋１ビット信号が反転バッファＢ１を
介して与えられる。半導体スイッチング素子Ｑ２１の制
御入力端子には、入力端子Ｐ１２からの−１ビット信号
が与えられ、前記半導体スイッチング素子Ｑ２２の制御
入力端子には、前記−１ビット信号が反転バッファＢ２
を介して与えられる。
入力端子には、入力端子Ｐ１１からの＋１ビット信号が
与えられ、前記半導体スイッチング素子Ｑ１２の制御入
力端子には、前記＋１ビット信号が反転バッファＢ１を
介して与えられる。半導体スイッチング素子Ｑ２１の制
御入力端子には、入力端子Ｐ１２からの−１ビット信号
が与えられ、前記半導体スイッチング素子Ｑ２２の制御
入力端子には、前記−１ビット信号が反転バッファＢ２
を介して与えられる。
【００１２】この定電圧スイッチ９ｂの動作波形を図８
で示す。図８から明らかなように、出力端子Ｐ２１，Ｐ
２２間には、＋２Ｅ0 または−２Ｅ0 の電圧が印加され
るだけでなく、両出力端子Ｐ２１，Ｐ２２間が短絡状態
となる０電圧の印加タイミングを有している。このよう
にして、小信号時には０電圧を印加する期間が長くな
り、前記定電圧スイッチ９ａに比べて、さらに一層電力
効率の向上を図ることができる。
で示す。図８から明らかなように、出力端子Ｐ２１，Ｐ
２２間には、＋２Ｅ0 または−２Ｅ0 の電圧が印加され
るだけでなく、両出力端子Ｐ２１，Ｐ２２間が短絡状態
となる０電圧の印加タイミングを有している。このよう
にして、小信号時には０電圧を印加する期間が長くな
り、前記定電圧スイッチ９ａに比べて、さらに一層電力
効率の向上を図ることができる。
【００１３】
【発明が解決しようとする課題】上述のように構成され
るスイッチング増幅器１において、前記定電圧スイッチ
９ａを用いた場合には、２値動作であるので、前記半導
体スイッチング素子Ｑ１１がＯＮ（Ｑ１２がＯＦＦ）で
あるか否かがフィードバックされればよい。したがっ
て、たとえば１〔ＶP-P 〕の前記入力音声信号に対し
て、フィードバックされるパルス信号が、たとえば＋Ｅ
0 のパルス信号出力時に＋１．０〔Ｖ〕であり、−Ｅ0
のパルス信号出力時に−１．１〔Ｖ〕であっても、問題
なく動作を行うことができる。
るスイッチング増幅器１において、前記定電圧スイッチ
９ａを用いた場合には、２値動作であるので、前記半導
体スイッチング素子Ｑ１１がＯＮ（Ｑ１２がＯＦＦ）で
あるか否かがフィードバックされればよい。したがっ
て、たとえば１〔ＶP-P 〕の前記入力音声信号に対し
て、フィードバックされるパルス信号が、たとえば＋Ｅ
0 のパルス信号出力時に＋１．０〔Ｖ〕であり、−Ｅ0
のパルス信号出力時に−１．１〔Ｖ〕であっても、問題
なく動作を行うことができる。
【００１４】しかしながら、前記定電圧スイッチ９ｂを
用いた場合には、前記図８で示すように３値動作である
ので、たとえば１〔ＶP-P 〕の前記入力音声信号に対し
て、フィードバックされるパルス信号が、＋１．０
〔Ｖ〕と−１．１〔Ｖ〕とのように、＋Ｅ0 のパルス信
号出力時と−Ｅ0 のパルス信号出力時とで、その振幅に
誤差があると、ノイズが発生してしまうという問題があ
る。
用いた場合には、前記図８で示すように３値動作である
ので、たとえば１〔ＶP-P 〕の前記入力音声信号に対し
て、フィードバックされるパルス信号が、＋１．０
〔Ｖ〕と−１．１〔Ｖ〕とのように、＋Ｅ0 のパルス信
号出力時と−Ｅ0 のパルス信号出力時とで、その振幅に
誤差があると、ノイズが発生してしまうという問題があ
る。
【００１５】このため、１００〔ｄＢ〕を超えるような
ダイナミックレンジを有するΔΣ変調信号には、２つの
フィードバックループ間に、たとえば１〔％〕の誤差が
含まれているだけで、前記ダイナミックレンジが数十
〔ｄＢ〕も狭くなってしまうことがある。たとえば、図
９において、ΔΣ変調信号の無信号時のノイズフロアが
参照符α１で示されるとき、前記ノイズによって、前記
ノイズフロアが参照符α２で示されるように上昇してし
まう。なお、図９の測定データは、前記ΔΣ変調回路３
として７次のΔΣ変調回路を使用し、入力音声信号とし
て、１〔ｋＨｚ〕で０〔ｄＢ〕の正弦波を用いた場合の
測定結果である。
ダイナミックレンジを有するΔΣ変調信号には、２つの
フィードバックループ間に、たとえば１〔％〕の誤差が
含まれているだけで、前記ダイナミックレンジが数十
〔ｄＢ〕も狭くなってしまうことがある。たとえば、図
９において、ΔΣ変調信号の無信号時のノイズフロアが
参照符α１で示されるとき、前記ノイズによって、前記
ノイズフロアが参照符α２で示されるように上昇してし
まう。なお、図９の測定データは、前記ΔΣ変調回路３
として７次のΔΣ変調回路を使用し、入力音声信号とし
て、１〔ｋＨｚ〕で０〔ｄＢ〕の正弦波を用いた場合の
測定結果である。
【００１６】本発明の目的は、スイッチング回路の両出
力端の電圧を入力側へ負帰還するにあたって、２つのフ
ィードバックループ間のゲイン差を抑制し、ノイズを抑
制することができるΔΣ変調を用いるスイッチング増幅
器を提供することである。
力端の電圧を入力側へ負帰還するにあたって、２つのフ
ィードバックループ間のゲイン差を抑制し、ノイズを抑
制することができるΔΣ変調を用いるスイッチング増幅
器を提供することである。
【００１７】
【課題を解決するための手段】請求項１の発明に係るΔ
Σ変調を用いるスイッチング増幅器は、ΔΣ変調回路が
差動の入力信号をΔΣ変調し、その変調信号に応答して
スイッチング回路が電源からの予め定める定電圧をスイ
ッチングし、そのスイッチング出力をローパスフィルタ
によってアナログ変換して出力するとともに、前記スイ
ッチング回路の両出力端の電圧を、減衰器を介するフィ
ードバックループによって前記ΔΣ変調回路の入力側へ
負帰還するようにしたΔΣ変調を用いるスイッチング増
幅器において、上記スイッチング増幅器は、上記両出力
端間に０電圧を印加するタイミングが設けられた３値Δ
Σ変調のスイッチング増幅器であって、前記スイッチン
グ回路からのフィードバック信号をそれぞれ減衰する２
つの減衰器のうち、少なくとも何れか一方の減衰率を可
変とし、前記スイッチング回路の両出力端の電位差を検
出する電位差検出手段と、前記電位差検出手段からの出
力を周波数分析する周波数分析手段と、前記周波数分析
手段の分析結果から、任意の周波数成分の最小値レベル
を検出する最小値検出手段と、前記最小値レベルが最小
になるように、前記減衰器の減衰率を変化させるフィー
ドバックゲイン変更手段とを含むことを特徴とする。
Σ変調を用いるスイッチング増幅器は、ΔΣ変調回路が
差動の入力信号をΔΣ変調し、その変調信号に応答して
スイッチング回路が電源からの予め定める定電圧をスイ
ッチングし、そのスイッチング出力をローパスフィルタ
によってアナログ変換して出力するとともに、前記スイ
ッチング回路の両出力端の電圧を、減衰器を介するフィ
ードバックループによって前記ΔΣ変調回路の入力側へ
負帰還するようにしたΔΣ変調を用いるスイッチング増
幅器において、上記スイッチング増幅器は、上記両出力
端間に０電圧を印加するタイミングが設けられた３値Δ
Σ変調のスイッチング増幅器であって、前記スイッチン
グ回路からのフィードバック信号をそれぞれ減衰する２
つの減衰器のうち、少なくとも何れか一方の減衰率を可
変とし、前記スイッチング回路の両出力端の電位差を検
出する電位差検出手段と、前記電位差検出手段からの出
力を周波数分析する周波数分析手段と、前記周波数分析
手段の分析結果から、任意の周波数成分の最小値レベル
を検出する最小値検出手段と、前記最小値レベルが最小
になるように、前記減衰器の減衰率を変化させるフィー
ドバックゲイン変更手段とを含むことを特徴とする。
【００１８】また、請求項２の発明に係るΔΣ変調を用
いるスイッチング増幅器は、差動の入力信号と、第１お
よび第２のフィードバック信号とが入力される積分器・
加算器群と、前記積分器・加算器群の出力を、予め定め
られるそれぞれの量子化基準値でそれぞれレベル弁別
し、＋１ビット信号および−１ビット信号の２つのスイ
ッチング信号をそれぞれ作成する第１および第２の２値
量子化器と、前記各＋１ビット信号および−１ビット信
号に対応した、予め定める定電圧の第１および第２のパ
ルス信号をそれぞれ生成するスイッチング回路と、前記
第１および第２のパルス信号をアナログ信号に復調して
出力するローパスフィルタと、前記第１のパルス信号を
減衰して、第１のフィードバック信号として出力する第
１の減衰器と、前記第２のパルス信号を減衰して、第２
のフィードバック信号として出力する第２の減衰器とを
備え、前記第１のパルス信号が出力される出力端および
前記第２パルス信号が出力される出力端の間に０電圧を
印加するタイミングを設けた３値ΔΣ変調のスイッチン
グ増幅器であって、前記２つの減衰器のうち、少なくと
も何れか一方の減衰率を可変とし、前記スイッチング回
路の両出力端の電位差を検出する電位差検出手段と、前
記電位差検出手段からの出力を周波数分析する周波数分
析手段と、前記周波数分析手段の分 析結果から、任意の
周波数成分の最小値レベルを検出する最小値検出手段
と、前記最小値レベルが最小になるように、前記減衰器
の減衰率を変化させるフィードバックゲイン変更手段と
を含むことを特徴とする。
いるスイッチング増幅器は、差動の入力信号と、第１お
よび第２のフィードバック信号とが入力される積分器・
加算器群と、前記積分器・加算器群の出力を、予め定め
られるそれぞれの量子化基準値でそれぞれレベル弁別
し、＋１ビット信号および−１ビット信号の２つのスイ
ッチング信号をそれぞれ作成する第１および第２の２値
量子化器と、前記各＋１ビット信号および−１ビット信
号に対応した、予め定める定電圧の第１および第２のパ
ルス信号をそれぞれ生成するスイッチング回路と、前記
第１および第２のパルス信号をアナログ信号に復調して
出力するローパスフィルタと、前記第１のパルス信号を
減衰して、第１のフィードバック信号として出力する第
１の減衰器と、前記第２のパルス信号を減衰して、第２
のフィードバック信号として出力する第２の減衰器とを
備え、前記第１のパルス信号が出力される出力端および
前記第２パルス信号が出力される出力端の間に０電圧を
印加するタイミングを設けた３値ΔΣ変調のスイッチン
グ増幅器であって、前記２つの減衰器のうち、少なくと
も何れか一方の減衰率を可変とし、前記スイッチング回
路の両出力端の電位差を検出する電位差検出手段と、前
記電位差検出手段からの出力を周波数分析する周波数分
析手段と、前記周波数分析手段の分 析結果から、任意の
周波数成分の最小値レベルを検出する最小値検出手段
と、前記最小値レベルが最小になるように、前記減衰器
の減衰率を変化させるフィードバックゲイン変更手段と
を含むことを特徴とする。
【００１９】さらに、請求項３の発明に係るΔΣ変調を
用いるスイッチング増幅器は、請求項１または２記載の
構成において、前記最小値検出手段は、所望とする再生
周波数帯域内に亘る総ての周波数成分の最小値をホール
ドしており、前記フィードバックゲイン変更手段は、前
記ホールド値のオーバオール値が最も小さくなるよう
に、前記減衰器の減衰率を変化することを特徴とする。
用いるスイッチング増幅器は、請求項１または２記載の
構成において、前記最小値検出手段は、所望とする再生
周波数帯域内に亘る総ての周波数成分の最小値をホール
ドしており、前記フィードバックゲイン変更手段は、前
記ホールド値のオーバオール値が最も小さくなるよう
に、前記減衰器の減衰率を変化することを特徴とする。
【００２０】上記の構成によれば、差動の入力信号に、
スイッチング回路の両出力端の電圧をフィードバックす
るようにしたΔΣ変調を用いるスイッチング増幅器にお
いて、２つの減衰器のうち、少なくとも何れか一方の減
衰率を可変とし、前記スイッチング回路の両出力端の電
位差の周波数分析結果から、任意の周波数成分、たとえ
ば所望有効周波数帯域内で、ΔΣ変調のアルゴリズムで
決定され、ダイナミックレンジを決定することになる最
もノイズレベルの高い成分に注目し、その成分のノイズ
レベルが最小となるように、少なくとも前記何れか一方
の減衰率を変化して、フィードバックゲインを変更す
る。
スイッチング回路の両出力端の電圧をフィードバックす
るようにしたΔΣ変調を用いるスイッチング増幅器にお
いて、２つの減衰器のうち、少なくとも何れか一方の減
衰率を可変とし、前記スイッチング回路の両出力端の電
位差の周波数分析結果から、任意の周波数成分、たとえ
ば所望有効周波数帯域内で、ΔΣ変調のアルゴリズムで
決定され、ダイナミックレンジを決定することになる最
もノイズレベルの高い成分に注目し、その成分のノイズ
レベルが最小となるように、少なくとも前記何れか一方
の減衰率を変化して、フィードバックゲインを変更す
る。
【００２１】したがって、前記２つのフィードバックル
ープ間のゲイン差を抑制し、そのゲイン差によるノイズ
を抑制することができる。
ープ間のゲイン差を抑制し、そのゲイン差によるノイズ
を抑制することができる。
【００２２】さらにまた、請求項４の発明に係るΔΣ変
調を用いるスイッチング増幅器は、前記電位差検出手段
から前記フィードバックゲイン変更手段の間に介在され
る聴感補正フィルタをさらに備え、前記最小値検出手段
は、所望とする再生周波数帯域内に亘る総ての周波数成
分の最小値レベルをホールドしており、前記フィードバ
ックゲイン変更手段は、所望とする聴感特性に沿って、
各周波数成分の最小値レベルが最も小さくなるように、
前記減衰器の減衰率を変化することを特徴とする。
調を用いるスイッチング増幅器は、前記電位差検出手段
から前記フィードバックゲイン変更手段の間に介在され
る聴感補正フィルタをさらに備え、前記最小値検出手段
は、所望とする再生周波数帯域内に亘る総ての周波数成
分の最小値レベルをホールドしており、前記フィードバ
ックゲイン変更手段は、所望とする聴感特性に沿って、
各周波数成分の最小値レベルが最も小さくなるように、
前記減衰器の減衰率を変化することを特徴とする。
【００２３】上記の構成によれば、聴感上、ノイズの存
在を許容することができる聴感特性に沿って、各周波数
成分のノイズレベルを抑制するようにフィードバックゲ
インが調整される。たとえば、前記聴感補正フィルタは
前記聴感特性とは逆特性の通過特性に形成され、すなわ
ち聴感上敏感なノイズ成分に関しては比較的大きい係数
を乗算してその重みを大きくし、聴感上鈍感なノイズ成
分に関しては比較的小さい係数を乗算してその重みを小
さくする。
在を許容することができる聴感特性に沿って、各周波数
成分のノイズレベルを抑制するようにフィードバックゲ
インが調整される。たとえば、前記聴感補正フィルタは
前記聴感特性とは逆特性の通過特性に形成され、すなわ
ち聴感上敏感なノイズ成分に関しては比較的大きい係数
を乗算してその重みを大きくし、聴感上鈍感なノイズ成
分に関しては比較的小さい係数を乗算してその重みを小
さくする。
【００２４】したがって、上記のように調整するだけ
で、聴感特性を考慮して、必要な成分に効率的にダイナ
ミックレンジを確保することができる。
で、聴感特性を考慮して、必要な成分に効率的にダイナ
ミックレンジを確保することができる。
【００２５】また、請求項５の発明に係るΔΣ変調を用
いるスイッチング増幅器では、前記ΔΣ変調回路の積分
器・加算器群内に、零点制御のための部分帰還ループを
形成し、前記最小値検出手段は、前記零点周波数の成分
の最小値レベルをホールドしており、前記フィードバッ
クゲイン変更手段は、そのホールド値が最も小さくなる
ように、前記減衰器の減衰率を変化することを特徴とす
る。
いるスイッチング増幅器では、前記ΔΣ変調回路の積分
器・加算器群内に、零点制御のための部分帰還ループを
形成し、前記最小値検出手段は、前記零点周波数の成分
の最小値レベルをホールドしており、前記フィードバッ
クゲイン変更手段は、そのホールド値が最も小さくなる
ように、前記減衰器の減衰率を変化することを特徴とす
る。
【００２６】上記の構成によれば、零点制御は、アルゴ
リズム上、ノイズレベルが高くなる成分や、ダイナミッ
クレンジ確保のために抑制することが有効な成分など
の、特にノイズレベルを抑制したい成分に関して行われ
るので、その成分に注目し、ノイズレベルが最小となる
ように、前記フィードバックゲインが調整される。
リズム上、ノイズレベルが高くなる成分や、ダイナミッ
クレンジ確保のために抑制することが有効な成分など
の、特にノイズレベルを抑制したい成分に関して行われ
るので、その成分に注目し、ノイズレベルが最小となる
ように、前記フィードバックゲインが調整される。
【００２７】したがって、注目する周波数成分が少なく
ても、効率的にダイナミックレンジを確保することがで
き、前記周波数分析や最小値検出の演算処理を軽減する
ことができる。
ても、効率的にダイナミックレンジを確保することがで
き、前記周波数分析や最小値検出の演算処理を軽減する
ことができる。
【００２８】
【発明の実施の形態】本発明の実施の一形態について、
図１および図２ならびに前記図９に基づいて説明すれば
以下のとおりである。
図１および図２ならびに前記図９に基づいて説明すれば
以下のとおりである。
【００２９】図１は、本発明の実施の一形態のスイッチ
ング増幅器２１の電気的構成を示すブロック図である。
このスイッチング増幅器２１は、前記図７で示す定電圧
スイッチ９ｂを用いる３値ΔΣ変調のスイッチング増幅
器である。アナログ信号源２２からの差動のアナログ入
力音声信号は、該スイッチング増幅器２１のΔΣ変調回
路２３に入力されると、積分器・加算器群２４内の第１
段目の積分器Ｍ１において、後述のフィードバック信号
が減算される。積分器・加算器群２４は、大略的に、た
とえば後述するような、７次の積分器と、各積分器から
の出力を相互に加算する加算器となどを備えて構成さ
れ、該積分器・加算器群２４からの出力は、２値量子化
器Ｑ１，Ｑ２に入力される。
ング増幅器２１の電気的構成を示すブロック図である。
このスイッチング増幅器２１は、前記図７で示す定電圧
スイッチ９ｂを用いる３値ΔΣ変調のスイッチング増幅
器である。アナログ信号源２２からの差動のアナログ入
力音声信号は、該スイッチング増幅器２１のΔΣ変調回
路２３に入力されると、積分器・加算器群２４内の第１
段目の積分器Ｍ１において、後述のフィードバック信号
が減算される。積分器・加算器群２４は、大略的に、た
とえば後述するような、７次の積分器と、各積分器から
の出力を相互に加算する加算器となどを備えて構成さ
れ、該積分器・加算器群２４からの出力は、２値量子化
器Ｑ１，Ｑ２に入力される。
【００３０】前記２値量子化器Ｑ１，Ｑ２は、図示しな
いクロック発生源からのクロック信号に応答して、前記
積分器・加算器群２４からの出力を予め定められる量子
化基準値でそれぞれレベル弁別し、＋１ビット信号Ｖｏ
１および−１ビット信号Ｖｏ２の２つのスイッチング信
号をそれぞれ作成する。前記１ビット信号Ｖｏ１，Ｖｏ
２は、前記定電圧スイッチ９ｂに入力され、作成された
該１ビット信号Ｖｏ１，Ｖｏ２に対応した所定の定電圧
のパルス信号Ｅｏ１，Ｅｏ２は、ローパスフィルタ２５
でアナログ音声信号に復調された後出力され、スピーカ
２６によって音響化される。
いクロック発生源からのクロック信号に応答して、前記
積分器・加算器群２４からの出力を予め定められる量子
化基準値でそれぞれレベル弁別し、＋１ビット信号Ｖｏ
１および−１ビット信号Ｖｏ２の２つのスイッチング信
号をそれぞれ作成する。前記１ビット信号Ｖｏ１，Ｖｏ
２は、前記定電圧スイッチ９ｂに入力され、作成された
該１ビット信号Ｖｏ１，Ｖｏ２に対応した所定の定電圧
のパルス信号Ｅｏ１，Ｅｏ２は、ローパスフィルタ２５
でアナログ音声信号に復調された後出力され、スピーカ
２６によって音響化される。
【００３１】前記定電圧スイッチ９ｂからのパルス信号
Ｅｏ１，Ｅｏ２はまた、減衰器ＦＢ１，ＦＢ２で減衰さ
れた後、前記フィードバック信号として積分器・加算器
群２４内の第１段目の積分器Ｍ１にフィードバックさ
れ、入力音声信号から減算される。これによって、定電
圧スイッチ９ｂからのパルス信号Ｅｏ１，Ｅｏ２が、入
力アナログ音声信号に対応したものとなるように、フィ
ードバック制御が実現されている。
Ｅｏ１，Ｅｏ２はまた、減衰器ＦＢ１，ＦＢ２で減衰さ
れた後、前記フィードバック信号として積分器・加算器
群２４内の第１段目の積分器Ｍ１にフィードバックさ
れ、入力音声信号から減算される。これによって、定電
圧スイッチ９ｂからのパルス信号Ｅｏ１，Ｅｏ２が、入
力アナログ音声信号に対応したものとなるように、フィ
ードバック制御が実現されている。
【００３２】注目すべきは、本発明に係るスイッチング
増幅器では、前記減衰器ＦＢ１，ＦＢ２の少なくとも何
れか一方（図１の例では減衰器ＦＢ１）の減衰率が可変
とされ、前記フィードバック信号のゲインが可変とされ
るとともに、以下に詳述するように、前記定電圧スイッ
チ９ｂからのパルス信号Ｅｏ１，Ｅｏ２の電位差が電位
差検出回路３１で検出され、さらに周波数分析回路３２
による分析結果に応答して、前記減衰器ＦＢ１の減衰率
が変化されることである。
増幅器では、前記減衰器ＦＢ１，ＦＢ２の少なくとも何
れか一方（図１の例では減衰器ＦＢ１）の減衰率が可変
とされ、前記フィードバック信号のゲインが可変とされ
るとともに、以下に詳述するように、前記定電圧スイッ
チ９ｂからのパルス信号Ｅｏ１，Ｅｏ２の電位差が電位
差検出回路３１で検出され、さらに周波数分析回路３２
による分析結果に応答して、前記減衰器ＦＢ１の減衰率
が変化されることである。
【００３３】前記電位差検出回路３１からの出力は、周
波数分析回路３２において、ＦＦＴ（高速フーリエ変
換）などによって、各周波数成分のレベルが検出され
る。その検出結果は、最小値ホールド回路３３に与えら
れ、前記各周波数成分のレベルの最小値、すなわち量子
化ノイズフロアレベルが検出される。その検出結果に応
答して、ゲイン変更回路３４は、前記減衰器ＦＢ１の減
衰率を変化して、前記フィードバックループのゲインが
変更される。
波数分析回路３２において、ＦＦＴ（高速フーリエ変
換）などによって、各周波数成分のレベルが検出され
る。その検出結果は、最小値ホールド回路３３に与えら
れ、前記各周波数成分のレベルの最小値、すなわち量子
化ノイズフロアレベルが検出される。その検出結果に応
答して、ゲイン変更回路３４は、前記減衰器ＦＢ１の減
衰率を変化して、前記フィードバックループのゲインが
変更される。
【００３４】たとえば前記最小値ホールド回路３３は、
所望とする再生周波数帯域内に亘る総ての周波数成分の
最小値をホールドしている。ここで、前記ゲイン変更回
路３４は、前記ホールド値のオーバオール値が最も小さ
くなるように、前記減衰器ＦＢ１の減衰率を変化する
と、前記２つのフィードバックループ間のゲイン差が抑
制され、そのゲイン差によるノイズが抑制される。
所望とする再生周波数帯域内に亘る総ての周波数成分の
最小値をホールドしている。ここで、前記ゲイン変更回
路３４は、前記ホールド値のオーバオール値が最も小さ
くなるように、前記減衰器ＦＢ１の減衰率を変化する
と、前記２つのフィードバックループ間のゲイン差が抑
制され、そのゲイン差によるノイズが抑制される。
【００３５】これに対して、前記最小値ホールド回路３
３が、ΔΣ変調のアルゴリズムで決定され、ダイナミッ
クレンジを決定することになる最もノイズレベルの高い
成分の最小値をホールドする場合には、アルゴリズム
上、ノイズレベルが高くなる成分や、ダイナミックレン
ジ確保のために抑制することが有効な成分に注目し、そ
の成分のノイズレベル、すなわち、その周波数成分のレ
ベルの最小値をホールドした値が最も小さくなるよう
に、ゲイン変更回路３４は前記減衰器ＦＢ１の減衰率を
変化する。これにより、注目する周波数成分が少なくて
も、効率的にダイナミックレンジを確保することがで
き、前記周波数分析や最小値検出の演算処理を軽減する
ことができる。
３が、ΔΣ変調のアルゴリズムで決定され、ダイナミッ
クレンジを決定することになる最もノイズレベルの高い
成分の最小値をホールドする場合には、アルゴリズム
上、ノイズレベルが高くなる成分や、ダイナミックレン
ジ確保のために抑制することが有効な成分に注目し、そ
の成分のノイズレベル、すなわち、その周波数成分のレ
ベルの最小値をホールドした値が最も小さくなるよう
に、ゲイン変更回路３４は前記減衰器ＦＢ１の減衰率を
変化する。これにより、注目する周波数成分が少なくて
も、効率的にダイナミックレンジを確保することがで
き、前記周波数分析や最小値検出の演算処理を軽減する
ことができる。
【００３６】前記アルゴリズム上、ノイズレベルが高く
なる成分や、ダイナミックレンジ確保のために抑制する
ことが有効な成分に対しては、一般に、以下の図２を用
いて説明するような零点制御が行われる。したがって、
この零点制御が行われる周波数に注目することで、前記
周波数分析や最小値検出の演算処理を軽減することがで
きる。
なる成分や、ダイナミックレンジ確保のために抑制する
ことが有効な成分に対しては、一般に、以下の図２を用
いて説明するような零点制御が行われる。したがって、
この零点制御が行われる周波数に注目することで、前記
周波数分析や最小値検出の演算処理を軽減することがで
きる。
【００３７】上記の構成によれば、差動の入力信号に、
スイッチング回路の両出力端の電圧をフィードバックす
るようにしたΔΣ変調を用いるスイッチング増幅器にお
いて、２つの減衰器のうち、少なくとも何れか一方の減
衰率を可変とし、前記スイッチング回路の両出力端の電
位差の周波数分析結果から、任意の周波数成分、たとえ
ば所望有効周波数帯域内で、ΔΣ変調のアルゴリズムで
決定され、ダイナミックレンジを決定することになる最
もノイズレベルの高い成分に注目し、その成分のノイズ
レベルが最小となるように、少なくとも前記何れか一方
の減衰率を変化して、フィードバックゲインを変更す
る。
スイッチング回路の両出力端の電圧をフィードバックす
るようにしたΔΣ変調を用いるスイッチング増幅器にお
いて、２つの減衰器のうち、少なくとも何れか一方の減
衰率を可変とし、前記スイッチング回路の両出力端の電
位差の周波数分析結果から、任意の周波数成分、たとえ
ば所望有効周波数帯域内で、ΔΣ変調のアルゴリズムで
決定され、ダイナミックレンジを決定することになる最
もノイズレベルの高い成分に注目し、その成分のノイズ
レベルが最小となるように、少なくとも前記何れか一方
の減衰率を変化して、フィードバックゲインを変更す
る。
【００３８】したがって、前記２つのフィードバックル
ープ間のゲイン差を抑制し、そのゲイン差によるノイズ
を抑制することができる。
ープ間のゲイン差を抑制し、そのゲイン差によるノイズ
を抑制することができる。
【００３９】図２は、ΔΣ変調回路２３の具体的な一構
成例を示す電気回路図である。この図２において、図１
に対応する部分には同一の参照符号を付して示してい
る。前記減衰器ＦＢ１は、いわゆる電子ボリウムなどで
実現される可変抵抗器ＶＲ１から構成されており、前記
減衰器ＦＢ２は、分圧抵抗ＶＤ１，ＶＤ２から構成され
ている。
成例を示す電気回路図である。この図２において、図１
に対応する部分には同一の参照符号を付して示してい
る。前記減衰器ＦＢ１は、いわゆる電子ボリウムなどで
実現される可変抵抗器ＶＲ１から構成されており、前記
減衰器ＦＢ２は、分圧抵抗ＶＤ１，ＶＤ２から構成され
ている。
【００４０】積分器・加算器群２４内の第１段目の積分
器は、前記差動の入力音声信号に対応して、アンプＡ１
１を備える積分器Ｍ１１と、アンプＡ１２を備える積分
器Ｍ１２との２つ設けられている。前記アンプＡ１１側
では、前記差動の入力音声信号の一方が入力抵抗Ｒ１１
１を介して与えられ、アンプＡ１２側では、前記差動の
入力音声信号の他方が入力抵抗Ｒ１２１を介して与えら
れる。また、減衰器ＦＢ１，ＦＢ２からのフィードバッ
ク信号は、入力抵抗Ｒ１１２，Ｒ１２２をそれぞれ介し
て、前記アンプＡ１１，Ａ１２にそれぞれ入力される。
したがって、アンプＡ１１，Ａ１２の入力側では、入力
音声信号とフィードバック信号とが相互に加算される。
積分器Ｍ１１，Ｍ１２からの出力は、アンプＡ１３によ
って相互に加算される。
器は、前記差動の入力音声信号に対応して、アンプＡ１
１を備える積分器Ｍ１１と、アンプＡ１２を備える積分
器Ｍ１２との２つ設けられている。前記アンプＡ１１側
では、前記差動の入力音声信号の一方が入力抵抗Ｒ１１
１を介して与えられ、アンプＡ１２側では、前記差動の
入力音声信号の他方が入力抵抗Ｒ１２１を介して与えら
れる。また、減衰器ＦＢ１，ＦＢ２からのフィードバッ
ク信号は、入力抵抗Ｒ１１２，Ｒ１２２をそれぞれ介し
て、前記アンプＡ１１，Ａ１２にそれぞれ入力される。
したがって、アンプＡ１１，Ａ１２の入力側では、入力
音声信号とフィードバック信号とが相互に加算される。
積分器Ｍ１１，Ｍ１２からの出力は、アンプＡ１３によ
って相互に加算される。
【００４１】アンプＡ１３からの出力は、入力抵抗Ｒ２
１を介して、アンプＡ２を備える第２段目の積分器Ｍ２
に入力される。積分器Ｍ２からの出力は、入力抵抗Ｒ３
１を介して、アンプＡ３を備える第３段目の積分器Ｍ３
に入力される。積分器Ｍ２，Ｍ３間には、抵抗Ｒ２３
１，Ｒ２３２，Ｒ２３３およびアンプＡ２３から成り、
ΔΣ変調における零点制御のための部分負帰還ループが
形成されている。
１を介して、アンプＡ２を備える第２段目の積分器Ｍ２
に入力される。積分器Ｍ２からの出力は、入力抵抗Ｒ３
１を介して、アンプＡ３を備える第３段目の積分器Ｍ３
に入力される。積分器Ｍ２，Ｍ３間には、抵抗Ｒ２３
１，Ｒ２３２，Ｒ２３３およびアンプＡ２３から成り、
ΔΣ変調における零点制御のための部分負帰還ループが
形成されている。
【００４２】積分器Ｍ３からの出力は、入力抵抗Ｒ４１
を介して、アンプＡ４を備える第４段目の積分器Ｍ４に
入力され、その出力は、入力抵抗Ｒ５１を介して、アン
プＡ５を備える第５段目の積分器Ｍ５に入力される。積
分器Ａ４，Ａ５間にも、抵抗Ｒ４５１，Ｒ４５２，Ｒ４
５３およびアンプＡ４５から成り、前記零点制御のため
の部分負帰還ループが形成されている。
を介して、アンプＡ４を備える第４段目の積分器Ｍ４に
入力され、その出力は、入力抵抗Ｒ５１を介して、アン
プＡ５を備える第５段目の積分器Ｍ５に入力される。積
分器Ａ４，Ａ５間にも、抵抗Ｒ４５１，Ｒ４５２，Ｒ４
５３およびアンプＡ４５から成り、前記零点制御のため
の部分負帰還ループが形成されている。
【００４３】前記積分器Ｍ５からの出力は、入力抵抗Ｒ
６１を介して、アンプＡ６を備える第６段目の積分器Ｍ
６に入力され、その出力が、入力抵抗Ｒ７１を介して、
アンプＡ７を備える第７段目の積分器Ｍ７に入力され
る。積分器Ｍ６，Ｍ７間にも、抵抗Ｒ６７１，Ｒ６７
２，Ｒ６７３およびアンプＡ６７から成る零点制御のた
めの部分負帰還ループが形成されている。
６１を介して、アンプＡ６を備える第６段目の積分器Ｍ
６に入力され、その出力が、入力抵抗Ｒ７１を介して、
アンプＡ７を備える第７段目の積分器Ｍ７に入力され
る。積分器Ｍ６，Ｍ７間にも、抵抗Ｒ６７１，Ｒ６７
２，Ｒ６７３およびアンプＡ６７から成る零点制御のた
めの部分負帰還ループが形成されている。
【００４４】各積分器Ｍ１（Ｍ１１とＭ１２とを総称し
て表す），Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７からの
出力は、それぞれ抵抗Ｒ１０，Ｒ２０，Ｒ３０，Ｒ４
０，Ｒ５０，Ｒ６０，Ｒ７０を介して、係数処理されて
相互に加算されることになる。その加算器には、アンプ
Ａ８１から成る負側の加算器と、アンプＡ８２から成る
正側の加算器と、それらの出力を相互に加算するアンプ
Ａ８３から成る加算器とを備えて構成されている。この
図２で示す例では、奇数次の積分器Ｍ１，Ｍ３，５，Ｍ
７からの出力はアンプＡ８１によって加算され、偶数次
の積分器Ｍ２，Ｍ４，Ｍ６からの出力はアンプＡ８２に
よって加算される。アンプＡ８３からの出力が、量子化
回路２７に入力される。
て表す），Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７からの
出力は、それぞれ抵抗Ｒ１０，Ｒ２０，Ｒ３０，Ｒ４
０，Ｒ５０，Ｒ６０，Ｒ７０を介して、係数処理されて
相互に加算されることになる。その加算器には、アンプ
Ａ８１から成る負側の加算器と、アンプＡ８２から成る
正側の加算器と、それらの出力を相互に加算するアンプ
Ａ８３から成る加算器とを備えて構成されている。この
図２で示す例では、奇数次の積分器Ｍ１，Ｍ３，５，Ｍ
７からの出力はアンプＡ８１によって加算され、偶数次
の積分器Ｍ２，Ｍ４，Ｍ６からの出力はアンプＡ８２に
よって加算される。アンプＡ８３からの出力が、量子化
回路２７に入力される。
【００４５】前記量子化回路２７は、ヒステリシスコン
パレータから成る前記２つの２値量子化器Ｑ１，Ｑ２
と、それらの量子化基準値を作成する抵抗Ｒ１，Ｒ２，
Ｒ３とを備えて構成されている。前記抵抗Ｒ１，Ｒ２，
Ｒ３の直列回路は、高電位＋５Ｖ側の電源と、低電位−
５Ｖ側の電源との間に介在されている。
パレータから成る前記２つの２値量子化器Ｑ１，Ｑ２
と、それらの量子化基準値を作成する抵抗Ｒ１，Ｒ２，
Ｒ３とを備えて構成されている。前記抵抗Ｒ１，Ｒ２，
Ｒ３の直列回路は、高電位＋５Ｖ側の電源と、低電位−
５Ｖ側の電源との間に介在されている。
【００４６】上述のように構成されるΔΣ変調回路２３
において、前記抵抗Ｒ１０，Ｒ２０，Ｒ３０，Ｒ４０，
Ｒ５０，Ｒ６０，Ｒ７０や入力抵抗Ｒ２１，Ｒ３１，Ｒ
４１，Ｒ５１，Ｒ６１，Ｒ７１などの抵抗値を変化する
ことによってノイズシェイピング特性（量子化ノイズフ
ロア）を変化することができ、また前記部分負帰還ルー
プのゲインなどを変化することによって、前記図９にお
いて参照符ｄ１，ｄ２，ｄ３で示すような零点制御のデ
ィップ量や零点周波数を変化することができる。前記ゲ
イン変更回路３４は、前記ノイズシェイピング特性や零
点周波数に対応して可変抵抗器ＶＲ１の抵抗値を変化
し、前述のようなフィードバックゲインの調整を行う。
において、前記抵抗Ｒ１０，Ｒ２０，Ｒ３０，Ｒ４０，
Ｒ５０，Ｒ６０，Ｒ７０や入力抵抗Ｒ２１，Ｒ３１，Ｒ
４１，Ｒ５１，Ｒ６１，Ｒ７１などの抵抗値を変化する
ことによってノイズシェイピング特性（量子化ノイズフ
ロア）を変化することができ、また前記部分負帰還ルー
プのゲインなどを変化することによって、前記図９にお
いて参照符ｄ１，ｄ２，ｄ３で示すような零点制御のデ
ィップ量や零点周波数を変化することができる。前記ゲ
イン変更回路３４は、前記ノイズシェイピング特性や零
点周波数に対応して可変抵抗器ＶＲ１の抵抗値を変化
し、前述のようなフィードバックゲインの調整を行う。
【００４７】本発明の実施の他の形態について、図３に
基づいて説明すれば以下のとおりである。
基づいて説明すれば以下のとおりである。
【００４８】図３は、本発明の実施の他の形態のスイッ
チング増幅器４１の電気的構成を示すブロック図であ
る。このスイッチング増幅器４１は、前述のスイッチン
グ増幅器２１に類似し、対応する部分には同一の参照符
号を付してその説明を省略する。注目すべきは、このス
イッチング増幅器４１では、前記電位差検出回路３１か
らゲイン変更回路３４までの間の何れかの箇所（図３の
例では、最小値ホールド回路３３とゲイン変更回路３４
との間）に、聴感補正フィルタ４２が設けられているこ
とである。
チング増幅器４１の電気的構成を示すブロック図であ
る。このスイッチング増幅器４１は、前述のスイッチン
グ増幅器２１に類似し、対応する部分には同一の参照符
号を付してその説明を省略する。注目すべきは、このス
イッチング増幅器４１では、前記電位差検出回路３１か
らゲイン変更回路３４までの間の何れかの箇所（図３の
例では、最小値ホールド回路３３とゲイン変更回路３４
との間）に、聴感補正フィルタ４２が設けられているこ
とである。
【００４９】前記聴感補正フィルタ４２は、たとえばミ
ニディスクの圧縮符号化法であるＡＴＲＡＣ（Adaptive
Transform Acoustic Coding）のように、人間の聴感の
マスキング特性に沿って、各周波数成分の最小値レベル
が最も小さくなるように、前記減衰器ＦＢ１の減衰率を
変化する。すなわち、前記聴感補正フィルタ４２は、前
記聴感特性とは逆特性の通過特性に形成され、したがっ
て聴感上敏感なノイズ成分に関しては比較的大きい係数
を乗算してその重みを大きくし、聴感上鈍感なノイズ成
分に関しては比較的小さい係数を乗算してその重みを小
さくする。
ニディスクの圧縮符号化法であるＡＴＲＡＣ（Adaptive
Transform Acoustic Coding）のように、人間の聴感の
マスキング特性に沿って、各周波数成分の最小値レベル
が最も小さくなるように、前記減衰器ＦＢ１の減衰率を
変化する。すなわち、前記聴感補正フィルタ４２は、前
記聴感特性とは逆特性の通過特性に形成され、したがっ
て聴感上敏感なノイズ成分に関しては比較的大きい係数
を乗算してその重みを大きくし、聴感上鈍感なノイズ成
分に関しては比較的小さい係数を乗算してその重みを小
さくする。
【００５０】これによって、聴感特性に沿って、各周波
数成分のノイズレベルを抑制するようにフィードバック
ゲインが調整されるので、高精度な合わせ込みを行わな
くても、比較的容易な調整で、必要な成分に効率的にダ
イナミックレンジを確保することができる。
数成分のノイズレベルを抑制するようにフィードバック
ゲインが調整されるので、高精度な合わせ込みを行わな
くても、比較的容易な調整で、必要な成分に効率的にダ
イナミックレンジを確保することができる。
【００５１】
【発明の効果】請求項１の発明に係るΔΣ変調を用いる
スイッチング増幅器は、以上のように、差動の入力信号
に、スイッチング回路の両出力端の電圧をフィードバッ
クするようにしたΔΣ変調を用いるスイッチング増幅器
において、上記スイッチング増幅器は、上記両出力端間
に０電圧を印加するタイミングが設けられた３値ΔΣ変
調のスイッチング増幅器であって、前記スイッチング回
路の両出力端の電位差の周波数分析結果から、任意の周
波数成分のノイズレベルが最小となるように、２つの減
衰器のうち、少なくとも何れか一方の減衰率を変化し
て、フィードバックゲインを変更する。
スイッチング増幅器は、以上のように、差動の入力信号
に、スイッチング回路の両出力端の電圧をフィードバッ
クするようにしたΔΣ変調を用いるスイッチング増幅器
において、上記スイッチング増幅器は、上記両出力端間
に０電圧を印加するタイミングが設けられた３値ΔΣ変
調のスイッチング増幅器であって、前記スイッチング回
路の両出力端の電位差の周波数分析結果から、任意の周
波数成分のノイズレベルが最小となるように、２つの減
衰器のうち、少なくとも何れか一方の減衰率を変化し
て、フィードバックゲインを変更する。
【００５２】また、請求項２の発明に係るΔΣ変調を用
いるスイッチング増幅器は、以上のように、差動の入力
信号と、第１および第２のフィードバック信号とが入力
される積分器・加算器群と、前記積分器・加算器群の出
力を、予め定められるそれぞれの量子化基準値でそれぞ
れレベル弁別し、＋１ビット信号および−１ビット信号
の２つのスイッチング信号をそれぞれ作成する第１およ
び第２の２値量子化器と、前記各＋１ビット信号および
−１ビット信号に対応した、予め定める定電圧の第１お
よび第２のパルス信号をそれぞれ生成するスイッチング
回路と、前記第１および第２のパルス信号をアナログ信
号に復調して出力するローパスフィルタと、前記第１の
パルス信号を減衰して、第１のフィードバック信号とし
て出力する第１の減衰器と、前記第２のパルス信号を減
衰して、第２のフィードバック信号として出力する第２
の減衰器とを備え、前記第１のパルス信号が出力される
出力端および前記第２パルス信号が出力される出力端の
間に０電圧を印加するタイミングを設けた３値ΔΣ変調
のスイッチング増幅器であって、前記２つの減衰器のう
ち、少なくとも何れか一方の減衰率を可変とし、前記ス
イッチング回路の両出力端の電位差を検出する電位差検
出手段と、前記電位差検出手段からの出力を周波数分析
する周波数分析手段と、前記周波数分析手段の分析結果
から、任意の周波数成分の最小値レベルを検出する最小
値検出手段と、前記最小値レベルが最小になるように、
前記減衰器の減衰率を変化させるフィードバックゲイン
変更手段とを含む。
いるスイッチング増幅器は、以上のように、差動の入力
信号と、第１および第２のフィードバック信号とが入力
される積分器・加算器群と、前記積分器・加算器群の出
力を、予め定められるそれぞれの量子化基準値でそれぞ
れレベル弁別し、＋１ビット信号および−１ビット信号
の２つのスイッチング信号をそれぞれ作成する第１およ
び第２の２値量子化器と、前記各＋１ビット信号および
−１ビット信号に対応した、予め定める定電圧の第１お
よび第２のパルス信号をそれぞれ生成するスイッチング
回路と、前記第１および第２のパルス信号をアナログ信
号に復調して出力するローパスフィルタと、前記第１の
パルス信号を減衰して、第１のフィードバック信号とし
て出力する第１の減衰器と、前記第２のパルス信号を減
衰して、第２のフィードバック信号として出力する第２
の減衰器とを備え、前記第１のパルス信号が出力される
出力端および前記第２パルス信号が出力される出力端の
間に０電圧を印加するタイミングを設けた３値ΔΣ変調
のスイッチング増幅器であって、前記２つの減衰器のう
ち、少なくとも何れか一方の減衰率を可変とし、前記ス
イッチング回路の両出力端の電位差を検出する電位差検
出手段と、前記電位差検出手段からの出力を周波数分析
する周波数分析手段と、前記周波数分析手段の分析結果
から、任意の周波数成分の最小値レベルを検出する最小
値検出手段と、前記最小値レベルが最小になるように、
前記減衰器の減衰率を変化させるフィードバックゲイン
変更手段とを含む。
【００５３】また、請求項３の発明に係るΔΣ変調を用
いるスイッチング増幅器は、以上のように、所望とする
再生周波数帯域内に亘る総ての周波数成分の最小値のオ
ーバオール値が最も小さくなるように、フィードバック
ゲインを調整する。
いるスイッチング増幅器は、以上のように、所望とする
再生周波数帯域内に亘る総ての周波数成分の最小値のオ
ーバオール値が最も小さくなるように、フィードバック
ゲインを調整する。
【００５４】それゆえ、２つのフィードバックループ間
のゲイン差を抑制し、そのゲイン差によるノイズを抑制
することができる。
のゲイン差を抑制し、そのゲイン差によるノイズを抑制
することができる。
【００５５】さらにまた、請求項４の発明に係るΔΣ変
調を用いるスイッチング増幅器は、以上のように、電位
差検出手段からフィードバックゲイン変更手段までの間
に聴感補正フィルタをさらに介在し、聴感上、ノイズの
存在を許容することができる聴感特性に沿って、各周波
数成分のノイズレベルを抑制するようにフィードバック
ゲインを調整する。
調を用いるスイッチング増幅器は、以上のように、電位
差検出手段からフィードバックゲイン変更手段までの間
に聴感補正フィルタをさらに介在し、聴感上、ノイズの
存在を許容することができる聴感特性に沿って、各周波
数成分のノイズレベルを抑制するようにフィードバック
ゲインを調整する。
【００５６】それゆえ、聴感特性を考慮して、必要な成
分に効率的にダイナミックレンジを確保することができ
る。
分に効率的にダイナミックレンジを確保することができ
る。
【００５７】また、請求項５の発明に係るΔΣ変調を用
いるスイッチング増幅器は、以上のように、アルゴリズ
ム上、ノイズレベルが高くなる成分や、ダイナミックレ
ンジ確保のために抑制することが有効な成分などの、特
にノイズレベルを抑制したい成分に関して行われる零点
制御の零点周波数の成分の最小値が最も小さくなるよう
に、フィードバックゲインを調整する。
いるスイッチング増幅器は、以上のように、アルゴリズ
ム上、ノイズレベルが高くなる成分や、ダイナミックレ
ンジ確保のために抑制することが有効な成分などの、特
にノイズレベルを抑制したい成分に関して行われる零点
制御の零点周波数の成分の最小値が最も小さくなるよう
に、フィードバックゲインを調整する。
【００５８】それゆえ、注目する周波数成分が少なくて
も、効率的にダイナミックレンジを確保することがで
き、前記周波数分析や最小値検出の演算処理を軽減する
ことができる。
も、効率的にダイナミックレンジを確保することがで
き、前記周波数分析や最小値検出の演算処理を軽減する
ことができる。
【図１】本発明の実施の一形態のΔΣ変調回路を用いる
スイッチング増幅器の電気的構成を示すブロック図であ
る。
スイッチング増幅器の電気的構成を示すブロック図であ
る。
【図２】図１で示すスイッチング増幅器におけるΔΣ変
調回路の具体的構成を示す電気回路図である。
調回路の具体的構成を示す電気回路図である。
【図３】本発明の実施の他の形態のΔΣ変調回路を用い
るスイッチング増幅器の電気的構成を示すブロック図で
ある。
るスイッチング増幅器の電気的構成を示すブロック図で
ある。
【図４】典型的な従来技術のΔΣ変調回路を用いるスイ
ッチング増幅器の電気的構成を示すブロック図である。
ッチング増幅器の電気的構成を示すブロック図である。
【図５】２値ΔΣ変調を行うスイッチング増幅器に用い
られる定電圧スイッチの一構成例を示す電気回路図であ
る。
られる定電圧スイッチの一構成例を示す電気回路図であ
る。
【図６】図５で示す定電圧スイッチの動作を説明するた
めの波形図である。
めの波形図である。
【図７】３値ΔΣ変調を行うスイッチング増幅器に用い
られる定電圧スイッチの他の構成例を示す電気回路図で
ある。
られる定電圧スイッチの他の構成例を示す電気回路図で
ある。
【図８】図７で示す定電圧スイッチの動作を説明するた
めの波形図である。
めの波形図である。
【図９】従来技術の３値ΔΣ変調のスイッチング増幅器
において、フィードバックループゲインに誤差がある場
合の量子化ノイズ特性を示すグラフである。
において、フィードバックループゲインに誤差がある場
合の量子化ノイズ特性を示すグラフである。
９ｂ 定電圧スイッチ
２１，４１ スイッチング増幅器
２２ アナログ信号源
２３ ΔΣ変調回路
２４ 積分器・加算器群
２５ ローパスフィルタ
２６ スピーカ
２７ 量子化回路
３１ 電位差検出回路（電位差検出手段）
３２ 周波数分析回路（周波数分析手段）
３３ 最小値ホールド回路（最小値検出手段）
３４ ゲイン変更回路（フィードバックゲイン変更手
段） ４２ 聴感補正フィルタ ＦＢ１ 減衰器（フィードバックゲイン変更手段） ＦＢ２ 減衰器 Ｍ１１，Ｍ１２，Ｍ２〜Ｍ７ 積分器 Ｑ１，Ｑ２ ２値量子化器 Ｒ１，Ｒ２，Ｒ３ 抵抗 Ｒ１０，Ｒ２０，Ｒ３０，Ｒ４０，Ｒ５０，Ｒ６０，Ｒ
７０ 抵抗 Ｒ２１，Ｒ３１，Ｒ４１，Ｒ５１，Ｒ６１，Ｒ７１
入力抵抗 ＶＲ１ 可変抵抗器（フィードバックゲイン変更手
段） ＶＤ１，ＶＤ２ 分圧抵抗
段） ４２ 聴感補正フィルタ ＦＢ１ 減衰器（フィードバックゲイン変更手段） ＦＢ２ 減衰器 Ｍ１１，Ｍ１２，Ｍ２〜Ｍ７ 積分器 Ｑ１，Ｑ２ ２値量子化器 Ｒ１，Ｒ２，Ｒ３ 抵抗 Ｒ１０，Ｒ２０，Ｒ３０，Ｒ４０，Ｒ５０，Ｒ６０，Ｒ
７０ 抵抗 Ｒ２１，Ｒ３１，Ｒ４１，Ｒ５１，Ｒ６１，Ｒ７１
入力抵抗 ＶＲ１ 可変抵抗器（フィードバックゲイン変更手
段） ＶＤ１，ＶＤ２ 分圧抵抗
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 3/217
H03G 3/30
H03M 3/02
Claims (5)
- 【請求項１】ΔΣ変調回路が差動の入力信号をΔΣ変調
し、その変調信号に応答してスイッチング回路が電源か
らの予め定める定電圧をスイッチングし、そのスイッチ
ング出力をローパスフィルタによってアナログ変換して
出力するとともに、前記スイッチング回路の両出力端の
電圧を、減衰器を介するフィードバックループによって
前記ΔΣ変調回路の入力側へ負帰還するようにしたΔΣ
変調を用いるスイッチング増幅器において、上記スイッチング増幅器は、上記両出力端間に０電圧を
印加するタイミングが設けられた３値ΔΣ変調のスイッ
チング増幅器であって、 前記スイッチング回路からのフィードバック信号をそれ
ぞれ減衰する２つの減衰器のうち、少なくとも何れか一
方の減衰率を可変とし、 前記スイッチング回路の両出力端の電位差を検出する電
位差検出手段と、 前記電位差検出手段からの出力を周波数分析する周波数
分析手段と、 前記周波数分析手段の分析結果から、任意の周波数成分
の最小値レベルを検出する最小値検出手段と、前記最小値レベルが最小になるように、 前記減衰器の減
衰率を変化させるフィードバックゲイン変更手段とを含
むことを特徴とするΔΣ変調を用いるスイッチング増幅
器。 - 【請求項２】差動の入力信号と、第１および第２のフィ
ードバック信号とが入力される積分器・加算器群と、 前記積分器・加算器群の出力を、予め定められるそれぞ
れの量子化基準値でそれぞれレベル弁別し、＋１ビット
信号および−１ビット信号の２つのスイッチング信号を
それぞれ作成する第１および第２の２値量子化器と、 前記各＋１ビット信号および−１ビット信号に対応し
た、予め定める定電圧の第１および第２のパルス信号を
それぞれ生成するスイッチング回路と、 前記第１および第２のパルス信号をアナログ信号に復調
して出力するローパスフィルタと、 前記第１のパルス信号を減衰して、第１のフィードバッ
ク信号として出力する第１の減衰器と、 前記第２のパルス信号を減衰して、第２のフィードバッ
ク信号として出力する第２の減衰器とを備え、 前記第１のパルス信号が出力される出力端および前記第
２パルス信号が出力される出力端の間に０電圧を印加す
るタイミングを設けた３値ΔΣ変調のスイッチング増幅
器であって、 前記２つの減衰器のうち、少なくとも何れか一方の減衰
率を可変とし、 前記スイッチング回路の両出力端の電位差を検出する電
位差検出手段と、 前記電位差検出手段からの出力を周波数分析する周波数
分析手段と、 前記周波数分析手段の分析結果から、任意の周波数成分
の最小値レベルを検出する最小値検出手段と、 前記最小値レベルが最小になるように、前記減衰器の減
衰率を変化させるフィードバックゲイン変更手段とを含
むことを特徴とするΔΣ変調を用いるスイッチング増幅
器。 - 【請求項３】前記最小値検出手段は、所望とする再生周
波数帯域内に亘る総ての周波数成分の最小値をホールド
しており、前記フィードバックゲイン変更手段は、前記
ホールド値のオーバオール値が最も小さくなるように、
前記減衰器の減衰率を変化することを特徴とする請求項
１または２記載のΔΣ変調を用いるスイッチング増幅
器。 - 【請求項４】前記電位差検出手段から前記フィードバッ
クゲイン変更手段の間に介在される聴感補正 フィルタを
さらに備え、 前記最小値検出手段は、所望とする再生周波数帯域内に
亘る総ての周波数成分の最小値レベルをホールドしてお
り、前記フィードバックゲイン変更手段は、所望とする
聴感特性に沿って、各周波数成分の最小値レベルが最も
小さくなるように、前記減衰器の減衰率を変化すること
を特徴とする請求項１または２記載のΔΣ変調を用いる
スイッチング増幅器。 - 【請求項５】前記ΔΣ変調回路の積分器・加算器群内
に、零点制御のための部分帰還ループを形成し、 前記最小値検出手段は、前記零点周波数の成分の最小値
レベルをホールドしており、前記フィードバックゲイン
変更手段は、そのホールド値が最も小さくなるように、
前記減衰器の減衰率を変化することを特徴とする請求項
１または２記載のΔΣ変調を用いるスイッチング増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06971199A JP3516878B2 (ja) | 1999-03-16 | 1999-03-16 | Δς変調を用いるスイッチング増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06971199A JP3516878B2 (ja) | 1999-03-16 | 1999-03-16 | Δς変調を用いるスイッチング増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269761A JP2000269761A (ja) | 2000-09-29 |
| JP3516878B2 true JP3516878B2 (ja) | 2004-04-05 |
Family
ID=13410705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06971199A Expired - Lifetime JP3516878B2 (ja) | 1999-03-16 | 1999-03-16 | Δς変調を用いるスイッチング増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3516878B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003018009A (ja) | 2001-06-29 | 2003-01-17 | Mitsubishi Electric Corp | デジタルアナログコンバータ |
| JP4710298B2 (ja) * | 2003-11-26 | 2011-06-29 | ヤマハ株式会社 | Ｄ級増幅器 |
| CN100468960C (zh) * | 2003-11-26 | 2009-03-11 | 雅马哈株式会社 | D类放大器 |
| JP2007036736A (ja) * | 2005-07-27 | 2007-02-08 | Sharp Corp | デジタルスイッチングアンプ |
| CN102684699B (zh) | 2006-05-21 | 2015-03-18 | 株式会社特瑞君思半导体 | 声音再现用数据变换装置 |
| JP4836736B2 (ja) * | 2006-09-29 | 2011-12-14 | 株式会社東芝 | デジタル・アナログ変換回路 |
| JP4704328B2 (ja) * | 2006-12-27 | 2011-06-15 | シャープ株式会社 | Δς変調器、および、δς変調型デジタルアナログ変換器 |
| JP4805177B2 (ja) * | 2007-01-31 | 2011-11-02 | シャープ株式会社 | ディジタルアンプ、および、ディジタルアンプの制御方法 |
| JP5396588B2 (ja) | 2008-06-16 | 2014-01-22 | 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ | デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器 |
| CN104901693B (zh) | 2009-12-09 | 2018-07-10 | 株式会社特瑞君思半导体 | 选择装置 |
| CN106375909A (zh) | 2009-12-16 | 2017-02-01 | 株式会社特瑞君思半导体 | 音响系统 |
| JP5791536B2 (ja) * | 2012-02-02 | 2015-10-07 | 日置電機株式会社 | 信号測定装置 |
| JP2015198371A (ja) * | 2014-04-01 | 2015-11-09 | ローム株式会社 | オーディオ出力回路およびそれを用いた電子機器 |
-
1999
- 1999-03-16 JP JP06971199A patent/JP3516878B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269761A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Self | Small signal audio design | |
| US6044162A (en) | Digital hearing aid using differential signal representations | |
| US6271780B1 (en) | Gain ranging analog-to-digital converter with error correction | |
| JP3516878B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| KR100805437B1 (ko) | Ｄ급 증폭기 | |
| EP3229371A1 (en) | Audio amplifier system | |
| US20100318205A1 (en) | Signal processing apparatus and signal processing method | |
| US7091893B2 (en) | Loudspeaker control circuit | |
| KR102374789B1 (ko) | 차지 펌프 잡음을 감소시키기 위한 신호 경로의 잡음 전달 함수의 제어 | |
| US10404248B2 (en) | Calibration of a dual-path pulse width modulation system | |
| JPH01235419A (ja) | 可変利得アナログ・デジタル符号器およびデジタルワード供給方法 | |
| JP2888299B2 (ja) | 可聴周波数電気信号処理装置 | |
| JP3445179B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| JP3881402B2 (ja) | 振幅調整回路および方法 | |
| JP3473766B2 (ja) | Δς変調回路の発振検知方法及び発振抑制方法 | |
| JP3527133B2 (ja) | １ビット信号再生装置 | |
| JPH1117478A (ja) | 電力増幅装置 | |
| KR101121265B1 (ko) | 증폭기 장치 및 증폭 방법 | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| US5142164A (en) | Subharomic noise reduction circuit | |
| US20120257769A1 (en) | Method, system and apparatus for improving the sonic quality of an audio signal | |
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| JP3063268B2 (ja) | 音声信号増幅回路 | |
| JPH09121160A (ja) | Ａ／ｄコンバータ | |
| KR20220091079A (ko) | 아날로그-디지털 변환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |