近年、ディジタルアンプ、あるいは1ビットアンプと呼ばれる、デルタシグマ変調方式を採用したスイッチングアンプは、変換効率や集積回路での実現性が優れていることから、広く使用されている。
上記1ビットアンプにおいては、アナログオーディオ信号またはディジタルオーディオ信号を、デルタシグマ変調することにより、ディジタル信号を生成し、このディジタル信号を、スイッチング回路で所定の振幅に増幅する方法が利用されている。
ここで、図6を参照して、デルタシグマ変調を用いた、1ビットアンプについて説明する。図6は、デルタシグマ変調回路、および1ビットアンプの構成の一例を示すブロック図である。
同図に示すように、1ビットアンプ600は、ΔΣ変調回路610と、スイッチング回路620と、LPF630(Low Pass Filter:低域フィルター)とにより構成されており、さらに、ΔΣ変調回路610は、ΔΣ変調1Bit信号生成回路611と、量子化器612とから構成される。
以下に、1ビットアンプ600における制御について説明する。入力部(図示せず)からのアナログオーディオ信号またはディジタルオーディオ信号である入力信号は、ΔΣ変調回路610に入力される。ΔΣ変調回路610に入力された入力信号は、ΔΣ変調1Bit信号生成回路611によりサンプリングされ、サンプリングされたデータを、量子化器612が量子化し、1ビットのディジタル信号を生成する。次に、ΔΣ変調回路610で生成された1ビットのディジタル信号は、スイッチング回路620によって所定の振幅に増幅され、LPF630を通り、スピーカー等の図示しない出力部に出力される。
ここで、図6に示した、ΔΣ変調1Bit信号生成回路611および量子化器612は、図示しないクロック生成回路からのクロック信号を基準に動作している。したがって、基準となるクロック信号のクロック周波数を高速化することで、ΔΣ変調回路610におけるサンプリングの時間分解能が上がることになり、結果、オーディオ性能が向上することになる。
しかしながら、上記クロック周波数を高速化することにより、スイッチング回路620に入力されるディジタル信号の周波数も高速化され、結果、スイッチング回路620におけるスイッチング周波数が高くなる。ここで、スイッチング回路620のスイッチング周波数が高くなるにつれ、オーディオ性能の向上とは相反して、スイッチング回路620において発生する熱、消費電力および不要輻射が問題となる。
まず、スイッチング回路620において発生する熱に関しては、発熱量が大きくなることにより、この熱が他の部品や、スイッチング回路620自体に影響を及ぼし、オーディオ性能を低下させることになる。よって、この熱を対策するためには、温度保証が高い部品への変更や、放熱ファン等の新たな部品の追加が、オーディオ機器に必要となり、コストアップにつながるという問題が発生する。
さらに、スイッチング周波数が高くなることの、もう1つの弊害として、EMI(Electromagnetic Interference:電磁障害)を引き起こす不要輻射等の電磁波ノイズが増えるという問題がある。この不要輻射等の電磁波ノイズは、国際的な規格によって、ある一定のレベルに抑えることに決められている。したがって、上記不要輻射等の電磁波ノイズを対策するためには、新たな部品等がオーディオ機器に必要となり、さらなるコストアップにつながるという問題が発生する。
ところで、従来、1ビットアンプ600としては、図示しない入力部からのオーディオ信号を、ΔΣ変調回路610およびスイッチング回路620で、2値の信号に変換および表現する、2値の1ビットアンプが多く用いられてきたが、近年、この2値の1ビットアンプに代わり、オーディオ信号を3値の信号で表現する、3値の1ビットアンプが利用され始めている。
特許文献1には、入力信号に対してデルタシグマ変調部において量子化を行い、3値化信号[+1、0、−1]として出力し、この3値化信号に対応して「正電圧印加」、「印加オフ」、「負電圧印加」をスイッチング制御信号として設定し、このスイッチング制御信号により負荷への定電圧印加をスイッチング制御するディジタルスイッチングアンプの制御方法が開示されている。
2値の1ビットアンプの場合、量子化器612(図6参照)において閾値を1つ設け、ΔΣ変調1Bit信号生成回路611(図6参照)からの信号を、量子化器612の閾値で弁別して2値の信号を生成している。具体的には、量子化器612は、入力される信号が、上記閾値を超えれば『+1』の信号を出力し、閾値を超えなければ『−1』の信号を出力する。上記『+1』または『−1』となる信号(量子化信号)を、スイッチング回路620(図6参照)が、スイッチング回路の電源電圧である、『+V』および『−V』に増幅している。したがって、スイッチング回路620では、負荷となるLPF630およびスピーカーに、『+V』または『−V』の電圧を、常に掛けていることになる。
これに対し、3値の1ビットアンプの場合、量子化器において閾値を2つ設け、ΔΣ変調1ビット信号生成回路からの信号を、量子化器の2つの閾値で弁別して、3値の信号を生成している。具体的には、量子化器における2つの閾値を、閾値Aと閾値Bとすると、量子化器は、ΔΣ変調1ビット生成回路からの信号が、閾値Aおよび閾値Bを超えれば『+1』の信号を出力し、閾値Aを超えず、かつ、閾値Bを超える値であれば『0』を出力し、閾値Aおよび閾値Bを超えなければ『−1』の信号を出力する。なお、量子化器から出力される3値の信号(量子化信号)の値、『+1』,『0』,『−1』は、2つのディジタル信号によって表現されている。
以下に、1ビットアンプ600におけるスイッチング回路620の構成および動作について説明する。
図7は、スイッチング回路620の構成を示す図である。図7に示すように、スイッチング回路620は、スイッチ621a〜スイッチ621dを備え、スイッチ621aは、スイッチング回路620の電源電圧+Vと、負荷700の+側とを接続するスイッチであり、スイッチ621bは、スイッチング回路620の電源電圧+Vと負荷700の−側とを接続するスイッチであり、スイッチ621cは、負荷700の+側とGNDとを接続するスイッチであり、スイッチ621dは、負荷700の−側とGNDとを接続スイッチである。なお負荷700は、図6における、LPF630およびスピーカー等の出力部(図示せず)である。
スイッチング回路620は、入力した3値の信号に基づいて、スイッチング回路620内のスイッチのON・OFFを切り替え、『+V』または『0』または『−V』の電位差を、負荷700の+側と−側とに接続する2つの信号線に与えることにより、量子化器612からの2値または3値の信号を増幅している。
ここで、スイッチング回路620に入力される2値または3値の信号は、量子化器612からの2つのディジタル信号によって表現されており、同図に示す+側入力には、量子化器612からの2つのディジタル信号のうち、1つのディジタル信号が入力され、−側入力には、量子化器612からの2つのディジタル信号のうち、もう一方のディジタル信号が入力される。
上述した量子化器612から出力されるディジタル信号は、「H(High)」と「L(Low)」との2つの電圧値からなる。つまり、スイッチング回路620の+側入力と−側入力には、それぞれ「H」または「L」のいずれかが入力されており、その「H」と「L」との組み合わせによって、2値の量子化信号(『+1』,『−1』)または3値の量子化信号(『+1』,『0』,『−1』)が表される。
また、スイッチ621aと621cとは、互いに論理が反転した信号に基づいて、スイッチのONおよびOFFの動作を行っているため、スイッチ520aがONのときは、スイッチ621cがOFFとなり、スイッチ621aがOFFのときは、スイッチ621cがONとなる。同様に、スイッチ621bおよび621dも、互いに論理が反転した信号によって、スイッチのONおよびOFFの動作を行っているため、スイッチ621bがONのときは、スイッチ621dがOFFとなり、スイッチ621bがOFFのときは、スイッチ621dがONとなる。
以下に、2値の1ビットアンプにおけるスイッチング回路620の動作(2値スイッチング動作)について説明する。図8は、2値スイッチング動作におけるスイッチ621a〜621dの状態を示す図であり、図8(a)は、量子化器512からの出力値が『+1』となる際の、スイッチ621a〜621dの状態を示す図であり、図8(b)は、量子化器612からの出力値が『−1』となる際の、スイッチ621a〜621dの状態を示す図である。
図8(a)に示すように、量子化器612からの2値の量子化信号が『+1』であった場合、言い換えれば、+側入力に『H』、−側入力に『L』の信号が入力された場合、スイッチ621aはONとなり、スイッチ621cはOFFとなり、スイッチ621bはOFFとなり、スイッチ621dはONとなる。これにより、負荷700の+側に、スイッチング回路620の電源電圧である+Vが接続され、負荷700の−側に、GNDが接続される。つまり、負荷700において、+側の電位は、−側の電位に対して+Vの電位差となる。
また、図8(b)に示すように、量子化器612からの2値の量子化信号が『−1』であった場合、言い換えれば、+側入力に『L』、−側入力に『H』の信号が入力された場合、スイッチ621aはOFFとなり、スイッチ621cはONとなり、スイッチ621bはONとなり、スイッチ621dはOFFとなる。これにより、負荷700の−側に、スイッチング回路620の電源電圧である+Vが接続され、負荷700の+側に、GNDが接続される。つまり、負荷700において、+側の電位は、−側の電位に対して−Vの電位差となる。
図9は、1ビットアンプ600において量子化器612から出力される2つのディジタル信号と、そのディジタル信号によって表される量子化信号を示す図であり、図9(a)は2値の1ビットアンプにおいてスイッチング回路620から出力される量子化信号の一例を示す図であり、図9(b)は3値の1ビットアンプにおいてスイッチング回路620から出力される量子化信号の一例を示す図である。
図9(a)に示す2値スイッチング動作の例では、量子化信号が『+1』の場合、スイッチング回路612の+側入力に『H』、−側入力に『L』の信号が入力され、量子化信号が『−1』の場合、スイッチング回路512の+側入力に『L』、−側入力に『H』の信号が入力される。
また、図9(b)に示す3値スイッチング動作の例においても同様に、量子化信号が『+1』の場合、スイッチング回路612の+側入力に『H』、−側入力に『L』の信号が入力され、量子化信号が『−1』の場合、スイッチング回路612の+側入力に『L』、−側入力に『H』の信号が入力される。さらに、3値スイッチング動作においては、量子化信号が『0』の場合、スイッチング回路612の+側入力、および、−側入力に『L』の信号が入力される。
図10は、図9に示す量子化信号に基づいてスイッチング回路612において生成されるスイッチングパターンを示す図であり、図10(a)は図9(a)の量子化信号に対応する2値スイッチングパターンを示す図であり、図10(b)は図9(b)の量子化信号に対応する3値スイッチングパターンを示す図である。
図10(a)に示す2値スイッチングパターンは、図8について説明したとおり、量子化信号『+1』に対応する+Vと量子化信号『−1』に対応する−Vの2値からなり、ローパスフィルタ630とスピーカー(図示せず)とを含んで構成される負荷700に対して、常に+Vまたは−Vの電圧が印加される。一般的に、2値の1ビットアンプでは、数百kHz〜数MHzのスイッチング周波数で+V、−Vの電圧が負荷に対して常に印加され、輻射ノイズが多く、発熱や消費電力も多くなってしまう。
一方、図10(b)に示す3値スイッチングパターンは、量子化信号『+1』に対応する+Vと量子化信号『−1』に対応する−Vのほか、量子化信号『0』に対応する0を含む3値からなる。そして、スイッチングパターンの値が0の区間では、負荷700に対して電圧が印加されない状態となる。
そのため、3値の1ビットアンプの場合には、常に+Vまたは−Vの電圧が印加される2値の1ビットアンプと比較して、発熱や消費電力を抑えることが可能となる。
また、輻射ノイズは、パルス波形の立ち上がり時間が短い場合(すなわち、単位時間当たりの電圧変化量が大きい場合)大きくなる。つまり、スイッチングパターンが「−Vから+V(あるいは、−Vから+V)」に変化する場合に比べ、「−Vから0(あるいは、0から−V)」や「0から+V(あるいは、+Vから0)」に変化する場合のほうが、輻射ノイズは少なくなる。そして、2値のスイッチングアンプにおいては、スイッチングパターンは、「−Vから+V(あるいは、−Vから+V)」に変化するのみであるのに対し、3値のスイッチングアンプにおいては、「−Vから0(あるいは、0から−V)」や「0から+V(あるいは、+Vから0)」へのスイッチングパターンの変化も発生する。
したがって、3値の1ビットアンプにおいては、2値の1ビットアンプと比較して、輻射ノイズを低減できる。
特開平10−233634号(平成10年9月2日公開)
しかしながら、3値の1ビットアンプにおいても、スイッチングパターンにおいて「−Vから+V(あるいは、−Vから+V)」に変化するパターンが発生する。そのため、「−Vから+V(あるいは、−Vから+V)」へと変化するパターンが多い場合には、負荷に電圧が印加されない状態が短いため、発熱や消費電力が増加し、また、単位時間当たりの電圧変化量が大きい状態が続くため、輻射ノイズも増大するという問題がある。
本発明は、上記課題を解決するためになされたものであり、その目的は、3値の1ビットアンプにおける、スイッチング回路のスイッチングパターンの制御を行い、発熱、消費電力、および、輻射ノイズを低減させることを可能とする、ディジタルアンプおよびディジタルアンプの制御方法を提供することにある。
本発明に係るディジタルアンプは、上記の課題を解決するために、複数のスイッチを有し、それぞれのスイッチのON・OFFを切り替えて、負荷に対して正電圧を印加する第1状態と、上記負荷に対して電圧を印加しない第2状態と、上記負荷に対して負電圧を印加する第3状態とを切り替えるスイッチング手段を備えたディジタルアンプであって、外部からの電気信号を、上記第1状態に対応する第1の値と上記第2状態に対応する第2の値と上記第3状態に対応する第3の値とから成る第1量子化信号パターンを有する量子化信号に変調する変調手段と、上記第1量子化信号パターンにおいて上記第1の値から上記第3の値へ変化するパターンを、上記第1の値と上記第3の値の間に上記第2の値を挿入したパターンに変換する第1パターン制御と、上記第1量子化信号パターンにおいて上記第3の値から上記第1の値へ変化するパターンを、上記第3の値と上記第1の値の間に上記第2の値を挿入したパターンに変換する第2パターン制御とのうち、少なくともいずれか一方を含むパターン制御行い、上記第1量子化信号パターンを第2量子化信号パターンへ変更する量子化信号パターン制御手段とを備え、上記量子化信号パターン制御手段は、上記スイッチング手段に上記第2量子化信号パターンを供給し、上記スイッチング手段は、該第2量子化信号パターンに応じて、上記第1状態と、上記第2状態と、上記第3状態とを切り替えることを特徴としている。
上記の構成によれば、本発明に係るディジタルアンプは、複数のスイッチを含んで構成されるスイッチング手段を有している。また、ディジタルアンプには負荷が接続されており、スイッチング手段は、各スイッチのON/OFFを切り替えることによって、負荷に対する電圧の印加状態を切り替える。負荷に対する電圧の印加状態としては、正電圧が印加される第1状態と、負荷に対して電圧が印加されない第2状態と、負電圧が印加される第3状態との3つの状態がある。そして、負荷に対する電圧の印加状態が切り替わることによって、負荷には3値の電気的な信号が供給されることになる。
ここで、負荷とは、例えば、ディジタルアンプにおいて増幅された信号を再生するスピーカーなどの出力装置のほか、スピーカーの前段に接続されるローパスフィルタなども含み、特に限定はされない。
また、本発明に係るディジタルアンプでは、変調手段が、外部から入力される電気信号を3値の量子化信号に変調する。変調手段において生成される量子化信号は、上記第1状態に対応する第1の値と、上記第2状態に対応する第2の値と、上記第3状態に対応する第3の値の3値からなる第1量子化信号パターンを有している。
また、本発明に係るディジタルアンプでは、量子化信号パターン制御手段が、上記第1量子化信号パターンを第2量子化信号パターンに変換するパターン制御を行う。パターン制御には、第1パターン制御と第2パターン制御とがある。第1パターン制御は、上記第1の値から上記第3の値へ変化するパターンを、上記第1の値と上記第3の値の間に上記第2の値を挿入したパターンに変換するものであり、第2パターン制御は、上記第1量子化信号パターンにおいて上記第3の値から上記第1の値へ変化するパターンを、上記第3の値と上記第1の値の間に上記第2の値を挿入したパターンに変換するものである。
例えば、第1の値を「+1」、第2の値を「0」、第3の値を「−1」とすると、第1パターン制御と第2パターン制御は次のとおりである。まず、第1パターン制御は、変調手段から出力される量子化信号のパターン、すなわち、上記第1量子化信号パターンにおいて、「+1」から「−1」へと変化するパターンについて、「+1」と「−1」との間に「0」を挿入し、一度「+1」から「0」へ変化した後、「0」から「−1」へと変化するパターンに変換する。また、第2パターン制御は、上記第1量子化信号パターンにおいて、「−1」から「+1」へと変化するパターンについて、「−1」と「+1」との間に「0」を挿入し、一度「−1」から「0」へ変化した後、「0」から「+1」へと変化するパターンに変換する。
これにより、上記第1量子化信号パターンに含まれていた第1の値から第3の値へと変化するパターン(例えば、「+1」から「−1」)と、第3の値から第1の値へと変化するパターン(例えば、「−1」から「+1」)とは、第2量子化信号パターンには含まれない。
そして、本発明に係るディジタルアンプでは、量子化信号パターン制御手段が上記スイッチング手段に上記第2量子化信号パターンを供給し、スイッチング手段が該第2量子化信号パターンに応じて、上記第1状態(正電圧印加)と、上記第2状態(電圧印加なし)と、上記第3状態(負電圧印加)とを切り替える。つまり、負荷に対しては、スイッチング手段による電圧の印加状態の切り替えに応じて電気的な信号が供給される。例えば、負荷に印加される正電圧を+V、負電圧を−Vとすると、第2量子化信号パターンの「+1」に対応して負荷に「+V」の電圧が印加され、第2量子化信号パターンの「−1」に対応して負荷には「−V」の電圧が印加され、第2量子化信号パターンの「0」に対応して負荷には電圧が印加されない。
従来の3値のディジタルアンプでは、例えば負荷に印加される正電圧を+V、負電圧を−Vとすると、パルス波形の立ち上がり(あるいは立ち下り)時間が短いスイッチングパターン、すなわち、−Vから+V(あるいは、−Vから+V)へと変化するスイッチングパターンが発生するため、輻射ノイズが大きくなってしまうという問題があった。
これに対し、本発明に係るディジタルアンプによれば、第2量子化信号パターンには、「+1」から「−1」に変化するパターンや「−1」から「+1」に変化するパターンが含まれないため、負荷に印加される正電圧を+V、負電圧を−Vとすると、負荷に対して印加される電圧のスイッチングパターンとして、+Vから−V、または、−Vから+Vへと変化するパターンは発生しない。したがって、本発明に係るディジタルアンプによれば、輻射ノイズを低減できるという効果を奏する。また、負荷に電圧が印加されない区間が増えるため、発熱や消費電力を低減することができる。
また、本発明に係るディジタルアンプの制御方法は、複数のスイッチを有し、それぞれのスイッチのON・OFFを切り替えて、負荷に対して正電圧を印加する第1状態と、上記負荷に対して電圧を印加しない第2状態と、上記負荷に対して負電圧を印加する第3状態とを切り替えるスイッチング手段を備えたディジタルアンプの制御方法であって、外部からの電気信号を、上記第1状態に対応する第1の値と上記第2状態に対応する第2の値と上記第3状態に対応する第3の値とから成る第1量子化信号パターンを有する量子化信号に変調し、上記第1量子化信号パターンにおいて上記第1の値から上記第3の値へ変化するパターンを、上記第1の値と上記第3の値の間に上記第2の値を挿入したパターンに変換する第1パターン制御と、上記第1量子化信号パターンにおいて上記第3の値から上記第1の値へ変化するパターンを、上記第3の値と上記第1の値の間に上記第2の値を挿入したパターンに変換する第2パターン制御とのうち、少なくともいずれか一方を含むパターン制御行い、上記第1量子化信号パターンを第2量子化信号パターンへ変更し、上記スイッチング手段に上記第2量子化信号パターンを供給し、上記スイッチング手段において、該第2量子化信号パターンに応じて、上記第1状態と、上記第2状態と、上記第3状態とを切り替えることを特徴としている。
上記の構成によれば、本発明に係るディジタルアンプと同様の作用効果を奏する。
さらに、本発明に係るディジタルアンプでは、上記スイッチングパターン制御手段は、上記第1の値、および、上記第3の値の直後に、上記第2の値を挿入して、上記パターン制御を行うことが好ましい。
上記の構成によれば、上記スイッチングパターン制御手段は、上記第1の値、および、第3の値の直後に、上記第2の値を挿入して、上記パターン制御を行う。
例えば、第1の値を「+1」、第2の値を「0」、第3の値を「−1」とすると、第1量子化信号パターンにおいて、「+1」と「−1」が含まれている場合、その直後に「0」を挿入する。
これにより、第2量子化信号パターンには、例えば「−1」から「0」(あるいは、「0」から「−1」)や「0」から「+1」(あるいは、「+1」から「0」)へと変化するパターンが多く含まれる。
さらに、負荷に対して印加される電圧のスイッチングパターンとしては、−Vから0(あるいは、0から−V)や0から+V(あるいは、+Vから0)が多く発生するため、スイッチングパターンのうち負荷に対して電圧が印加されない区間が増えるため発熱や消費電力をさらに低減できるという効果を奏する。
また、本発明に係るディジタルアンプの制御方法は、上記第1の値、および、上記第3の値の直後に、上記第2の値を挿入して、上記パターン制御を行うことが好ましい。
上記の構成によれば、本発明に係るディジタルアンプと同様の作用効果を奏する。
本発明に係るディジタルアンプおよびスイッチングパターン制御方法は、複数のスイッチを有し、それぞれのスイッチのON・OFFを切り替えて、負荷に対して正電圧を印加する第1状態と、上記負荷に対して電圧を印加しない第2状態と、上記負荷に対して負電圧を印加する第3状態とを切り替えるスイッチング手段を備えたディジタルアンプであって、外部からの電気信号を、上記第1状態に対応する第1の値と上記第2状態に対応する第2の値と上記第3状態に対応する第3の値とから成る第1量子化信号パターンを有する量子化信号に変調する変調手段と、上記第1量子化信号パターンにおいて上記第1の値から上記第3の値へ変化するパターンを、上記第1の値と上記第3の値の間に上記第2の値を挿入したパターンに変換する第1パターン制御と、上記第1量子化信号パターンにおいて上記第3の値から上記第1の値へ変化するパターンを、上記第3の値と上記第1の値の間に上記第2の値を挿入したパターンに変換する第2パターン制御とのうち、少なくともいずれか一方を含むパターン制御行い、上記第1量子化信号パターンを第2量子化信号パターンへ変更する量子化信号パターン制御手段とを備え、上記量子化信号パターン制御手段は、上記スイッチング手段に上記第2量子化信号パターンを供給し、上記スイッチング手段は、該第2量子化信号パターンに応じて、上記第1状態と、上記第2状態と、上記第3状態とを切り替える。
従って、輻射ノイズを低減し、発熱や消費電力の少ないディジタルアンプを提供することができる。
以下に、本発明に係る実施の形態を、図面に基づき説明する。
(3値の1ビットアンプの構成)
はじめに、図1に基づいて、本実施の形態に係る3値1ビットアンプ(ディジタルアンプ)1の骨子について説明する。図1は、本実施の形態に係る、スイッチングパターン制御回路を備えた、3値の1ビットアンプの構成を示すブロック図である。
図1に示すように、3値の1ビットアンプ1は、ΔΣ変調回路10と、スイッチング回路(スイッチング手段)20と、LPF30と、スイッチングパターン制御回路(量子化信号パターン制御回路)40とにより構成されており、さらに、ΔΣ変調回路(変調手段)10は、ΔΣ変調1Bit信号生成回路11と、量子化器12とを含んで構成される。
(3値の1ビットアンプの制御動作)
以下に、3値の1ビットアンプ1における制御について説明する。入力部(図示せず)からの電気信号は、ΔΣ変調回路10に入力される。ΔΣ変調回路10に入力された入力信号は、ΔΣ変調1Bit信号生成回路11により、動作クロック周期単位でサンプリングされ、サンプリングされたデータを、量子化器12が量子化し、3値の量子化信号を生成する。ここで、量子化器12から出力される3値の量子化信号は、2つのディジタル信号によって表現される。
なお、3値の1ビットアンプ1へ入力される、入力部(図示せず)からの電気信号は、アナログ信号またはディジタル信号(PCM信号)のどちらであってもよい。アナログ信号を3値の1ビットアンプ1が入力した場合は、ΔΣ変調回路10が入力したアナログ信号を3値の信号に変換し、ディジタル信号を3値の1ビットアンプ1が入力した場合は、ΔΣ変調回路10が入力したディジタル信号であるPCM信号を3値の信号に変換する。
次に、スイッチングパターン制御回路40に、量子化器12から、3値の量子化信号が入力される。より具体的には、スイッチングパターン制御回路40には、量子化器12から、2つのディジタル信号が入力され、このディジタル信号の値の組み合わせによって、3値の量子化信号が表される。そして、スイッチングパターン制御回路40は、量子化器12から入力される3値の量子化信号をもとに3値のスイッチング制御信号を生成し、スイッチング回路20に出力する。つまり、スイッチングパターン制御回路40は、量子化信号のパターンを変換して、スイッチング制御信号として出力する。すなわち、スイッチング制御信号は、スイッチングパターン制御回路40において、パターン制御された量子化信号である。
スイッチングパターン制御回路40におけるスイッチングパターンの制御についての詳細な説明は後述する。
スイッチングパターン制御回路40において生成されたスイッチング制御信号は、スイッチング回路20に入力される。スイッチング制御信号は、2つのディジタル信号によって表される。より具体的には、スイッチング回路20には、スイッチングパターン制御回路40から、2つのディジタル信号が入力され、このディジタル信号の値の組み合わせによって、3値のスイッチング制御信号が表される。スイッチング回路20は、スイッチングパターン制御回路40から出力された2つのディジタル信号に基づき、スイッチング回路20内の各スイッチ21a〜21d(図2参照)のON・OFFの切り替えを行う。このスイッチ21a〜21d(図2参照)の切り替えによって、スイッチング回路20は、上記2つのディジタル信号で表現された3値のスイッチング制御信号に対応する電圧を増幅し、差動信号として出力する。なお、スイッチング回路20より出力される信号は、差動信号であるため、出力先であるLPFには、スイッチング回路が備える2つの信号線によって出力されている。
また、本実施の形態における3値の1ビットアンプ1は、スイッチング回路20からの出力信号を、ΔΣ変調1Bit信号生成回路11にフィードバックしている。
このように、ΔΣ変調1Bit信号生成回路11に、スイッチング回路からの信号をフィードバックすることにより、ΔΣ変調回路10、スイッチングパターン制御回路40、およびスイッチング回路20で発生したノイズ等を含む信号を、ΔΣ変調1Bit信号生成回路11にフィードバックすることになる。
ここで、ΔΣ変調1Bit信号生成回路11は、フィードバックされたスイッチング回路20からの信号より、フィードバックされた信号に含まれるノイズ成分を抽出し、このノイズ成分を打ち消すかたちで、1Bit信号を量子化器12に出力し、さらに、量子化器12は、スイッチングパターン制御回路40を介して、スイッチング回路20に出力することで、スイッチング回路20からの出力信号におけるノイズを低減することができる。
(スイッチング回路の構成)
以下に、3値の1ビットアンプにおける、スイッチング回路20の構成について説明する。
図2はスイッチング回路20の構成を示す、模式図である。図2に示すように、スイッチング回路20は、スイッチ21a〜スイッチ21dを備え、スイッチ21aは、スイッチング回路20の電源電圧+Vと、負荷50の+側とを接続するスイッチであり、スイッチ21bは、スイッチング回路20の電源電圧+Vと負荷50の−側とを接続するスイッチであり、スイッチ21cは、負荷50の+側とGNDとを接続するスイッチであり、スイッチ21dは、負荷50の−側とGNDとを接続するスイッチである。なお負荷50は、図1における、LPF30およびスピーカー等の出力部(図示せず)である。
スイッチング回路20は、スイッチングパターン制御回路40からの3値のスイッチング制御信号を表現する2つのディジタル信号に基づいて、スイッチング回路20内のスイッチのON・OFFを切り替え、『+V』または『0』または『−V』の電位差を、負荷50の+側と−側とに接続する2つの信号線に与えることにより、スイッチングパターン制御回路40からの3値のスイッチング制御信号を増幅している。
また、スイッチング回路20に入力される3値のスイッチング制御信号は、スイッチングパターン制御回路40からの2つのディジタル信号によって表現されており、図2に示す+側入力、−側入力に、各ディジタル信号が入力される。
さらに、スイッチ21aと21cとは、互いに論理が反転した信号に基づいて、スイッチのONおよびOFFの動作を行っているため、スイッチ21aがONのときは、スイッチ21cがOFFとなり、スイッチ21aがOFFのときは、スイッチ21cがONとなる。同様に、スイッチ21bおよび21dも、互いに論理が反転した信号によって、スイッチのONおよびOFFの動作を行っているため、スイッチ21bがONのときは、スイッチ21dがOFFとなり、スイッチ21bがOFFのときは、スイッチ21dがONとなる。
次に、スイッチングパターン制御回路40からの3値の信号の値である、『+1』(第1の値),『0』(第2の値),『−1』(第3の値)それぞれにおける、スイッチ21a〜21dの状態を、図3(a)〜(d)に示す。
図3(a)は、スイッチングパターン制御回路40からの出力値が『+1』となる際の、スイッチ21a〜21dの状態(第1状態)を示す説明図であり、図3(b)は、スイッチングパターン制御回路40からの出力値が『−1』となる際の、スイッチ21a〜21dの状態(第3状態)を示す説明図であり、図3(c)および(d)は、スイッチングパターン制御回路40からの出力値が『0』となる際の、スイッチ21a〜21dの状態(第2状態)を示す説明図である。
(『+1』でのスイッチの状態)
図3(a)に示すように、スイッチングパターン制御回路40からの3値の信号が『+1』であった場合、言い換えれば、+側入力に『H』、−側入力に『L』の信号が入力された場合、スイッチ21aはONとなり、スイッチ21cはOFFとなり、スイッチ21bはOFFとなり、スイッチ21dはONとなる。これにより、負荷50の+側に、スイッチング回路の電源電圧である+Vが接続され、負荷50の−側に、GNDが接続される。つまり、負荷50において、+側の電位は、−側の電位に対して+Vの電位差となる。
(『−1』でのスイッチの状態)
また、図3(b)に示すように、スイッチングパターン制御回路40からの3値の信号が『−1』であった場合、言い換えれば、+側入力に『L』、−側入力に『H』の信号が入力された場合、スイッチ21aはOFFとなり、スイッチ21cはONとなり、スイッチ21bはONとなり、スイッチ21dはOFFとなる。これにより、負荷50の−側に、スイッチングアンプ回路20の電源電圧である+Vが接続され、負荷50の+側に、GNDが接続される。つまり、負荷50において、+側の電位は、−側の電位に対して−Vの電位差となる。
次に、スイッチングパターン制御回路40からの出力信号が『0』であった場合の、スイッチ21a〜スイッチ21dの状態について説明する。
本実施の形態においては、スイッチングパターン制御回路40からの出力信号が『0』であった場合、上記『0』を表現する、スイッチング回数制限回路40からの2つのディジタル信号は、ともに『L』の値となる場合と、ともに『H』となる場合との、どちらか一方で表現されることが好ましい。
(『0』でのスイッチの状態)
図3(c)は、スイッチングパターン制御回路40からの3値の信号が『0』であり、この『0』を表現する、スイッチングパターン制御回路40からの2つのディジタル信号の値が、ともに『L』となる場合の、各スイッチ21a〜21dのON・OFFの状態をしめしている。
変換部41a,41bからの2つのディジタル信号が、+側入力および−側入力に『L』として入力された場合、同図に示すように、スイッチ21aはOFFとなり、スイッチ21cはONとなり、スイッチ21bはOFFとなり、スイッチ21dはONとなる。これにより、負荷の+側および−側は、ともにGNDに接続された状態となり、負荷の+側と−側との電位差が0となる。
図3(d)は、スイッチングパターン制御回路40からの3値の信号が『0』であり、この『0』を表現する、スイッチングパターン制御回路40からの2つのディジタル信号の値が、ともに『H』となる場合の、各スイッチ21a〜21dのON・OFFの状態をしめしている。
変換部41a,41bからの2つのディジタル信号が、+側入力および−側入力に『H』として入力された場合、同図に示すように、スイッチ21aはONとなり、スイッチ21cはOFFとなり、スイッチ21bはONとなり、スイッチ21dはOFFとなる。これにより、負荷の+側および−側は、ともに+Vに接続された状態となり、負荷の+側と−側との電位差が0となる。
以上のように、変換部41a,41bからの2つのディジタル信号の値『H』・『L』に基づいて、スイッチ21a〜21bのON・OFFが切り替え、スイッチング回路20は、3値の信号を増幅している。
なお、スイッチング回路20における、スイッチ21a〜21dと、電源電圧と、GNDとの接続は、図2および図3(a)〜(d)に示した、1つの電源電圧+VとGNDとで、負荷50に対して、+Vから−Vの電圧を掛ける接続方法となる、フルブリッジ型やBTL型と呼ばれるバランス接続であることが好ましい。このバランス接続は、必要とする電源電圧が+Vの1種類のみでよく、電圧の利用効率が良いという効果がある。
なお、スイッチ21a〜21dは、一般的にパワーMOSFET(パワーMOS電解効果型トランジスタ)を用いてもよいし、スイッチのスイッチングスピードに合うデバイスであれば、これに限るものではない。
(スイッチングパターン制御回路40)
以下に、図4および図5を参照して、スイッチングパターン制御回路40におけるパターン制御について説明する。
ここで、量子化器12およびスイッチングパターン制御回路40は、図示しないクロック生成回路からのクロック信号を基準に動作しており、量子化信号およびスイッチング信号に含まれる各信号の幅は一定である。また、量子化信号およびスイッチング制御信号は3値からなり、以下では、3値を『1』(第1の値)、『0』(第2の値)、『−1』(第3の値)として説明する。そして、スイッチング回路20には、『1』、『0』、『−1』の3値からなる信号が入力され、負荷50には、『1』、『−1』の値に対応して、それぞれ、+V、−Vの電圧が印加され、『0』の場合には電圧は印加されない。
図4は、スイッチングパターン制御回路40におけるパターン制御の一例を示す図であり、図4(a)は、量子化器12から出力される量子化信号のパターン(第1量子化信号パターン)を示す図であり、図4(b)は、図4(a)の量子化信号のパターンに基づいてスイッチングパターン制御回路40が出力するスイッチング制御信号のパターン(第2量子化信号パターン)を示す図である。
図4(a)に示すとおり、量子化器12から出力される量子化信号は、信号41〜48を含んでいる。また、図4(b)に示すとおり、スイッチング制御回路40から出力されるスイッチング制御信号は、信号41〜48および信号A、Bを含んでいる。
図4(a)に示す量子化信号のパターンでは、信号42から信号43において、信号の値が『+1』から『−1』に変化している。また、信号44から信号45において、信号の値が『−1』から『+1』に変化している。
この量子化信号がスイッチング回路20に入力された場合、負荷50に対して印加される電圧のスイッチングパターンとして、+Vから−Vへ変化するパターンや−Vから+Vに変化するパターンが発生する。そして、これらのパターンが多く発生する場合、輻射ノイズが増大し、発熱や消費電力も増加する。
そこで、本発明に係るスイッチングパターン制御回路40は、量子化信号の値が『+1』から『−1』に変化するパターンを、『+1』と『−1』の間に『0』の値を挿入したパターンに変換するパターン制御(第1パターン制御)を行う。より具体的には、スイッチングパターン制御回路40は、図4(a)に示す信号42から信号43へ変化するパターンについて、図4(b)に示すとおり、信号42と信号43との間に信号Aを挿入する。すなわち、スイッチング制御回路40は、量子化信号に含まれる『+1』から『−1』へ変化するパターンを排除する。したがって、スイッチング制御信号には、信号の値が『+1』から『−1』へ変化するパターンは含まれない。つまり、スイッチング制御信号は、『+1』から『−1』へ変化するパターンが含まれないように制御された量子化信号である。
また、本発明に係るスイッチングパターン制御回路40は、量子化信号の値が『−1』から『+1』に変化するパターンを、『−1』と『+1』の間に『0』の値を挿入したパターンに変換するパターン制御(第2パターン制御)を行う。より具体的には、スイッチングパターン制御回路40は、図4(a)に示す信号44から信号45へ変化するパターンについて、図4(b)に示すとおり、信号44と信号45との間に信号Bを挿入する。すなわち、スイッチング制御回路40は、量子化信号に含まれる『−1』から『+1』へ変化するパターンを排除する。したがって、スイッチング制御信号には、信号の値が『−1』から『+1』へ変化するパターンは含まれない。つまり、スイッチング制御信号は、『−1』から『+1』へ変化するパターンが含まれないように制御された量子化信号である。
そして、スイッチング回路20は、図4(b)に示すスイッチング制御信号に応じてスイッチングを行い、負荷50に印加する電圧を切り替える。このとき、負荷50に対して印加される電圧のスイッチングパターンとして、+Vから−Vへ変化するパターンや−Vから+Vに変化するパターンは発生しなくなる。これにより、本発明に係るディジタルアンプによれば、輻射ノイズを低減でき、また、発熱や消費電力を減らすことができる。
図4に示す例では、量子化信号において、『+1』から『−1』に変化するパターンと『−1』から『+1』に変化するパターンを変換する構成であるが、他の構成も考えられる。以下では、図5を用いて他の構成について説明する。
図5は、スイッチングパターン制御回路40におけるパターン制御の他の例を示す図であり、図5(a)は、量子化器12から出力される量子化信号のパターン(第1量子化信号パターン)を示す図であり、図5(b)は、図5(a)の量子化信号のパターンに基づいてスイッチングパターン制御回路40が出力するスイッチング制御信号のパターン(第2量子化信号パターン)を示す図である。
図5(a)に示すとおり、量子化器12から出力される量子化信号は、信号51〜56を含んでいる。また、図5(b)に示すとおり、スイッチング制御回路40から出力されるスイッチング制御信号は、信号51〜56および信号C〜Fを含んでいる。
図5(a)に示す量子化信号のパターンでは、信号52、54、56は、値が『+1』である。また、信号53は、値が『−1』である。
本発明に係るスイッチングパターン制御回路40は、量子化信号の値が『+1』の場合、その直後に『0』の値を挿入する。より具体的には、スイッチングパターン制御回路40は、図5(a)に示す信号52の直後に、図5(b)に示すとおり、信号Cを挿入する。同様にして、図5(a)に示す信号54、信号56の直後にも、図5(b)に示すとおり、それぞれ、信号E、信号Fを挿入する。すなわち、スイッチグパターン制御回路40は、量子化信号のパターンが『+1』から『−1』に変化しない場合であっても、量子化信号の値が『+1』の場合、その直後に『0』を挿入する。
また、本発明に係るスイッチングパターン制御回路40は、量子化信号の値が『−1』の場合、その直後に『0』の値を挿入する。より具体的には、スイッチングパターン制御回路40は、図5(a)に示す信号53の直後に、図5(b)に示すとおり、信号Dを挿入する。
図5に示す例においても、スイッチング制御信号には、信号の値が『+1』から『−1』へ変化するパターンと、『−1』から『+1』へ変化するパターンは含まれない。さらに、図5に示す例では、スイッチング制御信号は『0』の値の割合が増加する。
そして、スイッチング回路20は、図4(b)に示すスイッチング制御信号に応じてスイッチングを行い、負荷50に印加する電圧を切り替える。このとき、負荷50に対して印加される電圧のスイッチングパターンとして、+Vから−Vへ変化するパターンや−Vから+Vに変化するパターンは発生しなくなる。これにより、本発明に係るディジタルアンプによれば、発熱や消費電力をさらに低減できるようになる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
最後に、3値1ビットアンプ1の各ブロック、特にスイッチングパターン制御回路40は、ハードウェアロジックによって構成してもよいし、次のようにCPUを用いてスイッチングパターン制御部40としてソフトウェアによって実現してもよい。
すなわち、スイッチングパターン制御部40は、各機能を実現する制御プログラムの命令を実行するCPU(central processing unit)、上記プログラムを格納したROM(read only memory)、上記プログラムを展開するRAM(random access memory)、上記プログラムおよび各種データを格納するメモリ等の記憶装置(記録媒体)などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアであるスイッチングパターン制御部40の制御プログラムのプログラムコード(実行形式プログラム、中間コードプログラム、ソースプログラム)をコンピュータで読み取り可能に記録した記録媒体を、スイッチングパターン制御部40に供給し、そのコンピュータ(またはCPUやMPU)が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー(登録商標)ディスク/ハードディスク等の磁気ディスクやCD−ROM/MO/MD/DVD/CD−R等の光ディスクを含むディスク系、ICカード(メモリカードを含む)/光カード等のカード系、あるいはマスクROM/EPROM/EEPROM/フラッシュROM等の半導体メモリ系などを用いることができる。
また、スイッチングパターン制御回路40を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、LAN、ISDN、VAN、CATV通信網、仮想専用網(virtual private network)、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、IEEE1394、USB、電力線搬送、ケーブルTV回線、電話線、ADSL回線等の有線でも、IrDAやリモコンのような赤外線、Bluetooth(登録商標)、802.11無線、HDR、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。