JP2008193160A - ディジタルアンプ、および、ディジタルアンプの制御方法 - Google Patents
ディジタルアンプ、および、ディジタルアンプの制御方法 Download PDFInfo
- Publication number
- JP2008193160A JP2008193160A JP2007022306A JP2007022306A JP2008193160A JP 2008193160 A JP2008193160 A JP 2008193160A JP 2007022306 A JP2007022306 A JP 2007022306A JP 2007022306 A JP2007022306 A JP 2007022306A JP 2008193160 A JP2008193160 A JP 2008193160A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- switching
- value
- signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】本発明に係る3値1ビットアンプ1は、量子化器12を有するΔΣ変調回路10とスイッチング回路20とスイッチングパターン制御回路40とを備えている。スイッチングパターン制御回路40は、量子化器20によって生成された3値(「+1」、「0」、「−1」)からなる量子化信号を、「+1」から「−1」に変化するパターンや「−1」から「+1」に変化するパターンを含まないスイッチング制御信号に変換する。そして、スイッチング回路20は、スイッチング制御信号のパターンに基づいて、負荷に対する電圧の印加状態を切り替える。
【選択図】図1
Description
はじめに、図1に基づいて、本実施の形態に係る3値1ビットアンプ(ディジタルアンプ)1の骨子について説明する。図1は、本実施の形態に係る、スイッチングパターン制御回路を備えた、3値の1ビットアンプの構成を示すブロック図である。
以下に、3値の1ビットアンプ1における制御について説明する。入力部(図示せず)からの電気信号は、ΔΣ変調回路10に入力される。ΔΣ変調回路10に入力された入力信号は、ΔΣ変調1Bit信号生成回路11により、動作クロック周期単位でサンプリングされ、サンプリングされたデータを、量子化器12が量子化し、3値の量子化信号を生成する。ここで、量子化器12から出力される3値の量子化信号は、2つのディジタル信号によって表現される。
以下に、3値の1ビットアンプにおける、スイッチング回路20の構成について説明する。
図3(a)は、スイッチングパターン制御回路40からの出力値が『+1』となる際の、スイッチ21a〜21dの状態(第1状態)を示す説明図であり、図3(b)は、スイッチングパターン制御回路40からの出力値が『−1』となる際の、スイッチ21a〜21dの状態(第3状態)を示す説明図であり、図3(c)および(d)は、スイッチングパターン制御回路40からの出力値が『0』となる際の、スイッチ21a〜21dの状態(第2状態)を示す説明図である。
図3(a)に示すように、スイッチングパターン制御回路40からの3値の信号が『+1』であった場合、言い換えれば、+側入力に『H』、−側入力に『L』の信号が入力された場合、スイッチ21aはONとなり、スイッチ21cはOFFとなり、スイッチ21bはOFFとなり、スイッチ21dはONとなる。これにより、負荷50の+側に、スイッチング回路の電源電圧である+Vが接続され、負荷50の−側に、GNDが接続される。つまり、負荷50において、+側の電位は、−側の電位に対して+Vの電位差となる。
また、図3(b)に示すように、スイッチングパターン制御回路40からの3値の信号が『−1』であった場合、言い換えれば、+側入力に『L』、−側入力に『H』の信号が入力された場合、スイッチ21aはOFFとなり、スイッチ21cはONとなり、スイッチ21bはONとなり、スイッチ21dはOFFとなる。これにより、負荷50の−側に、スイッチングアンプ回路20の電源電圧である+Vが接続され、負荷50の+側に、GNDが接続される。つまり、負荷50において、+側の電位は、−側の電位に対して−Vの電位差となる。
図3(c)は、スイッチングパターン制御回路40からの3値の信号が『0』であり、この『0』を表現する、スイッチングパターン制御回路40からの2つのディジタル信号の値が、ともに『L』となる場合の、各スイッチ21a〜21dのON・OFFの状態をしめしている。
以下に、図4および図5を参照して、スイッチングパターン制御回路40におけるパターン制御について説明する。
10 ΔΣ変調回路(変調手段)
11 ΔΣ変調1Bit信号生成回路
12 量子化器
20 スイッチング回路(スイッチング手段)
21a スイッチ
21b スイッチ
21c スイッチ
21d スイッチ
40 スイッチングパターン制御回路(量子化信号パターン制御手段)
Claims (4)
- 複数のスイッチを有し、それぞれのスイッチのON・OFFを切り替えて、負荷に対して正電圧を印加する第1状態と、上記負荷に対して電圧を印加しない第2状態と、上記負荷に対して負電圧を印加する第3状態とを切り替えるスイッチング手段を備えたディジタルアンプであって、
外部からの電気信号を、上記第1状態に対応する第1の値と上記第2状態に対応する第2の値と上記第3状態に対応する第3の値とから成る第1量子化信号パターンを有する量子化信号に変調する変調手段と、
上記第1量子化信号パターンにおいて上記第1の値から上記第3の値へ変化するパターンを、上記第1の値と上記第3の値の間に上記第2の値を挿入したパターンに変換する第1パターン制御と、上記第1量子化信号パターンにおいて上記第3の値から上記第1の値へ変化するパターンを、上記第3の値と上記第1の値の間に上記第2の値を挿入したパターンに変換する第2パターン制御とのうち、少なくともいずれか一方を含むパターン制御行い、上記第1量子化信号パターンを第2量子化信号パターンへ変更する量子化信号パターン制御手段とを備え、
上記量子化信号パターン制御手段は、上記スイッチング手段に上記第2量子化信号パターンを供給し、上記スイッチング手段は、該第2量子化信号パターンに応じて、上記第1状態と、上記第2状態と、上記第3状態とを切り替えることを特徴とするディジタルアンプ。 - 上記スイッチングパターン制御手段は、
上記第1の値、および、上記第3の値の直後に、上記第2の値を挿入して、上記パターン制御を行うことを特徴とする請求項1に記載のディジタルアンプ。 - 複数のスイッチを有し、それぞれのスイッチのON・OFFを切り替えて、負荷に対して正電圧を印加する第1状態と、上記負荷に対して電圧を印加しない第2状態と、上記負荷に対して負電圧を印加する第3状態とを切り替えるスイッチング手段を備えたディジタルアンプの制御方法であって、
外部からの電気信号を、上記第1状態に対応する第1の値と上記第2状態に対応する第2の値と上記第3状態に対応する第3の値とから成る第1量子化信号パターンを有する量子化信号に変調し、
上記第1量子化信号パターンにおいて上記第1の値から上記第3の値へ変化するパターンを、上記第1の値と上記第3の値の間に上記第2の値を挿入したパターンに変換する第1パターン制御と、上記第1量子化信号パターンにおいて上記第3の値から上記第1の値へ変化するパターンを、上記第3の値と上記第1の値の間に上記第2の値を挿入したパターンに変換する第2パターン制御とのうち、少なくともいずれか一方を含むパターン制御行い、上記第1量子化信号パターンを第2量子化信号パターンへ変更し、上記スイッチング手段に上記第2量子化信号パターンを供給し、
上記スイッチング手段において、該第2量子化信号パターンに応じて、上記第1状態と、上記第2状態と、上記第3状態とを切り替えることを特徴とするディジタルアンプの制御方法。 - 上記第1の値、および、上記第3の値の直後に、上記第2の値を挿入して、上記パターン制御を行うことを特徴とする請求項3に記載のディジタルアンプの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007022306A JP4805177B2 (ja) | 2007-01-31 | 2007-01-31 | ディジタルアンプ、および、ディジタルアンプの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007022306A JP4805177B2 (ja) | 2007-01-31 | 2007-01-31 | ディジタルアンプ、および、ディジタルアンプの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008193160A true JP2008193160A (ja) | 2008-08-21 |
JP4805177B2 JP4805177B2 (ja) | 2011-11-02 |
Family
ID=39752870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007022306A Expired - Fee Related JP4805177B2 (ja) | 2007-01-31 | 2007-01-31 | ディジタルアンプ、および、ディジタルアンプの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4805177B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015029313A (ja) * | 2009-12-16 | 2015-02-12 | 株式会社 Trigence Semiconductor | スピーカーボックス |
US9226053B2 (en) | 2008-06-16 | 2015-12-29 | Trigence Semiconductor, Inc. | Digital speaker driving apparatus |
US9276540B2 (en) | 2006-05-21 | 2016-03-01 | Trigence Semiconductors, Inc. | Digital/analogue conversion apparatus |
US9300310B2 (en) | 2009-12-09 | 2016-03-29 | Trigence Semiconductor, Inc. | Selection device |
US11996866B2 (en) | 2022-03-21 | 2024-05-28 | xMEMS Labs, Inc. | Feedback control system achieving high performance via density modulation |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5846225B2 (ja) | 2014-01-22 | 2016-01-20 | オンキヨー株式会社 | 信号変調回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464597A (en) * | 1987-08-31 | 1989-03-10 | Mitsumi Electric Co Ltd | Bridge driver circuit |
JPH10233634A (ja) * | 1997-02-20 | 1998-09-02 | Sharp Corp | ディジタルスイッチングアンプの駆動方法 |
JP2000269761A (ja) * | 1999-03-16 | 2000-09-29 | Sharp Corp | Δς変調を用いるスイッチング増幅器 |
JP2004179945A (ja) * | 2002-11-27 | 2004-06-24 | Sharp Corp | デジタルスイッチングアンプ |
-
2007
- 2007-01-31 JP JP2007022306A patent/JP4805177B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464597A (en) * | 1987-08-31 | 1989-03-10 | Mitsumi Electric Co Ltd | Bridge driver circuit |
JPH10233634A (ja) * | 1997-02-20 | 1998-09-02 | Sharp Corp | ディジタルスイッチングアンプの駆動方法 |
JP2000269761A (ja) * | 1999-03-16 | 2000-09-29 | Sharp Corp | Δς変調を用いるスイッチング増幅器 |
JP2004179945A (ja) * | 2002-11-27 | 2004-06-24 | Sharp Corp | デジタルスイッチングアンプ |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9276540B2 (en) | 2006-05-21 | 2016-03-01 | Trigence Semiconductors, Inc. | Digital/analogue conversion apparatus |
US9681231B2 (en) | 2006-05-21 | 2017-06-13 | Trigence Semiconductor, Inc. | Digital/analog conversion apparatus |
US9226053B2 (en) | 2008-06-16 | 2015-12-29 | Trigence Semiconductor, Inc. | Digital speaker driving apparatus |
US9693136B2 (en) | 2008-06-16 | 2017-06-27 | Trigence Semiconductor Inc. | Digital speaker driving apparatus |
US9300310B2 (en) | 2009-12-09 | 2016-03-29 | Trigence Semiconductor, Inc. | Selection device |
JP2015029313A (ja) * | 2009-12-16 | 2015-02-12 | 株式会社 Trigence Semiconductor | スピーカーボックス |
US9219960B2 (en) | 2009-12-16 | 2015-12-22 | Trigence Semiconductor Inc. | Acoustic playback system |
US9544691B2 (en) | 2009-12-16 | 2017-01-10 | Trigence Semiconductor, Inc. | Acoustic playback system |
US11996866B2 (en) | 2022-03-21 | 2024-05-28 | xMEMS Labs, Inc. | Feedback control system achieving high performance via density modulation |
JP7506212B2 (ja) | 2022-03-21 | 2024-06-25 | エクスメムス ラブズ,インコーポレイテッド | 密度変調によって高性能を達成するフィードバック制御システム |
Also Published As
Publication number | Publication date |
---|---|
JP4805177B2 (ja) | 2011-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7612608B2 (en) | Sigma-delta based Class D audio or servo amplifier with load noise shaping | |
JP4890503B2 (ja) | デルタシグマ変調器 | |
JP4805177B2 (ja) | ディジタルアンプ、および、ディジタルアンプの制御方法 | |
TWI511443B (zh) | 三階半橋接脈波寬度調變放大器及其驅動方法 | |
JP4568572B2 (ja) | 音声信号出力回路、および音声出力を発生する電子機器 | |
US7605653B2 (en) | Sigma-delta based class D audio power amplifier with high power efficiency | |
US20070054638A1 (en) | Apparatus and method to control audio volume in D class amplifier | |
US6724249B1 (en) | Multi-level class-D amplifier by means of 3 physical levels | |
JP5281018B2 (ja) | オーディオ帯域のノイズ成分が小さい三角波を生成するための方法および装置 | |
US20080278209A1 (en) | Method of pulse width modulation signal processing and device including signal processing for pulse width modulation | |
CN114512154B (zh) | 信号密度调制编码器、数字声音重建系统及信号处理系统 | |
JP4818900B2 (ja) | ディジタルアンプおよびスイッチング回数制御方法 | |
JP2005223667A (ja) | オーディオ信号増幅方法および装置 | |
JP2007036736A (ja) | デジタルスイッチングアンプ | |
JP2006211523A (ja) | デジタルスイッチング回路 | |
EP2299589A2 (en) | Audio processing apparatus and method | |
US7629842B2 (en) | Class D audio amplifier | |
TW201921839A (zh) | 用於耳機的數位至類比轉換器及放大器 | |
KR100728041B1 (ko) | 디지털 pwm 신호를 저장 재생하는 오디오 시스템 및 그방법 | |
JP2008187315A (ja) | Δς変調器、その制御方法、ならびにそれら用いたデジタルオーディオ処理回路ならびに電子機器 | |
Colli-menchi et al. | Design techniques for integrated CMOS class-D audio amplifiers | |
JP2005286774A (ja) | 伝送信号生成装置 | |
JP4885831B2 (ja) | Δς変調装置、遮断方法、プログラム、および、記録媒体 | |
US7755423B2 (en) | Sigma delta class D power amplifier and method thereof | |
US20220191074A1 (en) | Signal processing device, signal processing method, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |