JPH10233634A - ディジタルスイッチングアンプの駆動方法 - Google Patents
ディジタルスイッチングアンプの駆動方法Info
- Publication number
- JPH10233634A JPH10233634A JP9036748A JP3674897A JPH10233634A JP H10233634 A JPH10233634 A JP H10233634A JP 9036748 A JP9036748 A JP 9036748A JP 3674897 A JP3674897 A JP 3674897A JP H10233634 A JPH10233634 A JP H10233634A
- Authority
- JP
- Japan
- Prior art keywords
- signals
- signal
- output
- output signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ディジタルスイッチングアンプにおいて、負
荷で消費される電力を小さくし、電力効率を向上させ
る。また、出力信号の量子化ノイズを低減し、発振限界
を高くして、十分なＳ／Ｎを得る。 【解決手段】 入力されたアナログ信号に対してデルタ
シグマ変調部から出力される量子化出力信号を３値化信
号［＋１、０、−１］とし、この３値化信号に対応して
『正電圧印加』、『印加オフ』、『負電圧印加』をスイ
ッチング制御信号として設定し、このスイッチング制御
信号により負荷への定電圧印加をスイッチング制御す
る。
荷で消費される電力を小さくし、電力効率を向上させ
る。また、出力信号の量子化ノイズを低減し、発振限界
を高くして、十分なＳ／Ｎを得る。 【解決手段】 入力されたアナログ信号に対してデルタ
シグマ変調部から出力される量子化出力信号を３値化信
号［＋１、０、−１］とし、この３値化信号に対応して
『正電圧印加』、『印加オフ』、『負電圧印加』をスイ
ッチング制御信号として設定し、このスイッチング制御
信号により負荷への定電圧印加をスイッチング制御す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、オーディオ信号等
のアナログ信号を増幅する電力増幅器としての、デルタ
シグマ変調を応用したディジタルスイッチングアンプの
駆動方法に関するものである。
のアナログ信号を増幅する電力増幅器としての、デルタ
シグマ変調を応用したディジタルスイッチングアンプの
駆動方法に関するものである。
【０００２】
【従来の技術】近年、小型、大出力、高Ｓ／Ｎを実現し
た音響信号の高効率電力増幅器の信号処理方法として、
デルタシグマ変調を応用したディジタルスイッチングア
ンプが提供されている。これは、アナログ信号をデルタ
シグマ変調することによりパルス密度変調（ＰＤＭ）信
号を得、キャリア信号をエネルギー拡散させることによ
り、簡単な構成で効率よく電力増幅することができる。
従来のデルタシグマ変調を応用した高効率電力増幅器
は、例えば特開平５−６３４５７号公報に開示されてい
る。
た音響信号の高効率電力増幅器の信号処理方法として、
デルタシグマ変調を応用したディジタルスイッチングア
ンプが提供されている。これは、アナログ信号をデルタ
シグマ変調することによりパルス密度変調（ＰＤＭ）信
号を得、キャリア信号をエネルギー拡散させることによ
り、簡単な構成で効率よく電力増幅することができる。
従来のデルタシグマ変調を応用した高効率電力増幅器
は、例えば特開平５−６３４５７号公報に開示されてい
る。
【０００３】図１５に、従来のデルタシグマ変調を応用
した電力増幅器としてのディジタルスイッチングアンプ
のブロック構成を示す。入力端子８１、差分積分器８
２、１ビット量子化器８３、遅延器８４、クロック発振
器８５、パルス増幅器８６、ローパスフィルタ８７、出
力端子８８、減衰器８９が設けられている。
した電力増幅器としてのディジタルスイッチングアンプ
のブロック構成を示す。入力端子８１、差分積分器８
２、１ビット量子化器８３、遅延器８４、クロック発振
器８５、パルス増幅器８６、ローパスフィルタ８７、出
力端子８８、減衰器８９が設けられている。
【０００４】差分積分器８２は、入力端子８１に入力さ
れたオーディオ信号（アナログ信号）と帰還信号とを入
力としてこれら２信号の差分値を積分した差分積分信号
を出力する積分器・加算器群である。１ビット量子化器
８３は、差分積分信号の極性を判定して１ビットのディ
ジタル信号に変換するものである。遅延器８４は、１ビ
ット量子化器８３のディジタル出力信号を任意の周波数
のクロックで遅延させるものであり、Ｄタイプのフリッ
プフロップなどで構成される。クロック発振器８５は、
任意の周波数のクロックパルスを発生するものである。
パルス増幅器８６は、遅延器８４のディジタル出力信号
を電力増幅するものである。ローパスフィルタ８７は、
パルス増幅器８６の出力信号から不要な信号成分を除去
するフィルタであり、例えばコイルおよびコンデンサか
らなる。
れたオーディオ信号（アナログ信号）と帰還信号とを入
力としてこれら２信号の差分値を積分した差分積分信号
を出力する積分器・加算器群である。１ビット量子化器
８３は、差分積分信号の極性を判定して１ビットのディ
ジタル信号に変換するものである。遅延器８４は、１ビ
ット量子化器８３のディジタル出力信号を任意の周波数
のクロックで遅延させるものであり、Ｄタイプのフリッ
プフロップなどで構成される。クロック発振器８５は、
任意の周波数のクロックパルスを発生するものである。
パルス増幅器８６は、遅延器８４のディジタル出力信号
を電力増幅するものである。ローパスフィルタ８７は、
パルス増幅器８６の出力信号から不要な信号成分を除去
するフィルタであり、例えばコイルおよびコンデンサか
らなる。
【０００５】以上のように構成されたデルタシグマ変調
を応用したディジタルスイッチングアンプは、次のよう
に動作する。入力端子８１に音響信号が入ると、パルス
増幅器８６の出力信号により差分積分器８２で２信号間
の差分値を積分し、差分積分信号を出力する。差分積分
信号は１ビット量子化器８３により１ビットのディジタ
ル信号に変換される。１ビットのディジタル信号は、パ
ルス増幅器８６により電力増幅される。パルス増幅器８
６の出力信号は、減衰器８９を経て遅延器８４に入力さ
れ、クロック発振器８５から供給されるクロックの繰り
返し周期に応じた時間分遅延される。遅延処理されたデ
ィジタル信号は帰還回路９０を介して高次の差分積分器
８２に入力される。また、パルス増幅器８６の出力信号
はローパスフィルタ８７に入力され、不要な信号成分が
除去されて出力端子８８から出力される。
を応用したディジタルスイッチングアンプは、次のよう
に動作する。入力端子８１に音響信号が入ると、パルス
増幅器８６の出力信号により差分積分器８２で２信号間
の差分値を積分し、差分積分信号を出力する。差分積分
信号は１ビット量子化器８３により１ビットのディジタ
ル信号に変換される。１ビットのディジタル信号は、パ
ルス増幅器８６により電力増幅される。パルス増幅器８
６の出力信号は、減衰器８９を経て遅延器８４に入力さ
れ、クロック発振器８５から供給されるクロックの繰り
返し周期に応じた時間分遅延される。遅延処理されたデ
ィジタル信号は帰還回路９０を介して高次の差分積分器
８２に入力される。また、パルス増幅器８６の出力信号
はローパスフィルタ８７に入力され、不要な信号成分が
除去されて出力端子８８から出力される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
従来に示すようなディジタルスイッチングアンプは、量
子化器８３のディジタル信号が２値化信号であるがゆえ
に、負荷に「正電圧」と「負電圧」のどちらかが印加さ
れることが前提となり、スイッチング回数が多い。この
ため負荷で消費される電力が大きく、電力効率が悪いと
いう問題点がある。
従来に示すようなディジタルスイッチングアンプは、量
子化器８３のディジタル信号が２値化信号であるがゆえ
に、負荷に「正電圧」と「負電圧」のどちらかが印加さ
れることが前提となり、スイッチング回数が多い。この
ため負荷で消費される電力が大きく、電力効率が悪いと
いう問題点がある。
【０００７】また、電圧変動や±電源のアンバランス等
の影響で、出力端子８８から出力される出力信号の量子
化ノイズが大きい。また、発振限界も低い。このため、
十分なＳ／Ｎが得られないという問題点がある。
の影響で、出力端子８８から出力される出力信号の量子
化ノイズが大きい。また、発振限界も低い。このため、
十分なＳ／Ｎが得られないという問題点がある。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
め、請求項１記載のディジタルスイッチングアンプの駆
動方法は、入力アナログ信号をデルタシグマ変調して量
子化出力信号を得、上記量子化出力信号に基づいたスイ
ッチング制御信号により負荷への定電圧印加をスイッチ
ング制御するディジタルスイッチングアンプの駆動方法
において、上記量子化出力信号を３値以上の多値化信号
とし、この多値化信号に対応して、『正電圧印加』、
『印加オフ』、『負電圧印加』を上記スイッチング制御
信号として設定することを特徴としている。
め、請求項１記載のディジタルスイッチングアンプの駆
動方法は、入力アナログ信号をデルタシグマ変調して量
子化出力信号を得、上記量子化出力信号に基づいたスイ
ッチング制御信号により負荷への定電圧印加をスイッチ
ング制御するディジタルスイッチングアンプの駆動方法
において、上記量子化出力信号を３値以上の多値化信号
とし、この多値化信号に対応して、『正電圧印加』、
『印加オフ』、『負電圧印加』を上記スイッチング制御
信号として設定することを特徴としている。
【０００９】上記の構成により、多値からなる量子化出
力信号のそれぞれに対応して、『正電圧印加』、『ＯＦ
Ｆ』、『負電圧印加』を設定してスイッチング制御信号
とし、負荷に対してそれぞれ「正電圧」の印加、無印
加、および「負電圧」の印加の状態を取るように制御す
る。
力信号のそれぞれに対応して、『正電圧印加』、『ＯＦ
Ｆ』、『負電圧印加』を設定してスイッチング制御信号
とし、負荷に対してそれぞれ「正電圧」の印加、無印
加、および「負電圧」の印加の状態を取るように制御す
る。
【００１０】例えば、量子化出力信号を３値化信号［＋
１、０、−１］とし、この３値化信号に対応して、『正
電圧印加』、『ＯＦＦ』、『負電圧印加』を設定してス
イッチング制御信号とし、負荷に対してそれぞれ「正電
圧」の印加、無印加、および「負電圧」の印加の状態を
取るように制御する。
１、０、−１］とし、この３値化信号に対応して、『正
電圧印加』、『ＯＦＦ』、『負電圧印加』を設定してス
イッチング制御信号とし、負荷に対してそれぞれ「正電
圧」の印加、無印加、および「負電圧」の印加の状態を
取るように制御する。
【００１１】また、この量子化出力信号は、“０”区間
を含む３値を越える値をとってもよく、３値に限定され
ない。
を含む３値を越える値をとってもよく、３値に限定され
ない。
【００１２】例えば、量子化出力信号を５値化信号［＋
２、＋１、０、−１、−２］とし、この５値化信号に対
応して、『正電圧Ｖ1 印加』、『正電圧印加Ｖ2 』、
『ＯＦＦ』、『負電圧−Ｖ2 印加』、『負電圧−Ｖ1 印
加』をスイッチング制御信号として設定し、負荷に対し
てそれぞれ「正電圧Ｖ1 」の印加、「正電圧Ｖ2 」の印
加、無印加、「負電圧−Ｖ2 」および「負電圧−Ｖ1 」
の印加の状態を取るように制御する。
２、＋１、０、−１、−２］とし、この５値化信号に対
応して、『正電圧Ｖ1 印加』、『正電圧印加Ｖ2 』、
『ＯＦＦ』、『負電圧−Ｖ2 印加』、『負電圧−Ｖ1 印
加』をスイッチング制御信号として設定し、負荷に対し
てそれぞれ「正電圧Ｖ1 」の印加、「正電圧Ｖ2 」の印
加、無印加、「負電圧−Ｖ2 」および「負電圧−Ｖ1 」
の印加の状態を取るように制御する。
【００１３】したがって、上記の量子化出力が“０”の
区間では負荷に電圧が印加されないので、負荷で消費さ
れる電力が小さくなる。それゆえ、電力効率が飛躍的に
向上する。
区間では負荷に電圧が印加されないので、負荷で消費さ
れる電力が小さくなる。それゆえ、電力効率が飛躍的に
向上する。
【００１４】また、電圧変動や±電源のアンバランス等
の影響がキャンセルされるので、出力信号の量子化ノイ
ズが低減され、発振限界も高くなる。それゆえ、十分な
Ｓ／Ｎが得られる。
の影響がキャンセルされるので、出力信号の量子化ノイ
ズが低減され、発振限界も高くなる。それゆえ、十分な
Ｓ／Ｎが得られる。
【００１５】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１４に基づいて説明すれば、以下の通りであ
る。図１は、本発明の実施例に係るデルタシグマ変調を
応用したディジタルスイッチングアンプのブロック構成
を示す。入力端子１、差分積分器２、量子化器３、遅延
器４、クロック発振器５、パルス増幅器６、ローパスフ
ィルタ７、出力端子８、減衰器９が設けられている。
１ないし図１４に基づいて説明すれば、以下の通りであ
る。図１は、本発明の実施例に係るデルタシグマ変調を
応用したディジタルスイッチングアンプのブロック構成
を示す。入力端子１、差分積分器２、量子化器３、遅延
器４、クロック発振器５、パルス増幅器６、ローパスフ
ィルタ７、出力端子８、減衰器９が設けられている。
【００１６】差分積分器２は、入力端子１に入力された
オーディオ信号（アナログ信号）と帰還信号とを入力と
してこれら２信号の差分値を積分した差分積分信号を出
力する積分器・加算器群からなる高次の差分積分器であ
る。量子化器３は、差分積分信号の極性を判定して３値
のディジタル信号（量子化出力信号）に変換するもので
ある。遅延器４は、量子化器３のディジタル出力信号を
任意の周波数のクロックで遅延させるものであり、Ｄタ
イプのフリップフロップなどで構成される。クロック発
振器５は、任意の周波数のクロックパルスを発生するも
のである。パルス増幅器６は、量子化器３の３値のディ
ジタル出力信号で高速にスイッチングしてこのディジタ
ル出力信号を電力増幅する高速スイッチングパルス増幅
器である。ローパスフィルタ７は、パルス増幅器６の出
力信号から不要な信号成分を除去するフィルタであり、
例えばコイルおよびコンデンサからなる。
オーディオ信号（アナログ信号）と帰還信号とを入力と
してこれら２信号の差分値を積分した差分積分信号を出
力する積分器・加算器群からなる高次の差分積分器であ
る。量子化器３は、差分積分信号の極性を判定して３値
のディジタル信号（量子化出力信号）に変換するもので
ある。遅延器４は、量子化器３のディジタル出力信号を
任意の周波数のクロックで遅延させるものであり、Ｄタ
イプのフリップフロップなどで構成される。クロック発
振器５は、任意の周波数のクロックパルスを発生するも
のである。パルス増幅器６は、量子化器３の３値のディ
ジタル出力信号で高速にスイッチングしてこのディジタ
ル出力信号を電力増幅する高速スイッチングパルス増幅
器である。ローパスフィルタ７は、パルス増幅器６の出
力信号から不要な信号成分を除去するフィルタであり、
例えばコイルおよびコンデンサからなる。
【００１７】以上のように構成されたデルタシグマ変調
を応用したディジタルスイッチングアンプは、次のよう
に動作する。入力端子１にオーディオ信号が入ると、パ
ルス増幅器６の出力信号とにより差分積分器２で２信号
間の差分値を積分し、差分積分信号を出力する。差分積
分信号は、量子化器３により［＋１、０、−１］のディ
ジタル信号に変換される。この３値のディジタル信号
は、パルス増幅器６により電力増幅される。
を応用したディジタルスイッチングアンプは、次のよう
に動作する。入力端子１にオーディオ信号が入ると、パ
ルス増幅器６の出力信号とにより差分積分器２で２信号
間の差分値を積分し、差分積分信号を出力する。差分積
分信号は、量子化器３により［＋１、０、−１］のディ
ジタル信号に変換される。この３値のディジタル信号
は、パルス増幅器６により電力増幅される。
【００１８】パルス増幅器６の出力信号は減衰器９を経
て遅延器４に入力され、クロック発振器５から供給され
るクロックの繰り返し周期に応じた時間分遅延される。
遅延処理されたディジタル信号は帰還回路１０を介して
高次の差分積分器２に入力される。また、パルス増幅器
６の出力信号はローパスフィルタ７に入力され、不要な
信号成分が除去されて出力端子８から出力される。
て遅延器４に入力され、クロック発振器５から供給され
るクロックの繰り返し周期に応じた時間分遅延される。
遅延処理されたディジタル信号は帰還回路１０を介して
高次の差分積分器２に入力される。また、パルス増幅器
６の出力信号はローパスフィルタ７に入力され、不要な
信号成分が除去されて出力端子８から出力される。
【００１９】本発明においては、デルタシグマ変調を応
用したディジタルスイッチングアンプはこの構成に限ら
ず、例えば図２に示すように、帰還回路１０にある遅延
器４およびクロック発振器５が無いブロック構成をとっ
てもよい。また、図３に示すように、パルス増幅器６が
帰還回路１０のフィードバックループ外にある、つまり
量子化器３のディジタル出力信号の一部が遅延器４で遅
延され、帰還回路１０を介して高次の差分積分器２に入
力されるブロック構成をとってもよい。また、図４に示
すように、帰還回路１０のフィードバックループ内に遅
延器４およびクロック発振器５が無いブロック構成をと
ってもよい。
用したディジタルスイッチングアンプはこの構成に限ら
ず、例えば図２に示すように、帰還回路１０にある遅延
器４およびクロック発振器５が無いブロック構成をとっ
てもよい。また、図３に示すように、パルス増幅器６が
帰還回路１０のフィードバックループ外にある、つまり
量子化器３のディジタル出力信号の一部が遅延器４で遅
延され、帰還回路１０を介して高次の差分積分器２に入
力されるブロック構成をとってもよい。また、図４に示
すように、帰還回路１０のフィードバックループ内に遅
延器４およびクロック発振器５が無いブロック構成をと
ってもよい。
【００２０】図５に、従来の７次デルタシグマ変調部に
１５００Ｈｚ正弦波、振幅０．５を入力したときの２値
化された出力信号の時間データと量子化ノイズスペクト
ルとを示す。図６ないし図１０に、本発明に係る７次デ
ルタシグマ変調部に１５００Ｈｚ正弦波、振幅０．５を
入力し、コンパレート値を±０．１から±０．６まで変
化させたときの、３値化された出力信号の時間データと
量子化ノイズスペクトルとを示す。すなわち、図６ない
し図１０はそれぞれ、コンパレート値がそれぞれ±０．
１、±０．２、±０．３、±０．４、±０．６の場合を
示している。
１５００Ｈｚ正弦波、振幅０．５を入力したときの２値
化された出力信号の時間データと量子化ノイズスペクト
ルとを示す。図６ないし図１０に、本発明に係る７次デ
ルタシグマ変調部に１５００Ｈｚ正弦波、振幅０．５を
入力し、コンパレート値を±０．１から±０．６まで変
化させたときの、３値化された出力信号の時間データと
量子化ノイズスペクトルとを示す。すなわち、図６ない
し図１０はそれぞれ、コンパレート値がそれぞれ±０．
１、±０．２、±０．３、±０．４、±０．６の場合を
示している。
【００２１】２値駆動の場合を示す図５と３値駆動の場
合を示す図６から図１０とを比較すると、生成される３
値の時間軸パターンはコンパレート値によって大きく異
なるが、３値のコンパレート値によって、量子化ノイズ
レベルが２値の場合より改善されることが分かる。特
に、可聴帯域の量子化ノイズは２値の場合と比べて数ｄ
Ｂ低くなる。
合を示す図６から図１０とを比較すると、生成される３
値の時間軸パターンはコンパレート値によって大きく異
なるが、３値のコンパレート値によって、量子化ノイズ
レベルが２値の場合より改善されることが分かる。特
に、可聴帯域の量子化ノイズは２値の場合と比べて数ｄ
Ｂ低くなる。
【００２２】また、コンパレート値の絶対値が大きくな
るほど、３００ｋＨｚ〜４００ｋＨｚの量子化ノイズが
下がる。
るほど、３００ｋＨｚ〜４００ｋＨｚの量子化ノイズが
下がる。
【００２３】図１１は、２値駆動の場合の変動電圧スイ
ッチング波形およびスペクトル分析を示している。変動
電圧は１０％ランダム変動であり、入力振幅は０．３１
６（−１０ｄＢ）であり、１５００Ｈｚ正弦波を入力し
たときの、２値化された出力信号の時間データと量子化
ノイズスペクトルとを示している。発振限界入力振幅は
０．４１である。
ッチング波形およびスペクトル分析を示している。変動
電圧は１０％ランダム変動であり、入力振幅は０．３１
６（−１０ｄＢ）であり、１５００Ｈｚ正弦波を入力し
たときの、２値化された出力信号の時間データと量子化
ノイズスペクトルとを示している。発振限界入力振幅は
０．４１である。
【００２４】図１２は、３値駆動の場合の変動電圧スイ
ッチング波形およびスペクトル分析を示している。変動
電圧は１０％ランダム変動であり、入力振幅は０．３１
６（−１０ｄＢ）であり、１５００Ｈｚ正弦波を入力し
たときの、３値化された出力信号の時間データと量子化
ノイズスペクトルとを示している。
ッチング波形およびスペクトル分析を示している。変動
電圧は１０％ランダム変動であり、入力振幅は０．３１
６（−１０ｄＢ）であり、１５００Ｈｚ正弦波を入力し
たときの、３値化された出力信号の時間データと量子化
ノイズスペクトルとを示している。
【００２５】図１３は、３値駆動の場合の変動電圧・正
負アンバランス電源スイッチング波形およびスペクトル
分析を示している。変動電圧は１０％ランダム変動であ
り、入力振幅は０．３１６（−１０ｄＢ）であり、１５
００Ｈｚ正弦波を入力し、正電源電圧を正常の７５％に
したときの、３値化された出力信号の時間データと量子
化ノイズスペクトルとを示している。
負アンバランス電源スイッチング波形およびスペクトル
分析を示している。変動電圧は１０％ランダム変動であ
り、入力振幅は０．３１６（−１０ｄＢ）であり、１５
００Ｈｚ正弦波を入力し、正電源電圧を正常の７５％に
したときの、３値化された出力信号の時間データと量子
化ノイズスペクトルとを示している。
【００２６】図１４は、３値駆動の場合の発振限界入力
時における電源スイッチング波形およびスペクトル分析
を示している。変動電圧は１０％ランダム変動であり、
発振限界入力振幅は０．７１であり、１５００Ｈｚ正弦
波を入力したときの、３値化された出力信号の時間デー
タと量子化ノイズスペクトルとを示している。
時における電源スイッチング波形およびスペクトル分析
を示している。変動電圧は１０％ランダム変動であり、
発振限界入力振幅は０．７１であり、１５００Ｈｚ正弦
波を入力したときの、３値化された出力信号の時間デー
タと量子化ノイズスペクトルとを示している。
【００２７】図１１と図１２から、２値駆動に比べて３
値駆動は明らかにスイッチング回数が減少している。こ
のため、パワーセーブできる。
値駆動は明らかにスイッチング回数が減少している。こ
のため、パワーセーブできる。
【００２８】また、図１１と図１３から、電圧変動や±
電源のアンバランスの影響がキャンセルされ、３値駆動
のほうが、全体的に量子化ノイズ低減効果が大きいこと
が分かる。
電源のアンバランスの影響がキャンセルされ、３値駆動
のほうが、全体的に量子化ノイズ低減効果が大きいこと
が分かる。
【００２９】また、図１４に示す３値駆動の場合の発振
限界入力振幅は０．７１となっており、これに対し、図
１１に示す２値の場合は０．４１である。したがって、
３値駆動のほうが、十分なＳ／Ｎをとることができる。
限界入力振幅は０．７１となっており、これに対し、図
１１に示す２値の場合は０．４１である。したがって、
３値駆動のほうが、十分なＳ／Ｎをとることができる。
【００３０】
【発明の効果】以上のように、本発明の請求項１記載の
ディジタルスイッチングアンプの駆動方法は、入力アナ
ログ信号をデルタシグマ変調して量子化出力信号を得、
上記量子化出力信号に基づいたスイッチング制御信号に
より負荷への定電圧印加をスイッチング制御するディジ
タルスイッチングアンプの駆動方法において、上記量子
化出力信号を３値以上の多値化信号とし、この多値化信
号に対応して、『正電圧印加』、『印加オフ』、『負電
圧印加』を上記スイッチング制御信号として設定する方
法である。
ディジタルスイッチングアンプの駆動方法は、入力アナ
ログ信号をデルタシグマ変調して量子化出力信号を得、
上記量子化出力信号に基づいたスイッチング制御信号に
より負荷への定電圧印加をスイッチング制御するディジ
タルスイッチングアンプの駆動方法において、上記量子
化出力信号を３値以上の多値化信号とし、この多値化信
号に対応して、『正電圧印加』、『印加オフ』、『負電
圧印加』を上記スイッチング制御信号として設定する方
法である。
【００３１】したがって、電圧の印加をオフにする上記
のように量子化出力信号が“０”の区間では、負荷に電
圧が印加されないので、負荷で消費される電力が小さく
なる。それゆえ、電力効率が飛躍的に向上するという効
果を奏する。また、電圧変動や±電源のアンバランス等
の影響がキャンセルされるので、出力信号の量子化ノイ
ズが低減され、発振限界も高くなる。それゆえ、十分な
Ｓ／Ｎが得られるという効果を奏する。
のように量子化出力信号が“０”の区間では、負荷に電
圧が印加されないので、負荷で消費される電力が小さく
なる。それゆえ、電力効率が飛躍的に向上するという効
果を奏する。また、電圧変動や±電源のアンバランス等
の影響がキャンセルされるので、出力信号の量子化ノイ
ズが低減され、発振限界も高くなる。それゆえ、十分な
Ｓ／Ｎが得られるという効果を奏する。
【図１】本発明に係るディジタルスイッチングアンプの
一構成例を示すブロック図である。
一構成例を示すブロック図である。
【図２】本発明に係るディジタルスイッチングアンプの
他の構成例を示すブロック図である。
他の構成例を示すブロック図である。
【図３】本発明に係るディジタルスイッチングアンプの
さらに他の構成例を示すブロック図である。
さらに他の構成例を示すブロック図である。
【図４】本発明に係るディジタルスイッチングアンプの
さらに他の構成例を示すブロック図である。
さらに他の構成例を示すブロック図である。
【図５】同図（ａ）ないし同図（ｃ）は、従来の７次デ
ルタシグマ変調部に１５００Ｈｚ正弦波、振幅０．５を
入力したときの入力データおよび測定結果を示すグラフ
であり、同図（ａ）は入力信号の時間データ、同図
（ｂ）は２値化された出力信号の時間データ、同図
（ｃ）は量子化ノイズスペクトルである。
ルタシグマ変調部に１５００Ｈｚ正弦波、振幅０．５を
入力したときの入力データおよび測定結果を示すグラフ
であり、同図（ａ）は入力信号の時間データ、同図
（ｂ）は２値化された出力信号の時間データ、同図
（ｃ）は量子化ノイズスペクトルである。
【図６】同図（ａ）および同図（ｂ）は、本発明の一構
成例における７次デルタシグマ変調部に１５００Ｈｚ正
弦波、振幅０．５を入力し、コンパレータ値が±０．１
のときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
成例における７次デルタシグマ変調部に１５００Ｈｚ正
弦波、振幅０．５を入力し、コンパレータ値が±０．１
のときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
【図７】同図（ａ）および同図（ｂ）は、本発明の一構
成例における７次デルタシグマ変調部に１５００Ｈｚ正
弦波、振幅０．５を入力し、コンパレータ値が±０．２
のときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
成例における７次デルタシグマ変調部に１５００Ｈｚ正
弦波、振幅０．５を入力し、コンパレータ値が±０．２
のときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
【図８】同図（ａ）および同図（ｂ）は、本発明の一構
成例における７次デルタシグマ変調部に１５００Ｈｚ正
弦波、振幅０．５を入力し、コンパレータ値が±０．３
のときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
成例における７次デルタシグマ変調部に１５００Ｈｚ正
弦波、振幅０．５を入力し、コンパレータ値が±０．３
のときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
【図９】同図（ａ）および同図（ｂ）は、本発明の一構
成例における７次デルタシグマ変調部に１５００Ｈｚ正
弦波、振幅０．５を入力し、コンパレータ値が±０．４
のときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
成例における７次デルタシグマ変調部に１５００Ｈｚ正
弦波、振幅０．５を入力し、コンパレータ値が±０．４
のときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
【図１０】同図（ａ）および同図（ｂ）は、本発明の一
構成例における７次デルタシグマ変調部に１５００Ｈｚ
正弦波、振幅０．５を入力し、コンパレータ値が±０．
６のときの測定結果を示すグラフであり、同図（ａ）は
３値化された出力信号の時間データであり、同図（ｂ）
は量子化ノイズスペクトルである。
構成例における７次デルタシグマ変調部に１５００Ｈｚ
正弦波、振幅０．５を入力し、コンパレータ値が±０．
６のときの測定結果を示すグラフであり、同図（ａ）は
３値化された出力信号の時間データであり、同図（ｂ）
は量子化ノイズスペクトルである。
【図１１】同図（ａ）および同図（ｂ）は、従来の２値
駆動の場合で変動電圧が１０％ランダム変動、入力振幅
０．３１６（−１０ｄＢ）、１５００Ｈｚ正弦波を入力
したときの測定結果を示すグラフであり、同図（ａ）は
２値化された出力信号の時間データであり、同図（ｂ）
は量子化ノイズスペクトルである。
駆動の場合で変動電圧が１０％ランダム変動、入力振幅
０．３１６（−１０ｄＢ）、１５００Ｈｚ正弦波を入力
したときの測定結果を示すグラフであり、同図（ａ）は
２値化された出力信号の時間データであり、同図（ｂ）
は量子化ノイズスペクトルである。
【図１２】同図（ａ）および同図（ｂ）は、本発明の一
構成例における３値駆動の場合で変動電圧が１０％ラン
ダム変動、入力振幅０．３１６（−１０ｄＢ）、１５０
０Ｈｚ正弦波を入力したときの測定結果を示すグラフで
あり、同図（ａ）は３値化された出力信号の時間データ
であり、同図（ｂ）は量子化ノイズスペクトルである。
構成例における３値駆動の場合で変動電圧が１０％ラン
ダム変動、入力振幅０．３１６（−１０ｄＢ）、１５０
０Ｈｚ正弦波を入力したときの測定結果を示すグラフで
あり、同図（ａ）は３値化された出力信号の時間データ
であり、同図（ｂ）は量子化ノイズスペクトルである。
【図１３】同図（ａ）および同図（ｂ）は、本発明の一
構成例における３値駆動の場合で変動電圧が１０％ラン
ダム変動、入力振幅０．３１６（−１０ｄＢ）、１５０
０Ｈｚ正弦波で正電源電圧を正常の７５％にして入力し
たときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
構成例における３値駆動の場合で変動電圧が１０％ラン
ダム変動、入力振幅０．３１６（−１０ｄＢ）、１５０
０Ｈｚ正弦波で正電源電圧を正常の７５％にして入力し
たときの測定結果を示すグラフであり、同図（ａ）は３
値化された出力信号の時間データであり、同図（ｂ）は
量子化ノイズスペクトルである。
【図１４】同図（ａ）および同図（ｂ）は、本発明の一
構成例における３値駆動の場合で変動電圧が１０％ラン
ダム変動、入力振幅０．７１、１５００Ｈｚ正弦波を入
力したときの測定結果を示すグラフであり、同図（ａ）
は３値化された出力信号の時間データであり、同図
（ｂ）は量子化ノイズスペクトルである。
構成例における３値駆動の場合で変動電圧が１０％ラン
ダム変動、入力振幅０．７１、１５００Ｈｚ正弦波を入
力したときの測定結果を示すグラフであり、同図（ａ）
は３値化された出力信号の時間データであり、同図
（ｂ）は量子化ノイズスペクトルである。
【図１５】従来のディジタルスイッチングアンプの一構
成例を示すブロック図である。
成例を示すブロック図である。
１ 入力端子 ２ 差分積分器 ３ 量子化器 ４ 遅延器 ５ クロック発振器 ６ パルス増幅器 ７ ローパスフィルタ ８ 出力端子 ９ 減衰器 １０ 帰還回路
Claims (1)
- 【請求項１】入力アナログ信号をデルタシグマ変調して
量子化出力信号を得、上記量子化出力信号に基づいたス
イッチング制御信号により負荷への定電圧印加をスイッ
チング制御するディジタルスイッチングアンプの駆動方
法において、 上記量子化出力信号を３値以上の多値化信号とし、この
多値化信号に対応して、『正電圧印加』、『印加オ
フ』、『負電圧印加』を上記スイッチング制御信号とし
て設定することを特徴とするディジタルスイッチングア
ンプの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03674897A JP3369425B2 (ja) | 1997-02-20 | 1997-02-20 | ディジタルスイッチングアンプの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03674897A JP3369425B2 (ja) | 1997-02-20 | 1997-02-20 | ディジタルスイッチングアンプの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233634A true JPH10233634A (ja) | 1998-09-02 |
| JP3369425B2 JP3369425B2 (ja) | 2003-01-20 |
Family
ID=12478364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03674897A Expired - Lifetime JP3369425B2 (ja) | 1997-02-20 | 1997-02-20 | ディジタルスイッチングアンプの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3369425B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070752A1 (en) * | 1999-05-18 | 2000-11-23 | Lucent Technologies Inc. | Digital amplifier |
| GB2363010A (en) * | 2000-05-30 | 2001-12-05 | Radiodetection Ltd | Signal generator |
| GB2382735A (en) * | 2000-05-30 | 2003-06-04 | Radiodetection Ltd | Signal generator |
| US6717392B2 (en) | 2000-05-30 | 2004-04-06 | Rádiodetection Limited | Signal generator |
| US6836231B2 (en) | 2001-05-30 | 2004-12-28 | Radiodetection Limited | Signal generator |
| JP2007036736A (ja) * | 2005-07-27 | 2007-02-08 | Sharp Corp | デジタルスイッチングアンプ |
| JP2008193160A (ja) * | 2007-01-31 | 2008-08-21 | Sharp Corp | ディジタルアンプ、および、ディジタルアンプの制御方法 |
| EP2814175A1 (en) | 2013-06-11 | 2014-12-17 | Onkyo Corporation | Pulse synthesizing circuit |
| EP2814180A1 (en) | 2013-06-11 | 2014-12-17 | Onkyo Corporation | Signal modulation circuit |
-
1997
- 1997-02-20 JP JP03674897A patent/JP3369425B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070752A1 (en) * | 1999-05-18 | 2000-11-23 | Lucent Technologies Inc. | Digital amplifier |
| GB2363010A (en) * | 2000-05-30 | 2001-12-05 | Radiodetection Ltd | Signal generator |
| GB2382735A (en) * | 2000-05-30 | 2003-06-04 | Radiodetection Ltd | Signal generator |
| GB2382735B (en) * | 2000-05-30 | 2003-07-09 | Radiodetection Ltd | Signal generator |
| GB2363010B (en) * | 2000-05-30 | 2003-07-09 | Radiodetection Ltd | Signal generator |
| US6717392B2 (en) | 2000-05-30 | 2004-04-06 | Rádiodetection Limited | Signal generator |
| US6836231B2 (en) | 2001-05-30 | 2004-12-28 | Radiodetection Limited | Signal generator |
| JP2007036736A (ja) * | 2005-07-27 | 2007-02-08 | Sharp Corp | デジタルスイッチングアンプ |
| JP2008193160A (ja) * | 2007-01-31 | 2008-08-21 | Sharp Corp | ディジタルアンプ、および、ディジタルアンプの制御方法 |
| EP2814175A1 (en) | 2013-06-11 | 2014-12-17 | Onkyo Corporation | Pulse synthesizing circuit |
| EP2814180A1 (en) | 2013-06-11 | 2014-12-17 | Onkyo Corporation | Signal modulation circuit |
| JP2014241499A (ja) * | 2013-06-11 | 2014-12-25 | オンキヨー株式会社 | パルス合成回路 |
| US9287867B2 (en) | 2013-06-11 | 2016-03-15 | Onkyo Corporation | Pulse synthesizing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3369425B2 (ja) | 2003-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101151922B1 (ko) | 저전력 출력단 | |
| US7605653B2 (en) | Sigma-delta based class D audio power amplifier with high power efficiency | |
| JP2001503929A (ja) | オーバーサンプリングされたノイズ整形用の混合信号プロセッサ | |
| JP5674387B2 (ja) | ３−レベルパルス幅変調増幅器及びこれを含むオーディオ処理装置 | |
| US6724249B1 (en) | Multi-level class-D amplifier by means of 3 physical levels | |
| JP3369425B2 (ja) | ディジタルスイッチングアンプの駆動方法 | |
| US7439893B2 (en) | Delta sigma modulation D/A converting system | |
| JP3369448B2 (ja) | ディジタルスイッチングアンプ | |
| US20020105450A1 (en) | Mixed signal processing unit with improved distortion and noise characteristics | |
| JP3514978B2 (ja) | ディジタルスイッチングアンプ | |
| JP2007036736A (ja) | デジタルスイッチングアンプ | |
| JP4316606B2 (ja) | 電圧供給回路及び回路装置 | |
| JPH07254823A (ja) | デルタシグマ変調増幅器 | |
| TWI404345B (zh) | 可控制輸出速率之積分三角調變器及其相關方法 | |
| JP2005109590A (ja) | スイッチング増幅回路及びオーディオ機器用ｄ級増幅装置 | |
| JP4579133B2 (ja) | デルタシグマ変調回路 | |
| JP2679536B2 (ja) | Ｄ級増幅器 | |
| EP1738468B1 (en) | Method of reducing inter-symbol interference, a sigma-delta converter for performing this method and a storage medium conveying information generated by this method | |
| US10763887B2 (en) | Sigma delta analog to digital converter | |
| US7034726B2 (en) | Data converter | |
| JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
| JP3369481B2 (ja) | ディジタルスイッチングアンプ | |
| JPH0563457A (ja) | デルタシグマ変調増幅器 | |
| JP5018795B2 (ja) | 電圧供給回路及び回路装置 | |
| JP4115959B2 (ja) | デルタシグマ変調回路及びそれを備えた増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |