JP5018795B2 - 電圧供給回路及び回路装置 - Google Patents
電圧供給回路及び回路装置 Download PDFInfo
- Publication number
- JP5018795B2 JP5018795B2 JP2009011842A JP2009011842A JP5018795B2 JP 5018795 B2 JP5018795 B2 JP 5018795B2 JP 2009011842 A JP2009011842 A JP 2009011842A JP 2009011842 A JP2009011842 A JP 2009011842A JP 5018795 B2 JP5018795 B2 JP 5018795B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- reference voltage
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
図7に示す回路は、抵抗R5,R6とキャパシタC2とを有する。抵抗R5,R6は、電源電圧Vccと基準電位Gとの間に直列接続され、この直列回路の接続中点と基準電位Gとの間にキャパシタC2が接続される。キャパシタC2に発生する電圧は、抵抗R5,R6の直列回路によって電源電圧Vccを分圧した電圧であり、これが参照電圧Vrefとしてアナログ信号処理回路90に供給される。
また、抵抗とキャパシタの時定数によって立ち上がり時間が決まるため、例えばオーディオ信号処理回路において可聴周波数帯域のノイズを抑制しようとすると、キャパシタの容量値を非常に大きくしなければならず、素子のサイズが大きくなるという不利益がある。
前記参照電圧が連続的に変化することから、電源電圧の不連続な変化の影響により参照電圧も不連続に変化する場合と比べて、前記回路の高周波の出力ノイズが低減する。
また、前記電圧設定部が出力する前記デジタル信号に応じて前記参照電圧の連続的な変化が設定されることから、前記電圧設定部のデジタル信号処理に応じて前記参照電圧を所望の波形に設定することが可能になる。これにより、前記回路の出力ノイズの低減を図りつつ、参照電圧の変化時間の短縮を図ることが可能になる。
これにより、前記電源供給の開始要因や停止要因に応じて、前記参照電圧を連続的に変化させる際の変化の時間が設定されることから、電源供給の開始から前記回路の動作開始に至る時間や電源供給の停止から前記回路の動作終了に至る時間が、これらの開始要因や停止要因に応じて設定される。
また、好適に、前記電圧生成部は、前記電圧設定部から出力される前記デジタル信号を、当該デジタル信号の値に応じた電圧信号に変換する変換部と、前記パルス状の電圧信号を平滑化し、前記参照電圧として出力する平滑部とを有してよい。前記パルス状の電圧信号は、例えばパルス密度変調(PDM)信号や、パルス幅変調(PWM)信号であってよい。
上記の構成によれば、前記変換部から出力される電圧は、パルスの密度やパルス幅の変化に応じた比較的低い周波数の成分と、個々のパルスによる比較的高い周波数の成分を含んでおり、そのうち高い周波数の成分が前記平滑部によって除去されるため、当該低周波数の成分、すなわち前記デジタル信号に応じて変化する成分が、前記参照電圧として出力される。
また、前記電源制御部は、前記信号処理部への電源供給の停止を示す信号に応じて、前記参照電圧が前記基準電位へ変化した後、前記信号処理部への電源供給を停止してよい。
好適に、前記電圧生成部が、前記デジタル信号をアナログ信号に変換するデジタル・アナログ変換器と、前記アナログ信号を入力して前記参照電圧を出力するローパスフィルタとを含む。
図1に示す回路装置は、信号処理部10と、電圧生成部20と、電圧設定部30とを有する。
図2に示す信号処理部10は、演算増幅器11と抵抗R3,R4を有する。演算増幅器11の負入力端子には、抵抗R3を介して入力信号Sinが入力されるとともに、抵抗R4を介して演算増幅器11の出力信号が負帰還される。演算増幅器11の正入力端子には、参照電圧Vrefが入力される。演算増幅器11の出力端子からは出力信号Soutが出力される。演算増幅器11は、電源Vccを受けて動作し、正入力端子と負入力端子との電圧差を増幅して出力する。
Sout−Vref=(r4/r3)×(Vref−Sin) ・・・(1)
ΔS=(1+(r4/r3))×ΔV ・・・(2)
抵抗R1及びR2は、DAC21の出力端子と基準電位Gとの間に直列接続される。抵抗R1の一方の端子がDAC21の出力端子に接続され、抵抗R1の他方の端子が抵抗R2を介して基準電位Gに接続される。キャパシタC1は、抵抗R1及びR2の接続中点と基準電位Gとの間に接続される。
DAC21の出力信号は、抵抗R1及びR2により分圧されるとともに、キャパシタC1によって平滑される。キャパシタC1に発生する電圧は、参照電圧Vrefとして信号処理部10に供給される。
電圧設定部30は、例えばメモリに予め格納された波形データを出力する回路であり、図3の例では、制御部31とメモリ32を有する。
DAC21は、例えば1ビットのΔΣ変調器であり、図3の例では、加算回路211,212と、遅延回路213,215と、量子化回路214と、係数設定回路216とを有する。
加算回路212は、遅延回路213の出力信号と加算回路211の出力信号とを加算する。
遅延回路213は、加算回路211の出力信号を1サンプル期間遅延させて出力する。
量子化回路214は、加算回路212の出力信号を量子化し、2値(ハイレベル又はローレベル)の信号S21を出力する。例えば、加算回路214の出力信号が所定のしきい値を超えるか否かに応じてハレベル又はローレベルの信号S21を出力する。
遅延回路215は、量子化回路214の出力信号S21を1サンプル期間遅延させて出力する。
係数回路216は、遅延回路215において遅延された信号に一定の係数を乗じて出力する。
電源を投入してから電源電圧Vccが安定化するまでの間、信号Sc1は、制御部31を初期状態に設定する。制御部31は、電源投入後の初期状態において、参照電圧Vrefを基準電位Gに固定するデジタル信号S30を出力する。電源投入から一定時間が経過すると、信号Sc1は、制御部31に参照電圧Vrefの立ち上げを指示する。この指示を受けた制御部31は、メモリ32から立ち上がり用の波形データを順次に読み出し、デジタル信号S30としてDAC21に出力する。DAC21は、このデジタル信号S30に応じてパルス密度を変調したパルス状の信号S21を出力する。DAC21の出力に接続された抵抗R1,R2及びキャパシタC1は、DAC21の出力信号S21を分圧する分圧回路を構成するとともに、出力信号S21に含まれた高周波成分を除去するローパスフィルタ22(平滑部)を構成する。パルス状の信号S21は、このローパスフィルタ22によって平滑化され、参照電圧Vrefはデジタル信号S30の設定に応じて連続的に立ち上がる。
従って、例えば正弦波の負のピークから正のピークまでの波形データをメモリ32に用意して波形の生成に利用すれば、高周波成分の少ない滑らかな波形でありながら、ローパスフィルタによる指数関数の波形より変化時間の短い参照電圧Vrefを生成することができる。これにより、信号処理部10の出力ノイズの低減を図りつつ、参照電圧Vrefの変化時間を短縮することが可能となる。
従って、遅延回路213,215の遅延時間(サンプル期間)をデジタル信号S30による立ち上がり波形や立下り波形の変化時間に比べて十分に短く設定すれば、ローパスフィルタ22のカットオフ周波数を比較的高い周波数にしても、信号S21のパルス状の高周波成分を十分に減衰させることが可能になる。すなわち、キャパシタC1の容量値をあまり大きくすることなく、デジタル信号S30の波形を参照電圧Vrefにおいて忠実に再現できる。そのため、キャパシタC1のサイズを小型化し、回路面積の削減を図ることができる。
図5に示す回路装置は、図1に示す回路装置の構成に加えて、電源供給部40、システム制御部50、電源スイッチ60、イヤフォン端子70、プラグ82、及びスピーカ81を有する。電源供給部40及びシステム制御部50は、本発明における電源制御部の一実施形態である。
電源のオンオフの要因が異なる場合、その要因ごとにスピードを重視するかノイズを重視するかといった、動作に対する要求の内容が異なる。例えば、電源スイッチ60により起動する場合には、直ぐにスピーカ81から音を出力することよりも、スピーカ81から発せられるポップ雑音をできるだけ小さくしたほうが望ましい。一方、イヤフォン端子70へプラグ70を装着する場合には、多少ノイズが生じても直ぐにスピーカ81から音を出力できるほうがよい。
このように、電源のオンオフの要因に応じて参照電圧Vrefの制御(立ち上がり、立下りの変化の時間)を設定すれば、動作スピードの向上とポップ雑音の低減というトレードオフ関係にある性能を適切に調整できる。
また、DAC21の例として、ΔΣ変調器の構成を例として挙げているが、本発明はこれに限定されるものではなく、他の種々のデジタル−アナログ変換回路を用いてもよい。例えば、図1及び図3に示すパルス密度変調器(PDM変調器)を用いたDAC21に代えて、図6に示すようなパルス幅変調器(PWM変調器)を用いたDAC61を用いる構成としてもよい。図6に示すDAC61において、加算回路65は、入力信号であるデジタル信号S60と三角波を示すデジタル信号S62とを加算して量子化回路66に出力する。量子化回路61は、パルス幅変調(PWM)されたパルス状の信号S63(PWM信号)を出力する。量子化回路61は、例えば、図3における量子化回路と同等の構成を有するものを用いることが可能である。
Claims (5)
- 所定の電位を有する参照電圧を基準として入力信号を処理する信号処理部と、
前記信号処理部から出力される信号をスピーカに出力するためのコネクタ端子と、
前記コネクタ端子へのスピーカの装着又は脱離を示す信号を出力する回路と、
入力されるデジタル信号に応じて前記参照電圧を生成する電圧生成部と、
第1の開始信号に応じて前記参照電圧を基準電位から前記所定の電位まで連続的に変化させるための前記デジタル信号を出力し、第2の開始信号に応じて前記参照電圧を前記所定の電位から基準電位まで連続的に変化させるための前記デジタル信号を出力する電圧設定部と、
スピーカの装着を示す信号に応答して前記第1の開始信号を前記電圧設定部に出力し、スピーカの脱離を示す信号に応答して前記第2の開始信号を前記電圧設定部に出力する制御部と、
を有する回路装置。 - 前記電圧生成部が、前記デジタル信号をアナログ信号に変換するデジタル・アナログ変換器と、前記アナログ信号を入力して前記参照電圧を出力するローパスフィルタとを含む、請求項1に記載の回路装置。
- 前記制御部は、電源オンを示す信号に応答して前記第1の開始信号を前記電圧設定部に出力し、電源オフを示す信号に応答して前記第2の開始信号を出力する、請求項1又は2に記載の回路装置。
- 前記電源オンを示す信号に応答して前記電圧設定部から出力される前記デジタル信号の時間的変化が、前記スピーカの装着を示す信号に応答して前記電圧設定部から出力される前記デジタル信号の時間的変化よりも、緩やかである、請求項3に記載の回路装置。
- 前記電源オフを示す信号に応答して前記電圧設定部から出力される前記デジタル信号の時間的変化が、前記スピーカの脱離を示す信号に応答して前記電圧設定部から出力される前記デジタル信号の時間的変化よりも、緩やかである、請求項3又は4に記載の回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011842A JP5018795B2 (ja) | 2009-01-22 | 2009-01-22 | 電圧供給回路及び回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011842A JP5018795B2 (ja) | 2009-01-22 | 2009-01-22 | 電圧供給回路及び回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006346635A Division JP4316606B2 (ja) | 2006-12-22 | 2006-12-22 | 電圧供給回路及び回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009104637A JP2009104637A (ja) | 2009-05-14 |
JP5018795B2 true JP5018795B2 (ja) | 2012-09-05 |
Family
ID=40706186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009011842A Active JP5018795B2 (ja) | 2009-01-22 | 2009-01-22 | 電圧供給回路及び回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5018795B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5473531B2 (ja) * | 2009-10-22 | 2014-04-16 | ラピスセミコンダクタ株式会社 | バイアス電位発生回路 |
US9306504B2 (en) * | 2011-12-14 | 2016-04-05 | Qualcomm Incorporated | Waveform shaping for audio amplifiers |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002278646A (ja) * | 2001-03-16 | 2002-09-27 | Toshiba Corp | 電子機器システムおよびスピーカの制御方法 |
JP2003088111A (ja) * | 2001-09-12 | 2003-03-20 | Nec Saitama Ltd | 消費電力低減回路 |
JP2003110441A (ja) * | 2001-09-26 | 2003-04-11 | Toshiba Microelectronics Corp | ポップ音低減回路及び音声出力増幅装置 |
JP4568572B2 (ja) * | 2004-10-07 | 2010-10-27 | ローム株式会社 | 音声信号出力回路、および音声出力を発生する電子機器 |
-
2009
- 2009-01-22 JP JP2009011842A patent/JP5018795B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009104637A (ja) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10637423B2 (en) | Tracking and correcting gain of open-loop driver in a multi-path processing system | |
US9019012B2 (en) | Amplifier circuit with offset control | |
JP4787742B2 (ja) | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 | |
JP4316606B2 (ja) | 電圧供給回路及び回路装置 | |
KR100750127B1 (ko) | D급 앰프에서 오디오 볼륨 제어 장치 및 그 방법 | |
JP6689837B2 (ja) | ポップ音雑音を最小限にし、または排除するための調節可能なランプアップ/ダウン利得を伴う増幅器 | |
US11329620B2 (en) | Tracking and correcting gain of open-loop driver in a multi-path processing system | |
US10404248B2 (en) | Calibration of a dual-path pulse width modulation system | |
US10819328B2 (en) | PWM modulator having quantizer with controllable analog gain and calibratable for multi-non-ideal gain-affecting characteristics | |
GB2496664A (en) | A digital offset-cancelling loop for a class-D amplifier | |
US8299866B2 (en) | Method and device including signal processing for pulse width modulation | |
JP5018795B2 (ja) | 電圧供給回路及び回路装置 | |
JP2010226454A (ja) | ゲインコントロール回路及びそれを有する電子ボリューム回路 | |
JP2008153999A (ja) | オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 | |
KR102216831B1 (ko) | 이중-경로 펄스 폭 변조 시스템의 교정 | |
JP5115343B2 (ja) | 音声出力回路 | |
JP6172580B2 (ja) | 差動信号を利用したアナログ信号生成装置および方法 | |
JP4885831B2 (ja) | Δς変調装置、遮断方法、プログラム、および、記録媒体 | |
JP2007116532A (ja) | 音声ミュート回路および音声ミュート方法 | |
JP2002208824A (ja) | スイッチング増幅器およびその駆動方法 | |
JP2011044909A (ja) | 音声処理装置およびその動作方法 | |
JP4025303B2 (ja) | デジタルアンプ | |
JP5473531B2 (ja) | バイアス電位発生回路 | |
JP2002246852A (ja) | スイッチングアンプ | |
CN111357196A (zh) | 用于耳机的数模转换器和放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5018795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |