JP2002246852A - スイッチングアンプ - Google Patents
スイッチングアンプInfo
- Publication number
- JP2002246852A JP2002246852A JP2001036068A JP2001036068A JP2002246852A JP 2002246852 A JP2002246852 A JP 2002246852A JP 2001036068 A JP2001036068 A JP 2001036068A JP 2001036068 A JP2001036068 A JP 2001036068A JP 2002246852 A JP2002246852 A JP 2002246852A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- signal
- bridge
- bridge circuit
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
Abstract
に、小音量再生や再生音量が0のときにおけるスイッチ
ングアンプの背景ノイズを抑制する。 【解決手段】 スイッチング素子Q5のON、OFFの
切替えにより、電力増幅部における複数のスイッチング
素子Q1〜Q4により構成されたブリッジ回路12の構
成を、フルブリッジとハーフブリッジとに変化させるこ
とにより、増幅信号S4a、S4bの波高値を変化させ
る。
Description
ET(metal-oxide semiconductor field effecttransi
stor :電界効果トランジスタ)等の高速スイッチング
素子でブリッジ回路を構成し、定電圧をスイッチングし
て音声再生を行う音声再生装置に利用することができる
スイッチングアンプに関するものである。
等の高速スイッチング素子で構成された定電圧印加をス
イッチングしてパルス増幅したスイッチング信号を生成
する電力増幅装置としては、基本的にハーフブリッジ回
路およびフルブリッジ回路の2通りのブリッジ回路が用
いられている。
リッジ回路102と、スイッチング信号から高域成分を
除去するローパスフィルタ(Low Pass Filter:L.P.F.)
103とスピーカー104とを備えて構成されている音
声再生装置を図6に示す。そして、ハーフブリッジ回路
102のスイッチング素子Q1、Q2を制御してスイッ
チング動作を行った場合における、スイッチング動作と
スイッチング信号(パルス増幅信号)との関係を示す波
形図を図8に示す。
印加されたフルブリッジ回路112と、スイッチング信
号から高域成分を除去するローパスフィルタ103とス
ピーカー104とを備えて構成されている音声再生装置
を図7に示す。そして、フルブリッジ回路112のスイ
ッチング素子Q1〜Q4を制御してスイッチング動作を
行った場合における、スイッチング動作とスイッチング
信号との関係を示す波形図を図9に示す。
化された1ビット信号をスイッチング素子の制御信号と
して用いて音声再生を行う場合、定電圧として印加され
た電圧が同じならば、フルブリッジ回路112により、
ハーフブリッジ回路102よりも、スイッチング信号の
波高値が大きくなることが分かる。すなわち、フルブリ
ッジ回路112により、ハーフブリッジ回路102より
も大きな音声再生信号(パワー)が得られるため、アン
プゲイン(電力増幅)が大きくなることが分かる。
ジ回路に印加された定電圧に含まれるリップル、重畳ノ
イズ、量子化ノイズ等により発生する背景ノイズの増幅
も大きくなるため、該背景ノイズのレベルも大きくなる
という問題点を招来する。すなわち、フルブリッジ回路
112を用いることにより、アンプゲインを大きくする
ことができると同時に、上記背景ノイズのレベルも大き
くなるという問題点を招来する。
を示すブロック図を示している。同図に示した、デルタ
シグマ変調回路130は、入力端子131と積分器13
2と量子化器133と遅延器136と差分器138と帰
還ループ139とを備えて構成されている。
131に入力されたオーディオ信号等の入力信号S31
と、帰還ループ139によって負帰還された帰還信号S
36とを差分器138に入力してこれら二信号の差分信
号S38を求める。この差分信号S38を積分器132
において積分して得られた積分信号S32を、量子化器
133において所定のサンプリング周期毎に、その積分
値が0以上であるか否かに対応して、「1」または
「0」の1ビット信号である量子化出力信号S33(デ
ィジタル信号)に変換して出力するものである。同時
に、量子化器133から出力された量子化出力信号S3
3は遅延器136に入力され、1サンプリング周期以前
の量子化出力信号S33に応答して、負帰還信号S36
として、量子化出力信号S33が「1」のときには+
Δ、「0」のときには−Δの波高値(振幅)の信号を差
分器138に出力する。上記負帰還信号S36は、差分
器138において入力信号S31から減算されることと
なる。このように、デルタシグマ回路130は負帰還を
行うループ139を形成する。
は、デルタシグマ変調回路130を構成する積分器13
2の代わりに積分器・加算器群142を備えているもの
である。該積分器・加算器群142は、積分器において
差分信号S38を積分した後に、加算器において加算し
てノイズシェーピングを行うものである。すなわち、図
11に示すデルタシグマ変調回路140は、デルタシグ
マ変調の次数を上げたデルタシグマ変調回路を示してい
る。
は、差動入力形態の差動積分器を入力部とした高次の積
分器・加算器群152を備えている高次のデルタシグマ
変調回路である。
一例を示しており、いずれも電力増幅部をデルタシグマ
変調のループに取込んだ構成となっている。これは、電
力増幅部に印加された定電圧に含まれるリップルや重畳
ノイズ、量子化ノイズ等が原因となるノイズの影響を、
負帰還によってキャンセルすることを目的とするもので
ある。さらに、上記負帰還はデルタシグマ変調の負帰還
をも兼ねるものである。
・加算器群152と量子化器153とによりデルタシグ
マ変調され、量子化器153から出力された+1ビット
/−1ビット信号である量子化出力信号S63a、S6
3bにより、ドライバ回路161を介してハーブリッジ
回路102のスイッチングを行い、音声再生を行うスイ
ッチングアンプ160を示す。
±Vd(+Vd、−Vd)を印加し、量子化出力信号S
63a(+1ビット)が「1」、量子化出力信号S63
b(−1ビット)が「0」のとき、スイッチング素子Q
1がON、スイッチング素子Q2がOFFとなり、量子
化出力信号S63aが「0」、量子化出力信号S63b
が「1」のとき、スイッチング素子Q1がOFF、スイ
ッチング素子Q2がONとなるようにスイッチングを行
うことにより、図8(b)に示したような波形のスイッ
チング信号が得られる。
は、ブリッジ側から出力される増幅信号S64aの波高
値が、減衰器163aで±Vdから±Δに減衰され、遅
延器136aをとおり帰還信号S66aとして差分器1
68aに出力されて入力信号S1aから減算される。そ
して、GNDに接続されている他端からの増幅信号S6
4bも、減衰器163bにおいて減衰された後に、遅延
器136bをとおり帰還信号S66bとして差分器16
8bに出力されて入力信号S1bから減算される。
・加算器群152と量子化器153とによりデルタシグ
マ変調され、量子化器153から出力された+1ビット
/−1ビット信号である量子化出力信号S63a、S6
3bにより、ドライバ回路171(171a、171
b)を介してフルブリッジ回路112のスイッチングを
行い、音声再生を行うスイッチングアンプ170を示
す。
Vd(+Vd、−Vd)を印加し、量子化出力信号S6
3aが「1」、量子化出力信号S63bが「0」のと
き、スイッチング素子Q1、Q4がON、スイッチング
素子Q2、Q3がOFFとなり、量子化出力信号S63
aが「0」、量子化出力信号S63bが「1」のとき、
スイッチング素子Q1、Q4がOFF、スイッチング素
子Q2、Q3がONとなるようスイッチングを行うこと
により、図9(b)に示したような波形のスイッチング
信号が得られる。
は、スイッチング素子Q1、Q2のハーフブリッジ側か
ら出力される増幅信号S74aの波高値が、減衰器16
3aで±Vdから±Δにまで減衰され、遅延器136a
をとおり帰還信号S76aとして差分器168aに出力
されて入力信号S1aから減算される。スイッチング素
子Q3、Q4のハーフブリッジ側から出力される信号S
74bも、同様に減衰器163bにおいて減衰された後
に、遅延器136bをとおり帰還信号S76bとして差
分器168bに出力されて入力信号S1bから減算され
る。
プ160では、±Vd(+Vd、−Vd)の波高値のス
イッチング信号を得て、±Δ(+Δ、−Δ)の負帰還量
をかけるのに対し、図14のスイッチングアンプ170
では、±2Vd(+2Vd、−2Vd)の波高値のスイ
ッチング信号を得るものの、差動で負帰還されるため、
±2Δ(+2Δ、−2Δ)の負帰還量をかけることとな
る。よって、図13、図14のそれぞれに示したスイッ
チングアンプのアンプゲインは同じとなる。
を比較した場合、図14に示したフルブリッジ構成のス
イッチングアンプ170のほうが、図13に示したハー
フブリッジ構成のスイッチングアンプ160よりも大き
い。これは、ハーフブリッジ構成はフルブリッジ構成よ
りも負帰還量が少ないために、出力を上げるために入力
信号S1a、S1bのレベルを上げていくと、スイッチ
ングアンプ160は、スイッチングアンプ160よりも
積分器・加算器群152と量子化器153とからなるデ
ルタシグマ回路の発振限界領域に、早く達してしまうか
らである。
より再生しうる最大の出力とアンプゲインとを、上記ス
イッチングアンプ170と同じにするためには、スイッ
チングアンプ160のハーフブリッジ回路102への印
加電圧を±2Vdとし、減衰器163aからの帰還信号
S66aを±2Δとすること、すなわち±2Δの負帰還
量をかけなくてはならない。
ブリッジ回路102(図6参照)と、フルブリッジ回路
112(図7参照)とに印加する電圧を同じ±Vdにし
てスイッチング動作を行った場合、ハーフブリッジ回路
102では±Vdの波高値のスイッチング信号が得ら
れ、フルブリッジ回路112では±2Vdの波高値のス
イッチング信号が得られる。このように、ハーフブリッ
ジ回路とフルブリッジ回路とに同じ電圧を印加した場合
には、フルブリッジ回路のほうが波高値の大きなスイッ
チング信号を得ることができるため、大きな出力が得ら
れる。
再生時や再生音量(ボリューム)0のときにも、大音量
再生時と同様のスイッチング動作が行われているため、
大きなパワーが得られるフルブリッジ回路を用いる場合
は、該回路に印加される定電圧に含まれるリップル、重
畳ノイズ、量子化ノイズ等によって発生する背景ノイズ
が目立って再生されてしまう。ここで、小音量再生時や
再生音量が0のときにおいて、背景ノイズが目立たない
ようにするためには、印加される定電圧を小さくすれば
よいが、定電圧の切替えには多大なコストがかかってし
まうという問題点がある。
チングアンプ160(図13参照)と上記フルブリッジ
構成のスイッチングアンプ170(図14参照)とは、
いずれも負帰還ループを有するものであるため、同じ電
圧±Vdを印加しスイッチング動作を行った場合、両者
のアンプゲインは同等となる。
生する上記背景ノイズは同等となる。しかし、ハーフブ
リッジ構成のスイッチングアンプ160の方が、スイッ
チング信号の波高値が小さい分、輻射ノイズや前段で扱
う入力信号への影響が抑えられる。特に、扱う入力信号
のレベルが小さい小音量再生時や再生音量が0のときに
は、上記輻射ノイズや前段で扱う入力信号への影響が抑
えられる効果は大きい。しかし、ハーフブリッジ構成の
スイッチングアンプ160は、フルブリッジ構成のスイ
ッチングアンプ170に比べて、再生し得る最大の出力
が小さいという問題点がある。
なされたもので、その目的は、小音量再生時や再生音量
が0のときにおいて、印加する定電圧を替えることなく
背景ノイズが目立たなくすることができ、かつ、大きな
再生出力を得ることができるスイッチングアンプを提供
することにある。
ンプは、上記の課題を解決するために、入力信号を二値
のオーディオ信号に変換する変換部と、該二値のオーデ
ィオ信号に基づいて定電圧印加を複数のスイッチング素
子により構成されたブリッジ回路によりスイッチングす
ることによりパルス増幅したスイッチング信号を生成す
る電力増幅部とを有するスイッチングアンプにおいて、
上記ブリッジ回路の構成をフルブリッジとハーフブリッ
ジとに切替える切替手段が設けられていることを特徴と
している。
回路に印加する定電圧を変えることなく、音声再生の出
力(パワー)を変えることができる。
回路の構成をフルブリッジとハーフブリッジとに変化さ
せることにより、該ブリッジ回路に印加する定電圧を変
えることなく、スイッチング信号の波高値を変化させる
ことができる。ここで、スイッチングアンプによる音声
再生の出力は、スイッチング信号の波高値に応じて変化
するものである。そして、スイッチング信号の波高値
は、電力増幅部のブリッジ回路の構成に応じて変化させ
ることができる。このため、印加する定電圧を変えるこ
となくブリッジ回路の構成を変化させることにより、ス
イッチングアンプによる音声再生の出力を制御すること
が可能となる。
リッジのときのスイッチング信号の波高値は、ハーフブ
リッジのときの2倍となる。すなわち、電力増幅部のブ
リッジ回路が2つの構成に切替え可能であることによ
り、ブリッジ回路に印加する定電圧を変化させることな
く、スイッチングアンプによる音声再生の出力を2段階
に制御することができる。
によりスイッチング信号の波高値を変化させることがで
きるため、多大なコストを要する定電圧の切替えをおこ
なうことなく音声再生の出力を切替えることができる。
ときにはノイズを目立たなくすることができ、かつ大き
な再生出力が得られるスイッチングアンプを低コストで
提供することができる。
題を解決するために、上記切替手段は再生音量に応じて
上記ブリッジ回路の構成を切替えることを特徴としてい
る。
ブリッジ回路の構成を切替えることができるため、たと
えば、再生音量が大きいときにはスイッチング信号の波
高値が大きくなる構成とし、再生音量が小さい時にはス
イッチング信号の波高値が小さくなる構成とすることに
より、再生音量に応じて適切な再生出力を得ることがで
きる。
題を解決するために、上記切替手段は再生音量が0のと
きの上記ブリッジ回路の構成をハーフブリッジとするこ
とを特徴としている。
おける背景ノイズをより確実に低減させることができ
る。
音量が0のときにおいても大音量再生時と同様にスイッ
チング動作が行われているため、アンプゲインが大きい
場合には、ブリッジ回路に印加される定電圧に含まれる
リップル、重畳ノイズ、量子化ノイズ等によって発生す
る上記背景ノイズが目立つこととなる。該背景ノイズ
は、上記スイッチング信号の波高値により影響されるも
のであるため、該波高値を小さくすることにより、背景
ノイズを低減させることができる。
ズを、定電圧の切替を行うことなく、上記ブリッジ回路
の切替により低減させることができる。したがって、再
生音量が0のときにおける背景ノイズが小さいスイッチ
ングアンプを低コストで提供することができる。
題を解決するために、上記スイッチング信号を上記デル
タシグマ変調部へ帰還する帰還ループ上に、上記ブリッ
ジ回路の構成に応じて該スイッチング信号の減衰量を変
化させて帰還信号を生成する減衰部が設けられているこ
とを特徴としている。
たスイッチングアンプのアンプゲインを変化させること
ができる。
アンプは、電力増幅部をデルタシグマ変調のループに取
込んだ構成となっており、これにより、電力増幅部のブ
リッジ回路に印加された定電圧に含まれるリップルや重
畳ノイズ、量子化ノイズ等が原因となるノイズの影響
を、負帰還によってキャンセルすることができる。
ング信号の減衰量が同じであれば、スイッチング信号の
波高値に応じて負帰還量も変化する。例えば、上記ブリ
ッジ回路の構成をハーフブリッジからフルブリッジに切
替えることにより、上記スイッチング信号の波高値は2
倍になるが、同時に負帰還量も2倍となる。なお、本発
明において、負帰還量とは負帰還信号の波高値をいう。
ッチングアンプのアンプゲインは、スイッチング信号の
波高値と負帰還量との比によって大きく影響されるもの
である。このため、ブリッジ回路に印加される信号が同
じ場合には、上記ブリッジ回路の構成を切替えてスイッ
チング信号の波高値を変えても、同時に負帰還量も変化
するためアンプゲインは同じになる。
ッチングアンプのアンプゲインを変えるためには、負帰
還量を変化させることが必要となる。たとえば、ブリッ
ジ回路に印加する電圧の大きさが同じ場合には、帰還信
号の波高値を2倍にして負帰還量を2倍にすることによ
り、アンプゲインを半分にすることができる。
グアンプは、負帰還量を変化させることによりアンプゲ
インを変化させることができる。上記負帰還量は、負帰
還信号の波高値により決まるものであるため、例えば、
小音量再生や再生音量が0のときに、上記減衰量を小さ
くして上記帰還信号の波高値を大きくすることによりア
ンプゲインが小さくなり、上記背景ノイズのレベルを低
くすることができる。
ときにおいて、帰還ループが設けられたスイッチングア
ンプの上記背景ノイズのレベルを小さくすることができ
る。
一形態について図1ないし図3に基づいて説明すれば、
以下のとおりである。
プ10は、ドライバ回路(電力増幅部)11a、11b
と、ドライバ回路(切替手段)15と、ブリッジ回路
(電力増幅部)12とを備えて構成されており、ローパ
スフィルタ(Low Pass Filter:L.P.F.)13を介してス
ピーカー14に接続されている。
力増幅部)Q1〜Q4により構成されており、定電圧と
して±Vd(+Vd、−Vd)が印加されている。な
お、上記スイッチング素子としては、たとえば、パワー
MOS FET(metal-oxidesemiconductor field eff
ect transistor :電界効果トランジスタ)等の高速ス
イッチング素子が用いられる。
シグマ変調部からの+1ビット/−1ビット信号(量子
化出力信号S3a、S3b)に応じてスイッチング素子
Q1、Q2のON、OFFを制御するものである。ドラ
イバ回路11bは、FB/HB切替え信号S5に応じ
て、スイッチング素子Q3、Q4のディスエイブル状態
(OFF状態)を切替えるものであり、スイッチング素
子Q3、Q4がディスエイブル状態でない場合は、上記
デルタシグマ変調部からの+1ビット/−1ビット信号
によりスイッチング素子Q3、Q4のON、OFFを制
御する。
号S5により、スイッチング素子(切替手段)Q5のO
N、OFFを制御して、ブリッジ回路12の構成を切替
えるものである。本実施の形態においては、スイッチン
グ素子Q5をON状態とOFF状態とに切替えることに
より、ブリッジ回路12の構成をハーフブリッジとフル
ブリッジとに切替えることができる。ローパスフィルタ
13は、ブリッジ回路12からの増幅信号S4a、S4
bから広域成分を除去するものであり、スピーカー14
はローパスフィルタ13からの出力信号を音声出力する
ものである。
態のスイッチングアンプ10の基本動作について説明す
る。スイッチング素子Q5をOFF状態とすることによ
りブリッジ回路12の構成をフルブリッジとすることが
できる。この場合には、スイッチング素子Q1〜Q4
を、それぞれ図2に示すようにON、OFF制御するこ
とにより、波高値が±2Vd(+2Vd、−2Vd)の
スイッチング信号(出力信号)を得ることができる。
とし、かつスイッチング素子Q3およびQ4をディスエ
イブル状態とすることにより、スイッチング素子Q3、
Q4の接続点がGNDレベルに固定されることでスイッ
チング素子Q1、Q2のみが動作可能となり、ブリッジ
回路12の構成をハーフブリッジにすることができる。
ブリッジ回路12をハーフブリッジとして動作させる場
合には、スイッチング素子Q1、Q2を、それぞれ図2
に示すようにON、OFF制御することにより、波高値
が±Vdのスイッチング信号を得ることができる。
3に示すように、スイッチング素子Q3、Q4のハーフ
ブリッジ側とローパスフィルタ13との接続線と、GN
Dとの間にスイッチング素子Q5を設けて、ドライバ回
路15によりスイッチング素子15のON、OFF状態
を切替えることにより、ブリッジ回路12の構成をハー
フブリッジとフルブリッジとに切替えて動作させること
ができる。
ングとしては、スイッチング制御信号のデータが切替わ
るタイミングが好ましい。すなわち、例えば、フルブリ
ッジからハーフブリッジに切替えるタイミングとして
は、図2に示すように、スイッチング素子Q1、Q2
が、それぞれ、ONからOFF、OFFからONとなる
時点と、スイッチング素子Q3およびQ4がディスエイ
ブル状態となる時点と、スイッチング素子Q5がOFF
からONとなる時点とが同時であることが好ましい。
ッジとハーフブリッジとの切替は、上記FB/HB切替
え信号S5により行われる。そして、該FB/HB切替
え信号S5は、たとえば、図示しないFB/HB切替え
信号制御手段により、再生音量が特定の値になったこと
に対応してドライバ回路11b、およびドライバ回路1
5に出力することができる。
でないときにフルブリッジとし、再生音量が0のときに
ハーフブリッジとする場合には、上記FB/HB切替え
信号S5を再生音量0検知信号(ボリューム0検知信
号)に置替えることができる。すなわち、再生音量0検
知信号をFB/HB切替え信号S5として用いることが
できる。
(量子化出力信号S3a、3b)の立上りエッジ、ある
いは立下りエッジで取込み、スイッチング素子Q3、Q
4をディスエイブル状態とするディスエイブル信号、お
よびスイッチング素子Q5のON状態とOFF状態とを
切替えるON/OFF信号として取扱う。
をフルブリッジとハーフブリッジとに切替える事によ
り、図2(b)に示すように、スイッチング信号の出力
波形を変化させることができる。すなわち、ブリッジ回
路12の構成をフルブリッジからハーフブリッジへと切
替えることにより、スイッチング信号の波高値を小さく
すること、具体的には±2Vdから±Vdに変化させる
ことができる。スイッチング信号の波高値が小さくなる
ことに合わせてアンプゲインも小さくなるため、ブリッ
ジ回路12に印加されている定電圧に含まれるリップ
ル、重畳ノイズ、量子化ノイズ等によって発生する背景
ノイズを減少させることができる。さらに、スイッチン
グ信号の波高値を小さくすることで、輻射ノイズや前段
で扱う入力信号への影響をも抑えることができる。
ハーフブリッジとフルブリッジとに切替えることを可能
とすることにより、例えば、小音量再生時や再生音量が
0のときにはハーフブリッジとし、それ以外のときには
フルブリッジとすることにより、小音量再生時や再生音
量が0のときには背景ノイズ、輻射ノイズ等を小さくす
ることができ、かつ、より低い電圧により大きな出力で
再生することが可能なスイッチングアンプとすることが
できる。
取り出すことができるフルブリッジ構成とすることがで
きるとともに、ハーフブリッジ構成に切替えたときは、
アンプゲインを下げることで、定電圧に含まれるリップ
ル、重畳ノイズ、量子化ノイズ等によって発生する背景
ノイズを減少させることができる。
OS FET等の高速スイッチング可能な素子でブリッ
ジ回路を構成し、定電圧をスイッチングして音声再生を
行うアンプにおいて、スイッチングする電圧を変えずに
ブリッジ構成を変え、それによるスイッチング波高値の
変化で、音声再生のパワーを制御するものとして構成さ
れていてもよい。
ボリューム0時にブリッジ構成を変え、それによるスイ
ッチング波高値の変化を利用して、ボリューム0時の背
景ノイズの低減を行うものであってもよい。
を出せるとともに、小音量再生時や再生音量が0のとき
に背景ノイズを抑制することができる。
について、図4および図5に基づいて説明すれば、以下
のとおりである。
て示した構成と同一の部材には同一の符号を付しその説
明を省略する。
チングアンプ20は、ドライバ回路11a、11bと、
ドライバ回路15と、ブリッジ回路12と、デルタシグ
マ変調部(変換部)21と、減衰器(減衰部)23a、
23bと、遅延器26a、26bと、差分器28a、2
8bと、帰還ループ29a、29bとを備えて構成され
ており、ローパスフィルタ13を介してスピーカー14
に接続されている。
分器・加算器群と量子化器とからなるものである。上記
積分器・加算器群は、差分器28a、28bからの差分
信号S8a、S8bを積分した後、加算してノイズシェ
ーピングを行った後、上記量子化器に出力するものであ
る。該量子化器は、所定のサンプリング周期毎に、その
積分値が0以上であるか否かに対応して、「1」または
「0」の1ビット信号(量子化出力信号S3a)、−1
ビット信号(量子化出力信号S3b)に変換して出力す
る。
ッチング素子Q1、Q2のハーフブリッジ側から出力さ
れた増幅信号S4aが減衰器23aにおいて減衰され、
遅延器26aを介して負帰還される帰還信号S6aと入
力信号S1aとの二信号から差分信号S8aを求めるも
のである。差分器28bは、ブリッジ回路12のスイッ
チング素子Q3、Q4のハーフブリッジ側から出力され
た増幅信号S4bが、減衰器23bにおいて減衰され、
遅延器26bを介して負帰還される帰還信号S6bと入
力信号S1bとの二信号から差分信号S8bを求めるも
のである。
ープ29a、29b上に設けられ、ブリッジ回路12か
ら出力された増幅信号S4a、S4bを減衰し、遅延器
26a、26bを介して帰還信号S6a、S6bとして
差分器28a、28bに負帰還するものである。減衰器
23a、23bは、例えば、直列に接続された二つの抵
抗から構成することができ、該二つの抵抗の抵抗値は、
所望の減衰量に応じて適宜設定することができる。
リッジとハーフブリッジとに切替えるタイミングを説明
するタイミングチャートを示す。同図に示すように、上
記ブリッジ回路12の構成の切替えにおいては、再生音
量0検知信号を入力信号(量子化出力信号S3a、S3
b)の立上りエッジ、あるいは立下りエッジで取込み、
FB/HB切替え信号S5として用いている。FB/H
B切替え信号S5が”L”の時、すなわちスイッチング
素子Q5がOFFのときは、ブリッジ回路12はフルブ
リッジ動作を行う(フルブリッジ動作)。そして、FB
/HB切替え信号S5が”H”のとき、すなわちスイッ
チング素子Q5がONのときは、ブリッジ回路12はハ
ーフブリッジ動作を行う(ハーフブリッジ動作)。
する場合には、デルタシグマ変調によって得られた+1
ビット/−1ビット信号(量子化出力信号S3a、S3
b)を制御信号としてスイッチング素子Ql〜Q4をス
イッチングし、±2Vdの波高値のスイッチング信号
(出力信号)を得る。該スイッチング信号は、図5
(b)に示したフルブリッジ動作における波形となる。
リッジ回路12は、具体的には、量子化出力信号(二値
のオーディオ信号)S3a(+1ビット信号)が
「1」、量子化出力信号(二値のオーディオ信号)S3
b(−1ビット信号)が「0」のとき、スイッチング素
子Q1、Q4がON、スイッチング素子Q2、Q3がO
FFとなり、量子化出力信号S3aが「0」、量子化出
力信号S3bが「1」のとき、スイッチング素子Q1、
Q4がOFF、スイッチング素子Q2、Q3がONとな
るようスイッチングされる。
ッチング素子Q1、Q2のハーフブリッジ側から出力さ
れる増幅信号S4aは、その波高値を減衰器23aによ
り±Vdから±Δにまで減衰された後、帰還信号(フィ
ードバック信号)S6aとして遅延器26aを介して差
分器28aに入力され、+入力信号である入力信号S1
aから減算される。スイッチング素子Q3、Q4のハー
フブリッジ側から出力される増幅信号S4bも同様に、
その波高値を減衰器23bにより±Vdから±Δまで減
衰された後に、帰還信号S6bとして遅延器26bを介
して差分器28bに入力され、−入力信号である入力信
号S1bから減算される。
リッジとする場合について説明する。上記FB/HB切
替え信号S5により、スイッチング素子Q5をON状態
とし、ドライバ回路11bによりスイッチング素子Q
3、Q4をディスエイブル状態(OFF状態)とするこ
とによりブリッジ回路12の構成をハーフブリッジとす
ることができる。デルタシグマ変調によって得た+1ビ
ット/−1ビット信号(量子化出力信号S3a、S3
b)を制御信号として、スイッチング素子Q1、Q2を
スイッチングし、±Vdの波高値のスイッチング信号、
すなわち、図5(b)のハーフブリッジ動作における波
形のスイッチング信号を得ることができる。
出力信号S3aが「1」、量子化出力信号S3bが
「0」のとき、スイッチング素子Q1がON、スイッチ
ング素子Q2がOFFとなり、量子化出力信号S3aが
「0」、量子化出力信号S3bが「1」のとき、スイッ
チング素子Q1がOFF、スイッチング素子Q2がON
となるように、スイッチングされる。
ては、スイッチング素子Q1、Q2のハーフブリッジ側
から出力された増幅信号S4aの波高値を減衰器23a
により減衰する際の減衰量を、上記フルブリッジ動作の
場合よりも小さくする。
衰器23aで±Vdから±2Δに減衰されて、遅延器2
6aを介して、帰還信号S6aとして差分器28aに入
力されて+入力信号である入力信号S1aから減算され
る。そして、他端から負帰還される増幅信号S4bは、
GND信号であるが、電源リップルや重畳ノイズをキャ
ンセルするために、増幅信号S4aと同様に、減衰器2
3bで±Vdから±2Δに減衰されて、遅延器26bを
介して、帰還信号S6bとして差分器28bに入力さ
れ、−入力信号である入力信号S1bから減算される。
フルブリッジからハーフブリッジに切替えると同時に、
減衰器23a、23bにおける増幅信号S4a、S4b
の波高値の減衰量を1/2にし、差分器28a、28b
へ負帰還させることにより、帰還信号S6a、S6bの
波高値を2倍にすることができ、負帰還量のレベルを2
倍にすることができる。
でき、電力増幅部のブリッジ回路に印加されている定電
圧に含まれるリップル、重畳ノイズ、量子化ノイズ等に
よって発生する背景ノイズを減少させることができる。
また、スイッチング信号の波高値を小さくすることで、
輻射ノイズや前段で扱う入力信号への影響を押さえるこ
とができる。
替えて帰還信号の波高値を変えることにより、アンプゲ
インを変化させることができる。このため、アンプゲイ
ンを大きくすることにより大きな再生音量で出力するこ
とができるとともに、小音量再生時や音量0のときにア
ンプゲインを下げることにより、定電圧に含まれるリッ
プル、重畳ノイズ、量子化ノイズ等によって発生する背
景ノイズを、減少させることができる。さらに、再生音
量が0のときには、減衰器の減衰量を小さくしてアンプ
ゲインを小さくするとともに、電力増幅部のブリッジ回
路をハーフブリッジ構成とすることにより、スイッチン
グ信号の波高値を小さくすることができるため、前段で
扱う入力信号が特に微小信号となるスイッチングの飛込
みの影響によるノイズや、輻射ノイズを抑えることがで
きる。
ルタシグマ変調で得られた1ビット信号を制御信号とし
て、パワーMOS FET等の高速スイッチング素子で
構成されたブリッジ回路に、印加された定電圧をスイッ
チングして音声再生を行うアンブ回路において、再生ボ
リューム0時にブリッジ構成を変えると同時に、フィー
ドバックのレベルを変え、ボリューム0時の背景ノイズ
の低減を行うことを特徴としたスイッチングアンプとし
て構成されていてもよい。
さくすることで、前段で扱う入力信号が特に微小信号と
なる小音量再生時や、ボリューム0時に、スイッチング
の飛込みの影響によるノイズを抑えることができ、ま
た、輻射ノイズをも抑えることができる。
ように、スイッチング信号の波高値を変化させるように
上記ブリッジ回路の構成をフルブリッジとハーフブリッ
ジとに切替える切替手段が設けられている構成である。
電圧を変えることなく、音声再生の出力(パワー)を変
えることができる。すなわち、多大なコストを要する定
電圧の切替えをおこなうことなく、上記ブリッジ回路の
構成の切替えによりスイッチング信号の波高値を変化さ
せることにより音声再生の出力を制御することができ
る。
ときはノイズが目立たず、かつ大きな再生出力を得るこ
とができるスイッチングアンプを低コストで提供するこ
とができるという効果を奏する。
うに、上記切替手段は再生音量に応じて上記ブリッジ回
路の構成を切替える構成である。
ゲインが得られるスイッチングアンプを低コストで提供
することができるという効果を奏する。
うに、上記の再生音量が0のときの上記ブリッジ回路の
構成をハーフブリッジとする構成である。
チング信号の波高値を小さくすることにより、ブリッジ
回路に印加される定電圧に含まれるリップル、重畳ノイ
ズ、量子化ノイズ等によって発生する背景ノイズを低減
させることができる。これにより、再生音量が0のとき
の背景ノイズが小さいスイッチングアンプを低コストで
提供することができるという効果を奏する。
うに、上記スイッチング信号をデルタシグマ変調部へ帰
還する帰還ループ上に、上記ブリッジ回路の構成に応じ
て該スイッチング信号の減衰量を変化させて帰還信号を
生成する減衰部が設けられている構成である。
チングアンプのアンプゲインを変化させることができ
る。例えば、小音量再生や再生音量が0のときに、上記
減衰量を小さくしてアンプゲインを小さくすることによ
り、上記背景ノイズのレベルを低くすることができる。
きにおいて、帰還ループが設けられたスイッチングアン
プの背景ノイズのレベルを小さくすることができるとい
う効果を奏する。
成の概略を示すブロック図である。
化出力信号とスイッチング信号との関係を示す説明図で
あり、同図(a)は量子化出力信号の波形図、同図
(b)はスイッチング信号の波形図である。
リッジ回路の構成の概略を示す説明図である。
スイッチングアンプの構成の概略を示すブロック図であ
る。
ングアンプにおける量子化出力信号とスイッチング信号
との関係を示す説明図であり、同図(a)は量子化出力
信号の波形図、同図(b)はスイッチング信号の波形
図、同図(c)は帰還信号の波形図である。
するハーフブリッジ回路の構成の説明図である。
するフルブリッジ回路の構成の説明図である。
化出力信号とスイッチング信号との関係を示す説明図で
あり、同図(a)は量子化出力信号の波形図、同図
(b)はスイッチング信号の波形図である。
化出力信号とスイッチング信号との関係を示す説明図で
あり、同図(a)は量子化出力信号の波形図、同図
(b)はスイッチング信号の波形図である。
説明するブロック図である。
タシグマ変調回路の構成の概略を説明するブロック図で
ある。
ビット/−1ビットの差動出力として負帰還ループを形
成したデルタシグマ変調回路の構成の概略を説明するブ
ロック図である。
ジ構成のスイッチングアンプの構成の概略を示すブロッ
ク図である。
構成のスイッチングアンプの構成の概略を示すブロック
図である。
信号) S5 FB/HB切替え信号 S4a、S4b 増幅信号(スイッチング信号) S6a、S6b 帰還信号 Q1、Q2、Q3、Q4 スイッチング素子(電力増
幅部) Q5 スイッチング素子(切替手段) +Vd、−Vd、+2Vd、−2Vd 定電圧
Claims (4)
- 【請求項1】入力信号を二値のオーディオ信号に変換す
る変換部と、該二値のオーディオ信号に基づいて定電圧
印加を複数のスイッチング素子により構成されたブリッ
ジ回路によりスイッチングすることによりパルス増幅し
たスイッチング信号を生成する電力増幅部とを有するス
イッチングアンプにおいて、 上記ブリッジ回路の構成をフルブリッジとハーフブリッ
ジとに切替える切替手段が設けられていることを特徴と
するスイッチングアンプ。 - 【請求項2】上記切替手段は再生音量に応じて上記ブリ
ッジ回路の構成を切替えることを特徴とする請求項1記
載のスイッチングアンプ。 - 【請求項3】上記切替手段は再生音量が0のときの上記
ブリッジ回路の構成をハーフブリッジとすることを特徴
とする請求項1または2記載のスイッチングアンプ。 - 【請求項4】上記スイッチング信号をデルタシグマ変調
部へ帰還する帰還ループ上に、上記ブリッジ回路の構成
に応じて該スイッチング信号の減衰量を変化させて帰還
信号を生成する減衰部が設けられていることを特徴とす
る請求項1〜3のいずれか1項に記載のスイッチングア
ンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001036068A JP3741962B2 (ja) | 2001-02-13 | 2001-02-13 | スイッチングアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001036068A JP3741962B2 (ja) | 2001-02-13 | 2001-02-13 | スイッチングアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246852A true JP2002246852A (ja) | 2002-08-30 |
JP3741962B2 JP3741962B2 (ja) | 2006-02-01 |
Family
ID=18899405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001036068A Expired - Fee Related JP3741962B2 (ja) | 2001-02-13 | 2001-02-13 | スイッチングアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3741962B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100502415B1 (ko) * | 2002-12-10 | 2005-07-19 | 삼성전자주식회사 | 보호 회로를 갖는 클래스 디이 파워 앰프 |
WO2013094626A1 (ja) * | 2011-12-20 | 2013-06-27 | ヤマハ株式会社 | D級電力増幅器 |
-
2001
- 2001-02-13 JP JP2001036068A patent/JP3741962B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100502415B1 (ko) * | 2002-12-10 | 2005-07-19 | 삼성전자주식회사 | 보호 회로를 갖는 클래스 디이 파워 앰프 |
WO2013094626A1 (ja) * | 2011-12-20 | 2013-06-27 | ヤマハ株式会社 | D級電力増幅器 |
JP2013131815A (ja) * | 2011-12-20 | 2013-07-04 | Yamaha Corp | D級電力増幅器 |
CN103999363A (zh) * | 2011-12-20 | 2014-08-20 | 雅马哈株式会社 | D类功率放大器 |
US20140301577A1 (en) * | 2011-12-20 | 2014-10-09 | Yamaha Corporation | Class-d power amplifier |
US9634623B2 (en) | 2011-12-20 | 2017-04-25 | Yamaha Corporation | Class-D power amplifier |
CN103999363B (zh) * | 2011-12-20 | 2017-12-15 | 雅马哈株式会社 | D类功率放大器 |
Also Published As
Publication number | Publication date |
---|---|
JP3741962B2 (ja) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1435695A1 (en) | DELTA−SIGMA MODULATION APPARATUS AND SIGNAL AMPLIFICATION APPARATUS | |
JP5253413B2 (ja) | D級電力段のためのエラー修正システム | |
JP3369503B2 (ja) | ディジタルスイッチングアンプ | |
US20170294888A1 (en) | Audio amplifier system | |
JP2002223132A (ja) | 音声再生装置および方法 | |
EP0968565A2 (en) | Pwm amplifier | |
US20050200405A1 (en) | Audio signal amplification method and apparatus | |
KR20050086704A (ko) | 펄스 폭 변조된 잡음 형성기 | |
US8228222B2 (en) | D-class digital amplifier configured for shaping non-idealities of an output signal | |
EP4054075A1 (en) | Calibration of a dual-path pulse width modulation system | |
US20040131193A1 (en) | Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier | |
US20030031245A1 (en) | Modulator for digital amplifier | |
KR100497702B1 (ko) | 디지털데이터변환장치 | |
JP3348019B2 (ja) | パルス波増幅装置 | |
JP2002158549A (ja) | デジタルパワーアンプ装置 | |
JP4316606B2 (ja) | 電圧供給回路及び回路装置 | |
JP3904508B2 (ja) | デジタルスイッチングアンプ | |
JPH07254823A (ja) | デルタシグマ変調増幅器 | |
JP3741962B2 (ja) | スイッチングアンプ | |
JP2004128662A (ja) | デジタルアンプ | |
JP4148077B2 (ja) | D級信号増幅回路 | |
JP2004533187A (ja) | パイプラインadコンバータ | |
WO2006060137A1 (en) | Inductorless architecture for a switching amplifier | |
JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
JP3527133B2 (ja) | 1ビット信号再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3741962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |