JP3741962B2 - スイッチングアンプ - Google Patents
スイッチングアンプ Download PDFInfo
- Publication number
- JP3741962B2 JP3741962B2 JP2001036068A JP2001036068A JP3741962B2 JP 3741962 B2 JP3741962 B2 JP 3741962B2 JP 2001036068 A JP2001036068 A JP 2001036068A JP 2001036068 A JP2001036068 A JP 2001036068A JP 3741962 B2 JP3741962 B2 JP 3741962B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- signal
- bridge
- bridge circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パワーＭＯＳ ＦＥＴ（metal-oxide semiconductor field effect transistor ：電界効果トランジスタ）等の高速スイッチング素子でブリッジ回路を構成し、定電圧をスイッチングして音声再生を行う音声再生装置に利用することができるスイッチングアンプに関するものである。
【０００２】
【従来の技術】
従来より、複数のパワーＭＯＳ ＦＥＴ等の高速スイッチング素子で構成された定電圧印加をスイッチングしてパルス増幅したスイッチング信号を生成する電力増幅装置としては、基本的にハーフブリッジ回路およびフルブリッジ回路の２通りのブリッジ回路が用いられている。
【０００３】
定電圧として±Ｖｄが印加されたハーフブリッジ回路１０２と、スイッチング信号から高域成分を除去するローパスフィルタ（Low Pass Filter:L.P.F.）１０３とスピーカー１０４とを備えて構成されている音声再生装置を図６に示す。そして、ハーフブリッジ回路１０２のスイッチング素子Ｑ１、Ｑ２を制御してスイッチング動作を行った場合における、スイッチング動作とスイッチング信号（パルス増幅信号）との関係を示す波形図を図８に示す。
【０００４】
定電圧として±Ｖｄ（＋Ｖｄ、−Ｖｄ）が印加されたフルブリッジ回路１１２と、スイッチング信号から高域成分を除去するローパスフィルタ１０３とスピーカー１０４とを備えて構成されている音声再生装置を図７に示す。そして、フルブリッジ回路１１２のスイッチング素子Ｑ１〜Ｑ４を制御してスイッチング動作を行った場合における、スイッチング動作とスイッチング信号との関係を示す波形図を図９に示す。
【０００５】
図８、図９に示した波形図より、単に量子化された１ビット信号をスイッチング素子の制御信号として用いて音声再生を行う場合、定電圧として印加された電圧が同じならば、フルブリッジ回路１１２により、ハーフブリッジ回路１０２よりも、スイッチング信号の波高値が大きくなることが分かる。すなわち、フルブリッジ回路１１２により、ハーフブリッジ回路１０２よりも大きな音声再生信号（パワー）が得られるため、アンプゲイン（電力増幅）が大きくなることが分かる。
【０００６】
しかし、アンプゲインが大きいと、ブリッジ回路に印加された定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等により発生する背景ノイズの増幅も大きくなるため、該背景ノイズのレベルも大きくなるという問題点を招来する。すなわち、フルブリッジ回路１１２を用いることにより、アンプゲインを大きくすることができると同時に、上記背景ノイズのレベルも大きくなるという問題点を招来する。
【０００７】
図１０は、基本的なデルタシグマ変調回路を示すブロック図を示している。同図に示した、デルタシグマ変調回路１３０は、入力端子１３１と積分器１３２と量子化器１３３と遅延器１３６と差分器１３８と帰還ループ１３９とを備えて構成されている。
【０００８】
デルタシグマ変調回路１３０は、入力端子１３１に入力されたオーディオ信号等の入力信号Ｓ３１と、帰還ループ１３９によって負帰還された帰還信号Ｓ３６とを差分器１３８に入力してこれら二信号の差分信号Ｓ３８を求める。この差分信号Ｓ３８を積分器１３２において積分して得られた積分信号Ｓ３２を、量子化器１３３において所定のサンプリング周期毎に、その積分値が０以上であるか否かに対応して、「１」または「０」の１ビット信号である量子化出力信号Ｓ３３（ディジタル信号）に変換して出力するものである。同時に、量子化器１３３から出力された量子化出力信号Ｓ３３は遅延器１３６に入力され、１サンプリング周期以前の量子化出力信号Ｓ３３に応答して、負帰還信号Ｓ３６として、量子化出力信号Ｓ３３が「１」のときには＋Δ、「０」のときには−Δの波高値（振幅）の信号を差分器１３８に出力する。上記負帰還信号Ｓ３６は、差分器１３８において入力信号Ｓ３１から減算されることとなる。このように、デルタシグマ回路１３０は負帰還を行うループ１３９を形成する。
【０００９】
図１１に示すデルタシグマ変調回路１４０は、デルタシグマ変調回路１３０を構成する積分器１３２の代わりに積分器・加算器群１４２を備えているものである。該積分器・加算器群１４２は、積分器において差分信号Ｓ３８を積分した後に、加算器において加算してノイズシェーピングを行うものである。すなわち、図１１に示すデルタシグマ変調回路１４０は、デルタシグマ変調の次数を上げたデルタシグマ変調回路を示している。
【００１０】
図１２に示すデルタシグマ変調回路１５０は、差動入力形態の差動積分器を入力部とした高次の積分器・加算器群１５２を備えている高次のデルタシグマ変調回路である。
【００１１】
図１３、図１４は、スイッチングアンプの一例を示しており、いずれも電力増幅部をデルタシグマ変調のループに取込んだ構成となっている。これは、電力増幅部に印加された定電圧に含まれるリップルや重畳ノイズ、量子化ノイズ等が原因となるノイズの影響を、負帰還によってキャンセルすることを目的とするものである。さらに、上記負帰還はデルタシグマ変調の負帰還をも兼ねるものである。
【００１２】
図１３は、差動形態の±入力信号が積分器・加算器群１５２と量子化器１５３とによりデルタシグマ変調され、量子化器１５３から出力された＋１ビット／−１ビット信号である量子化出力信号Ｓ６３ａ、Ｓ６３ｂにより、ドライバ回路１６１を介してハーブリッジ回路１０２のスイッチングを行い、音声再生を行うスイッチングアンプ１６０を示す。
【００１３】
ハーフブリッジ回路１０２に定電圧として±Ｖｄ（＋Ｖｄ、−Ｖｄ）を印加し、量子化出力信号Ｓ６３ａ（＋１ビット）が「１」、量子化出力信号Ｓ６３ｂ（−１ビット）が「０」のとき、スイッチング素子Ｑ１がＯＮ、スイッチング素子Ｑ２がＯＦＦとなり、量子化出力信号Ｓ６３ａが「０」、量子化出力信号Ｓ６３ｂが「１」のとき、スイッチング素子Ｑ１がＯＦＦ、スイッチング素子Ｑ２がＯＮとなるようにスイッチングを行うことにより、図８（ｂ）に示したような波形のスイッチング信号が得られる。
【００１４】
このとき負帰還のフィードバックにおいては、ブリッジ側から出力される増幅信号Ｓ６４ａの波高値が、減衰器１６３ａで±Ｖｄから±Δに減衰され、遅延器１３６ａをとおり帰還信号Ｓ６６ａとして差分器１６８ａに出力されて入力信号Ｓ１ａから減算される。そして、ＧＮＤに接続されている他端からの増幅信号Ｓ６４ｂも、減衰器１６３ｂにおいて減衰された後に、遅延器１３６ｂをとおり帰還信号Ｓ６６ｂとして差分器１６８ｂに出力されて入力信号Ｓ１ｂから減算される。
【００１５】
図１４は、差動形態の±入力信号が積分器・加算器群１５２と量子化器１５３とによりデルタシグマ変調され、量子化器１５３から出力された＋１ビット／−１ビット信号である量子化出力信号Ｓ６３ａ、Ｓ６３ｂにより、ドライバ回路１７１（１７１ａ、１７１ｂ）を介してフルブリッジ回路１１２のスイッチングを行い、音声再生を行うスイッチングアンプ１７０を示す。
【００１６】
フルブリッジ回路１１２に定電圧として±Ｖｄ（＋Ｖｄ、−Ｖｄ）を印加し、量子化出力信号Ｓ６３ａが「１」、量子化出力信号Ｓ６３ｂが「０」のとき、スイッチング素子Ｑ１、Ｑ４がＯＮ、スイッチング素子Ｑ２、Ｑ３がＯＦＦとなり、量子化出力信号Ｓ６３ａが「０」、量子化出力信号Ｓ６３ｂが「１」のとき、スイッチング素子Ｑ１、Ｑ４がＯＦＦ、スイッチング素子Ｑ２、Ｑ３がＯＮとなるようスイッチングを行うことにより、図９（ｂ）に示したような波形のスイッチング信号が得られる。
【００１７】
このとき負帰還のフィードバックにおいては、スイッチング素子Ｑ１、Ｑ２のハーフブリッジ側から出力される増幅信号Ｓ７４ａの波高値が、減衰器１６３ａで±Ｖｄから±Δにまで減衰され、遅延器１３６ａをとおり帰還信号Ｓ７６ａとして差分器１６８ａに出力されて入力信号Ｓ１ａから減算される。スイッチング素子Ｑ３、Ｑ４のハーフブリッジ側から出力される信号Ｓ７４ｂも、同様に減衰器１６３ｂにおいて減衰された後に、遅延器１３６ｂをとおり帰還信号Ｓ７６ｂとして差分器１６８ｂに出力されて入力信号Ｓ１ｂから減算される。
【００１８】
ここで、図１３に示したスイッチングアンプ１６０では、±Ｖｄ（＋Ｖｄ、−Ｖｄ）の波高値のスイッチング信号を得て、±Δ（＋Δ、−Δ）の負帰還量をかけるのに対し、図１４のスイッチングアンプ１７０では、±２Ｖｄ（＋２Ｖｄ、−２Ｖｄ）の波高値のスイッチング信号を得るものの、差動で負帰還されるため、±２Δ（＋２Δ、−２Δ）の負帰還量をかけることとなる。よって、図１３、図１４のそれぞれに示したスイッチングアンプのアンプゲインは同じとなる。
【００１９】
しかし、再生し得る最大の出力（パワー）を比較した場合、図１４に示したフルブリッジ構成のスイッチングアンプ１７０のほうが、図１３に示したハーフブリッジ構成のスイッチングアンプ１６０よりも大きい。これは、ハーフブリッジ構成はフルブリッジ構成よりも負帰還量が少ないために、出力を上げるために入力信号Ｓ１ａ、Ｓ１ｂのレベルを上げていくと、スイッチングアンプ１６０は、スイッチングアンプ１６０よりも積分器・加算器群１５２と量子化器１５３とからなるデルタシグマ回路の発振限界領域に、早く達してしまうからである。
【００２０】
例えば、上記スイッチングアンプ１６０により再生しうる最大の出力とアンプゲインとを、上記スイッチングアンプ１７０と同じにするためには、スイッチングアンプ１６０のハーフブリッジ回路１０２への印加電圧を±２Ｖｄとし、減衰器１６３ａからの帰還信号Ｓ６６ａを±２Δとすること、すなわち±２Δの負帰還量をかけなくてはならない。
【００２１】
【発明が解決しようとする課題】
上記のように、ハーフブリッジ回路１０２（図６参照）と、フルブリッジ回路１１２（図７参照）とに印加する電圧を同じ±Ｖｄにしてスイッチング動作を行った場合、ハーフブリッジ回路１０２では±Ｖｄの波高値のスイッチング信号が得られ、フルブリッジ回路１１２では±２Ｖｄの波高値のスイッチング信号が得られる。このように、ハーフブリッジ回路とフルブリッジ回路とに同じ電圧を印加した場合には、フルブリッジ回路のほうが波高値の大きなスイッチング信号を得ることができるため、大きな出力が得られる。
【００２２】
しかし、スイッチングアンプでは、小音量再生時や再生音量（ボリューム）０のときにも、大音量再生時と同様のスイッチング動作が行われているため、大きなパワーが得られるフルブリッジ回路を用いる場合は、該回路に印加される定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズが目立って再生されてしまう。ここで、小音量再生時や再生音量が０のときにおいて、背景ノイズが目立たないようにするためには、印加される定電圧を小さくすればよいが、定電圧の切替えには多大なコストがかかってしまうという問題点がある。
【００２３】
そして、上記ハーフブリッジ構成のスイッチングアンプ１６０（図１３参照）と上記フルブリッジ構成のスイッチングアンプ１７０（図１４参照）とは、いずれも負帰還ループを有するものであるため、同じ電圧±Ｖｄを印加しスイッチング動作を行った場合、両者のアンプゲインは同等となる。
【００２４】
このため、両者の量子化ノイズ等により発生する上記背景ノイズは同等となる。しかし、ハーフブリッジ構成のスイッチングアンプ１６０の方が、スイッチング信号の波高値が小さい分、輻射ノイズや前段で扱う入力信号への影響が抑えられる。特に、扱う入力信号のレベルが小さい小音量再生時や再生音量が０のときには、上記輻射ノイズや前段で扱う入力信号への影響が抑えられる効果は大きい。しかし、ハーフブリッジ構成のスイッチングアンプ１６０は、フルブリッジ構成のスイッチングアンプ１７０に比べて、再生し得る最大の出力が小さいという問題点がある。
【００２５】
本発明は、上記の問題点を解決するためになされたもので、その目的は、小音量再生時や再生音量が０のときにおいて、印加する定電圧を替えることなく背景ノイズが目立たなくすることができ、かつ、大きな再生出力を得ることができるスイッチングアンプを提供することにある。
【００２６】
【課題を解決するための手段】
本発明のスイッチングアンプは、上記の課題を解決するために、入力信号を二値のオーディオ信号に変換する変換部と、該二値のオーディオ信号に基づいて定電圧印加を複数のスイッチング素子により構成されたブリッジ回路によりスイッチングすることによりパルス増幅したスイッチング信号を生成する電力増幅部とを有するスイッチングアンプにおいて、上記ブリッジ回路の構成をフルブリッジとハーフブリッジとに切替える切替手段が設けられており、上記スイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、上記ブリッジ回路の構成に応じて該スイッチング信号の減衰量を変化させて帰還信号を生成する減衰部が設けられていることを特徴としている。
【００２７】
上記の構成により、電力増幅部のブリッジ回路に印加する定電圧を変えることなく、音声再生の出力（パワー）を変えることができる。
【００２８】
すなわち、電力増幅部を構成するブリッジ回路の構成をフルブリッジとハーフブリッジとに変化させることにより、該ブリッジ回路に印加する定電圧を変えることなく、スイッチング信号の波高値を変化させることができる。ここで、スイッチングアンプによる音声再生の出力は、スイッチング信号の波高値に応じて変化するものである。そして、スイッチング信号の波高値は、電力増幅部のブリッジ回路の構成に応じて変化させることができる。このため、印加する定電圧を変えることなくブリッジ回路の構成を変化させることにより、スイッチングアンプによる音声再生の出力を制御することが可能となる。
【００２９】
電力増幅部のブリッジ回路の構成がフルブリッジのときのスイッチング信号の波高値は、ハーフブリッジのときの２倍となる。すなわち、電力増幅部のブリッジ回路が２つの構成に切替え可能であることにより、ブリッジ回路に印加する定電圧を変化させることなく、スイッチングアンプによる音声再生の出力を２段階に制御することができる。
【００３０】
これにより、ブリッジ回路の構成の切替えによりスイッチング信号の波高値を変化させることができるため、多大なコストを要する定電圧の切替えをおこなうことなく音声再生の出力を切替えることができる。
【００３１】
したがって、小音量再生時や再生音量０のときにはノイズを目立たなくすることができ、かつ大きな再生出力が得られるスイッチングアンプを低コストで提供することができる。
【００３２】
本発明のスイッチングアンプは、上記の課題を解決するために、上記切替手段は再生音量に応じて上記ブリッジ回路の構成を切替えることを特徴としている。
【００３３】
上記の構成により、再生音量に応じて上記ブリッジ回路の構成を切替えることができるため、たとえば、再生音量が大きいときにはスイッチング信号の波高値が大きくなる構成とし、再生音量が小さい時にはスイッチング信号の波高値が小さくなる構成とすることにより、再生音量に応じて適切な再生出力を得ることができる。
【００３４】
本発明のスイッチングアンプは、上記の課題を解決するために、上記切替手段は再生音量が０のときの上記ブリッジ回路の構成をハーフブリッジとすることを特徴としている。
【００３５】
上記の構成により、再生音量が０のときにおける背景ノイズをより確実に低減させることができる。
【００３６】
すなわち、スイッチングアンプでは、再生音量が０のときにおいても大音量再生時と同様にスイッチング動作が行われているため、アンプゲインが大きい場合には、ブリッジ回路に印加される定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する上記背景ノイズが目立つこととなる。該背景ノイズは、上記スイッチング信号の波高値により影響されるものであるため、該波高値を小さくすることにより、背景ノイズを低減させることができる。
【００３７】
このため、再生音量が０のときの背景ノイズを、定電圧の切替を行うことなく、上記ブリッジ回路の切替により低減させることができる。したがって、再生音量が０のときにおける背景ノイズが小さいスイッチングアンプを低コストで提供することができる。
【００３８】
本発明のスイッチングアンプは、上記の課題を解決するために、上記スイッチング信号を上記デルタシグマ変調部へ帰還する帰還ループ上に、上記ブリッジ回路の構成に応じて該スイッチング信号の減衰量を変化させて帰還信号を生成する減衰部が設けられていることを特徴としている。
【００３９】
上記の構成により、帰還ループが設けられたスイッチングアンプのアンプゲインを変化させることができる。
【００４０】
上記帰還ループが設けられたスイッチングアンプは、電力増幅部をデルタシグマ変調のループに取込んだ構成となっており、これにより、電力増幅部のブリッジ回路に印加された定電圧に含まれるリップルや重畳ノイズ、量子化ノイズ等が原因となるノイズの影響を、負帰還によってキャンセルすることができる。
【００４１】
そして、上記減衰部における上記スイッチング信号の減衰量が同じであれば、スイッチング信号の波高値に応じて負帰還量も変化する。例えば、上記ブリッジ回路の構成をハーフブリッジからフルブリッジに切替えることにより、上記スイッチング信号の波高値は２倍になるが、同時に負帰還量も２倍となる。なお、本発明において、負帰還量とは負帰還信号の波高値をいう。
【００４２】
ここで、上記帰還ループが設けられたスイッチングアンプのアンプゲインは、スイッチング信号の波高値と負帰還量との比によって大きく影響されるものである。このため、ブリッジ回路に印加される信号が同じ場合には、上記ブリッジ回路の構成を切替えてスイッチング信号の波高値を変えても、同時に負帰還量も変化するためアンプゲインは同じになる。
【００４３】
したがって、帰還ループが設けられたスイッチングアンプのアンプゲインを変えるためには、負帰還量を変化させることが必要となる。たとえば、ブリッジ回路に印加する電圧の大きさが同じ場合には、帰還信号の波高値を２倍にして負帰還量を２倍にすることにより、アンプゲインを半分にすることができる。
【００４４】
すなわち、帰還ループを設けたスイッチングアンプは、負帰還量を変化させることによりアンプゲインを変化させることができる。上記負帰還量は、負帰還信号の波高値により決まるものであるため、例えば、小音量再生や再生音量が０のときに、上記減衰量を小さくして上記帰還信号の波高値を大きくすることによりアンプゲインが小さくなり、上記背景ノイズのレベルを低くすることができる。
【００４５】
したがって、小音量再生や再生音量が０のときにおいて、帰還ループが設けられたスイッチングアンプの上記背景ノイズのレベルを小さくすることができる。
【００４６】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図３に基づいて説明すれば、以下のとおりである。
【００４７】
本発明の本実施の形態のスイッチングアンプ１０は、ドライバ回路（電力増幅部）１１ａ、１１ｂと、ドライバ回路（切替手段）１５と、ブリッジ回路（電力増幅部）１２とを備えて構成されており、ローパスフィルタ（Low Pass Filter:L.P.F.）１３を介してスピーカー１４に接続されている。
【００４８】
ブリッジ回路１２はスイッチング素子（電力増幅部）Ｑ１〜Ｑ４により構成されており、定電圧として±Ｖｄ（＋Ｖｄ、−Ｖｄ）が印加されている。なお、上記スイッチング素子としては、たとえば、パワーＭＯＳ ＦＥＴ（metal-oxide semiconductor field effect transistor ：電界効果トランジスタ）等の高速スイッチング素子が用いられる。
【００４９】
ドライバ回路１１ａは、図示しないデルタシグマ変調部からの＋１ビット／−１ビット信号（量子化出力信号Ｓ３ａ、Ｓ３ｂ）に応じてスイッチング素子Ｑ１、Ｑ２のＯＮ、ＯＦＦを制御するものである。ドライバ回路１１ｂは、ＦＢ／ＨＢ切替え信号Ｓ５に応じて、スイッチング素子Ｑ３、Ｑ４のディスエイブル状態（ＯＦＦ状態）を切替えるものであり、スイッチング素子Ｑ３、Ｑ４がディスエイブル状態でない場合は、上記デルタシグマ変調部からの＋１ビット／−１ビット信号によりスイッチング素子Ｑ３、Ｑ４のＯＮ、ＯＦＦを制御する。
【００５０】
ドライバ回路１５は、ＦＢ／ＨＢ切替え信号Ｓ５により、スイッチング素子（切替手段）Ｑ５のＯＮ、ＯＦＦを制御して、ブリッジ回路１２の構成を切替えるものである。本実施の形態においては、スイッチング素子Ｑ５をＯＮ状態とＯＦＦ状態とに切替えることにより、ブリッジ回路１２の構成をハーフブリッジとフルブリッジとに切替えることができる。ローパスフィルタ１３は、ブリッジ回路１２からの増幅信号Ｓ４ａ、Ｓ４ｂから広域成分を除去するものであり、スピーカー１４はローパスフィルタ１３からの出力信号を音声出力するものである。
【００５１】
次に、図１と図２とを用いて、本実施の形態のスイッチングアンプ１０の基本動作について説明する。スイッチング素子Ｑ５をＯＦＦ状態とすることによりブリッジ回路１２の構成をフルブリッジとすることができる。この場合には、スイッチング素子Ｑ１〜Ｑ４を、それぞれ図２に示すようにＯＮ、ＯＦＦ制御することにより、波高値が±２Ｖｄ（＋２Ｖｄ、−２Ｖｄ）のスイッチング信号（出力信号）を得ることができる。
【００５２】
そして、スイッチング素子Ｑ５をＯＮ状態とし、かつスイッチング素子Ｑ３およびＱ４をディスエイブル状態とすることにより、スイッチング素子Ｑ３、Ｑ４の接続点がＧＮＤレベルに固定されることでスイッチング素子Ｑ１、Ｑ２のみが動作可能となり、ブリッジ回路１２の構成をハーフブリッジにすることができる。ブリッジ回路１２をハーフブリッジとして動作させる場合には、スイッチング素子Ｑ１、Ｑ２を、それぞれ図２に示すようにＯＮ、ＯＦＦ制御することにより、波高値が±Ｖｄのスイッチング信号を得ることができる。
【００５３】
つまり、本発明のブリッジ回路１２は、図３に示すように、スイッチング素子Ｑ３、Ｑ４のハーフブリッジ側とローパスフィルタ１３との接続線と、ＧＮＤとの間にスイッチング素子Ｑ５を設けて、ドライバ回路１５によりスイッチング素子１５のＯＮ、ＯＦＦ状態を切替えることにより、ブリッジ回路１２の構成をハーフブリッジとフルブリッジとに切替えて動作させることができる。
【００５４】
ブリッジ回路１２の構成を切替えるタイミングとしては、スイッチング制御信号のデータが切替わるタイミングが好ましい。すなわち、例えば、フルブリッジからハーフブリッジに切替えるタイミングとしては、図２に示すように、スイッチング素子Ｑ１、Ｑ２が、それぞれ、ＯＮからＯＦＦ、ＯＦＦからＯＮとなる時点と、スイッチング素子Ｑ３およびＱ４がディスエイブル状態となる時点と、スイッチング素子Ｑ５がＯＦＦからＯＮとなる時点とが同時であることが好ましい。
【００５５】
なお、ブリッジ回路１２の構成のフルブリッジとハーフブリッジとの切替は、上記ＦＢ／ＨＢ切替え信号Ｓ５により行われる。そして、該ＦＢ／ＨＢ切替え信号Ｓ５は、たとえば、図示しないＦＢ／ＨＢ切替え信号制御手段により、再生音量が特定の値になったことに対応してドライバ回路１１ｂ、およびドライバ回路１５に出力することができる。
【００５６】
ブリッジ回路１２の構成を、再生音量が０でないときにフルブリッジとし、再生音量が０のときにハーフブリッジとする場合には、上記ＦＢ／ＨＢ切替え信号Ｓ５を再生音量０検知信号（ボリューム０検知信号）に置替えることができる。すなわち、再生音量０検知信号をＦＢ／ＨＢ切替え信号Ｓ５として用いることができる。
【００５７】
この際、再生音量０検知信号を、入力信号（量子化出力信号Ｓ３ａ、３ｂ）の立上りエッジ、あるいは立下りエッジで取込み、スイッチング素子Ｑ３、Ｑ４をディスエイブル状態とするディスエイブル信号、およびスイッチング素子Ｑ５のＯＮ状態とＯＦＦ状態とを切替えるＯＮ／ＯＦＦ信号として取扱う。
【００５８】
このようにして、ブリッジ回路１２の構成をフルブリッジとハーフブリッジとに切替える事により、図２（ｂ）に示すように、スイッチング信号の出力波形を変化させることができる。すなわち、ブリッジ回路１２の構成をフルブリッジからハーフブリッジへと切替えることにより、スイッチング信号の波高値を小さくすること、具体的には±２Ｖｄから±Ｖｄに変化させることができる。スイッチング信号の波高値が小さくなることに合わせてアンプゲインも小さくなるため、ブリッジ回路１２に印加されている定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを減少させることができる。さらに、スイッチング信号の波高値を小さくすることで、輻射ノイズや前段で扱う入力信号への影響をも抑えることができる。
【００５９】
上記のように、ブリッジ回路１２の構成をハーフブリッジとフルブリッジとに切替えることを可能とすることにより、例えば、小音量再生時や再生音量が０のときにはハーフブリッジとし、それ以外のときにはフルブリッジとすることにより、小音量再生時や再生音量が０のときには背景ノイズ、輻射ノイズ等を小さくすることができ、かつ、より低い電圧により大きな出力で再生することが可能なスイッチングアンプとすることができる。
【００６０】
また、同じ電圧でも、より大きなパワーを取り出すことができるフルブリッジ構成とすることができるとともに、ハーフブリッジ構成に切替えたときは、アンプゲインを下げることで、定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを減少させることができる。
【００６１】
本発明のスイッチングアンプは、パワーＭＯＳ ＦＥＴ等の高速スイッチング可能な素子でブリッジ回路を構成し、定電圧をスイッチングして音声再生を行うアンプにおいて、スイッチングする電圧を変えずにブリッジ構成を変え、それによるスイッチング波高値の変化で、音声再生のパワーを制御するものとして構成されていてもよい。
【００６２】
そして、上記スイッチングアンプは、再生ボリューム０時にブリッジ構成を変え、それによるスイッチング波高値の変化を利用して、ボリューム０時の背景ノイズの低減を行うものであってもよい。
【００６３】
上記の構成により、より低い電圧でパワーを出せるとともに、小音量再生時や再生音量が０のときに背景ノイズを抑制することができる。
【００６４】
〔実施の形態２〕
本発明の他の実施の形態について、図４および図５に基づいて説明すれば、以下のとおりである。
【００６５】
なお、説明の便宜上、実施の形態１において示した構成と同一の部材には同一の符号を付しその説明を省略する。
【００６６】
図４に示すように、本実施の形態のスイッチングアンプ２０は、ドライバ回路１１ａ、１１ｂと、ドライバ回路１５と、ブリッジ回路１２と、デルタシグマ変調部（変換部）２１と、減衰器（減衰部）２３ａ、２３ｂと、遅延器２６ａ、２６ｂと、差分器２８ａ、２８ｂと、帰還ループ２９ａ、２９ｂとを備えて構成されており、ローパスフィルタ１３を介してスピーカー１４に接続されている。
【００６７】
デルタシグマ変調部２１は、図示しない積分器・加算器群と量子化器とからなるものである。上記積分器・加算器群は、差分器２８ａ、２８ｂからの差分信号Ｓ８ａ、Ｓ８ｂを積分した後、加算してノイズシェーピングを行った後、上記量子化器に出力するものである。該量子化器は、所定のサンプリング周期毎に、その積分値が０以上であるか否かに対応して、「１」または「０」の１ビット信号（量子化出力信号Ｓ３ａ）、−１ビット信号（量子化出力信号Ｓ３ｂ）に変換して出力する。
【００６８】
差分器２８ａは、ブリッジ回路１２のスイッチング素子Ｑ１、Ｑ２のハーフブリッジ側から出力された増幅信号Ｓ４ａが減衰器２３ａにおいて減衰され、遅延器２６ａを介して負帰還される帰還信号Ｓ６ａと入力信号Ｓ１ａとの二信号から差分信号Ｓ８ａを求めるものである。差分器２８ｂは、ブリッジ回路１２のスイッチング素子Ｑ３、Ｑ４のハーフブリッジ側から出力された増幅信号Ｓ４ｂが、減衰器２３ｂにおいて減衰され、遅延器２６ｂを介して負帰還される帰還信号Ｓ６ｂと入力信号Ｓ１ｂとの二信号から差分信号Ｓ８ｂを求めるものである。
【００６９】
減衰器２３ａ、２３ｂは、それぞれ帰還ループ２９ａ、２９ｂ上に設けられ、ブリッジ回路１２から出力された増幅信号Ｓ４ａ、Ｓ４ｂを減衰し、遅延器２６ａ、２６ｂを介して帰還信号Ｓ６ａ、Ｓ６ｂとして差分器２８ａ、２８ｂに負帰還するものである。減衰器２３ａ、２３ｂは、例えば、直列に接続された二つの抵抗から構成することができ、該二つの抵抗の抵抗値は、所望の減衰量に応じて適宜設定することができる。
【００７０】
図５に、ブリッジ回路１２の構成をフルブリッジとハーフブリッジとに切替えるタイミングを説明するタイミングチャートを示す。同図に示すように、上記ブリッジ回路１２の構成の切替えにおいては、再生音量０検知信号を入力信号（量子化出力信号Ｓ３ａ、Ｓ３ｂ）の立上りエッジ、あるいは立下りエッジで取込み、ＦＢ／ＨＢ切替え信号Ｓ５として用いている。ＦＢ／ＨＢ切替え信号Ｓ５が”Ｌ”の時、すなわちスイッチング素子Ｑ５がＯＦＦのときは、ブリッジ回路１２はフルブリッジ動作を行う（フルブリッジ動作）。そして、ＦＢ／ＨＢ切替え信号Ｓ５が”Ｈ”のとき、すなわちスイッチング素子Ｑ５がＯＮのときは、ブリッジ回路１２はハーフブリッジ動作を行う（ハーフブリッジ動作）。
【００７１】
ブリッジ回路１２の構成をフルブリッジとする場合には、デルタシグマ変調によって得られた＋１ビット／−１ビット信号（量子化出力信号Ｓ３ａ、Ｓ３ｂ）を制御信号としてスイッチング素子Ｑｌ〜Ｑ４をスイッチングし、±２Ｖｄの波高値のスイッチング信号（出力信号）を得る。該スイッチング信号は、図５（ｂ）に示したフルブリッジ動作における波形となる。
【００７２】
図４に示したスイッチングアンプ２０のブリッジ回路１２は、具体的には、量子化出力信号（二値のオーディオ信号）Ｓ３ａ（＋１ビット信号）が「１」、量子化出力信号（二値のオーディオ信号）Ｓ３ｂ（−１ビット信号）が「０」のとき、スイッチング素子Ｑ１、Ｑ４がＯＮ、スイッチング素子Ｑ２、Ｑ３がＯＦＦとなり、量子化出力信号Ｓ３ａが「０」、量子化出力信号Ｓ３ｂが「１」のとき、スイッチング素子Ｑ１、Ｑ４がＯＦＦ、スイッチング素子Ｑ２、Ｑ３がＯＮとなるようスイッチングされる。
【００７３】
このとき負帰還のフィードバックは、スイッチング素子Ｑ１、Ｑ２のハーフブリッジ側から出力される増幅信号Ｓ４ａは、その波高値を減衰器２３ａにより±Ｖｄから±Δにまで減衰された後、帰還信号（フィードバック信号）Ｓ６ａとして遅延器２６ａを介して差分器２８ａに入力され、＋入力信号である入力信号Ｓ１ａから減算される。スイッチング素子Ｑ３、Ｑ４のハーフブリッジ側から出力される増幅信号Ｓ４ｂも同様に、その波高値を減衰器２３ｂにより±Ｖｄから±Δまで減衰された後に、帰還信号Ｓ６ｂとして遅延器２６ｂを介して差分器２８ｂに入力され、−入力信号である入力信号Ｓ１ｂから減算される。
【００７４】
次に、ブリッジ回路１２の構成をハーフブリッジとする場合について説明する。上記ＦＢ／ＨＢ切替え信号Ｓ５により、スイッチング素子Ｑ５をＯＮ状態とし、ドライバ回路１１ｂによりスイッチング素子Ｑ３、Ｑ４をディスエイブル状態（ＯＦＦ状態）とすることによりブリッジ回路１２の構成をハーフブリッジとすることができる。デルタシグマ変調によって得た＋１ビット／−１ビット信号（量子化出力信号Ｓ３ａ、Ｓ３ｂ）を制御信号として、スイッチング素子Ｑ１、Ｑ２をスイッチングし、±Ｖｄの波高値のスイッチング信号、すなわち、図５（ｂ）のハーフブリッジ動作における波形のスイッチング信号を得ることができる。
【００７５】
具体的には、ブリッジ回路１２は、量子化出力信号Ｓ３ａが「１」、量子化出力信号Ｓ３ｂが「０」のとき、スイッチング素子Ｑ１がＯＮ、スイッチング素子Ｑ２がＯＦＦとなり、量子化出力信号Ｓ３ａが「０」、量子化出力信号Ｓ３ｂが「１」のとき、スイッチング素子Ｑ１がＯＦＦ、スイッチング素子Ｑ２がＯＮとなるように、スイッチングされる。
【００７６】
このときの負帰還のフィードバックにおいては、スイッチング素子Ｑ１、Ｑ２のハーフブリッジ側から出力された増幅信号Ｓ４ａの波高値を減衰器２３ａにより減衰する際の減衰量を、上記フルブリッジ動作の場合よりも小さくする。
【００７７】
すなわち、増幅信号Ｓ４ａの波高値は、減衰器２３ａで±Ｖｄから±２Δに減衰されて、遅延器２６ａを介して、帰還信号Ｓ６ａとして差分器２８ａに入力されて＋入力信号である入力信号Ｓ１ａから減算される。そして、他端から負帰還される増幅信号Ｓ４ｂは、ＧＮＤ信号であるが、電源リップルや重畳ノイズをキャンセルするために、増幅信号Ｓ４ａと同様に、減衰器２３ｂで±Ｖｄから±２Δに減衰されて、遅延器２６ｂを介して、帰還信号Ｓ６ｂとして差分器２８ｂに入力され、−入力信号である入力信号Ｓ１ｂから減算される。
【００７８】
上記のように、ブリッジ回路１２の構成をフルブリッジからハーフブリッジに切替えると同時に、減衰器２３ａ、２３ｂにおける増幅信号Ｓ４ａ、Ｓ４ｂの波高値の減衰量を１／２にし、差分器２８ａ、２８ｂへ負帰還させることにより、帰還信号Ｓ６ａ、Ｓ６ｂの波高値を２倍にすることができ、負帰還量のレベルを２倍にすることができる。
【００７９】
これにより、アンプゲインを下げることができ、電力増幅部のブリッジ回路に印加されている定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを減少させることができる。また、スイッチング信号の波高値を小さくすることで、輻射ノイズや前段で扱う入力信号への影響を押さえることができる。
【００８０】
上記のように、減衰器における減衰量を切替えて帰還信号の波高値を変えることにより、アンプゲインを変化させることができる。このため、アンプゲインを大きくすることにより大きな再生音量で出力することができるとともに、小音量再生時や音量０のときにアンプゲインを下げることにより、定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを、減少させることができる。さらに、再生音量が０のときには、減衰器の減衰量を小さくしてアンプゲインを小さくするとともに、電力増幅部のブリッジ回路をハーフブリッジ構成とすることにより、スイッチング信号の波高値を小さくすることができるため、前段で扱う入力信号が特に微小信号となるスイッチングの飛込みの影響によるノイズや、輻射ノイズを抑えることができる。
【００８１】
なお、本発明のスイッチングアンプは、デルタシグマ変調で得られた１ビット信号を制御信号として、パワーＭＯＳ ＦＥＴ等の高速スイッチング素子で構成されたブリッジ回路に、印加された定電圧をスイッチングして音声再生を行うアンブ回路において、再生ボリューム０時にブリッジ構成を変えると同時に、フィードバックのレベルを変え、ボリューム０時の背景ノイズの低減を行うことを特徴としたスイッチングアンプとして構成されていてもよい。
【００８２】
上記のようにしてスイッチング波高値を小さくすることで、前段で扱う入力信号が特に微小信号となる小音量再生時や、ボリューム０時に、スイッチングの飛込みの影響によるノイズを抑えることができ、また、輻射ノイズをも抑えることができる。
【００８３】
【発明の効果】
本発明のスイッチングアンプは、以上のように、スイッチング信号の波高値を変化させるように上記ブリッジ回路の構成をフルブリッジとハーフブリッジとに切替える切替手段が設けられており、上記スイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、上記ブリッジ回路の構成に応じて該スイッチング信号の減衰量を変化させて帰還信号を生成する減衰部が設けられている構成である。
【００８４】
それゆえ、上記ブリッジ回路に印加する定電圧を変えることなく、音声再生の出力（パワー）を変えることができる。すなわち、多大なコストを要する定電圧の切替えをおこなうことなく、上記ブリッジ回路の構成の切替えによりスイッチング信号の波高値を変化させることにより音声再生の出力を制御することができる。
【００８５】
これにより、小音量再生時や再生音量０のときはノイズが目立たず、かつ大きな再生出力を得ることができるスイッチングアンプを低コストで提供することができるという効果を奏する。
【００８６】
本発明のスイッチングアンプは、以上のように、上記切替手段は再生音量に応じて上記ブリッジ回路の構成を切替える構成である。
【００８７】
このため、再生音量に応じて適切なアンプゲインが得られるスイッチングアンプを低コストで提供することができるという効果を奏する。
【００８８】
本発明のスイッチングアンプは、以上のように、上記の再生音量が０のときの上記ブリッジ回路の構成をハーフブリッジとする構成である。
【００８９】
このため、再生音量が０のときに、スイッチング信号の波高値を小さくすることにより、ブリッジ回路に印加される定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを低減させることができる。これにより、再生音量が０のときの背景ノイズが小さいスイッチングアンプを低コストで提供することができるという効果を奏する。
【００９０】
本発明のスイッチングアンプは、以上のように、上記スイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、上記ブリッジ回路の構成に応じて該スイッチング信号の減衰量を変化させて帰還信号を生成する減衰部が設けられている構成である。
【００９１】
すなわち、帰還ループが設けられたスイッチングアンプのアンプゲインを変化させることができる。例えば、小音量再生や再生音量が０のときに、上記減衰量を小さくしてアンプゲインを小さくすることにより、上記背景ノイズのレベルを低くすることができる。
【００９２】
このため、小音量再生や再生音量が０のときにおいて、帰還ループが設けられたスイッチングアンプの背景ノイズのレベルを小さくすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態のスイッチングアンプの構成の概略を示すブロック図である。
【図２】図１に示したスイッチングアンプにおける量子化出力信号とスイッチング信号との関係を示す説明図であり、同図（ａ）は量子化出力信号の波形図、同図（ｂ）はスイッチング信号の波形図である。
【図３】本発明の実施の形態のスイッチングアンプのブリッジ回路の構成の概略を示す説明図である。
【図４】本発明の実施の形態の帰還ループが設けられたスイッチングアンプの構成の概略を示すブロック図である。
【図５】図４に示した帰還ループの設けられたスイッチングアンプにおける量子化出力信号とスイッチング信号との関係を示す説明図であり、同図（ａ）は量子化出力信号の波形図、同図（ｂ）はスイッチング信号の波形図、同図（ｃ）は帰還信号の波形図である。
【図６】従来のスイッチングアンプの電力増幅部を構成するハーフブリッジ回路の構成の説明図である。
【図７】従来のスイッチングアンプの電力増幅部を構成するフルブリッジ回路の構成の説明図である。
【図８】図６に示したスイッチングアンプにおける量子化出力信号とスイッチング信号との関係を示す説明図であり、同図（ａ）は量子化出力信号の波形図、同図（ｂ）はスイッチング信号の波形図である。
【図９】図７に示したスイッチングアンプにおける量子化出力信号とスイッチング信号との関係を示す説明図であり、同図（ａ）は量子化出力信号の波形図、同図（ｂ）はスイッチング信号の波形図である。
【図１０】従来のデルタシグマ変調回路の構成の概略を説明するブロック図である。
【図１１】従来のデルタシグマ変調の次数を上げたデルタシグマ変調回路の構成の概略を説明するブロック図である。
【図１２】従来のデルタシグマ変調の次数を上げ、＋１ビット／−１ビットの差動出力として負帰還ループを形成したデルタシグマ変調回路の構成の概略を説明するブロック図である。
【図１３】従来の帰還ループの設けられたハーフブリッジ構成のスイッチングアンプの構成の概略を示すブロック図である。
【図１４】従来の帰還ループの設けられたフルブリッジ構成のスイッチングアンプの構成の概略を示すブロック図である。
【符号の説明】
１０ スイッチングアンプ
１１ａ、１１ｂ ドライバ回路（電力増幅部）
１２ ブリッジ回路（電力増幅部）
１５ ドライバ回路（切替手段）
２１ デルタシグマ変調部（変換部）
２３ａ、２３ｂ 減衰器（減衰部）
２９ａ、２９ｂ 帰還ループ
Ｓ１ａ、Ｓ１ｂ 入力信号
Ｓ３ａ、Ｓ３ｂ 量子化出力信号（二値のオーディオ信号）
Ｓ５ ＦＢ／ＨＢ切替え信号
Ｓ４ａ、Ｓ４ｂ 増幅信号（スイッチング信号）
Ｓ６ａ、Ｓ６ｂ 帰還信号
Ｑ１、Ｑ２、Ｑ３、Ｑ４ スイッチング素子（電力増幅部）
Ｑ５ スイッチング素子（切替手段）
＋Ｖｄ、−Ｖｄ、＋２Ｖｄ、−２Ｖｄ 定電圧
【発明の属する技術分野】
本発明は、パワーＭＯＳ ＦＥＴ（metal-oxide semiconductor field effect transistor ：電界効果トランジスタ）等の高速スイッチング素子でブリッジ回路を構成し、定電圧をスイッチングして音声再生を行う音声再生装置に利用することができるスイッチングアンプに関するものである。
【０００２】
【従来の技術】
従来より、複数のパワーＭＯＳ ＦＥＴ等の高速スイッチング素子で構成された定電圧印加をスイッチングしてパルス増幅したスイッチング信号を生成する電力増幅装置としては、基本的にハーフブリッジ回路およびフルブリッジ回路の２通りのブリッジ回路が用いられている。
【０００３】
定電圧として±Ｖｄが印加されたハーフブリッジ回路１０２と、スイッチング信号から高域成分を除去するローパスフィルタ（Low Pass Filter:L.P.F.）１０３とスピーカー１０４とを備えて構成されている音声再生装置を図６に示す。そして、ハーフブリッジ回路１０２のスイッチング素子Ｑ１、Ｑ２を制御してスイッチング動作を行った場合における、スイッチング動作とスイッチング信号（パルス増幅信号）との関係を示す波形図を図８に示す。
【０００４】
定電圧として±Ｖｄ（＋Ｖｄ、−Ｖｄ）が印加されたフルブリッジ回路１１２と、スイッチング信号から高域成分を除去するローパスフィルタ１０３とスピーカー１０４とを備えて構成されている音声再生装置を図７に示す。そして、フルブリッジ回路１１２のスイッチング素子Ｑ１〜Ｑ４を制御してスイッチング動作を行った場合における、スイッチング動作とスイッチング信号との関係を示す波形図を図９に示す。
【０００５】
図８、図９に示した波形図より、単に量子化された１ビット信号をスイッチング素子の制御信号として用いて音声再生を行う場合、定電圧として印加された電圧が同じならば、フルブリッジ回路１１２により、ハーフブリッジ回路１０２よりも、スイッチング信号の波高値が大きくなることが分かる。すなわち、フルブリッジ回路１１２により、ハーフブリッジ回路１０２よりも大きな音声再生信号（パワー）が得られるため、アンプゲイン（電力増幅）が大きくなることが分かる。
【０００６】
しかし、アンプゲインが大きいと、ブリッジ回路に印加された定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等により発生する背景ノイズの増幅も大きくなるため、該背景ノイズのレベルも大きくなるという問題点を招来する。すなわち、フルブリッジ回路１１２を用いることにより、アンプゲインを大きくすることができると同時に、上記背景ノイズのレベルも大きくなるという問題点を招来する。
【０００７】
図１０は、基本的なデルタシグマ変調回路を示すブロック図を示している。同図に示した、デルタシグマ変調回路１３０は、入力端子１３１と積分器１３２と量子化器１３３と遅延器１３６と差分器１３８と帰還ループ１３９とを備えて構成されている。
【０００８】
デルタシグマ変調回路１３０は、入力端子１３１に入力されたオーディオ信号等の入力信号Ｓ３１と、帰還ループ１３９によって負帰還された帰還信号Ｓ３６とを差分器１３８に入力してこれら二信号の差分信号Ｓ３８を求める。この差分信号Ｓ３８を積分器１３２において積分して得られた積分信号Ｓ３２を、量子化器１３３において所定のサンプリング周期毎に、その積分値が０以上であるか否かに対応して、「１」または「０」の１ビット信号である量子化出力信号Ｓ３３（ディジタル信号）に変換して出力するものである。同時に、量子化器１３３から出力された量子化出力信号Ｓ３３は遅延器１３６に入力され、１サンプリング周期以前の量子化出力信号Ｓ３３に応答して、負帰還信号Ｓ３６として、量子化出力信号Ｓ３３が「１」のときには＋Δ、「０」のときには−Δの波高値（振幅）の信号を差分器１３８に出力する。上記負帰還信号Ｓ３６は、差分器１３８において入力信号Ｓ３１から減算されることとなる。このように、デルタシグマ回路１３０は負帰還を行うループ１３９を形成する。
【０００９】
図１１に示すデルタシグマ変調回路１４０は、デルタシグマ変調回路１３０を構成する積分器１３２の代わりに積分器・加算器群１４２を備えているものである。該積分器・加算器群１４２は、積分器において差分信号Ｓ３８を積分した後に、加算器において加算してノイズシェーピングを行うものである。すなわち、図１１に示すデルタシグマ変調回路１４０は、デルタシグマ変調の次数を上げたデルタシグマ変調回路を示している。
【００１０】
図１２に示すデルタシグマ変調回路１５０は、差動入力形態の差動積分器を入力部とした高次の積分器・加算器群１５２を備えている高次のデルタシグマ変調回路である。
【００１１】
図１３、図１４は、スイッチングアンプの一例を示しており、いずれも電力増幅部をデルタシグマ変調のループに取込んだ構成となっている。これは、電力増幅部に印加された定電圧に含まれるリップルや重畳ノイズ、量子化ノイズ等が原因となるノイズの影響を、負帰還によってキャンセルすることを目的とするものである。さらに、上記負帰還はデルタシグマ変調の負帰還をも兼ねるものである。
【００１２】
図１３は、差動形態の±入力信号が積分器・加算器群１５２と量子化器１５３とによりデルタシグマ変調され、量子化器１５３から出力された＋１ビット／−１ビット信号である量子化出力信号Ｓ６３ａ、Ｓ６３ｂにより、ドライバ回路１６１を介してハーブリッジ回路１０２のスイッチングを行い、音声再生を行うスイッチングアンプ１６０を示す。
【００１３】
ハーフブリッジ回路１０２に定電圧として±Ｖｄ（＋Ｖｄ、−Ｖｄ）を印加し、量子化出力信号Ｓ６３ａ（＋１ビット）が「１」、量子化出力信号Ｓ６３ｂ（−１ビット）が「０」のとき、スイッチング素子Ｑ１がＯＮ、スイッチング素子Ｑ２がＯＦＦとなり、量子化出力信号Ｓ６３ａが「０」、量子化出力信号Ｓ６３ｂが「１」のとき、スイッチング素子Ｑ１がＯＦＦ、スイッチング素子Ｑ２がＯＮとなるようにスイッチングを行うことにより、図８（ｂ）に示したような波形のスイッチング信号が得られる。
【００１４】
このとき負帰還のフィードバックにおいては、ブリッジ側から出力される増幅信号Ｓ６４ａの波高値が、減衰器１６３ａで±Ｖｄから±Δに減衰され、遅延器１３６ａをとおり帰還信号Ｓ６６ａとして差分器１６８ａに出力されて入力信号Ｓ１ａから減算される。そして、ＧＮＤに接続されている他端からの増幅信号Ｓ６４ｂも、減衰器１６３ｂにおいて減衰された後に、遅延器１３６ｂをとおり帰還信号Ｓ６６ｂとして差分器１６８ｂに出力されて入力信号Ｓ１ｂから減算される。
【００１５】
図１４は、差動形態の±入力信号が積分器・加算器群１５２と量子化器１５３とによりデルタシグマ変調され、量子化器１５３から出力された＋１ビット／−１ビット信号である量子化出力信号Ｓ６３ａ、Ｓ６３ｂにより、ドライバ回路１７１（１７１ａ、１７１ｂ）を介してフルブリッジ回路１１２のスイッチングを行い、音声再生を行うスイッチングアンプ１７０を示す。
【００１６】
フルブリッジ回路１１２に定電圧として±Ｖｄ（＋Ｖｄ、−Ｖｄ）を印加し、量子化出力信号Ｓ６３ａが「１」、量子化出力信号Ｓ６３ｂが「０」のとき、スイッチング素子Ｑ１、Ｑ４がＯＮ、スイッチング素子Ｑ２、Ｑ３がＯＦＦとなり、量子化出力信号Ｓ６３ａが「０」、量子化出力信号Ｓ６３ｂが「１」のとき、スイッチング素子Ｑ１、Ｑ４がＯＦＦ、スイッチング素子Ｑ２、Ｑ３がＯＮとなるようスイッチングを行うことにより、図９（ｂ）に示したような波形のスイッチング信号が得られる。
【００１７】
このとき負帰還のフィードバックにおいては、スイッチング素子Ｑ１、Ｑ２のハーフブリッジ側から出力される増幅信号Ｓ７４ａの波高値が、減衰器１６３ａで±Ｖｄから±Δにまで減衰され、遅延器１３６ａをとおり帰還信号Ｓ７６ａとして差分器１６８ａに出力されて入力信号Ｓ１ａから減算される。スイッチング素子Ｑ３、Ｑ４のハーフブリッジ側から出力される信号Ｓ７４ｂも、同様に減衰器１６３ｂにおいて減衰された後に、遅延器１３６ｂをとおり帰還信号Ｓ７６ｂとして差分器１６８ｂに出力されて入力信号Ｓ１ｂから減算される。
【００１８】
ここで、図１３に示したスイッチングアンプ１６０では、±Ｖｄ（＋Ｖｄ、−Ｖｄ）の波高値のスイッチング信号を得て、±Δ（＋Δ、−Δ）の負帰還量をかけるのに対し、図１４のスイッチングアンプ１７０では、±２Ｖｄ（＋２Ｖｄ、−２Ｖｄ）の波高値のスイッチング信号を得るものの、差動で負帰還されるため、±２Δ（＋２Δ、−２Δ）の負帰還量をかけることとなる。よって、図１３、図１４のそれぞれに示したスイッチングアンプのアンプゲインは同じとなる。
【００１９】
しかし、再生し得る最大の出力（パワー）を比較した場合、図１４に示したフルブリッジ構成のスイッチングアンプ１７０のほうが、図１３に示したハーフブリッジ構成のスイッチングアンプ１６０よりも大きい。これは、ハーフブリッジ構成はフルブリッジ構成よりも負帰還量が少ないために、出力を上げるために入力信号Ｓ１ａ、Ｓ１ｂのレベルを上げていくと、スイッチングアンプ１６０は、スイッチングアンプ１６０よりも積分器・加算器群１５２と量子化器１５３とからなるデルタシグマ回路の発振限界領域に、早く達してしまうからである。
【００２０】
例えば、上記スイッチングアンプ１６０により再生しうる最大の出力とアンプゲインとを、上記スイッチングアンプ１７０と同じにするためには、スイッチングアンプ１６０のハーフブリッジ回路１０２への印加電圧を±２Ｖｄとし、減衰器１６３ａからの帰還信号Ｓ６６ａを±２Δとすること、すなわち±２Δの負帰還量をかけなくてはならない。
【００２１】
【発明が解決しようとする課題】
上記のように、ハーフブリッジ回路１０２（図６参照）と、フルブリッジ回路１１２（図７参照）とに印加する電圧を同じ±Ｖｄにしてスイッチング動作を行った場合、ハーフブリッジ回路１０２では±Ｖｄの波高値のスイッチング信号が得られ、フルブリッジ回路１１２では±２Ｖｄの波高値のスイッチング信号が得られる。このように、ハーフブリッジ回路とフルブリッジ回路とに同じ電圧を印加した場合には、フルブリッジ回路のほうが波高値の大きなスイッチング信号を得ることができるため、大きな出力が得られる。
【００２２】
しかし、スイッチングアンプでは、小音量再生時や再生音量（ボリューム）０のときにも、大音量再生時と同様のスイッチング動作が行われているため、大きなパワーが得られるフルブリッジ回路を用いる場合は、該回路に印加される定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズが目立って再生されてしまう。ここで、小音量再生時や再生音量が０のときにおいて、背景ノイズが目立たないようにするためには、印加される定電圧を小さくすればよいが、定電圧の切替えには多大なコストがかかってしまうという問題点がある。
【００２３】
そして、上記ハーフブリッジ構成のスイッチングアンプ１６０（図１３参照）と上記フルブリッジ構成のスイッチングアンプ１７０（図１４参照）とは、いずれも負帰還ループを有するものであるため、同じ電圧±Ｖｄを印加しスイッチング動作を行った場合、両者のアンプゲインは同等となる。
【００２４】
このため、両者の量子化ノイズ等により発生する上記背景ノイズは同等となる。しかし、ハーフブリッジ構成のスイッチングアンプ１６０の方が、スイッチング信号の波高値が小さい分、輻射ノイズや前段で扱う入力信号への影響が抑えられる。特に、扱う入力信号のレベルが小さい小音量再生時や再生音量が０のときには、上記輻射ノイズや前段で扱う入力信号への影響が抑えられる効果は大きい。しかし、ハーフブリッジ構成のスイッチングアンプ１６０は、フルブリッジ構成のスイッチングアンプ１７０に比べて、再生し得る最大の出力が小さいという問題点がある。
【００２５】
本発明は、上記の問題点を解決するためになされたもので、その目的は、小音量再生時や再生音量が０のときにおいて、印加する定電圧を替えることなく背景ノイズが目立たなくすることができ、かつ、大きな再生出力を得ることができるスイッチングアンプを提供することにある。
【００２６】
【課題を解決するための手段】
本発明のスイッチングアンプは、上記の課題を解決するために、入力信号を二値のオーディオ信号に変換する変換部と、該二値のオーディオ信号に基づいて定電圧印加を複数のスイッチング素子により構成されたブリッジ回路によりスイッチングすることによりパルス増幅したスイッチング信号を生成する電力増幅部とを有するスイッチングアンプにおいて、上記ブリッジ回路の構成をフルブリッジとハーフブリッジとに切替える切替手段が設けられており、上記スイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、上記ブリッジ回路の構成に応じて該スイッチング信号の減衰量を変化させて帰還信号を生成する減衰部が設けられていることを特徴としている。
【００２７】
上記の構成により、電力増幅部のブリッジ回路に印加する定電圧を変えることなく、音声再生の出力（パワー）を変えることができる。
【００２８】
すなわち、電力増幅部を構成するブリッジ回路の構成をフルブリッジとハーフブリッジとに変化させることにより、該ブリッジ回路に印加する定電圧を変えることなく、スイッチング信号の波高値を変化させることができる。ここで、スイッチングアンプによる音声再生の出力は、スイッチング信号の波高値に応じて変化するものである。そして、スイッチング信号の波高値は、電力増幅部のブリッジ回路の構成に応じて変化させることができる。このため、印加する定電圧を変えることなくブリッジ回路の構成を変化させることにより、スイッチングアンプによる音声再生の出力を制御することが可能となる。
【００２９】
電力増幅部のブリッジ回路の構成がフルブリッジのときのスイッチング信号の波高値は、ハーフブリッジのときの２倍となる。すなわち、電力増幅部のブリッジ回路が２つの構成に切替え可能であることにより、ブリッジ回路に印加する定電圧を変化させることなく、スイッチングアンプによる音声再生の出力を２段階に制御することができる。
【００３０】
これにより、ブリッジ回路の構成の切替えによりスイッチング信号の波高値を変化させることができるため、多大なコストを要する定電圧の切替えをおこなうことなく音声再生の出力を切替えることができる。
【００３１】
したがって、小音量再生時や再生音量０のときにはノイズを目立たなくすることができ、かつ大きな再生出力が得られるスイッチングアンプを低コストで提供することができる。
【００３２】
本発明のスイッチングアンプは、上記の課題を解決するために、上記切替手段は再生音量に応じて上記ブリッジ回路の構成を切替えることを特徴としている。
【００３３】
上記の構成により、再生音量に応じて上記ブリッジ回路の構成を切替えることができるため、たとえば、再生音量が大きいときにはスイッチング信号の波高値が大きくなる構成とし、再生音量が小さい時にはスイッチング信号の波高値が小さくなる構成とすることにより、再生音量に応じて適切な再生出力を得ることができる。
【００３４】
本発明のスイッチングアンプは、上記の課題を解決するために、上記切替手段は再生音量が０のときの上記ブリッジ回路の構成をハーフブリッジとすることを特徴としている。
【００３５】
上記の構成により、再生音量が０のときにおける背景ノイズをより確実に低減させることができる。
【００３６】
すなわち、スイッチングアンプでは、再生音量が０のときにおいても大音量再生時と同様にスイッチング動作が行われているため、アンプゲインが大きい場合には、ブリッジ回路に印加される定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する上記背景ノイズが目立つこととなる。該背景ノイズは、上記スイッチング信号の波高値により影響されるものであるため、該波高値を小さくすることにより、背景ノイズを低減させることができる。
【００３７】
このため、再生音量が０のときの背景ノイズを、定電圧の切替を行うことなく、上記ブリッジ回路の切替により低減させることができる。したがって、再生音量が０のときにおける背景ノイズが小さいスイッチングアンプを低コストで提供することができる。
【００３８】
本発明のスイッチングアンプは、上記の課題を解決するために、上記スイッチング信号を上記デルタシグマ変調部へ帰還する帰還ループ上に、上記ブリッジ回路の構成に応じて該スイッチング信号の減衰量を変化させて帰還信号を生成する減衰部が設けられていることを特徴としている。
【００３９】
上記の構成により、帰還ループが設けられたスイッチングアンプのアンプゲインを変化させることができる。
【００４０】
上記帰還ループが設けられたスイッチングアンプは、電力増幅部をデルタシグマ変調のループに取込んだ構成となっており、これにより、電力増幅部のブリッジ回路に印加された定電圧に含まれるリップルや重畳ノイズ、量子化ノイズ等が原因となるノイズの影響を、負帰還によってキャンセルすることができる。
【００４１】
そして、上記減衰部における上記スイッチング信号の減衰量が同じであれば、スイッチング信号の波高値に応じて負帰還量も変化する。例えば、上記ブリッジ回路の構成をハーフブリッジからフルブリッジに切替えることにより、上記スイッチング信号の波高値は２倍になるが、同時に負帰還量も２倍となる。なお、本発明において、負帰還量とは負帰還信号の波高値をいう。
【００４２】
ここで、上記帰還ループが設けられたスイッチングアンプのアンプゲインは、スイッチング信号の波高値と負帰還量との比によって大きく影響されるものである。このため、ブリッジ回路に印加される信号が同じ場合には、上記ブリッジ回路の構成を切替えてスイッチング信号の波高値を変えても、同時に負帰還量も変化するためアンプゲインは同じになる。
【００４３】
したがって、帰還ループが設けられたスイッチングアンプのアンプゲインを変えるためには、負帰還量を変化させることが必要となる。たとえば、ブリッジ回路に印加する電圧の大きさが同じ場合には、帰還信号の波高値を２倍にして負帰還量を２倍にすることにより、アンプゲインを半分にすることができる。
【００４４】
すなわち、帰還ループを設けたスイッチングアンプは、負帰還量を変化させることによりアンプゲインを変化させることができる。上記負帰還量は、負帰還信号の波高値により決まるものであるため、例えば、小音量再生や再生音量が０のときに、上記減衰量を小さくして上記帰還信号の波高値を大きくすることによりアンプゲインが小さくなり、上記背景ノイズのレベルを低くすることができる。
【００４５】
したがって、小音量再生や再生音量が０のときにおいて、帰還ループが設けられたスイッチングアンプの上記背景ノイズのレベルを小さくすることができる。
【００４６】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図３に基づいて説明すれば、以下のとおりである。
【００４７】
本発明の本実施の形態のスイッチングアンプ１０は、ドライバ回路（電力増幅部）１１ａ、１１ｂと、ドライバ回路（切替手段）１５と、ブリッジ回路（電力増幅部）１２とを備えて構成されており、ローパスフィルタ（Low Pass Filter:L.P.F.）１３を介してスピーカー１４に接続されている。
【００４８】
ブリッジ回路１２はスイッチング素子（電力増幅部）Ｑ１〜Ｑ４により構成されており、定電圧として±Ｖｄ（＋Ｖｄ、−Ｖｄ）が印加されている。なお、上記スイッチング素子としては、たとえば、パワーＭＯＳ ＦＥＴ（metal-oxide semiconductor field effect transistor ：電界効果トランジスタ）等の高速スイッチング素子が用いられる。
【００４９】
ドライバ回路１１ａは、図示しないデルタシグマ変調部からの＋１ビット／−１ビット信号（量子化出力信号Ｓ３ａ、Ｓ３ｂ）に応じてスイッチング素子Ｑ１、Ｑ２のＯＮ、ＯＦＦを制御するものである。ドライバ回路１１ｂは、ＦＢ／ＨＢ切替え信号Ｓ５に応じて、スイッチング素子Ｑ３、Ｑ４のディスエイブル状態（ＯＦＦ状態）を切替えるものであり、スイッチング素子Ｑ３、Ｑ４がディスエイブル状態でない場合は、上記デルタシグマ変調部からの＋１ビット／−１ビット信号によりスイッチング素子Ｑ３、Ｑ４のＯＮ、ＯＦＦを制御する。
【００５０】
ドライバ回路１５は、ＦＢ／ＨＢ切替え信号Ｓ５により、スイッチング素子（切替手段）Ｑ５のＯＮ、ＯＦＦを制御して、ブリッジ回路１２の構成を切替えるものである。本実施の形態においては、スイッチング素子Ｑ５をＯＮ状態とＯＦＦ状態とに切替えることにより、ブリッジ回路１２の構成をハーフブリッジとフルブリッジとに切替えることができる。ローパスフィルタ１３は、ブリッジ回路１２からの増幅信号Ｓ４ａ、Ｓ４ｂから広域成分を除去するものであり、スピーカー１４はローパスフィルタ１３からの出力信号を音声出力するものである。
【００５１】
次に、図１と図２とを用いて、本実施の形態のスイッチングアンプ１０の基本動作について説明する。スイッチング素子Ｑ５をＯＦＦ状態とすることによりブリッジ回路１２の構成をフルブリッジとすることができる。この場合には、スイッチング素子Ｑ１〜Ｑ４を、それぞれ図２に示すようにＯＮ、ＯＦＦ制御することにより、波高値が±２Ｖｄ（＋２Ｖｄ、−２Ｖｄ）のスイッチング信号（出力信号）を得ることができる。
【００５２】
そして、スイッチング素子Ｑ５をＯＮ状態とし、かつスイッチング素子Ｑ３およびＱ４をディスエイブル状態とすることにより、スイッチング素子Ｑ３、Ｑ４の接続点がＧＮＤレベルに固定されることでスイッチング素子Ｑ１、Ｑ２のみが動作可能となり、ブリッジ回路１２の構成をハーフブリッジにすることができる。ブリッジ回路１２をハーフブリッジとして動作させる場合には、スイッチング素子Ｑ１、Ｑ２を、それぞれ図２に示すようにＯＮ、ＯＦＦ制御することにより、波高値が±Ｖｄのスイッチング信号を得ることができる。
【００５３】
つまり、本発明のブリッジ回路１２は、図３に示すように、スイッチング素子Ｑ３、Ｑ４のハーフブリッジ側とローパスフィルタ１３との接続線と、ＧＮＤとの間にスイッチング素子Ｑ５を設けて、ドライバ回路１５によりスイッチング素子１５のＯＮ、ＯＦＦ状態を切替えることにより、ブリッジ回路１２の構成をハーフブリッジとフルブリッジとに切替えて動作させることができる。
【００５４】
ブリッジ回路１２の構成を切替えるタイミングとしては、スイッチング制御信号のデータが切替わるタイミングが好ましい。すなわち、例えば、フルブリッジからハーフブリッジに切替えるタイミングとしては、図２に示すように、スイッチング素子Ｑ１、Ｑ２が、それぞれ、ＯＮからＯＦＦ、ＯＦＦからＯＮとなる時点と、スイッチング素子Ｑ３およびＱ４がディスエイブル状態となる時点と、スイッチング素子Ｑ５がＯＦＦからＯＮとなる時点とが同時であることが好ましい。
【００５５】
なお、ブリッジ回路１２の構成のフルブリッジとハーフブリッジとの切替は、上記ＦＢ／ＨＢ切替え信号Ｓ５により行われる。そして、該ＦＢ／ＨＢ切替え信号Ｓ５は、たとえば、図示しないＦＢ／ＨＢ切替え信号制御手段により、再生音量が特定の値になったことに対応してドライバ回路１１ｂ、およびドライバ回路１５に出力することができる。
【００５６】
ブリッジ回路１２の構成を、再生音量が０でないときにフルブリッジとし、再生音量が０のときにハーフブリッジとする場合には、上記ＦＢ／ＨＢ切替え信号Ｓ５を再生音量０検知信号（ボリューム０検知信号）に置替えることができる。すなわち、再生音量０検知信号をＦＢ／ＨＢ切替え信号Ｓ５として用いることができる。
【００５７】
この際、再生音量０検知信号を、入力信号（量子化出力信号Ｓ３ａ、３ｂ）の立上りエッジ、あるいは立下りエッジで取込み、スイッチング素子Ｑ３、Ｑ４をディスエイブル状態とするディスエイブル信号、およびスイッチング素子Ｑ５のＯＮ状態とＯＦＦ状態とを切替えるＯＮ／ＯＦＦ信号として取扱う。
【００５８】
このようにして、ブリッジ回路１２の構成をフルブリッジとハーフブリッジとに切替える事により、図２（ｂ）に示すように、スイッチング信号の出力波形を変化させることができる。すなわち、ブリッジ回路１２の構成をフルブリッジからハーフブリッジへと切替えることにより、スイッチング信号の波高値を小さくすること、具体的には±２Ｖｄから±Ｖｄに変化させることができる。スイッチング信号の波高値が小さくなることに合わせてアンプゲインも小さくなるため、ブリッジ回路１２に印加されている定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを減少させることができる。さらに、スイッチング信号の波高値を小さくすることで、輻射ノイズや前段で扱う入力信号への影響をも抑えることができる。
【００５９】
上記のように、ブリッジ回路１２の構成をハーフブリッジとフルブリッジとに切替えることを可能とすることにより、例えば、小音量再生時や再生音量が０のときにはハーフブリッジとし、それ以外のときにはフルブリッジとすることにより、小音量再生時や再生音量が０のときには背景ノイズ、輻射ノイズ等を小さくすることができ、かつ、より低い電圧により大きな出力で再生することが可能なスイッチングアンプとすることができる。
【００６０】
また、同じ電圧でも、より大きなパワーを取り出すことができるフルブリッジ構成とすることができるとともに、ハーフブリッジ構成に切替えたときは、アンプゲインを下げることで、定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを減少させることができる。
【００６１】
本発明のスイッチングアンプは、パワーＭＯＳ ＦＥＴ等の高速スイッチング可能な素子でブリッジ回路を構成し、定電圧をスイッチングして音声再生を行うアンプにおいて、スイッチングする電圧を変えずにブリッジ構成を変え、それによるスイッチング波高値の変化で、音声再生のパワーを制御するものとして構成されていてもよい。
【００６２】
そして、上記スイッチングアンプは、再生ボリューム０時にブリッジ構成を変え、それによるスイッチング波高値の変化を利用して、ボリューム０時の背景ノイズの低減を行うものであってもよい。
【００６３】
上記の構成により、より低い電圧でパワーを出せるとともに、小音量再生時や再生音量が０のときに背景ノイズを抑制することができる。
【００６４】
〔実施の形態２〕
本発明の他の実施の形態について、図４および図５に基づいて説明すれば、以下のとおりである。
【００６５】
なお、説明の便宜上、実施の形態１において示した構成と同一の部材には同一の符号を付しその説明を省略する。
【００６６】
図４に示すように、本実施の形態のスイッチングアンプ２０は、ドライバ回路１１ａ、１１ｂと、ドライバ回路１５と、ブリッジ回路１２と、デルタシグマ変調部（変換部）２１と、減衰器（減衰部）２３ａ、２３ｂと、遅延器２６ａ、２６ｂと、差分器２８ａ、２８ｂと、帰還ループ２９ａ、２９ｂとを備えて構成されており、ローパスフィルタ１３を介してスピーカー１４に接続されている。
【００６７】
デルタシグマ変調部２１は、図示しない積分器・加算器群と量子化器とからなるものである。上記積分器・加算器群は、差分器２８ａ、２８ｂからの差分信号Ｓ８ａ、Ｓ８ｂを積分した後、加算してノイズシェーピングを行った後、上記量子化器に出力するものである。該量子化器は、所定のサンプリング周期毎に、その積分値が０以上であるか否かに対応して、「１」または「０」の１ビット信号（量子化出力信号Ｓ３ａ）、−１ビット信号（量子化出力信号Ｓ３ｂ）に変換して出力する。
【００６８】
差分器２８ａは、ブリッジ回路１２のスイッチング素子Ｑ１、Ｑ２のハーフブリッジ側から出力された増幅信号Ｓ４ａが減衰器２３ａにおいて減衰され、遅延器２６ａを介して負帰還される帰還信号Ｓ６ａと入力信号Ｓ１ａとの二信号から差分信号Ｓ８ａを求めるものである。差分器２８ｂは、ブリッジ回路１２のスイッチング素子Ｑ３、Ｑ４のハーフブリッジ側から出力された増幅信号Ｓ４ｂが、減衰器２３ｂにおいて減衰され、遅延器２６ｂを介して負帰還される帰還信号Ｓ６ｂと入力信号Ｓ１ｂとの二信号から差分信号Ｓ８ｂを求めるものである。
【００６９】
減衰器２３ａ、２３ｂは、それぞれ帰還ループ２９ａ、２９ｂ上に設けられ、ブリッジ回路１２から出力された増幅信号Ｓ４ａ、Ｓ４ｂを減衰し、遅延器２６ａ、２６ｂを介して帰還信号Ｓ６ａ、Ｓ６ｂとして差分器２８ａ、２８ｂに負帰還するものである。減衰器２３ａ、２３ｂは、例えば、直列に接続された二つの抵抗から構成することができ、該二つの抵抗の抵抗値は、所望の減衰量に応じて適宜設定することができる。
【００７０】
図５に、ブリッジ回路１２の構成をフルブリッジとハーフブリッジとに切替えるタイミングを説明するタイミングチャートを示す。同図に示すように、上記ブリッジ回路１２の構成の切替えにおいては、再生音量０検知信号を入力信号（量子化出力信号Ｓ３ａ、Ｓ３ｂ）の立上りエッジ、あるいは立下りエッジで取込み、ＦＢ／ＨＢ切替え信号Ｓ５として用いている。ＦＢ／ＨＢ切替え信号Ｓ５が”Ｌ”の時、すなわちスイッチング素子Ｑ５がＯＦＦのときは、ブリッジ回路１２はフルブリッジ動作を行う（フルブリッジ動作）。そして、ＦＢ／ＨＢ切替え信号Ｓ５が”Ｈ”のとき、すなわちスイッチング素子Ｑ５がＯＮのときは、ブリッジ回路１２はハーフブリッジ動作を行う（ハーフブリッジ動作）。
【００７１】
ブリッジ回路１２の構成をフルブリッジとする場合には、デルタシグマ変調によって得られた＋１ビット／−１ビット信号（量子化出力信号Ｓ３ａ、Ｓ３ｂ）を制御信号としてスイッチング素子Ｑｌ〜Ｑ４をスイッチングし、±２Ｖｄの波高値のスイッチング信号（出力信号）を得る。該スイッチング信号は、図５（ｂ）に示したフルブリッジ動作における波形となる。
【００７２】
図４に示したスイッチングアンプ２０のブリッジ回路１２は、具体的には、量子化出力信号（二値のオーディオ信号）Ｓ３ａ（＋１ビット信号）が「１」、量子化出力信号（二値のオーディオ信号）Ｓ３ｂ（−１ビット信号）が「０」のとき、スイッチング素子Ｑ１、Ｑ４がＯＮ、スイッチング素子Ｑ２、Ｑ３がＯＦＦとなり、量子化出力信号Ｓ３ａが「０」、量子化出力信号Ｓ３ｂが「１」のとき、スイッチング素子Ｑ１、Ｑ４がＯＦＦ、スイッチング素子Ｑ２、Ｑ３がＯＮとなるようスイッチングされる。
【００７３】
このとき負帰還のフィードバックは、スイッチング素子Ｑ１、Ｑ２のハーフブリッジ側から出力される増幅信号Ｓ４ａは、その波高値を減衰器２３ａにより±Ｖｄから±Δにまで減衰された後、帰還信号（フィードバック信号）Ｓ６ａとして遅延器２６ａを介して差分器２８ａに入力され、＋入力信号である入力信号Ｓ１ａから減算される。スイッチング素子Ｑ３、Ｑ４のハーフブリッジ側から出力される増幅信号Ｓ４ｂも同様に、その波高値を減衰器２３ｂにより±Ｖｄから±Δまで減衰された後に、帰還信号Ｓ６ｂとして遅延器２６ｂを介して差分器２８ｂに入力され、−入力信号である入力信号Ｓ１ｂから減算される。
【００７４】
次に、ブリッジ回路１２の構成をハーフブリッジとする場合について説明する。上記ＦＢ／ＨＢ切替え信号Ｓ５により、スイッチング素子Ｑ５をＯＮ状態とし、ドライバ回路１１ｂによりスイッチング素子Ｑ３、Ｑ４をディスエイブル状態（ＯＦＦ状態）とすることによりブリッジ回路１２の構成をハーフブリッジとすることができる。デルタシグマ変調によって得た＋１ビット／−１ビット信号（量子化出力信号Ｓ３ａ、Ｓ３ｂ）を制御信号として、スイッチング素子Ｑ１、Ｑ２をスイッチングし、±Ｖｄの波高値のスイッチング信号、すなわち、図５（ｂ）のハーフブリッジ動作における波形のスイッチング信号を得ることができる。
【００７５】
具体的には、ブリッジ回路１２は、量子化出力信号Ｓ３ａが「１」、量子化出力信号Ｓ３ｂが「０」のとき、スイッチング素子Ｑ１がＯＮ、スイッチング素子Ｑ２がＯＦＦとなり、量子化出力信号Ｓ３ａが「０」、量子化出力信号Ｓ３ｂが「１」のとき、スイッチング素子Ｑ１がＯＦＦ、スイッチング素子Ｑ２がＯＮとなるように、スイッチングされる。
【００７６】
このときの負帰還のフィードバックにおいては、スイッチング素子Ｑ１、Ｑ２のハーフブリッジ側から出力された増幅信号Ｓ４ａの波高値を減衰器２３ａにより減衰する際の減衰量を、上記フルブリッジ動作の場合よりも小さくする。
【００７７】
すなわち、増幅信号Ｓ４ａの波高値は、減衰器２３ａで±Ｖｄから±２Δに減衰されて、遅延器２６ａを介して、帰還信号Ｓ６ａとして差分器２８ａに入力されて＋入力信号である入力信号Ｓ１ａから減算される。そして、他端から負帰還される増幅信号Ｓ４ｂは、ＧＮＤ信号であるが、電源リップルや重畳ノイズをキャンセルするために、増幅信号Ｓ４ａと同様に、減衰器２３ｂで±Ｖｄから±２Δに減衰されて、遅延器２６ｂを介して、帰還信号Ｓ６ｂとして差分器２８ｂに入力され、−入力信号である入力信号Ｓ１ｂから減算される。
【００７８】
上記のように、ブリッジ回路１２の構成をフルブリッジからハーフブリッジに切替えると同時に、減衰器２３ａ、２３ｂにおける増幅信号Ｓ４ａ、Ｓ４ｂの波高値の減衰量を１／２にし、差分器２８ａ、２８ｂへ負帰還させることにより、帰還信号Ｓ６ａ、Ｓ６ｂの波高値を２倍にすることができ、負帰還量のレベルを２倍にすることができる。
【００７９】
これにより、アンプゲインを下げることができ、電力増幅部のブリッジ回路に印加されている定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを減少させることができる。また、スイッチング信号の波高値を小さくすることで、輻射ノイズや前段で扱う入力信号への影響を押さえることができる。
【００８０】
上記のように、減衰器における減衰量を切替えて帰還信号の波高値を変えることにより、アンプゲインを変化させることができる。このため、アンプゲインを大きくすることにより大きな再生音量で出力することができるとともに、小音量再生時や音量０のときにアンプゲインを下げることにより、定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを、減少させることができる。さらに、再生音量が０のときには、減衰器の減衰量を小さくしてアンプゲインを小さくするとともに、電力増幅部のブリッジ回路をハーフブリッジ構成とすることにより、スイッチング信号の波高値を小さくすることができるため、前段で扱う入力信号が特に微小信号となるスイッチングの飛込みの影響によるノイズや、輻射ノイズを抑えることができる。
【００８１】
なお、本発明のスイッチングアンプは、デルタシグマ変調で得られた１ビット信号を制御信号として、パワーＭＯＳ ＦＥＴ等の高速スイッチング素子で構成されたブリッジ回路に、印加された定電圧をスイッチングして音声再生を行うアンブ回路において、再生ボリューム０時にブリッジ構成を変えると同時に、フィードバックのレベルを変え、ボリューム０時の背景ノイズの低減を行うことを特徴としたスイッチングアンプとして構成されていてもよい。
【００８２】
上記のようにしてスイッチング波高値を小さくすることで、前段で扱う入力信号が特に微小信号となる小音量再生時や、ボリューム０時に、スイッチングの飛込みの影響によるノイズを抑えることができ、また、輻射ノイズをも抑えることができる。
【００８３】
【発明の効果】
本発明のスイッチングアンプは、以上のように、スイッチング信号の波高値を変化させるように上記ブリッジ回路の構成をフルブリッジとハーフブリッジとに切替える切替手段が設けられており、上記スイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、上記ブリッジ回路の構成に応じて該スイッチング信号の減衰量を変化させて帰還信号を生成する減衰部が設けられている構成である。
【００８４】
それゆえ、上記ブリッジ回路に印加する定電圧を変えることなく、音声再生の出力（パワー）を変えることができる。すなわち、多大なコストを要する定電圧の切替えをおこなうことなく、上記ブリッジ回路の構成の切替えによりスイッチング信号の波高値を変化させることにより音声再生の出力を制御することができる。
【００８５】
これにより、小音量再生時や再生音量０のときはノイズが目立たず、かつ大きな再生出力を得ることができるスイッチングアンプを低コストで提供することができるという効果を奏する。
【００８６】
本発明のスイッチングアンプは、以上のように、上記切替手段は再生音量に応じて上記ブリッジ回路の構成を切替える構成である。
【００８７】
このため、再生音量に応じて適切なアンプゲインが得られるスイッチングアンプを低コストで提供することができるという効果を奏する。
【００８８】
本発明のスイッチングアンプは、以上のように、上記の再生音量が０のときの上記ブリッジ回路の構成をハーフブリッジとする構成である。
【００８９】
このため、再生音量が０のときに、スイッチング信号の波高値を小さくすることにより、ブリッジ回路に印加される定電圧に含まれるリップル、重畳ノイズ、量子化ノイズ等によって発生する背景ノイズを低減させることができる。これにより、再生音量が０のときの背景ノイズが小さいスイッチングアンプを低コストで提供することができるという効果を奏する。
【００９０】
本発明のスイッチングアンプは、以上のように、上記スイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、上記ブリッジ回路の構成に応じて該スイッチング信号の減衰量を変化させて帰還信号を生成する減衰部が設けられている構成である。
【００９１】
すなわち、帰還ループが設けられたスイッチングアンプのアンプゲインを変化させることができる。例えば、小音量再生や再生音量が０のときに、上記減衰量を小さくしてアンプゲインを小さくすることにより、上記背景ノイズのレベルを低くすることができる。
【００９２】
このため、小音量再生や再生音量が０のときにおいて、帰還ループが設けられたスイッチングアンプの背景ノイズのレベルを小さくすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態のスイッチングアンプの構成の概略を示すブロック図である。
【図２】図１に示したスイッチングアンプにおける量子化出力信号とスイッチング信号との関係を示す説明図であり、同図（ａ）は量子化出力信号の波形図、同図（ｂ）はスイッチング信号の波形図である。
【図３】本発明の実施の形態のスイッチングアンプのブリッジ回路の構成の概略を示す説明図である。
【図４】本発明の実施の形態の帰還ループが設けられたスイッチングアンプの構成の概略を示すブロック図である。
【図５】図４に示した帰還ループの設けられたスイッチングアンプにおける量子化出力信号とスイッチング信号との関係を示す説明図であり、同図（ａ）は量子化出力信号の波形図、同図（ｂ）はスイッチング信号の波形図、同図（ｃ）は帰還信号の波形図である。
【図６】従来のスイッチングアンプの電力増幅部を構成するハーフブリッジ回路の構成の説明図である。
【図７】従来のスイッチングアンプの電力増幅部を構成するフルブリッジ回路の構成の説明図である。
【図８】図６に示したスイッチングアンプにおける量子化出力信号とスイッチング信号との関係を示す説明図であり、同図（ａ）は量子化出力信号の波形図、同図（ｂ）はスイッチング信号の波形図である。
【図９】図７に示したスイッチングアンプにおける量子化出力信号とスイッチング信号との関係を示す説明図であり、同図（ａ）は量子化出力信号の波形図、同図（ｂ）はスイッチング信号の波形図である。
【図１０】従来のデルタシグマ変調回路の構成の概略を説明するブロック図である。
【図１１】従来のデルタシグマ変調の次数を上げたデルタシグマ変調回路の構成の概略を説明するブロック図である。
【図１２】従来のデルタシグマ変調の次数を上げ、＋１ビット／−１ビットの差動出力として負帰還ループを形成したデルタシグマ変調回路の構成の概略を説明するブロック図である。
【図１３】従来の帰還ループの設けられたハーフブリッジ構成のスイッチングアンプの構成の概略を示すブロック図である。
【図１４】従来の帰還ループの設けられたフルブリッジ構成のスイッチングアンプの構成の概略を示すブロック図である。
【符号の説明】
１０ スイッチングアンプ
１１ａ、１１ｂ ドライバ回路（電力増幅部）
１２ ブリッジ回路（電力増幅部）
１５ ドライバ回路（切替手段）
２１ デルタシグマ変調部（変換部）
２３ａ、２３ｂ 減衰器（減衰部）
２９ａ、２９ｂ 帰還ループ
Ｓ１ａ、Ｓ１ｂ 入力信号
Ｓ３ａ、Ｓ３ｂ 量子化出力信号（二値のオーディオ信号）
Ｓ５ ＦＢ／ＨＢ切替え信号
Ｓ４ａ、Ｓ４ｂ 増幅信号（スイッチング信号）
Ｓ６ａ、Ｓ６ｂ 帰還信号
Ｑ１、Ｑ２、Ｑ３、Ｑ４ スイッチング素子（電力増幅部）
Ｑ５ スイッチング素子（切替手段）
＋Ｖｄ、−Ｖｄ、＋２Ｖｄ、−２Ｖｄ 定電圧
Claims (3)
- 入力信号を二値のオーディオ信号に変換する変換部と、該二値のオーディオ信号に基づいて定電圧印加を複数のスイッチング素子により構成されたブリッジ回路によりスイッチングすることによりパルス増幅したスイッチング信号を生成する電力増幅部とを有するスイッチングアンプにおいて、
上記ブリッジ回路の構成をフルブリッジとハーフブリッジとに切替える切替手段が設けられており、
上記スイッチング信号をデルタシグマ変調部へ帰還する帰還ループ上に、上記ブリッジ回路の構成に応じて該スイッチング信号の減衰量を変化させて帰還信号を生成する減衰部が設けられていることを特徴とするスイッチングアンプ。 - 上記切替手段は再生音量に応じて上記ブリッジ回路の構成を切替えることを特徴とする請求項１記載のスイッチングアンプ。
- 上記切替手段は再生音量が０のときの上記ブリッジ回路の構成をハーフブリッジとすることを特徴とする請求項１または２記載のスイッチングアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001036068A JP3741962B2 (ja) | 2001-02-13 | 2001-02-13 | スイッチングアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001036068A JP3741962B2 (ja) | 2001-02-13 | 2001-02-13 | スイッチングアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246852A JP2002246852A (ja) | 2002-08-30 |
| JP3741962B2 true JP3741962B2 (ja) | 2006-02-01 |
Family
ID=18899405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001036068A Expired - Fee Related JP3741962B2 (ja) | 2001-02-13 | 2001-02-13 | スイッチングアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3741962B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502415B1 (ko) * | 2002-12-10 | 2005-07-19 | 삼성전자주식회사 | 보호 회로를 갖는 클래스 디이 파워 앰프 |
| JP5861442B2 (ja) * | 2011-12-20 | 2016-02-16 | ヤマハ株式会社 | Ｄ級電力増幅器 |
-
2001
- 2001-02-13 JP JP2001036068A patent/JP3741962B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002246852A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1435695B1 (en) | Delta-sigma modulation apparatus and signal amplification apparatus | |
| JP5253413B2 (ja) | Ｄ級電力段のためのエラー修正システム | |
| US6107876A (en) | Digital input switching audio power amplifier | |
| JP3369503B2 (ja) | ディジタルスイッチングアンプ | |
| JPH05176387A (ja) | スピーカ駆動回路 | |
| EP0968565A2 (en) | Pwm amplifier | |
| US10404248B2 (en) | Calibration of a dual-path pulse width modulation system | |
| US7102426B2 (en) | Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier | |
| JP2002158549A (ja) | デジタルパワーアンプ装置 | |
| US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
| JP3741962B2 (ja) | スイッチングアンプ | |
| JP3904508B2 (ja) | デジタルスイッチングアンプ | |
| JPH07254823A (ja) | デルタシグマ変調増幅器 | |
| JP3289590B2 (ja) | Ｄ級電力増幅器 | |
| JP2006054815A (ja) | デジタルパルス幅変調信号発生器 | |
| JP3527133B2 (ja) | １ビット信号再生装置 | |
| KR100878155B1 (ko) | 오디오 시스템 및 이를 제어하는 방법 | |
| JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
| JP3549045B2 (ja) | スイッチング増幅器 | |
| JP3875105B2 (ja) | デジタルスイッチングアンプ | |
| JP4027276B2 (ja) | ディジタルアンプ及びこれを用いたオーディオ再生装置 | |
| JP6670380B2 (ja) | デジタルアンプおよび出力装置 | |
| US20200153396A1 (en) | Digital amplifier and output device | |
| JP2002158550A (ja) | デジタルパワーアンプ | |
| JP3445177B2 (ja) | Δς変調を用いるスイッチング増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3741962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |