JP3527133B2 - １ビット信号再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１ビット信号を入
力し、スイッチング動作及びフィルタリング動作に伴っ
て生じる歪み／雑音成分を低減可能なスイッチング増幅
器に関するものである。

【０００２】

【従来の技術】ΔΣ変調によって得られる１ビット信号
は、積分器や加算器の係数を適宜設定することによっ
て、有効周波数帯域を広くしたり、またはダイナミック
レンジを広くしたりすることができ、これにより、音源
等に応じた周波数を設定できるという優れた特徴を有し
ている。このため、ＣＤ（コンパクトディスク）やＤＶ
Ｄ（デジタルビデオディスク）の新しい規格では、この
１ビット信号が採用され、製品化が始まろうとしてい
る。

【０００３】一方、上記ΔΣ変調によって得られる１ビ
ット信号は、音響信号の記録や、機器間の伝送にあたっ
て使用されるだけではない。従来のＰＷＭ（パルス幅変
調）方式のスイッチング増幅器より高品位なオーディオ
増幅器として、高速標本化１ビット方式によるスイッチ
ング増幅器２２（図９参照）は、オーディオ分野に適応
することが可能である。

【０００４】上記のスイッチング増幅器２２は、図９に
示すように、半導体電力増幅素子（図示しない）を備え
ており、上記１ビット信号をそのまま半導体電力増幅素
子に入力してスイッチングし、得られた大電圧のスイッ
チングパルスをＬＰＦ（ローパスフィルタ）２３によっ
て高周波成分を除去するだけで、電力増幅された復調ア
ナログ音響信号を得ることができる。

【０００５】しかも、上記半導体電力増幅素子は、従来
の増幅器のように、その線形域（不飽和域）で使用され
るのではなく、非線形域（飽和域）で使用されるので、
このようなΔΣ変調を用いた高速標本化１ビット方式に
よるスイッチング増幅器２２は、極めて高効率に電力増
幅を行うことができるという利点を有している。

【０００６】以上のように、高速標本化１ビット方式に
よる上記スイッチング増幅器２２は、オーディオ分野に
適応することが可能であるが、このためには、アナログ
出力部からアナログ入力部に対して負帰還をかけること
によって、スイッチング増幅器自身の歪率やＳ／Ｎ比の
改善を図ることが必要とされる。

【０００７】

【発明が解決しようとする課題】しかしながら、アナロ
グ入力部とアナログ出力部の間には、図９に示すよう
に、ΔΣ変調の１ビット変換回路２１が介在しているの
で、スイッチング増幅器２２を単独で切り離して使用す
ることはできない。これは、また、１ビット方式で記録
されたパッケージメディア等の１ビット音源を使用する
場合、帰還をかけることができないという問題を招来す
る。

【０００８】一方、スイッチング増幅器２２は、１ビッ
ト信号源であれば増幅器として機能するので、スイッチ
ング増幅器２２自身で発生する歪み／雑音成分をこのス
イッチング増幅器２２を含めた系で低減できれば、上記
問題を克服できる。

【０００９】したがって、本発明は、上記従来の問題点
に鑑みなされたものであって、その目的は、１ビット信
号を入力信号としながらも、歪み／雑音成分を低減する
ことが可能な１ビット信号再生装置を提供することにあ
る。

【００１０】

【課題を解決するための手段】本発明の１ビット信号再
生装置は、上記課題を解決するために、ΔΣ変調された
１ビット入力信号をスイッチング増幅器で増幅し、ロー
パスフィルタを介してアナログ信号に復調して再生する
１ビット信号再生装置において、以下の措置を講じたこ
とを特徴としている。

【００１１】即ち、上記１ビット信号再生装置は、上記
スイッチング増幅器及び上記ローパスフィルタで生じた
歪み／雑音成分を上記１ビット入力信号に帰還し、該歪
み／雑音成分を打ち消すように、該１ビット入力信号に
対してプレディストーションを付す１ビット信号処理器
を備えている。

【００１２】上記の発明によれば、ΔΣ変調された１ビ
ット入力信号はスイッチング増幅器で増幅され、更にロ
ーパスフィルタで高周波成分が除去されてアナログ信号
に復調されて再生される。

【００１３】ところで、上記１ビット入力信号は、上記
スイッチング増幅器及び上記ローパスフィルタから影響
を受け、歪み／雑音成分によって、その特性が劣化す
る。例えば、上記１ビット入力信号は、上記スイッチン
グ増幅器において、電源リップルに応じて変動したり、
又はスイッチング雑音の影響を受けたりし、更に、上記
ローパスフィルタにおいて、非直線歪みが生じたりし
て、歪率やＳ／Ｎ比が劣化してしまう。

【００１４】そこで、上記の発明によれば、上記スイッ
チング増幅器及び上記ローパスフィルタで生じた歪み／
雑音成分が上記１ビット入力信号に帰還され、該歪み／
雑音成分を打ち消すように、上記１ビット入力信号に対
してプレディストーションが１ビット信号処理器によっ
て付される。上記１ビット入力信号は再生の途上で上記
スイッチング増幅器及び上記ローパスフィルタにおいて
歪み／雑音成分を受けるが、上記プレディストーション
が該１ビット入力信号に付され、上記歪み／雑音成分が
打ち消される。したがって、復調されたアナログ信号に
は上記歪み／雑音成分が含まれなくなり、１ビット入力
信号に忠実な再生信号が得られる。

【００１５】また、本発明の１ビット信号再生装置は、
上記課題を解決するために、ΔΣ変調された１ビット入
力信号をスイッチング増幅器で増幅し、ローパスフィル
タを介してアナログ信号に復調して再生する１ビット信
号再生装置において、上記スイッチング増幅器及び上記
ローパスフィルタで生じた歪み／雑音成分を上記１ビッ
ト入力信号に帰還し、該歪み／雑音成分を打ち消すよう
に、該１ビット入力信号に対してプレディストーション
を付す１ビット信号処理器を備え、復調された上記アナ
ログ信号のレベル変換を行うレベル変換器と、上記１ビ
ット入力信号をアナログに変換したものと、レベル変換
されたアナログ信号との間の差を検出する差検出器と、
検出された上記差を１ビット信号に変換したものを１ビ
ット帰還信号として上記１ビット信号処理器に出力する
１ビット変換器とを更に備え、上記１ビット入力信号と
上記１ビット帰還信号との排他的論理和演算により上記
プレディストーションを付し、上記スイッチング増幅器
及び上記ローパスフィルタで生じた上記歪み／雑音成分
を排他的論理和演算により打ち消すようになっている。

【００１６】上記の発明によれば、上記の作用に加え
て、上記ローパスフィルタによって復調されたアナログ
信号は、レベル変換器によってレベル変換が行われる。
このようにレベル変換されたアナログ信号と、上記１ビ
ット入力信号をアナログに変換したものとの差が差検出
器によって検出される。

【００１７】この差は、１ビット入力信号が上記スイッ
チング増幅器及び上記ローパスフィルタで生じた歪み／
雑音成分に相当する。この歪み／雑音成分は、１ビット
変換器によって１ビット信号に変換され、１ビット帰還
信号として上記１ビット信号処理器に出力される。この
１ビット帰還信号と、上記１ビット入力信号との排他的
論理和が演算され、この排他的論理和演算の結果が上記
スイッチング増幅器及び上記ローパスフィルタに送ら
れ、上記と同じ歪み／雑音成分を受ける。

【００１８】上記歪み／雑音成分を受けた上記の排他的
論理和演算の結果と、上記スイッチング増幅器及び上記
ローパスフィルタで生じた上記歪み／雑音成分との排他
的論理和が演算される。

【００１９】この排他的論理和演算によって、上記スイ
ッチング増幅器及び上記ローパスフィルタを経て上記歪
み／雑音成分を有する１ビット入力信号から、該歪み／
雑音成分のみが除去される。したがって、復調されたア
ナログ信号は、該歪み／雑音成分を含まなくなる。

【００２０】さらに、本発明の１ビット信号再生装置
は、上記の構成に加えて、上記差検出器は、上記１ビッ
ト入力信号の遅延時間を調整する遅延時間調整器を備
え、遅延された１ビット入力信号をアナログに変換した
ものと、レベル変換された上記アナログ信号との間の差
を検出するようになっている。

【００２１】上記ローパスフィルタからの出力信号（復
調されたアナログ信号）には、一般に、遅延が生じる。
遅延が小さければそれほど問題にはならないが、遅延が
大きくなると、該遅延による位相のずれが生じるため、
上記の差が正確に検出できなくなる。

【００２２】そこで、上記の発明によれば、遅延に係る
上記位相のずれは、上記遅延時間調整器によって補償さ
れる。つまり、該遅延時間調整器が、１ビット入力信号
を遅延させることによって、復調されたアナログ信号の
遅延分を相殺できる。

【００２３】上記の差検出の際、復調された上記アナロ
グ信号のレベルを上記レベル変換器によってレベル変換
することによって、遅延済の１ビット入力信号をアナロ
グに変換したものと同レベルに調整しておけば、上記の
差検出は、位相ずれがない状態で非常に正確に行えるこ
とになる。

【００２４】遅延時間調整器においては、遅延時間が短
い場合は、ロジックＩＣのインバータ等を適宜カスケー
ドに接続して、それらのゲート伝搬時間の遅延を利用し
て所望の遅延時間を実現することができる。また、遅延
時間が長い場合は、カウンタを使用し、カウント値を適
宜設定することによって、所望の遅延時間を実現するこ
とができる。

【００２５】さらに、本発明の１ビット信号再生装置
は、上記課題を解決するために、ΔΣ変調された１ビッ
ト入力信号をスイッチング増幅器で増幅し、ローパスフ
ィルタを介してアナログ信号に復調して再生する１ビッ
ト信号再生装置において、上記ローパスフィルタの出力
を上記１ビット入力信号に帰還し、上記スイッチング増
幅器及び上記ローパスフィルタで生じた歪み／雑音成分
を軽減することを特徴としている。

【００２６】上記の発明によれば、ΔΣ変調された１ビ
ット入力信号はスイッチング増幅器で増幅され、更にロ
ーパスフィルタで高周波成分が除去されてアナログ信号
に復調されて再生される。

【００２７】ところで、上記１ビット入力信号は、上記
スイッチング増幅器及び上記ローパスフィルタから影響
を受け、歪み／雑音成分によって、その特性が劣化す
る。例えば、上記１ビット入力信号は、上記スイッチン
グ増幅器において、電源リップルに応じて変動したり、
又はスイッチング雑音の影響を受けたりし、更に、上記
ローパスフィルタにおいて、非直線歪みが生じたりし
て、歪率やＳ／Ｎ比が劣化してしまう。

【００２８】そこで、上記の発明によれば、上記スイッ
チング増幅器及び上記ローパスフィルタで生じた歪み／
雑音成分が上記１ビット入力信号に帰還される。帰還成
分を含む１ビット入力信号は再生の途上で上記スイッチ
ング増幅器及び上記ローパスフィルタにおいて歪み／雑
音成分を受けるが、上記帰還成分によって、歪み／雑音
成分が著しく軽減される。したがって、復調されたアナ
ログ信号は上記歪み／雑音成分が軽減され、１ビット入
力信号に忠実な再生信号が得られる。

【００２９】

【発明の実施の形態】本発明の実施の一形態について図
１乃至図８に基づいて説明すれば、以下のとおりであ
る。

【００３０】本実施の形態に係る１ビット再生装置は、
図１に示すように、入力信号は、１ビット信号であり、
出力信号は、スイッチング増幅器２で電力増幅され、大
電流ＬＰＦ（ローパスフィルタ）３で復調され再生され
たアナログ信号である。

【００３１】上記入力信号は、標本化周波数をｆｓ（例
えば、ｆｓ＝４４．１ｋＨｚ）とすると６４ｆｓ程度の
周波数で標本化されたΔΣ変調１ビット信号（以下、１
ビット入力信号と称す。）であり、この１ビット入力信
号は、遅延時間調整器１０を介して１ビット信号処理器
１に送られ、ここで後述する信号処理がなされた後、上
記スイッチング増幅器２に送られて電力増幅され、大振
幅矩形の１ビット信号として大電流ＬＰＦ３に送られ
る。

【００３２】上記遅延時間調整器１０は、上記１ビット
入力信号と、後述する帰還回路を経由して上記１ビット
信号処理器１に入力される１ビット信号との間に時間差
が生じることに起因する不具合を解消するために設けら
れている。

【００３３】大電流ＬＰＦ３では、上記スイッチング増
幅器２の出力である上記の大振幅矩形の１ビット信号の
高周波成分が除去されてアナログ信号に復調された後、
図示しないスピーカ等の再生機器に入力される。

【００３４】ところで、上記１ビット入力信号は、上記
スイッチング増幅器２及び上記大電流ＬＰＦ３から影響
を受け、歪み／雑音成分によって、その特性が劣化する
場合がある。具体的には、上記１ビット入力信号は、上
記スイッチング増幅器２において、電源リップルに応じ
て変動したり（振られたり）、スイッチング雑音の影響
を受けたり、また、上記大電流ＬＰＦ３において、非直
線歪みが生じたりし、歪率やＳ／Ｎ比が劣化してしま
う。

【００３５】しかし、本実施の形態に係る１ビット再生
装置は、図１に示すように、小電流ＬＰＦ（ローパスフ
ィルタ）４、波形比較検出器５（差検出器）、レベル変
換器６、及び１ビット変換器７からなる帰還回路を設け
ているので、特性劣化の低減は、次のようにして行われ
る。

【００３６】すなわち、上記大電流ＬＰＦ３において復
調されたアナログ信号は、上述のように歪率やＳ／Ｎ比
が劣化しているが、上記レベル変換器６において、上記
１ビット入力信号（より正確には、上記１ビット入力信
号が上記小電流ＬＰＦを介してアナログ信号に変換され
たもの）と同じレベルにレベル変換された後、上記波形
比較検出器５に送られる。一方、上記１ビット入力信号
は、上記小電流ＬＰＦ４で高周波成分が除去された後、
上記波形比較検出器５に送られる。上記波形比較検出器
５においては、上記レベル変換器６の出力波形と、上記
小電流ＬＰＦ４の出力波形とが比較され、両出力波形の
差（１ビット入力信号において歪み／雑音成分によって
劣化した部分に対応する。）が検出される。このように
検出された両出力波形の差は、上記１ビット変換器７に
送られ、ここで１ビット信号に変換される。このように
変換された１ビット信号は、上記１ビット信号処理器１
に送られ、ここで上記劣化部分が生じないように上記１
ビット入力信号に対して加工（プレディストーション）
が施される。この加工は、具体的には、１ビット入力信
号と、上記１ビット変換器７の出力である１ビット信号
とに対して排他的論理和演算を行うことによってなされ
る。これにより、上記の特性の劣化が軽減されたアナロ
グ信号に復調される。

【００３７】ここで、上記スイッチング増幅器２につい
て、図２を参照しながら、以下に説明する。

【００３８】上記スイッチング増幅器２は、矩形波形の
１ビット信号をそのまま、スイッチングして大振幅信号
に増幅するものであり、スイッチング素子としてパワー
ＭＯＳＦＥＴを備えたパワーＭＯＳＦＥＴ回路２ｂと、
それを駆動するＦＥＴドライバ２ａとから主としてな
る。このパワーＭＯＳＦＥＴ回路２ｂには、電源として
＋Ｖｃｃの電圧が供給されていると共に、グランドライ
ンが接続されている。上記スイッチング増幅器２のスイ
ッチング動作により、略＋Ｖｃｃのレベル又はグランド
（零）レベルが１ビットスイッチング（増幅）出力とし
て出力されることになる。

【００３９】上記スイッチング動作は、パワーＭＯＳＦ
ＥＴの非線形域（飽和域）で行われるので、大電流を扱
うことになるが、上記電源にはリップルが含まれ、ま
た、グランドラインにはラインノイズがのっているの
で、電源回路を含めた回路結線の影響や、電源のリップ
ルやスイッチング雑音の影響を直接受ける箇所のうち、
ここが最大の特性劣化の原因となる箇所である。

【００４０】ここで、上記大電流ＬＰＦ３について、図
３を参照しながら、説明する。

【００４１】上記スイッチング増幅器２からの上記１ビ
ットスイッチング出力信号は、上記大電流ＬＰＦ３に送
られ、ここで、その必要再生帯域（オーディオ信号の場
合は１００ｋＨｚ程度までの周波数帯域）以上の高周波
成分が除去され、元のアナログ信号に復調し再生され
る。この大電流ＬＰＦ３は、大電流を扱えるデバイスで
構成され、インダクタとコンデンサからなるＬＣフィル
タが一般的である。このＬＣフィルタの例を図３に示
す。図３のＬＣフィルタは、コイルからなるインダクタ
Ｌ１とコンデンサＣ１、Ｌ２とＣ２、及びＬ３とＣ３か
らそれぞれなるフィルタを３段接続した例を示してい
る。

【００４２】上記インダクタＬ１、Ｌ２、及びＬ３は、
再生帯域の信号電流を通過させるので、ここでの非直線
成分による歪みの発生を想定し、この歪みの低減も考慮
した上で各インダクタンスが設定される。

【００４３】図４を参照しながら、上記レベル変換回路
６について以下に説明する。

【００４４】上記レベル変換回路６は、図４に示すよう
に、可変抵抗６ａと固定抵抗６ｂとからなり、上記大電
流ＬＰＦ３の出力信号（復調されたアナログ信号であ
り、帰還信号である。）を可変抵抗６ａと固定抵抗６ｂ
の抵抗比で決まる電圧に分圧し、帰還信号として上記波
形比較検出器５に出力するものである。この帰還信号
は、可変抵抗６ａと固定抵抗６ｂの接続点の電圧であ
り、上記可変抵抗６ａの抵抗値を変えることによって、
分圧比が変わり、該接続点の電圧が変化する。

【００４５】図５を参照しながら、上記小電流ＬＰＦ４
について以下に説明する。

【００４６】上記小電流ＬＰＦ４は、遅延時間調整器４
ａとフィルタ部４ｂとからなり、略０Ｖ又は略５Ｖ程度
のレベルを有する１ビット入力信号から高周波成分を除
去してアナログ信号に変換するものであり、その再生帯
域は上記大電流ＬＰＦ３と整合させて１００ｋＨｚ程度
までの周波数帯域となる。

【００４７】上記小電流ＬＰＦ４は、上記大電流ＬＰＦ
３と異なって、扱う電流（フィルタを通過する電流）は
微小でよいので、図５に示すように、上記フィルタ部４
ｂは、ＯＰアンプ（オペレーショナルアンプ）４ｃ及び
抵抗Ｒ１・Ｒ２とコンデンサＣ１によるフィルタを２段
程度カスケードに接続した構成を有している。なお、上
記フィルタ部４ｂの構成は、図５の構成に限定されるも
のではなく、微小電流が扱えるローパスフィルタであれ
ばよい。

【００４８】上記遅延時間調整器４ａは、上記大電流Ｌ
ＰＦ３からの出力信号（帰還信号）に遅延が生じている
ので、これを補償するためのものであり、これにより、
上記波形比較検出器５において、上記レベル変換器６の
出力（上記帰還信号）波形と、上記小電流ＬＰＦ４の出
力波形との間に位相ズレが生じることを確実に回避でき
るようになっている。

【００４９】上記遅延時間調整器４ａは、微小遅延時間
の場合はロジックＩＣのインバータ（図示しない）を適
宜カスケードに接続して、それらのゲート伝搬時間の遅
延を利用して所望の遅延時間を実現することができる。
また、遅延時間が長い場合はカウンタ（図示しない）を
使用し、カウント値を適宜設定することによって、所望
の遅延時間を実現することができる。

【００５０】図６を参照しながら、上記波形比較検出器
５について以下に説明する。

【００５１】上記波形比較検出器５は、例えば、図６に
示すように、オペアンプ５ａ、抵抗Ｒ１、及び抵抗Ｒ２
からなる差動増幅器であり、ここで、上記レベル変換器
６の出力波形と、上記小電流ＬＰＦ４の出力波形とに対
して差動増幅が行われ、両波形の差成分が検出される。

【００５２】具体的には、図６に示すように、上記レベ
ル変換器６の出力波形が抵抗Ｒ１を介して上記オペアン
プ５ａの非反転入力端子に印加される一方、上記小電流
ＬＰＦ４の出力波形が抵抗Ｒ１を介して上記オペアンプ
５ａの反転入力端子に印加される。そして、上記オペア
ンプ５ａにおいて、上記レベル変換器６の出力波形から
上記小電流ＬＰＦ４の出力波形が差し引かれた結果が
（Ｒ２／Ｒ１）倍の増幅率で増幅される。このようにし
て、上記大電流ＬＰＦ３の出力信号において歪み／雑音
成分による影響で変化した信号波形（１ビット入力信号
波形において劣化した部分に対応する波形）が検出され
ることになる。

【００５３】上記波形比較検出器５において、高精度に
上記比較を行うためには、上記オペアンプ５ａの反転入
力端子および非反転入力端子に印加される上記両波形の
レベルと位相とを揃えることが必要である。このうち、
両波形のレベルは、上述のように、上記レベル変換器６
において、上記大電流ＬＰＦ３の出力信号（アナログ出
力）のレベルを変えることによって揃えられる。一方、
両波形の位相は、上記遅延時間調整器４ａにおいて、１
ビット入力信号を遅延することによって揃えられる。

【００５４】ここで、図７を参照しながら、上記１ビッ
ト変換器７について説明する。

【００５５】上記１ビット変換器７は、高次のΔΣ変調
器であり、上記波形比較検出器５の出力（アナログ信
号）を１ビット信号に変換するものである。上記１ビッ
ト変換器７は、例えば、図７に示すように、上記波形比
較検出器５の出力（アナログ信号）を順次積分してゆく
カスケード接続された７次の積分器ｍ１〜ｍ７と、各積
分器からの出力を極性を交互に変えて加算する加算器ｋ
と、上記積分器ｍ２〜ｍ７の入力側にそれぞれ設けられ
る係数器ａ２〜ａ７と、部分負帰還ループを形成する係
数器ａ１１、ａ１２、ａ１３及び加算器ｋ１、ｋ２、ｋ
３と、上記加算器ｋからの出力を所定のクロック（図示
しない）に応答して１ビット信号に量子化する量子化器
７ａと、この量子化器７ａからの１ビット信号を１標本
化クロック分だけ遅延させる遅延器７ｂと、この遅延器
７ｂからの１ビット信号をデジタル／アナログ変換する
デジタル／アナログ変換器７ｃと、上記波形比較検出器
５の出力と上記デジタル／アナログ変換器７ｃの出力の
極性を反転したものとを加算する加算器７ｄとを備えて
構成される。この構成により、量子化器７ａからの１ビ
ット信号が、該１ビット変換器７の入力信号（上記波形
比較検出器５の出力）に対応したものとなるように、フ
ィードバック制御が行われる。

【００５６】上記構成において、各係数器ａ２〜ａ７、
及びａ１１〜ａ１３の係数を、例えば図７で示すように
それぞれ設定すると、負帰還信号を±１Ｖ_P-P とした場
合、入力（上記波形比較検出器５の出力）の発振限界値
（すなわち、ΔΣ変調ループが発振しない許容最大入力
振幅）は±０．５９Ｖ_P-P となる。

【００５７】ここで、上記１ビット信号処理器１につい
て以下に説明する。

【００５８】上記１ビット信号処理器１は、入力された
１ビット入力信号と、歪み／雑音成分として検出された
上記波形比較検出器５の出力が１ビット変換されたもの
（１ビット帰還信号）とに対して信号処理するために設
けられている。換言すれば、上記１ビット信号処理器１
は、１ビット入力信号が後段の上記スイッチング増幅器
２及び上記大電流ＬＰＦ３において歪み／雑音成分の影
響を受けて生じる波形の変化を打ち消すように、前もっ
て逆の変化を付与するように加工しておく、所謂、プレ
ディストーション回路である。

【００５９】本実施の形態が適応可能なオーディオ信号
等は、１ビット波形が瞬時に変化してしまうことは無
く、歪み成分等は傾向として連続して現れるので、該１
ビット信号処理器１でプレディストーションを実施し
て、後段の歪み／雑音成分でそれを相殺してゆくことが
可能となる。

【００６０】上記１ビット信号処理器１は、例えば、１
ビット入力信号（図８（ａ）参照）と、上記１ビット帰
還信号である、上記１ビット変換器７の出力信号（１ビ
ット入力信号波形において劣化した部分（歪み／雑音成
分）が１ビット信号に変換されたもので、図８（ｂ）に
示す波形を有する。）とに対して排他的論理和演算を行
うことによって、１ビット入力信号にプレディストーシ
ョンを付し、この排他的論理和演算の結果（図８（ｃ）
で示す波形を有する。）を上記スイッチング増幅器２に
対して出力する。

【００６１】この場合、上記排他的論理和演算の結果
は、上記スイッチング増幅器２および上記大電流ＬＰＦ
３において、上記と同一の歪み／雑音成分を受けるが、
両者（上記排他的論理和演算の結果が歪み／雑音成分を
受けたものと、該歪み／雑音成分と）の排他的論理和を
演算するようにしておけば（図８（ｄ）の波形と、図８
（ｅ）の波形とに対して排他的論理和を演算するように
しておけば）、歪み／雑音成分が打ち消されて除去され
る（図８（ｄ）の波形から図８（ｅ）の波形が除去され
る）ので、１ビット入力信号を忠実に再生できる（図８
（ｆ）参照）。

【００６２】なお、２入力に対する排他的論理和演算に
おいては、入力が共にハイレベルか、或いは共にローレ
ベルの場合に出力がローレベルとなる一方、入力が互い
に異なる場合に出力がハイレベルとなる。

【００６３】ここで、図８を参照しながら、本実施の形
態に係る１ビット再生装置の動作を以下に説明する。な
お、図８においては、説明の便宜上、各波形のレベルが
同じレベルで描かれている。

【００６４】１ビット入力信号（図８（ａ）参照）が上
記遅延時間調整器１０を介して上記１ビット信号処理器
１に入力されると、小電流ＬＰＦ４、波形比較検出器
５、レベル変換器６、及び１ビット変換器７からなる上
記帰還回路を設けない場合、上記スイッチング増幅器２
に送られて上述のスイッチング動作が行われた後、上記
大電流ＬＰＦ３において高周波成分が除去された後にア
ナログ出力として出力される。この場合、上記スイッチ
ング増幅器２及び上記大電流ＬＰＦ３において歪み／雑
音成分（図８（ｂ）参照）を受け、上記大電流ＬＰＦ３
の出力波形は、図８（ｃ）に示すようになる。

【００６５】しかしながら、本実施の形態においては、
上記帰還回路が設けられているので、次のような動作を
行う。即ち、１ビット入力信号（図８（ａ）参照）が上
記１ビット信号処理器１に入力されると、上記帰還回路
が設けられていない場合と同様に、上記大電流ＬＰＦ３
の出力波形は、図８（ｃ）に示すようになるが、これが
上記レベル変換器６に送られ、ここで、そのレベルが調
整された後、上記波形比較検出器５に送られる。一方、
上記１ビット入力信号は、上記小電流ＬＰＦ４に送ら
れ、ここで高周波成分が除去された後、上記波形比較検
出器５に送られる。上記波形比較検出器５において、位
相ズレのない状態で、上記レベル変換器６の出力波形
と、上記小電流ＬＰＦ４の出力波形とが比較され、比較
結果（歪み／雑音成分による影響によって１ビット入力
信号波形において変化した信号波形（劣化した部分））
が上記１ビット変換器７に送られ、ここで１ビット信号
に変換される。

【００６６】上記１ビット信号処理器１において、１ビ
ット入力信号（図８（ａ）参照）と、上記１ビット変換
器７の出力信号（１ビット入力信号波形において劣化し
た部分が１ビット信号に変換されたものであり、図８
（ｂ）に示す波形を有する。）とに対して排他的論理和
演算が行われ、この排他的論理和演算の結果（図８
（ａ）で示す１ビット入力信号に図８（ｂ）で示す歪み
／雑音成分を加えたもので、図８（ｃ）で示す波形を有
する。）が、上記スイッチング増幅器２を介して上記大
電流ＬＰＦ３に送られる。

【００６７】本実施の形態では、上記スイッチング増幅
器２および上記大電流ＬＰＦ３においては上記と同一の
歪み／雑音成分を受けるが、両者（上記の排他的論理和
演算の結果が歪み／雑音成分を受けたものと、該歪み／
雑音成分と）の排他的論理和を演算するようにしている
ので（図８（ｄ）の波形と、図８（ｅ）の波形とに対し
て排他的論理和を演算するようにしているので）、歪み
／雑音成分が除去され（図８（ｄ）の波形から図８
（ｅ）の波形が除去され）、１ビット入力信号を忠実に
再生したアナログ出力（図８（ｆ）参照）が得られる。

【００６８】なお、本発明は、上記の実施の形態に限定
されるものではなく、本発明の範囲内で種々の変更が可
能である。

【００６９】

【発明の効果】本発明の１ビット信号再生装置は、以上
のように、上記スイッチング増幅器及び上記ローパスフ
ィルタで生じた歪み／雑音成分を上記１ビット入力信号
に帰還し、該歪み／雑音成分を打ち消すように、該１ビ
ット入力信号に対してプレディストーションを付す１ビ
ット信号処理器を備えたものである。

【００７０】それゆえ、１ビット入力信号は再生の途上
で歪み／雑音成分を受けるが、上記プレディストーショ
ンが該１ビット入力信号に付されたことによって上記歪
み／雑音成分が打ち消される。したがって、復調された
アナログ信号には上記歪み／雑音成分が含まれなくな
り、１ビット入力信号に忠実な再生信号を得ることが可
能となる。これにより、スイッチング増幅器自身で発生
する歪み／雑音成分をこのスイッチング増幅器を含めた
系で低減できるという効果を奏する。

【００７１】また、本発明の１ビット信号再生装置は、
以上のように、ΔΣ変調された１ビット入力信号をスイ
ッチング増幅器で増幅し、ローパスフィルタを介してア
ナログ信号に復調して再生する１ビット信号再生装置に
おいて、上記スイッチング増幅器及び上記ローパスフィ
ルタで生じた歪み／雑音成分を上記１ビット入力信号に
帰還し、該歪み／雑音成分を打ち消すように、該１ビッ
ト入力信号に対してプレディストーションを付す１ビッ
ト信号処理器を備え、復調された上記アナログ信号のレ
ベル変換を行うレベル変換器と、上記１ビット入力信号
をアナログに変換したものと、レベル変換されたアナロ
グ信号との間の差を検出する差検出器と、検出された上
記差を１ビット信号に変換したものを１ビット帰還信号
として上記１ビット信号処理器に出力する１ビット変換
器とを更に備え、上記１ビット入力信号と上記１ビット
帰還信号との排他的論理和演算により上記プレディスト
ーションを付し、上記スイッチング増幅器及び上記ロー
パスフィルタで生じた上記歪み／雑音成分を排他的論理
和演算により打ち消すようになっている。

【００７２】それゆえ、上記の効果に加えて、１ビット
帰還信号と、上記１ビット入力信号との排他的論理和を
演算し、この排他的論理和演算の結果が上記スイッチン
グ増幅器及び上記ローパスフィルタを経たものと、上記
歪み／雑音成分との排他的論理和を演算するという簡単
な処理によって、上記スイッチング増幅器及び上記ロー
パスフィルタを経て上記歪み／雑音成分を有する１ビッ
ト入力信号から、該歪み／雑音成分のみを除去し、復調
されたアナログ信号が、該歪み／雑音成分を含まないよ
うにできるという効果を奏する。

【００７３】さらに、本発明の１ビット信号再生装置
は、以上のように、上記の構成に加えて、上記差検出器
は、上記１ビット入力信号の遅延時間を調整する遅延時
間調整器を備え、遅延された１ビット入力信号をアナロ
グに変換したものと、レベル変換された上記アナログ信
号との間の差を検出するようになっている。

【００７４】それゆえ、上記の効果に加えて、遅延時間
調整器が、１ビット入力信号を遅延させることによっ
て、復調されたアナログ信号の遅延分が相殺されるの
で、該アナログ信号の遅延分により差検出の精度が低下
することを確実に回避できる。加えて、遅延済の１ビッ
ト入力信号をアナログに変換したものと同レベルに調整
しておけば、上記の差検出は、位相ずれがない状態で非
常に正確に行えるという効果を併せて奏する。

【００７５】また、本発明の１ビット信号再生装置は、
以上のように、ローパスフィルタの出力を上記１ビット
入力信号に帰還し、上記スイッチング増幅器及び上記ロ
ーパスフィルタで生じた歪み／雑音成分を軽減すること
を特徴としている。

【００７６】それゆえ、上記スイッチング増幅器及び上
記ローパスフィルタで生じた歪み／雑音成分が上記１ビ
ット入力信号に帰還されるので、帰還成分を含む１ビッ
ト入力信号は再生の途上で上記スイッチング増幅器及び
上記ローパスフィルタにおいて歪み／雑音成分を受ける
が、上記帰還成分によって、歪み／雑音成分が著しく軽
減される。したがって、復調されたアナログ信号は上記
歪み／雑音成分が軽減され、１ビット入力信号に忠実な
再生信号が得られるという効果を奏する。

【図面の簡単な説明】

【図１】本発明に係る１ビット信号再生装置の全体の構
成を示すブロック図である。

【図２】１ビット信号をスイッチング増幅する回路例を
示すブロック図である。

【図３】スイッチング増幅後の１ビット信号をアナログ
信号に復調する大電流ローパスフィルタの構成例を示す
回路図である。

【図４】上記アナログ信号を分圧して帰還信号とするた
めのレベル変換器の例を示す回路図である。

【図５】図１の小電流ローパスフィルタの構成例を示す
回路図である。

【図６】図１の波形比較検出器の構成例を示す回路図で
ある。

【図７】図１の１ビット変換器の構成例を示す回路図で
ある。

【図８】（ａ）乃至（ｆ）は、上記１ビット信号再生装
置の動作を説明する波形図である。

【図９】従来の問題を説明するためのブロック図であ
る。

【符号の説明】

１ １ビット信号処理器 ２ スイッチング増幅器 ３ 大電流ＬＰＦ（ローパスフィルタ） ４ 小電流ＬＰＦ ５ 波形比較検出器（差検出器） ６ レベル変換器 ７ １ビット変換器

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】ΔΣ変調された１ビット入力信号をスイッ
   チング増幅器で増幅し、ローパスフィルタを介してアナ
   ログ信号に復調して再生する１ビット信号再生装置にお
   いて、 上記スイッチング増幅器及び上記ローパスフィルタで生
   じた歪み／雑音成分を１ビット信号に変換し、変換した
   １ビット信号を１ビット帰還信号として上記１ビット入
   力信号に帰還する１ビット変換器と、 上記歪み／雑音成分を打ち消すように、上記１ビット入
   力信号と１ビット帰還信号との排他的論理和演算を行
   い、 該１ビット入力信号に対してプレディストーション
   を付す１ビット信号処理器とを備えたことを特徴とする
   １ビット信号再生装置。
2. 【請求項２】ΔΣ変調された１ビット入力信号をスイッ
   チング増幅器で増幅し、ローパスフィルタを介してアナ
   ログ信号に復調して再生する１ビット信号再生装置にお
   いて、 上記スイッチング増幅器及び上記ローパスフィルタで生
   じた歪み／雑音成分を上記１ビット入力信号に帰還し、
   該歪み／雑音成分を打ち消すように、該１ビット入力信
   号に対してプレディストーションを付す１ビット信号処
   理器と、 復調された上記アナログ信号のレベル変換を行うレベル
   変換器と、 上記１ビット入力信号をアナログに変換したものと、レ
   ベル変換されたアナログ信号との間の差を検出する差検
   出器と、 検出された上記差を１ビット信号に変換したものを１ビ
   ット帰還信号として上記１ビット信号処理器に出力する
   １ビット変換器とを備え、 上記１ビット入力信号と上記１ビット帰還信号との排他
   的論理和演算により上記プレディストーションを付し、
   上記スイッチング増幅器及び上記ローパスフィルタで生
   じた上記歪み／雑音成分を排他的論理和演算により打ち
   消すことを特徴とする１ビット信号再生装置。
3. 【請求項３】上記差検出器は、上記１ビット入力信号の
   遅延時間を調整する遅延時間調整器を備え、遅延された
   １ビット入力信号をアナログに変換したものと、レベル
   変換された上記アナログ信号との間の差を検出すること
   を特徴とする請求項２に記載の１ビット信号再生装置。