JP4025303B2 - デジタルアンプ - Google Patents
デジタルアンプ Download PDFInfo
- Publication number
- JP4025303B2 JP4025303B2 JP2004040650A JP2004040650A JP4025303B2 JP 4025303 B2 JP4025303 B2 JP 4025303B2 JP 2004040650 A JP2004040650 A JP 2004040650A JP 2004040650 A JP2004040650 A JP 2004040650A JP 4025303 B2 JP4025303 B2 JP 4025303B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- feedback loop
- signal
- conversion
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、アナログ信号をパルス密度変調（ＰＤＮ変調：Pulse Density Modulation）した後、ＭＯＳＦＥＴ（電界効果トランジスタ）等の高速スイッチング素子で構成したスイッチングで電力増幅してアナログ信号として再生するデジタルアンプに関する。
図２は、従来のデジタルアンプの構成を示す回路図である。
従来のデジタルアンプは、図２を参照すると、入力されたアナログ信号をパルス密度変調信号に変換するＰＤＭ処理部１と、ＰＤＭ処理部１からのパルス密度変調信号を振り分けるロジック部２と、ロジック部２からのパルス密度変調信号をそれぞれ増幅するゲートドライバ３、７と、ゲートドライバ３、７からの出力をそれぞれスイッチング制御信号として電力増幅するスイッチング回路部４、８と、負荷６を駆動するアナログ信号にスイッチング回路部４、８からの出力をそれぞれ変換するローパスフィルタ（ＬＰＦ）５、９と、スイッチング回路部４、８からの出力をそれぞれ減衰させる減衰器１０、１１とからなり、スピーカ等の負荷６がスイッチング回路部４とスイッチング回路部８とによってバランス駆動される。
従来のデジタルアンプは、図２を参照すると、入力されたアナログ信号をパルス密度変調信号に変換するＰＤＭ処理部１と、ＰＤＭ処理部１からのパルス密度変調信号を振り分けるロジック部２と、ロジック部２からのパルス密度変調信号をそれぞれ増幅するゲートドライバ３、７と、ゲートドライバ３、７からの出力をそれぞれスイッチング制御信号として電力増幅するスイッチング回路部４、８と、負荷６を駆動するアナログ信号にスイッチング回路部４、８からの出力をそれぞれ変換するローパスフィルタ（ＬＰＦ）５、９と、スイッチング回路部４、８からの出力をそれぞれ減衰させる減衰器１０、１１とからなり、スピーカ等の負荷６がスイッチング回路部４とスイッチング回路部８とによってバランス駆動される。
また、スイッチング回路部４およびスイッチング回路部８からの出力がそれぞれ減衰器１０および減衰器１１を経てＰＤＭ処理部１の非反転入力側ＮＦ＋および反転入力側ＮＦ−にそれぞれ負帰還されるように構成されており、スイッチング回路部４に供給される出力用電源に含まれる変動ノイズや、スイッチング時の誤差成分を実時間で補正し、入力信号に忠実な電力増幅を実現している（例えば、特許文献１参照）。
しかしながら、ＰＤＭ処理部１は、多段の積分器で構成されるが、アナログ信号をパルス密度変調信号に変換する変換動作を開始する際において、ＰＤＭ処理部１を構成する多段の積分器がそれぞれ不定の状態で変換動作が開始されることになるため、スイッチング回路部４およびスイッチング回路部８からのスイッチング信号の負帰還によって収束するまでの間、瞬間的に発振状態になり、スピーカ等の負荷６からＰＯＰ音が出力されてしまうという問題点があった。
特開２０００−２９５０４９号公報
本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、アナログ信号をパルス密度変調信号に変換する変換動作を開始する際に、スピーカ等の負荷から出力されるＰＯＰ音を軽減させることができるデジタルアンプを提供する点にある。
本発明は上記課題を解決すべく、以下に掲げる構成とした。
本発明のデジタルアンプは、アナログ信号を２値のオーディオ信号に変換する変換動作を行う変換手段と、該変換手段によって変換された前記オーディオ信号に基づいて定電圧印加を複数のスイッチング素子によりスイッチング増幅したスイッチング信号を出力するスイッチング手段とを有し、該スイッチング手段によって増幅された前記スイッチング信号を供給して負荷を駆動するデジタルアンプであって、前記スイッチング信号を前記変換手段に負帰還する第１の帰還ループと、前記オーディオ信号を前記変換手段に負帰還する第２の帰還ループと、該第２の帰還ループ上に設けられ、前記第２の帰還ループをＯＮ／ＯＦＦする切り替え手段と、前記変換手段に電源電圧が供給されて前記変換動作が開始された時から、予め定められた所定時間後に前記スイッチング手段の起動を指示する起動信号出力手段と、前記第２の帰還ループ上に設けられ、前記オーディオ信号を前記スイッチング手段のスイッチング動作に要する時間分遅延させる遅延回路とを具備し、前記切り替え手段は、前記変換手段に電源電圧が供給されて前記変換動作が開始された時には、前記第２の帰還ループをＯＮにしており、前記スイッチング手段の起動のタイミングで前記第２の帰還ループをＯＦＦすることを特徴とする。
本発明のデジタルアンプは、アナログ信号を２値のオーディオ信号に変換する変換動作を行う変換手段と、該変換手段によって変換された前記オーディオ信号に基づいて定電圧印加を複数のスイッチング素子によりスイッチング増幅したスイッチング信号を出力するスイッチング手段とを有し、該スイッチング手段によって増幅された前記スイッチング信号を供給して負荷を駆動するデジタルアンプであって、前記スイッチング信号を前記変換手段に負帰還する第１の帰還ループと、前記オーディオ信号を前記変換手段に負帰還する第２の帰還ループと、該第２の帰還ループ上に設けられ、前記第２の帰還ループをＯＮ／ＯＦＦする切り替え手段と、前記変換手段に電源電圧が供給されて前記変換動作が開始された時から、予め定められた所定時間後に前記スイッチング手段の起動を指示する起動信号出力手段と、前記第２の帰還ループ上に設けられ、前記オーディオ信号を前記スイッチング手段のスイッチング動作に要する時間分遅延させる遅延回路とを具備し、前記切り替え手段は、前記変換手段に電源電圧が供給されて前記変換動作が開始された時には、前記第２の帰還ループをＯＮにしており、前記スイッチング手段の起動のタイミングで前記第２の帰還ループをＯＦＦすることを特徴とする。
さらに、本発明のデジタルアンプは、アナログ信号を２値のオーディオ信号に変換する変換動作を行う変換手段と、該変換手段によって変換された前記オーディオ信号に基づいて定電圧印加を複数のスイッチング素子によりスイッチング増幅したスイッチング信号を出力するスイッチング手段とを有し、該スイッチング手段によって増幅された前記スイッチング信号を供給して負荷を駆動するデジタルアンプであって、前記スイッチング信号を前記変換手段に負帰還する第１の帰還ループと、前記オーディオ信号を前記変換手段に負帰還する第２の帰還ループと、該第２の帰還ループ上に設けられ、前記第２の帰還ループをＯＮ／ＯＦＦする切り替え手段と、前記変換手段に電源電圧が供給されて前記変換動作が開始された時から、予め定められた所定時間後に前記スイッチング手段の起動を指示する起動信号出力手段と、前記第２の帰還ループ上に設けられ、前記オーディオ信号をロジック的に同期させる同期回路とを具備し、前記切り替え手段は、前記変換手段に電源電圧が供給されて前記変換動作が開始された時には、前記第２の帰還ループをＯＮにしており、前記スイッチング手段の起動のタイミングで前記第２の帰還ループをＯＦＦすることを特徴とする。
さらに、本発明のデジタルアンプは、アナログ信号を２値のオーディオ信号に変換する変換動作を行う変換手段と、該変換手段によって変換された前記オーディオ信号に基づいて定電圧印加を複数のスイッチング素子によりスイッチング増幅したスイッチング信号を出力するスイッチング手段とを有し、該スイッチング手段によって増幅された前記スイッチング信号を供給して負荷を駆動するデジタルアンプであって、前記スイッチング信号を前記変換手段に負帰還する第１の帰還ループと、前記オーディオ信号を前記変換手段に負帰還する第２の帰還ループと、該第２の帰還ループ上に設けられ、前記第２の帰還ループをＯＮ／ＯＦＦする切り替え手段と、前記変換手段に電源電圧が供給されて前記変換動作が開始された時から、予め定められた所定時間後に前記スイッチング手段の起動を指示する起動信号出力手段と、前記第２の帰還ループ上に設けられ、前記オーディオ信号を前記スイッチング手段のスイッチング動作に要する時間分遅延させる遅延回路と、前記第２の帰還ループ上に設けられ、前記オーディオ信号をロジック的に同期させる同期回路とを具備し、前記切り替え手段は、前記変換手段に電源電圧が供給されて前記変換動作が開始された時には、前記第２の帰還ループをＯＮにしており、前記スイッチング手段の起動のタイミングで前記第２の帰還ループをＯＦＦすることを特徴とする。
本発明のデジタルアンプは、スイッチング回路部から出力されるスイッチング信号をＰＤＭ処理部に負帰還する第１の帰還ループと、ロジック部から出力されるパルス密度変調信号をＰＤＭ処理部に負帰還する第２の帰還ループと、第２の帰還ループ上に設けられ、第２の帰還ループをＯＮ／ＯＦＦする切り替え回路と、ＰＤＭ処理部に電源電圧が供給されて変換動作が開始された時から、予め定められた所定時間後にスイッチング回路部の起動を指示する起動信号出力部とを設け、ＰＤＭ処理部に電源電圧が供給されて変換動作が開始された時には、第２の帰還ループをＯＮにしており、スイッチング回路部の起動のタイミングで第２の帰還ループをＯＦＦするように構成することにより、ＰＤＭ処理部による変換動作が不安定である時に、スイッチング回路部を起動することなく、パルス密度変調信号の負帰還によって変換動作を安定させることができ、アナログ信号をパルス密度変調信号に変換する変換動作を開始する際の、スピーカ等の負荷から出力されるＰＯＰ音を軽減させることができるという効果を奏する。
さらに、本発明のデジタルアンプは、第２の帰還ループ上に、パルス密度変調信号をスイッチング回路部のスイッチング動作に要する時間分遅延させる遅延回路と、パルス密度変調信号をロジック的に同期させる同期回路とを設けることにより、第２の帰還ループから第１の帰還ループに切り替えがスムーズに行われ、スピーカ等の負荷から出力されるＰＯＰ音を軽減させることができるという効果を奏する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図１は、本発明に係るデジタルアンプの実施の形態の構成を示す回路図である。
本実施の形態は、図１を参照すると、ＰＤＭ処理部１と、ロジック部２と、ゲートドライバ３と、スイッチング回路部４と、ローパスフィルタ（ＬＰＦ）５と、ゲートドライバ７と、スイッチング回路部８と、ローパスフィルタ（ＬＰＦ）９と、減衰器１０、１１と、起動信号出力部１２と、遅延回路１３と、同期回路１４と、切り替え回路１５とからなり、スピーカ等の負荷６がスイッチング回路部４とスイッチング回路部８とによってバランス駆動される。
ＰＤＭ処理部１は、入力されたＰＣＭ信号を、ＨＩＧＨ／ＬＯＷの２値に高速に変化する信号で表現するデジタルオーディオ信号であるパルス密度変調信号Ａ１に変換してロジック部２に出力すると共に、パルス密度変調信号Ｓ１を位相反転したパルス密度変調信号Ｂ１をロジック部２に出力する。ロジック部２は、ＰＤＭ処理部１からのパルス密度変調信号Ａ１、Ｂ１をゲートドライバ３、７に振り分け、ゲートドライバ３およびゲートドライバ７は、ロジック部２からのパルス密度変調信号Ａ１、Ｂ１をスイッチング回路部４およびスイッチング回路部８を駆動できる程度にそれぞれ増幅したスイッチング制御信号Ａ２、Ｂ２を出力する。
スイッチング回路部４は、ＮチャンネルのＭＯＳＦＥＴ素子４１およびＮチャンネルのＭＯＳＦＥＴ素子４２を有し、ＭＯＳＦＥＴ素子４１のソースとＭＯＳＦＥＴ素子４２のドレインの間が直列に接続され、ＭＯＳＦＥＴ素子４１のドレイン側が出力用電源に接続され、ＭＯＳＦＥＴ素子４２のソース側が接地されている。ゲートドライバ３からのスイッチング制御信号Ａ２がＭＯＳＦＥＴ素子４１のゲートに入力されると共に、ゲートドライバ３からのスイッチング制御信号Ｂ２がＭＯＳＦＥＴ素子４２のゲートに入力され、これにより、スイッチング制御信号Ａ２、Ｂ２によってＭＯＳＦＥＴ素子４１およびＭＯＳＦＥＴ素子４２がスイッチングされ、パルス密度変調信号Ａ１が電力増幅されたスイッチング信号Ｓ１が出力される。
同様に、スイッチング回路部８は、ＮチャンネルのＭＯＳＦＥＴ素子８１およびＮチャンネルのＭＯＳＦＥＴ素子８２を有し、ＭＯＳＦＥＴ素子８１のソースとＭＯＳＦＥＴ素子８２のドレインの間が直列に接続され、ＭＯＳＦＥＴ素子８１のドレイン側が出力用電源に接続され、ＭＯＳＦＥＴ素子８２のソース側が接地されている。ゲートドライバ７からのスイッチング制御信号Ｂ２がＭＯＳＦＥＴ素子８１のゲートに入力されると共に、ゲートドライバ７からのスイッチング制御信号Ａ２がＭＯＳＦＥＴ素子８２のゲートに入力され、これにより、スイッチング制御信号Ｂ２、Ａ２によってＭＯＳＦＥＴ素子８１およびＭＯＳＦＥＴ素子８２がスイッチングされ、パルス密度変調信号Ｂ１が電力増幅されたスイッチング信号Ｓ２が出力される。
ＬＰＦ５は、スイッチング回路部４から出力されたスイッチング信号Ｓ１から不要な信号成分を除去し、負荷６を駆動するアナログ信号に変換するフィルタであり、チョークコイル５１とコンデンサ５２とを有し、チョークコイル５１の一方側が、ＭＯＳＦＥＴ素子４１のソースとＭＯＳＦＥＴ素子４２のドレインとの間の直列接続点に接続されている。また、チョークコイル５１の他方側およびコンデンサ５２の一方側の夫々が出力側に接続され、コンデンサ５２の他方側が接地されている。
同様に、ＬＰＦ９は、スイッチング回路部８から出力されたスイッチング信号Ｓ２から不要な信号成分を除去し、負荷６を駆動するアナログ信号に変換するフィルタであり、チョークコイル９１とコンデンサ９２とを有し、チョークコイル９１の一方側が、ＭＯＳＦＥＴ素子８１のソースとＭＯＳＦＥＴ素子８２のドレインとの間の直列接続点に接続されている。また、チョークコイル９１の他方側およびコンデンサ９２の一方側の夫々が出力側に接続され、コンデンサ９２の他方側が接地されている。
減衰器１０は、スイッチング回路部４からの出力信号、すなわちスイッチング信号Ｓ１をＰＤＭ処理部１に負帰還させる第１の帰還ループ上に設けられ、抵抗１０１と抵抗１０２とで構成される。抵抗１０１の一方側がスイッチング回路部４の出力端に接続され、他方側が抵抗１０２の一方側に接続され、抵抗１０２の他方側が接地されている。また、抵抗１０１および抵抗１０２の接続点がＰＤＭ処理部１の非反転入力側ＮＦ＋に接続されており、これにより、減衰器１０は、スイッチング回路部４からのスイッチング信号Ｓ１を減衰させてＰＤＭ処理部１に負帰還させる。
減衰器１１は、スイッチング回路部８からの出力信号、すなわちスイッチング信号Ｓ２をＰＤＭ処理部１に負帰還させる第１の帰還ループ上に設けられ、抵抗１１１と抵抗１１２とで構成される。抵抗１１１の一方側がスイッチング回路部８の出力端に接続され、他方側が抵抗１１２の一方側に接続され、抵抗１１２の他方側が接地されている。また、抵抗１１１および抵抗１１２の接続点がＰＤＭ処理部１の反転入力側ＮＦ−に接続されており、これにより、減衰器１１は、スイッチング回路部８からのスイッチング信号Ｓ２を減衰させてＰＤＭ処理部１に負帰還させる。
起動信号出力部１２は、ＰＤＭ処理部１がＰＣＭ信号をパルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１に変換する変換動作を開始した時から、予め定められた所定時間後にゲートドライバ３およびゲートドライバ７の動作開始、すなわちスイッチング回路部４およびスイッチング回路部８のスイッチング動作の開始を指示する起動信号を出力する。なお、起動信号出力部１２からの起動信号は、ゲートドライバ３およびゲートドライバ７に入力されると共に、同期回路１４にも入力される。
遅延回路１３および同期回路１４は、ロジック部２からの出力信号、すなわちパルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１をＰＤＭ処理部１に負帰還させる第２の帰還ループ上に設けられ、パルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１を、スイッチング回路部４およびスイッチング回路部８のスイッチング動作に要する時間分遅延させると共に、ロジック的に同期をとってＰＤＭ処理部１に負帰還させる。また、同期回路１４は、起動信号出力部１２から起動信号が入力されると、スイッチング回路部４およびスイッチング回路部８が立ち上がるタイミングに合わせて切り替え回路１５をＯＦＦする。
切り替え回路１５は、ロジック部２からの出力信号、すなわちパルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１をＰＤＭ処理部１に負帰還させる第２の帰還ループ上に設けられ、当該第２の帰還ループをＯＮ／ＯＦＦする。
切り替え回路１５は、ＰＤＭ処理部１に電源電圧が供給され、変換動作が開始される時には、第２の帰還ループをＯＮにしており、ＰＤＭ処理部１による変換動作は、ロジック部２からの出力信号、すなわちパルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１の負帰還によって収束され、安定する。なお、ＰＤＭ処理部１による変換動作開始時には、ゲートドライバ３およびゲートドライバ７は、起動されておらず、スピーカ等の負荷６からＰＯＰ音が出力されることがない。
ＰＤＭ処理部１が変換動作を開始した時から、予め定められた所定時間後に、起動信号出力部１２は、ゲートドライバ３およびゲートドライバ７と、同期回路１４とに起動信号を出力し、起動信号出力部１２からの起動信号によって、ゲートドライバ３およびゲートドライバ７が起動されてスイッチング回路部４およびスイッチング回路部８のスイッチング動作がそれぞれ開始され、第１の帰還ループによってスイッチング回路部４およびスイッチング回路部８からの出力信号であるスイッチング信号Ｓ１、Ｓ２がＰＤＭ処理部１に負帰還されると共に、同期回路１４が切り替え回路１５をＯＦＦしてロジック部２からの出力信号、すなわちパルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１をＰＤＭ処理部１に負帰還させる第２の帰還ループをＯＦＦする。
なお、本実施の形態では、アナログ信号をＰＤＭ処理部１によってパルス密度変調する例について説明したが、本発明は、アナログ信号をパルス幅変調（Pulse Width Modulation）する方式にも適用することが可能である。また、負荷６としては、スピーカ以外に誘導電動機等の誘導回転機器であっても良い。
以上説明したように、本実施の形態によれば、スイッチング回路部４およびスイッチング回路部８からそれぞれ出力されるスイッチング信号Ｓ１、Ｓ２をＰＤＭ処理部１に負帰還する第１の帰還ループと、ロジック部２から出力されるパルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１をＰＤＭ処理部１に負帰還する第２の帰還ループと、第２の帰還ループ上に設けられ、第２の帰還ループをＯＮ／ＯＦＦする切り替え回路１５と、ＰＤＭ処理部１に電源電圧が供給されて変換動作が開始された時から、予め定められた所定時間後にスイッチング回路部４およびスイッチング回路部８の起動を指示する起動信号出力部１２とを設け、ＰＤＭ処理部１に電源電圧が供給されて変換動作が開始された時には、第２の帰還ループをＯＮにしており、スイッチング回路部４およびスイッチング回路部８の起動のタイミングで第２の帰還ループをＯＦＦするように構成することにより、ＰＤＭ処理部１による変換動作が不安定である時に、スイッチング回路部４およびスイッチング回路部８を起動することなく、パルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１の負帰還によって変換動作を安定させることができ、アナログ信号をパルス密度変調信号に変換する変換動作を開始する際の、スピーカ等の負荷から出力されるＰＯＰ音を軽減させることができるという効果を奏する。
さらに、本実施の形態によれば、第２の帰還ループ上に、パルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１をスイッチング回路部４およびスイッチング回路部８のスイッチング動作に要する時間分遅延させる遅延回路１３と、パルス密度変調信号Ａ１およびパルス密度変調信号Ｂ１をロジック的に同期させる同期回路１４とを設けることにより、第２の帰還ループから第１の帰還ループに切り替えがスムーズに行われ、スピーカ等の負荷から出力されるＰＯＰ音を軽減させることができるという効果を奏する。
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
１ ＰＤＭ処理部
２ ロジック部
３ ゲートドライバ
４ スイッチング回路部
５ ローパスフィルタ（ＬＰＦ）
６ 負荷
７ ゲートドライバ
８ スイッチング回路部
９ ローパスフィルタ（ＬＰＦ）
１０ 減衰器
１１ 減衰器
１２ 起動信号出力部
１３ 遅延回路
１４ 同期回路
１５ 切り替え回路
４１、４２ ＭＯＳＦＥＴ素子
５１ チョークコイル
５２ コンデンサ
８１、８２ ＭＯＳＦＥＴ素子
９１ チョークコイル
９２ コンデンサ
１０１、１０２、１１１、１１２ 抵抗
２ ロジック部
３ ゲートドライバ
４ スイッチング回路部
５ ローパスフィルタ（ＬＰＦ）
６ 負荷
７ ゲートドライバ
８ スイッチング回路部
９ ローパスフィルタ（ＬＰＦ）
１０ 減衰器
１１ 減衰器
１２ 起動信号出力部
１３ 遅延回路
１４ 同期回路
１５ 切り替え回路
４１、４２ ＭＯＳＦＥＴ素子
５１ チョークコイル
５２ コンデンサ
８１、８２ ＭＯＳＦＥＴ素子
９１ チョークコイル
９２ コンデンサ
１０１、１０２、１１１、１１２ 抵抗
Claims (3)
- アナログ信号を２値のオーディオ信号に変換する変換動作を行う変換手段と、該変換手段によって変換された前記オーディオ信号に基づいて定電圧印加を複数のスイッチング素子によりスイッチング増幅したスイッチング信号を出力するスイッチング手段とを有し、該スイッチング手段によって増幅された前記スイッチング信号を供給して負荷を駆動するデジタルアンプであって、
前記スイッチング信号を前記変換手段に負帰還する第１の帰還ループと、
前記オーディオ信号を前記変換手段に負帰還する第２の帰還ループと、
該第２の帰還ループ上に設けられ、前記第２の帰還ループをＯＮ／ＯＦＦする切り替え手段と、
前記変換手段に電源電圧が供給されて前記変換動作が開始された時から、予め定められた所定時間後に前記スイッチング手段の起動を指示する起動信号出力手段と、
前記第２の帰還ループ上に設けられ、前記オーディオ信号を前記スイッチング手段のスイッチング動作に要する時間分遅延させる遅延回路とを具備し、
前記切り替え手段は、前記変換手段に電源電圧が供給されて前記変換動作が開始された時には、前記第２の帰還ループをＯＮにしており、前記スイッチング手段の起動のタイミングで前記第２の帰還ループをＯＦＦすることを特徴とするデジタルアンプ。 - アナログ信号を２値のオーディオ信号に変換する変換動作を行う変換手段と、該変換手段によって変換された前記オーディオ信号に基づいて定電圧印加を複数のスイッチング素子によりスイッチング増幅したスイッチング信号を出力するスイッチング手段とを有し、該スイッチング手段によって増幅された前記スイッチング信号を供給して負荷を駆動するデジタルアンプであって、
前記スイッチング信号を前記変換手段に負帰還する第１の帰還ループと、
前記オーディオ信号を前記変換手段に負帰還する第２の帰還ループと、
該第２の帰還ループ上に設けられ、前記第２の帰還ループをＯＮ／ＯＦＦする切り替え手段と、
前記変換手段に電源電圧が供給されて前記変換動作が開始された時から、予め定められた所定時間後に前記スイッチング手段の起動を指示する起動信号出力手段と、
前記第２の帰還ループ上に設けられ、前記オーディオ信号をロジック的に同期させる同期回路とを具備し、
前記切り替え手段は、前記変換手段に電源電圧が供給されて前記変換動作が開始された時には、前記第２の帰還ループをＯＮにしており、前記スイッチング手段の起動のタイミングで前記第２の帰還ループをＯＦＦすることを特徴とするデジタルアンプ。 - アナログ信号を２値のオーディオ信号に変換する変換動作を行う変換手段と、該変換手段によって変換された前記オーディオ信号に基づいて定電圧印加を複数のスイッチング素子によりスイッチング増幅したスイッチング信号を出力するスイッチング手段とを有し、該スイッチング手段によって増幅された前記スイッチング信号を供給して負荷を駆動するデジタルアンプであって、
前記スイッチング信号を前記変換手段に負帰還する第１の帰還ループと、
前記オーディオ信号を前記変換手段に負帰還する第２の帰還ループと、
該第２の帰還ループ上に設けられ、前記第２の帰還ループをＯＮ／ＯＦＦする切り替え手段と、
前記変換手段に電源電圧が供給されて前記変換動作が開始された時から、予め定められた所定時間後に前記スイッチング手段の起動を指示する起動信号出力手段と、
前記第２の帰還ループ上に設けられ、前記オーディオ信号を前記スイッチング手段のスイッチング動作に要する時間分遅延させる遅延回路と、
前記第２の帰還ループ上に設けられ、前記オーディオ信号をロジック的に同期させる同期回路とを具備し、
前記切り替え手段は、前記変換手段に電源電圧が供給されて前記変換動作が開始された時には、前記第２の帰還ループをＯＮにしており、前記スイッチング手段の起動のタイミングで前記第２の帰還ループをＯＦＦすることを特徴とするデジタルアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004040650A JP4025303B2 (ja) | 2004-02-17 | 2004-02-17 | デジタルアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004040650A JP4025303B2 (ja) | 2004-02-17 | 2004-02-17 | デジタルアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005236446A JP2005236446A (ja) | 2005-09-02 |
| JP4025303B2 true JP4025303B2 (ja) | 2007-12-19 |
Family
ID=35018983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004040650A Expired - Fee Related JP4025303B2 (ja) | 2004-02-17 | 2004-02-17 | デジタルアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4025303B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5936975B2 (ja) * | 2012-09-28 | 2016-06-22 | 新日本無線株式会社 | Ｄ級増幅回路 |
-
2004
- 2004-02-17 JP JP2004040650A patent/JP4025303B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005236446A (ja) | 2005-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10720888B2 (en) | Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator | |
| JP4787742B2 (ja) | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 | |
| EP2375566B1 (en) | Duplicate feedback network in class D amplifiers | |
| JP2010504004A (ja) | Ｄ級音声増幅器 | |
| JP2007049690A (ja) | Ｄ級増幅器 | |
| JP4513021B2 (ja) | ディジタルアンプ装置及びディジタルアンプ装置のミュート方法 | |
| US10819328B2 (en) | PWM modulator having quantizer with controllable analog gain and calibratable for multi-non-ideal gain-affecting characteristics | |
| US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
| JP2000022458A (ja) | パルス波増幅装置 | |
| JP4025303B2 (ja) | デジタルアンプ | |
| JP4316606B2 (ja) | 電圧供給回路及び回路装置 | |
| JP2020088443A (ja) | 信号生成回路 | |
| JP4481212B2 (ja) | デジタルスイッチングアンプ | |
| US20080088370A1 (en) | Method, apparatus and system for reducing noise from an amplifier | |
| KR102216831B1 (ko) | 이중-경로 펄스 폭 변조 시스템의 교정 | |
| JP4120829B2 (ja) | パワーアンプ装置およびｄｃ成分除去方法 | |
| JP4461631B2 (ja) | スイッチングアンプ装置 | |
| JP4105040B2 (ja) | デジタルアンプおよびその駆動方法 | |
| JP4043430B2 (ja) | オーディオ再生装置及びオーディオ再生方法 | |
| JP5018795B2 (ja) | 電圧供給回路及び回路装置 | |
| JP2005210329A (ja) | デジタルアンプ | |
| JP5022840B2 (ja) | 増幅装置及びこれを用いた音響機器 | |
| JP2004135016A (ja) | オーディオ機器の出力ミュート回路 | |
| JP3741962B2 (ja) | スイッチングアンプ | |
| JPH11112255A (ja) | ディジタルオーディオシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |