JP2007049690A - Ｄ級増幅器 - Google Patents

Abstract

【課題】ポップアップノイズを効果的に除去することができるＤ級増幅器を提供する。
【解決手段】Ｄ級増幅器は、パルス幅変調信号を増幅して、外部に出力するドライバ回路、電源電圧が印加された後、又は電源電圧が非活性化される前の所定の時間の間、前記ドライバ回路の入力端に所定の電圧を印加するリセット部を含む。
【選択図】 図２

Description

本発明はＤ級増幅器に係り、より詳細にはポップアップノイズを除去することができるＤ級増幅器及びこれを含むオーディオ装置に関する。

Ｄ級増幅器はオーディオ信号をパルス信号に変調し、その出力端子に低域通過フィルタとスピーカが連結される。即ち、Ｄ級増幅器はパルス幅変調方式を使用し、Ａ級増幅器、Ｂ級増幅器、又はＡＢ級増幅器より高い効率を有する。Ｄ級増幅器が高い効率を有する理由は、Ｄ級増幅器はトランジスタをスイッチングモードでのみ動作させるためである。従って、Ｄ級増幅器は最大出力で８０％以上の高い効率を有する。Ｄ級増幅器は、シリコンチップで実現することができるので、安価で小さなサイズとすることができる。これによって、低電力応用分野、例えば、携帯電話等に広く利用されている。

図１は、従来のＤ級増幅器の構成及びその適用例を示す図である。図１のＤ級増幅器は、特許文献１に開示されている。

信号源ＳＩＧは、接地電位（０Ｖ）を振幅の中点とするアナログオーディオ信号ＶＩＮの発生源で、このオーディオ信号に含まれる直流成分をカットオフするための入力コンデンサ（図示せず）を介してＤ級増幅器９００の入力端子ＴＩに接続される。

Ｄ級増幅器９００は、ＰＷＭ増幅器（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）であって、入力端９０１、変調回路９０２、駆動回路９０３、ｎ型パワーＭＯＳトランジスタ９０４、９０５で構成される。

入力端９０１はオーディオ信号ＶＩＮの中央点を移動させて、電源ＶＤＤ（例えば、１０Ｖ）で動作する変調回路９０２の入力特性に適合した波形にオーディオ信号ＶＩＮを変調するものである。変調回路９０２は、入力端９０１から出力されたオーディオ信号をパルス信号に変換するもので、オーディオ信号の情報成分をパルス幅に反映させてＰＷＭ変調を行う。駆動回路９０３は、変調回路９０２によって変調されたパルス信号に基づいて、出力用のパワーＭＯＳトランジスタ９０４、９０５を制御するものである。

パワーＭＯＳトランジスタ９０４は、正電源（ＶＰＰ＋）（例えば、＋５０Ｖ）と出力端子ＴＯの間に電流経路が接続され、ハイレベルを出力するためのものである。又、パワーＭＯＳトランジスタ９０５は、負電源（ＶＰＰ−）（例えば、−５０Ｖ）と出力端子ＴＯの間に電流経路が接続され、ローレベルを出力するためのものである。出力端子ＴＯは、インダクタＬとコンデンサＣとで構成されるローパスフィルタを介してスピーカＳＰＫの入力端子に接続される。

このＤ級増幅器９００によると、信号源ＳＩＧから入力されたオーディオ信号ＶＩＮが入力端９０１及び変調回路９０２を通過してパルス信号に変調される。この際、変調回路９０２は、オーディオ信号ＶＩＮによってキャリア信号をパルス幅変調する。駆動回路９０３は、変調されたパルス信号に基づいてパワーＭＯＳトランジスタ９０４、９０５を制御し、出力端子ＴＯに電力増幅されたパルス信号を出力する。この電力増幅されたパルス信号は、インダクタＬ及びコンデンサＣで構成されるローパスフィルタによってキャリア周波数成分が除去され、電力増幅されたアナログのオーディオ信号になって、スピーカＳＰＫに供給される。

しかし、このような従来のＤ級増幅器９００は、電源が印加された後、正常的な動作状態でのみボリューム制御等で発生するポップアップノイズを除去する。又、従来のＤ級増幅器は、電源が印加される過程で発生するポップアップノイズを追加的な素子を使用して除去することができた。例えば、スピーカＳＰＫとローパスフィルタとの間にリレーを挿入する。このリレーをＤ級増幅器の内部動作が安定化されるまで、開放状態に維持する。このようにリレーを含むと、Ｄ級増幅器を含むオーディオ装置が大型化され、且つ、価格が高くなる。

ポップアップノイズを除去するための多様な方式のうち、特許文献２には、ＰＷＭ方式で変調されたオーディオ信号をドライバ端に供給する時にＡＮＤゲートを介して供給し、ＡＮＤゲートはミュート信号によって制御する方式が開示されている。しかし、ＡＮＤゲートに完全に電源が供給された後では、ポップアップノイズを効果的に除去することができるが、電源が供給され始める時点では、ポップアップノイズを効果的に除去することができない。

又、特許文献３に開示されている方式では、短時間の間に電源が完全に供給される場合にはミュート信号を生成することができるが、比較的長時間の間に電源が徐々に供給される場合では、ミュート信号を生成することができず、従って、ポップアップノイズが発生することもある。
韓国公開特許第２００３−７４２３４号 特開２００３−１２４７４９号 特開２００３−２０４５９０号

本発明は、前述した問題点を解決するためのもので、本発明は、ポップアップノイズを効果的に除去することができるＤ級増幅器を提供することを目的とする。

本発明は、ポップアップノイズを効果的に除去することができるＤ級増幅器を含むオーディオ装置を提供することを他の目的とする。

しかし、以上の目的は例示的なもので、本発明の目的はこれに限定されない。

前記目的を達成するために、本発明の一実施例によるＤ級増幅器は、パルス幅変調信号を増幅して出力するドライバ回路と、電源電圧が印加された後、又は電源電圧が非活性化される前の所定の時間の間に前記ドライバ回路の入力端に所定の電圧を印加するリセット部を含む。

前記目的を達成するために、本発明の一実施例によるオーディオ装置は、オーディオデータの入力を受けてパルス幅変調信号に変換させるパルス幅変調プロセッサ、前記パルス幅変調信号を増幅して出力するドライバ回路、及び電源電圧が印加された後、又は前記電源電圧が非活性化される前の所定の時間の間に前記ドライバ回路の入力端に所定の電圧を印加するリセット部を含むＤ級（Ｃｌａｓｓ Ｄ）増幅器、前記増幅されたパルス幅変調信号を低域通過フィルタリングしてオーディオ信号を提供する低域通過フィルタ、及び前記オーディオ信号を受けて音を出力するスピーカを含む。

以下、本発明の好ましい実施例を添付図面を参照して詳細に説明する。

図２は、本発明の一実施例によるオーディオ装置の構成を示すブロック図である。

オーディオ装置は、オーディオデータの入力を受けてＰＷＭ方式で変調するＰＷＭプロセッサ１００、Ｄ級増幅器２００、低域通過フィルタ３００、及びスピーカを含む。

ＰＷＭプロセッサ１００は、オーディオデータをＰＷＭ方式で変調する。入力されるオーディオデータはアナログデータでも良く、デジタルオーディオデータでも良い。アナログオーディオデータが入力される場合に、ＰＷＭプロセッサ１００はアナログデジタル変換器（図示せず）を介してアナログオーディオデータをデジタルオーディオデータに変換させた後、ＰＷＭ方式で変調する。

一実施例において、ＰＷＭプロセッサ１００は、３次の３２Ｘシグマ−デルタ変調器を使用して、ＰＷＭ信号を生成する。シグマ−デルタ変調器は、オーディオデータをオーバーサンプリングし、ノイズシェイピングする機能を有する。ノイズシェイピングとは、オーディオ区間（例えば、２０Ｈｚ〜２０ＫＨｚ）のノイズを高周波帯域に移すことを言う。

Ｄ級増幅器２００はＰＷＭ信号の入力を受けて増幅し、増幅されたＰＷＭ信号を出力する。このために、Ｄ級増幅器はＰＷＭラッチ部２１０、デレイ制御部２２０、ドライバ回路２３０、及びリセット部２４０を含む。

ＰＷＭラッチ部２１０は、ＰＷＭ信号をＤ級増幅器に供給されるクロックに同期させた後、デレイ制御部２２０に提供する。デレイ制御部２２０は、ドライバ回路２３０のパワー出力端のＰＭＯＳトランジスタとＮＭＯＳトランジスタが同時にターンオンされないようにＰＷＭ信号にデレイを印加する。ＰＷＭラッチ部２１０は、デレイ制御部２２０と共に実現することもできる。

ドライバ回路２３０はＰＷＭ信号を受けて増幅し、増幅されたＰＷＭ信号を出力する。ドライバ回路についてのより詳細な説明は、図３及び図４を参照して後述する。

リセット部２４０は、Ｄ級増幅器に電源が供給される時に発生する可能性があるポップアップノイズを除去する。リセット部２４０についてのより詳細な説明は、図３及び図４を参照して説明する。

低域通過フィルタ３００は、Ｄ級増幅器２００の出力信号を低域通過フィルタリングしてオーディオ信号を得て、オーディオ信号をスピーカＳＰＫに提供する。スピーカＳＰＫは、オーディオ信号を受けて音を出力する。

図３は、本発明の一実施例によるＤ級増幅器の構成を示すブロック図である。

デレイ制御部２２０は、ＰＷＭ信号を受けてＰチャンネルＰＷＭ信号とＮチャンネルＰＷＭ信号とを提供する。これは、パワー出力端２３３の２つのＭＯＳトランジスタＭＰ５、ＭＮ５が同時にターンオンすることを防止するためである。

ＰＷＭ信号がローからハイに変わる時には、ＰＭＯＳトランジスタＭＰ５はターンオン状態からターンオフ状態に変わり、ＮＭＯＳトランジスタＭＮ５はターンオフ状態からターンオン状態に変わる。仮に、ＮＭＯＳトランジスタＭＮ５が早くターンオン状態に変わると、ＮＭＯＳトランジスタＭＮ５とＰＭＯＳトランジスタＭＰ５が同時にターンオンされる瞬間が生じる。この際、パワー出力端２３３には、電源電圧から接地まで電流パスが生じ、従って、不必要な電流がドライバ回路２３０に流れることになる。

同様に、ＰＷＭ信号がハイからローに変わる時には、ＰＭＯＳトランジスタＭＰ５はターンオフ状態からターンオン状態に変わり、ＮＭＯＳトランジスタＭＮ５はターンオン状態からターンオフ状態に変わる。仮に、ＰＭＯＳトランジスタＭＰ５が早くターンオン状態に変わると、ＰＭＯＳトランジスタＭＰ５とＮＭＯＳトランジスタＭＮ５が同時にターンオンされる瞬間が生じる。この際、パワー出力端２３３には、電源電圧から接地まで電流パスが生じ、従って、不必要な電流がドライバ回路２３０に流れることになる。

ＰＷＭ信号がローからハイに変わる時、デレイ制御部２２０は、Ｎチャンネルに提供されるＰＷＭ信号に若干のデレイを印加して、ＰＭＯＳトランジスタＭＰ５に提供されるＰＷＭ信号がＮＭＯＳトランジスタＭＮ５に提供されるＰＷＭ信号より先にローからハイに変わるようにする。逆に、ＰＷＭ信号がハイからローに変わる時、デレイ制御部２２０は、Ｐチャンネルに提供されるＰＷＭ信号に若干のデレイを印加して、ＮＭＯＳトランジスタＭＮ５に提供されるＰＷＭ信号がＰＭＯＳトランジスタＭＰ５に提供されるＰＷＭ信号より先にハイからローに変わるようにする。このようにすると、ＣＭＯＳで構成される一対のトランジスタＭＰ５、ＭＮ５が同時にターンオンされる場合は発生しない。

ドライバ回路２３０は、Ｐチャンネルバッファ２３１、Ｎチャンネルバッファ２３２、及びパワー出力端２３３を含む。

Ｐチャンネルバッファ２３１はＰチャンネルＰＷＭ信号の入力を受けて増幅し、増幅されたＰチャンネルＰＷＭ信号をパワー出力端２３３のＰＭＯＳトランジスタＭＰ５のゲートに提供する。一実施例において、Ｐチャンネルバッファ２３１は、２つのＣＭＯＳインバータで構成される。Ｐチャンネルバッファ２３１は、ＰチャンネルＰＷＭ信号の入力を受けて、２つのインバータで増幅して、パワー出力端２３３のＰＭＯＳトランジスタＭＰ５をオンオフさせるのに必要な電圧を供給する。

Ｎチャンネルバッファ２３２は、ＮチャンネルＰＷＭ信号の入力を受けて増幅し、増幅されたＮチャンネルＰＷＭ信号をパワー出力端２３３のＮＭＯＳトランジスタＭＮ５のゲートに提供する。一実施例において、Ｎチャンネルバッファ２３２は、２つのＣＭＯＳインバータで構成される。Ｎチャンネルバッファ２３２は、ＮチャンネルＰＷＭ信号の入力を受けて、２つのインバータで増幅して、パワー出力端２３３のＮＭＯＳトランジスタＭＮ５をオンオフさせるのに必要な電圧を供給する。

パワー出力端２３３は、Ｐチャンネルバッファ２３１で増幅されたＰチャンネルＰＷＭ信号とＮチャンネルバッファ２３２で増幅されたＮチャンネルＰＷＭ信号の入力を受け、これを増幅した後に出力する。ＰチャンネルＰＷＭ信号とＮチャンネルＰＷＭ信号は、遷移がない区間では同じ値を有する。例えば、ＰチャンネルＰＷＭ信号がハイ状態であれば、ＮチャンネルＰＷＭ信号もハイ状態にあり、ＰチャンネルＰＷＭ信号がロー状態であれば、ＮチャンネルＰＷＭ信号もロー状態にある。しかし、遷移する区間でＰチャンネルＰＷＭ信号とＮチャンネルＰＷＭ信号とは、若干の時差を有する。ＰＷＭ信号がローからハイに遷移する時には、ＰチャンネルＰＷＭ信号が先に遷移し、ＮチャンネルＰＷＭ信号が次いで遷移する。ＰＷＭ信号がハイからローに遷移する時には、ＮチャンネルＰＷＭ信号が先に遷移し、ＰチャンネルＰＷＭ信号が次いで遷移する。このように遷移する時、ＰチャンネルＰＷＭ信号とＮチャンネルＰＷＭ信号とが若干の時差を有するのは、同時に２つのトランジスタＭＰ５、ＭＮ５がターンオンされることを防止するためである。

リセット部２４０は、Ｄ級増幅器に電源が供給され始める時に発生する可能性のあるポップアップノイズを防止する。リセット部２４０の動作原理は、電源が供給される過程で出力信号にポップアップノイズが発生するのを防止するために、パワー出力端２３３のＰＭＯＳトランジスタＭＰ５を所定の時間の間だけターンオフさせる。このために、リセット部２４０は、リセット信号源２４１、及びスイッチ２４３を含む。

リセット信号源２４１は、Ｄ級増幅器を含むシステムに電源が供給される時、所定の電圧になるまでロー信号を出力し、所定の電圧以上になると、ハイを出力する。リセット信号源２４１の出力がローであれば、スイッチ２４３はターンオン状態にあり、ハイになると、スイッチ２４３はターンオフ状態になる。このようなリセット信号源はＤ級増幅器の内部に内蔵することもできるが、Ｄ級増幅器の外部に備えることもできる。後者の場合に、Ｄ級増幅器は、外部のリセット信号源から伝送ラインを介してスイッチ制御信号を受信することができる。

スイッチ２４３は、電源端子とＰチャンネルバッファ２３１の入力端とを連結する。一実施例において、スイッチ２４３は、ＰＭＯＳトランジスタで実現される。この場合に、リセット信号源２４１の出力がローであれば、ＰＭＯＳトランジスタのチャンネルはターンオンされ、リセット信号源２４１の出力がハイであれば、ＰＭＯＳトランジスタのチャンネルはターンオフされる。ドライバ回路２３０の電源端子に電源が供給されると、スイッチ２４３にも電源が供給される。この際、リセット信号源２４１がまだロー状態にあれば、Ｐチャンネルバッファ２３１の入力端にはハイ信号が入力され、従って、パワー出力端２３３のＰＭＯＳトランジスタＭＰ５はターンオフされる。リセット信号源２４１の出力がハイになると、Ｐチャンネルバッファ２３１の入力端と電源電圧とは分離され、Ｐチャンネルバッファ２３１の入力端にはＰチャンネルＰＷＭ信号が入力される。

リセット部２４０がない場合に発生する可能性のある現象を考慮して見る。電源が供給され始める時のデレイ制御部２２０には、まだ電源が完全に供給されない状態で、ドライバ回路２３０は動作することができる程度の電源が供給された状態と仮定する。

デレイ制御部２２０が正常的に動作されないので、Ｐチャンネルバッファ２３１とＮチャンネルバッファ２３２の入力端とはフローティング状態になる。即ち、Ｐチャンネルバッファ２３１とＮチャンネルバッファ２３２の入力値は、いずれもハイになることもでき、いずれもローになることもでき、いずれか一つはハイで、いずれか一つはローでも良い。仮に、Ｐチャンネルバッファ２３１の入力がローになると、パワー出力端２３３のＰＭＯＳトランジスタＭＰ５の入力がローになり、従って、出力信号はハイになる。このような出力信号は、ポップアップノイズに該当する。電源が供給され始める時、デレイ制御部２２０には充分な電源が供給され、ドライバ回路２３０には動作できない程度の電源のみが供給された状態では、このようなポップアップノイズ問題は発生しない。

従って、リセット部２４０は、ＰＷＭ信号がドライバ回路２３０に供給される前にドライバ回路２３０が動作することを防止する。このために、リセット信号源２４１の出力は、デレイ制御部２２０に充分な電圧が供給された後にハイになることが好ましい。図２を参照すると、リセット部２４０は、ＰＷＭプロセッサ１００とＰＷＭラッチ部２１０とデレイ制御部２２０に充分な電圧が供給され、これらが正常的に動作するまで、ドライバ回路２３０を動作しないようにする。

スイッチ２４３をＰＭＯＳトランジスタで実現し、電源が供給される時、所定の時間が経過した後にリセット信号源２４１の出力がローからハイに変わるようにＤ級増幅器を実現したが、リセット信号源の出力がハイからローに変わるようにし、スイッチをＮＭＯＳトランジスタで実現することもできる。

一方、リセット部２４０は、初期電源が供給される過程でパワー出力端２３３のＰＭＯＳトランジスタＭＰ５をターンオフさせることにより、ポップアップノイズを防止したが、パワー出力端２３３のＮＭＯＳトランジスタＭＮ５をターンオンさせることにより、ポップアップノイズを防止することもできる。図４は、本発明の他の実施例によるＤ級増幅器の構成を示すブロック図である。

図４のＤ級増幅器は、図３のＤ級増幅器と同一の構成を有し、同じ役割を果たすデレイ制御部２２０とドライバ回路２３０とを有する。相違する点は、図４のＤ級増幅器はリセット部２４０がＮチャンネルバッファ２３２の入力端に連結されていることである。

リセット部２４０は、リセット信号源２４５とスイッチ２４７とを含む。

リセット部２４０は、Ｄ級増幅器に電源が供給され始める時に発生する可能性があるポップアップノイズを防止する。リセット部２４０の動作原理は、電源が供給される過程で出力信号にポップアップノイズが発生することを防止するために、パワー出力端２３３のＮＭＯＳトランジスタＭＮ５を所定の時間の間だけターンオンさせる。このために、リセット部２４０は、リセット信号源２４５及びスイッチ２４７を含む。

リセット信号源２４５は、Ｄ級増幅器を含むシステムに電源が供給される時に所定の電圧になるまでロー信号を出力し、所定の電圧以上になると、ハイを出力する。リセット信号２４５の出力がローであれば、スイッチ２４７はターンオン状態にあり、ハイになると、スイッチ２４７はターンオフ状態になる。このようなリセット信号源は、Ｄ級増幅器の内部に内蔵することもできるが、Ｄ級増幅器の外部に備えることもできる。後者の場合にＤ級増幅器は、外部のリセット信号源から伝送ラインを介してスイッチ制御信号を受信することができる。

スイッチ２４７は、電源端子とＮチャンネルバッファ２３２の入力端とを連結する。一実施例において、スイッチ２４７は、ＰＭＯＳトランジスタで実現される。この場合に、リセット信号源２４５の出力がローであれば、ＰＭＯＳトランジスタのチャンネルはターンオンされ、リセット信号源２４５の出力はハイであれば、ＰＭＯＳトランジスタのチャンネルはターンオフされる。ドライバ回路２３０の電源端子に電源が供給されると、スイッチ２４７にも電源が供給される。この際、リセット信号源２４５がまだロー状態にあれば、Ｎチャンネルバッファ２３２の入力端にはハイ信号が入力され、従って、パワー出力端２３３のＮＭＯＳトランジスタＭＮ５はターンオンされる。リセット信号源２４５の出力がハイになると、Ｎチャンネルバッファ２３２の入力端と電源電圧とは分離され、Ｎチャンネルバッファ２３２の入力端にはＮチャンネルＰＷＭ信号が入力される。

以上の実施例は例示的なもので、ＰチャンネルとＮチャンネルの両方にリセット部が連結されたＤ級増幅器も可能である。

図５は、本発明の一実施例によるリセット信号源の出力を示すグラフである。

図５は、電源電圧がドライバ回路２３０に印加される過程でドライバ回路２３０に供給される電圧（以下、「ドライバ電圧」という）のグラフ、電源電圧がデレイ制御部２２０に印加される過程で供給される電圧（以下、「デジタル回路電圧」という）のグラフ、及びリセット信号源２４１の出力のグラフを示す。

図８は、本発明の一実施例によるＤ級増幅器の構成を示すブロック図である。

図８を参照すると、Ｄ級増幅器は、デレイ制御部２２０及びドライバ回路２３０に印加される電源電圧を生成する電源電圧源３０２を含むことができる。リセット信号源２４１は、比較器及びタイマ２０４を含むことができる。

以下では、図５及び図８を参照して、リセット信号源の出力動作を説明する。

前記電源電圧がＤ級増幅器２００に印加される時に、ドライバ電圧はハイ状態に変わる。リセット信号源２４１の比較器３０４は、ドライバ電圧が活性化され所定のしきい電圧に到達する時点を決定することができる。

リセット信号源２４１は、タイマ３０４を利用して、ある時点から所定の時間Ｔ１の間、ロー状態の信号を出力する。所定の時間Ｔ１後に、リセット信号源２４１はハイ状態の信号を出力する。スイッチ２４３は、リセット信号源２４１がロー状態の信号を出力する時にターンオンされ、リセット信号源２４１がハイ状態の信号を出力する時にターンオフされる。

図３及び図５を参照すると、スイッチ２４３は、電源電圧ＶＤＤのような所定の電圧をＰチャンネルバッファ２３１の入力端に印加するために、所定の時間Ｔ１の間だけターンオンされる。所定の電圧は増幅され所定の時間Ｔ１の間にＰＭＯＳトランジスタＭＰ５はターンオフされる。

デレイ制御部２２０の動作が未定である場合、前記所定の時間Ｔ１の間だけＰＭＯＳトランジスタＭＰ５はターンオフされポップアップノイズは発生しない。

デジタル回路電圧を利用してデレイ制御部２２０が安定に動作するに充分なように、所定の時間Ｔ１は経験値で決定される。従って、所定の時間Ｔ１後に、デレイ制御部２２０は安定に動作して、Ｐチャンネル及びＮチャンネルパルス幅変調信号を出力する。リセット信号源２４１からハイ状態の信号を受信して、スイッチ２４３は所定の時間Ｔ１後にターンオフされる。従って、デレイ制御部２２０から出力されたＰチャンネル及びＮチャンネルパルス幅変調信号は、ドライバ回路２３０に連結される。

図６は、本発明の他の実施例によるリセット信号源の出力を示すグラフである。

Ｄ級増幅器を含むシステムに電源が供給される時と同様にＤ級増幅器を含むシステムの電源が消える時も、ポップアップノイズが発生する可能性がある。即ち、ドライバ電圧が充分に供給される状態である時、デジタル回路電圧が先に０に変わる場合に、ドライバ回路の入力値は未定状態になる。この際、ドライバ回路の入力値によってポップアップノイズが発生する可能性がある。従って、本願発明の実施例によるＤ級増幅器のリセット信号源は、デジタル回路電圧が０に変わる前に、先に０を出力する。これによって、ドライバ電圧が充分に供給される状態の時にも、ドライバ回路は非活性化される。

図３、図６、及び図８を参照すると、電源電圧源３０２は、電源電圧制御信号をリセット信号源２４１のタイマ３０４に供給する。電源電圧制御信号は、電源電圧が現在の時点から先のどの時点で非活性されるかを示す。タイマ３０４は、デジタル回路電圧が非活性化される前に所定の時間Ｔ２の間、ＰＭＯＳトランジスタ２４３のゲートにロー状態の信号を出力するリセット信号源２４１の内部に使用される。所定の時間Ｔ２は、経験値から決定することができる。

従って、スイッチ２４３は、デジタル回路電圧が非活性化される前までの所定の時間Ｔ２の間だけオンになる。オンされたスイッチ２４３は、電源電圧をＰチャンネルバッファ２３１に連結して、ＰＭＯＳトランジスタＭＰ５は、デジタル回路電圧が非活性化される前に所定の時間Ｔ２の間だけターンオフされる。従って、ＰＭＯＳトランジスタＭＰ５は、図６に示すように、電源電圧が非活性化される間のポップアップノイズを防止するために、デレイ制御部２２０が未定のＰチャンネル及びＮチャンネルのＰＷＭ信号を出力する前に所定の時間Ｔ２の間だけターンオフされる。

本発明の実施例によるＤ級増幅器は、電源が入る時に発生する可能性のあるポップアップノイズを効果的に除去することができる。

図７を参照すると、ドライバ電圧がデジタル回路電圧より先に供給される時、ドライバ電圧が供給される過程で従来のＤ級増幅器は、ポップアップノイズを出力する可能性があった。しかし、本発明の実施例によるＤ級増幅器はポップアップノイズを出力しない。

このように、ポップアップノイズを効果的に除去することができるＤ級増幅器を採用したオーディオ装置は、電源が印加される時に発生する可能性のあるポップアップノイズをスピーカに出力しない。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

従来のＤ級増幅器の構成及びその適用例を示す図である。 本発明の一実施例によるオーディオ装置の構成を示すブロック図である。 本発明の一実施例によるＤ級増幅器の構成を示すブロック図である。 本発明の他の実施例によるＤ級増幅器の構成を示すブロック図である。 本発明の一実施例によるリセット信号源の出力を示すグラフである。 本発明の他の実施例によるリセット信号源の出力を示すグラフである。 本発明の一実施例によるＤ級増幅器の出力波形を示すグラフである。 本発明の一実施例によるＤ級増幅器の構成を示すブロック図である。

符号の説明

１００ ＰＷＭプロセッサ
２００ Ｄ級増幅器
２１０ ＰＷＭラッチ部
２２０ デレイ制御部
２３０ ドライバ回路
２３１ Ｐチャンネルバッファ
２３２ Ｎチャンネルバッファ
２３３ パワー出力端
２４０ リセット部
２４１ リセット信号源
２４３ スイッチ
３００ 低域通過フィルタ

Claims (20)

1. パルス幅変調信号を増幅して出力するドライバ回路と、
   電源電圧が印加された後又は前記電源電圧が非活性化される前の所定の時間の間、前記ドライバ回路の入力端に所定の電圧を印加するリセット部と、を含むことを特徴とするＤ級増幅器。
2. 前記ドライバ回路は、前記パルス幅変調信号の論理状態によって相補的にターンオンされるＰチャンネルパワートランジスタとＮチャンネルパワートランジスタとを含むパワー出力端を含むことを特徴とする請求項１記載のＤ級増幅器。
3. 前記所定の電圧は、前記所定の時間の間、前記Ｐチャンネルパワートランジスタをターンオフさせることを特徴とする請求項２記載のＤ級増幅器。
4. 前記所定の電圧は、前記所定の時間の間、前記Ｎチャンネルパワートランジスタをターンオンさせることを特徴とする請求項２記載のＤ級増幅器。
5. 前記ドライバ回路は、
   Ｐチャンネルパルス幅変調信号を増幅して、前記Ｐチャンネルパワートランジスタのゲートに印加される増幅されたＰチャンネルパルス幅変調信号を出力するＰチャンネルバッファと、
   Ｎチャンネルパルス幅変調信号を増幅して、前記Ｎチャンネルパワートランジスタのゲートに印加される増幅されたＮチャンネルパルス幅変調信号を出力するＮチャンネルバッファと、を含むことを特徴とする請求項２記載のＤ級増幅器。
6. 前記リセット部は、
   前記Ｐチャンネルバッファ及び前記Ｎチャンネルバッファのうち、一つの入力端と前記所定の電圧を生成する電圧源間に連結されたスイッチと、
   前記所定の時間の間、前記スイッチをターンオンさせるリセット信号源と、を含むことを特徴とする請求項５記載のＤ級増幅器。
7. 前記スイッチは、電界効果トランジスタであることを特徴とする請求項６記載のＤ級増幅器。
8. 前記Ｄ級増幅器は、それぞれの遷移特性を有する前記Ｐチャンネル及びＮチャンネルパルス幅変調信号を生成して、前記Ｐチャンネル及びＮチャンネルパワートランジスタが同時にターンオンされないようにするデレイ制御部を更に含むことを特徴とする請求項５記載のＤ級増幅器。
9. 前記所定の時間は、前記電源電圧が前記ドライバ回路に印加された後、又は前記電源電圧が前記デレイ制御部に非活性化される前であることを特徴とする請求項８記載のＤ級増幅器。
10. 前記所定の時間は、前記電源電圧が所定のしきい電圧に到達する時から決定されることを特徴とする請求項９記載のＤ級増幅器。
11. オーディオデータの入力を受けて、パルス幅変調信号に変換させるパルス幅変調プロセッサと、
    前記パルス幅変調信号を増幅して出力するドライバ回路と、
    電源電圧が印加された後、又は前記電源電圧が非活性化される前の所定の時間の間、前記ドライバ回路の入力端に所定の電圧を印加するリセット部を含むＤ級増幅器と、
    前記増幅されたパルス幅変調信号を低域通過フィルタリングして、オーディオ信号を提供する低域通過フィルタと、
    前記オーディオ信号を受けて音を出力するスピーカと、を含むことを特徴とするオーディオ装置。
12. 前記ドライバ回路は、前記パルス幅変調信号の論理状態によって相補的にターンオンされるＰチャンネルパワートランジスタとＮチャンネルパワートランジスタとを含むパワー出力端を含むことを特徴とする請求項１１記載のオーディオ装置。
13. 前記所定の電圧は、前記所定の時間の間、前記Ｐチャンネルパワートランジスタをターンオフさせることを特徴とする請求項１２記載のオーディオ装置。
14. 前記所定の電圧は、前記所定の時間の間、前記Ｎチャンネルパワートランジスタをターンオンさせることを特徴とする請求項１２記載のオーディオ装置。
15. 前記ドライバ回路は、
    Ｐチャンネルパルス幅変調信号を増幅して、前記Ｐチャンネルパワートランジスタのゲートに印加される増幅されたＰチャンネルパルス幅変調信号を出力するＰチャンネルバッファと、
    Ｎチャンネルパルス幅変調信号を増幅して、前記Ｎチャンネルパワートランジスタのゲートに印加される増幅されたＮチャンネルパルス幅変調信号を出力するＮチャンネルバッファと、を含むことを特徴とする請求項１２記載のオーディオ装置。
16. 前記リセット部は、
    前記Ｐチャンネルバッファ及び前記Ｎチャンネルバッファのうち、一つの入力端と前記所定の電圧を生成する電圧源間に連結されたスイッチと、
    前記所定の時間の間、前記スイッチをターンオンさせるリセット信号源と、を含むことを特徴とする請求項１５記載のオーディオ装置。
17. 前記スイッチは、電界効果トランジスタであることを特徴とする請求項１６記載のオーディオ装置。
18. 前記Ｄ級増幅器は、それぞれの遷移特性を有する前記Ｐチャンネル及びＮチャンネルパルス幅変調信号を生成して、前記Ｐチャンネル及びＮチャンネルパワートランジスタが同時にターンオンされないようにするデレイ制御部を更に含むことを特徴とする請求項１５記載のオーディオ装置。
19. 前記所定の時間は、前記電源電圧が前記ドライバ回路に印加された後、又は前記電源電圧が前記デレイ制御部に非活性化される前であることを特徴とする請求項１８記載のオーディオ装置。
20. 前記所定の時間は、前記電源電圧が所定のしきい電圧に到達する時から決定されることを特徴とする請求項１９記載のオーディオ装置。

Images