KR100757714B1

KR100757714B1 - 디급 증폭기

Info

Publication number: KR100757714B1
Application number: KR1020050071658A
Authority: KR
Inventors: 조용진; 유승빈
Original assignee: 삼성전자주식회사
Priority date: 2005-08-05
Filing date: 2005-08-05
Publication date: 2007-09-11
Also published as: US20070030061A1; KR20070016728A; US7432759B2; JP2007049690A

Abstract

팝업 노이즈를 효과적으로 제거할 수 있는 D급 증폭기를 제공한다.

D급 증폭기는 펄스폭변조(Pulse Width Modulation) 신호를 증폭하여 외부로 출력하는 드라이버 회로와, 상기 드라이버 회로의 입력단을 전원 단자와 연결하는 스위치, 및 전원이 공급되면 소정 시간이 지난 후에 상기 스위치에 개방 신호를 공급하는 리셋 신호원을 포함한다. 리셋 신호원은 전원이 공급된 이후에 상기 스위치에 상기 개방 신호를 공급한다.

증폭기, D급, Class D, 팝업 노이즈, 리셋

Description

디급 증폭기{Class D Amplifier}

도 1은 대한민국 공개특허 2003-0074234호에 기재된 종래의 D급 증폭기의 구성 및 그 적용예를 보여주는 도면이다.

도 2는 본 발명의 일 실시예에 따른 오디오 장치의 구성을 보여주는 블록도이다.

도 3은 본 발명의 일 실시예에 따른 D급 증폭기의 구성을 보여주는 블록도이다.

도 4는 본 발명의 다른 실시예에 따른 D급 증폭기의 구성을 보여주는 블록도이다.

도 5는 본 발명의 일 실시예에 따른 리셋 신호원의 출력을 보여주는 그래프이다.

도 6은 본 발명의 다른 실시예에 따른 리셋 신호원의 출력을 보여주는 그래프이다.

도 7은 본 발명의 일 실시예에 따른 D급 증폭기의 출력 파형을 보여주는 그래프이다.

본 발명은 D급 증폭기(Class D Amplifier)에 관한 것으로서, 보다 상세하게는 D급 증폭기의 팝업(pop-up) 노이즈 제거 기술에 관한 것이다.

D급 증폭기는 오디오 신호를 펄스 신호로 변조하고, 그 출력 단자에 저역통과필터와 스피커가 연결된다. 즉, D급 증폭기는 펄스 폭 변조(Pulse-Width Modulation)방식을 사용하며, A급 증폭기, B급 증폭기, 또는 AB급 증폭기보다 높은 효율을 갖는다. D급 증폭기가 높은 효율을 갖는 이유는 D급 증폭기는 트랜지스터를 스위칭 모드로만 동작시키기 때문이다. 따라서, D급 증폭기는 최대 출력에서 80% 이상의 높은 효율을 갖는다. D급 증폭기는 실리콘 칩으로 구현할 수 있기 때문에 저가이면서 작은 크기를 가질 수 있다. 이에 따라 저전력 응용분야, 예컨대 휴대폰 단말기 등에 널리 이용되고 있다.

신호원(SIG)은 접지 전위(0V)를 진폭의 중점으로 하는 아날로그 음악 신호(VIN)의 발생원이고, 이 음악 신호에 포함되는 직류 성분을 커트하기 위한 입력 콘덴서(도시 생략)를 통해서 D급 증폭기(900)의 입력 단자(TI)에 접속된다.

D급 증폭기(900)는 말하자면 PWM 증폭기(PWM ; Pulse Width Modulation)로서, 입력단(901), 변조 회로(902), 구동 회로(903), n형 파워 MOS 트랜지스터(904, 905)로 이루어진다.

입력단(901)은 음악 신호(VIN)의 중앙 점을 이동시켜, 전원(VDD)(예를 들면 10V)으로 동작하는 변조 회로(902)의 입력 특성에 적합한 파형으로 음악 신호(VIN)를 변조하는 것이다. 변조 회로(902)는 입력단(901)으로부터 출력된 음악 신호를 펄스 신호로 변환하는 것으로, 음악 신호의 정보 성분을 펄스폭에 반영시켜서 PWM 변조를 행한다. 구동 회로(903)는 변조 회로(902)에 의해 변조된 펄스 신호에 기초하여, 출력용의 파워 MOS 트랜지스터(904, 905)를 상보적으로 구동 제어하는 것이다.

파워 MOS 트랜지스터(904)는 정전원(VPP+)(예를 들면 +50V)과 출력 단자(TO)의 사이에 전류 경로가 접속되고, 하이 레벨을 출력하기 위한 것이다. 또, 파워 MOS 트랜지스터(905)는 부전원(VPP-)(예를 들면 -50V)과 출력 단자(TO)의 사이에 전류 경로가 접속되고, 로우 레벨을 출력하기 위한 것이다. 출력 단자(TO)는 인덕터(L)와 콘덴서(C)로 이루어지는 로우패스 필터를 통해서 스피커(SPK)의 입력 단자에 접속된다.

이 D급 증폭기(900)에 의하면, 신호원(SIG)으로부터 입력된 음악 신호(VIN)가 입력단(901) 및 변조 회로(902)를 지나서 펄스 신호로 변조된다. 이 때, 변조 회로(902)는 음악 신호(VIN)에 따라서 캐리어 신호를 펄스폭 변조한다. 구동 회로(903)는 변조된 펄스 신호에 기초하여 파워 MOS 트랜지스터(904, 905)를 상보적으로 도통 제어하고, 출력 단자(TO)에 전력 증폭된 펄스 신호를 출력한다. 이 전력 증폭된 펄스 신호는 인턱터(L) 및 콘덴서(C)로 이루어지는 로우 패스 필터에 의해 캐리어 주파수 성분이 제거되고, 전력 증폭된 아날로그량의 음악 신호가 되어 스피커(SPK)에 공급된다.

그러나 이와 같은 종래의 D급 증폭기는 전원이 인가된 후 정상적인 동작 상태에서만 볼륨 제어 등으로 발생하는 팝업 노이즈를 제거한다. 또한 종래의 D급 증폭기는 전원이 인가되는 과정에서 발생하는 팝업 노이즈는 추가적인 소자들을 사용하여 제거할 수 있었다. 예컨대, 스피커(SPK)와 로우 패스 필터 사이에 릴레이를 삽입한다. 이 릴레이를 D급 증폭기의 내부 동작이 안정화될 때까지 개방상태를 유지한다. 이와 같이 릴레이를 포함하면 D급 증폭기를 포함하는 오디오 장치가 대형화되고, 또한 가격이 비싸지게 된다.

팝업 노이즈를 제거하기 위한 다양한 방식 중에서 일본공개특허 2003-124749호는 AND 게이트를 통해 PWM(Pulse Width Modulation)방식으로 변조된 오디오 신호를 드라이버 단으로 공급할 때 AND 게이트를 통해 공급하고, AND 게이트는 뮤트 신호에 의해 제어하는 방식을 취한다. 그러나 AND 게이트에 완전하게 전원이 공급된 이후에는 팝업 노이즈를 효과적으로 제거할 수 있지만, 전원이 공급되기 시작하는 시점에는 팝업 노이즈를 효과적으로 제거할 수 없다.

또한 일본공개특허 2003-204590호는 짧은 시간 동안에 전원이 완전하게 공급될 경우에 뮤트 신호를 생성할 수 있지만, 비교적 긴 시간 동안에 전원이 천천히 공급되는 경우라면 뮤트 신호를 만들지 못하고, 따라서 팝업 노이즈가 발생될 수도 있다.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 팝업 노이즈를 효과적으로 제거할 수 있는 D급 증폭기를 제공하는 것을 그 목적으로 한다.

본 발명은 팝업 노이즈를 효과적으로 제거할 수 있는 D급 증폭기를 포함하는 오디오 장치를 제공하는 것을 다른 목적으로 한다.

그렇지만 이상의 목적은 예시적인 것으로서 본 발명은 목적은 이에 한정되지는 않는다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 D급 증폭기는 펄스폭변조(Pulse Width Modulation) 신호를 증폭하여 외부로 출력하는 드라이버 회로와, 상기 드라이버 회로의 입력단을 전원 단자와 연결하는 스위치, 및 전원이 공급되면 소정 시간이 지난 후에 상기 스위치에 개방 신호를 공급하는 리셋 신호원을 포함한다. 리셋 신호원은 전원이 공급된 이후에 상기 스위치에 상기 개방 신호를 공급한다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 D급 증폭기 시스템은 오디오 데이터를 입력받아 펄스폭변조 신호로 변환시키는 펄스폭변조 프로세서와, 상기 펄스폭변조 신호를 증폭하여 외부로 출력하는 드라이버 회로와, 상기 드라이버 회로의 입력단을 전원 단자와 연결하는 스위치, 및 전원이 공급되면 소정 시간이 지난 후에 상기 스위치에 개방 신호를 공급하는 리셋 신호원을 포함한다. 상기 리셋 신호원은 전원이 공급된 이후에 상기 스위치에 상기 개방 신호를 공급한다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 오디오 장치는 오디오 데이터를 입력받아 펄스폭변조 신호로 변환시키는 펄스폭변조 프로세서와, 펄스폭변조 신호를 증폭하여 외부로 출력하는 드라이버 회로와, 상기 드라이버 회로의 입력단을 전원 단자와 연결하는 스위치와, 전원이 공급되면 소정 시간이 지난 후에 상기 스위치에 개방 신호를 공급하는 리셋 신호원과, 상기 외부로 출력된 펄스폭변조 신호를 저역통과필터링하여 오디오 신호를 제공하는 저역통과필터, 및 상기 오디오 신호를 받아 소리를 출력하는 포함한다. 상기 리셋 신호원은 전원이 공급된 이후에 상기 스위치에 상기 개방 신호를 공급한다.

이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다. 이하의 실시예들은 본 발명의 이해를 돕기 위한 예시적인 것으로서, 한정적인 것이 아니다. 설명의 편의상 동일한 구성요소에 대해서는 동일한 참조번호를 부여한다.

오디오 장치는 오디오 데이터를 입력받아 PWM(Pulse Width Modulation) 방식으로 변조하는 PWM 프로세서(100)와, D급 증폭기(200)와, 저역통과필터(300), 및 스피커를 포함한다.

PWM 프로세서(100)는 오디오 데이터를 PWM 방식으로 변조한다. 입력되는 오디오 데이터는 아날로그 오디오 데이터일 수도 있고, 디지털 오디오 데이터일 수도 있다. 아날로그 오디오 데이터가 입력될 경우에 PWM 프로세서(100)는 아날로그오디오변환기(도시되지 않음)를 통해 아날로그 오디오 데이터를 디지털 오디오 데이터로 변환시킨 후 PWM 방식으로 변조한다.

일 실시예에 있어서, PWM 프로세서(100)는 3차의 32X 시그마-델타 변조기를 사용하여 PWM 신호를 생성한다. 시그마-델타 변조기는 오디오 데이터를 오버샘플링하고, 노이즈 쉐이핑(noise shaping)하는 기능을 갖는다. 노이즈 쉐이핑이란 오디오 구간(예컨대, 20Hz~20 KHz)의 노이즈를 고주파 대역으로 옮기는 것을 말한다.

D급 증폭기(200)는 PWM 신호를 입력받아 증폭하고, 증폭된 PWM 신호를 출력한다. 이를 위하여 D급 증폭기는 PWM 래치부(210)와, 딜레이 제어부(220)와, 드라이버 회로(230), 및 리셋부(240)를 포함한다.

PWM 래치부(210)는 PWM 신호를 D급 증폭기에 공급되는 클럭에 동기시킨 후 딜레이 제어부(220)에 제공한다. 딜레이 제어부(220)는 드라이버 회로(230)의 파워 출력단의 PMOS 트랜지스터와 NMOS 트랜지스터가 동시에 턴온되지 않도록 PWM 신호에 딜레이를 준다. PWM 래치부(210)는 딜레이 제어부(220)와 함께 구현될 수도 있다.

드라이버 회로(230)는 PWM 신호를 받아 증폭하고, 증폭된 PWM 신호를 출력한다. 드라이버 회로에 대한 보다 상세한 설명은 도 3 및 도 4를 참조하여 후술한다.

리셋부(240)는 D급 증폭기에 전원이 공급될 때 발생될 수 있는 팝업 노이즈를 제거한다. 리셋부(240)에 대한 보다 상세한 설명은 도 3 및 도 4를 참조하여 설명한다.

저역통과필터(300)는 D급 증폭기(200)의 출력 신호를 저역통과필터링하여 오디오 신호를 얻고, 오디오 신호를 스피커(SPK)로 제공한다. 스피커(SPK)는 오디오 신호를 받아 소리를 출력한다.

딜레이 제어부(220)는 PWM 신호를 받아 P 채널 PWM 신호와 N 채널 PWM 신호를 제공한다. 이는 파워출력단(233)의 두 MOS 트랜지스터(MP5, MN5)가 동시에 턴온되는 것을 방지하기 위해서이다.

PWM 신호가 로우에서 하이로 바뀔 때는 PMOS 트랜지스터(MP5)는 턴온 상태에서 턴오프 상태로 바뀌고, NMOS 트랜지스터(MN5)는 턴오프 상태에서 턴온 상태로 바뀐다. 만일 NMOS 트랜지스터(MN5)가 빨리 턴온 상태로 바뀌면 NMOS 트랜지스터(MN5)와 PMOS 트랜지스터(MP5)가 모두 턴온되는 순간이 생긴다. 이 때 파워출력단(233)에는 전원 전압부터 접지까지 전류 패스가 생기고, 따라서 불필요한 전류가 드라이버 회로(230)에 흐르게 된다.

마찬가지로 PWM 신호가 하이에서 로우로 바뀔 때는 PMOS 트랜지스터(MP5)는 턴오프 상태에서 턴온 상태로 바뀌고, NMOS 트랜지스터(MN5)는 턴온 상태에서 턴오프 상태로 바뀐다. 만일 PMOS 트랜지스터(MP5)가 빨리 턴온 상태로 바뀌면 PMOS 트랜지스터(MP5)와 NMOS 트랜지스터(MN5)가 모두 턴온되는 순간이 생긴다. 이 때 파워출력단(233)에는 전원 전압부터 접지까지 전류 패스가 생기고, 따라서 불필요한 전류가 드라이버 회로(230)에 흐르게 된다.

PWM 신호가 로우에서 하이로 바뀔 때, 딜레이 제어부(220)는 N 채널로 제공되는 PWM 신호에 약간의 딜레이를 주어 PMOS 트랜지스터(MP5)로 제공되는 PWM 신호가 NMOS 트랜지스터(MN5)로 제공되는 PWM 신호보다 먼저 로우에서 하이로 바뀌도록 한다. 반대로 PWM 신호가 하이에서 로우로 바뀔 때, 딜레이 제어부(220)는 P 채널로 제공되는 PWM 신호에 약간의 딜레이를 주어 NMOS 트랜지스터(MN5)로 제공되는 PWM 신호가 PMOS 트랜지스터(MP5)로 제공되는 PWM 신호보다 먼저 하이에서 로우로 바뀌도록 한다. 이렇게 하면, CMOS로 구성되는 한 쌍의 트랜지스터(MP5, MN5)가 동시에 턴온되는 일은 발생되지 않는다.

드라이버 회로(230)는 P 채널 버퍼(231)와, N 채널 버퍼(232), 및 파워 출력단(233)을 포함한다.

P 채널 버퍼(231)는 P 채널 PWM 신호를 입력받아 증폭하고, 증폭된 P 채널 PWM 신호를 파워 출력단(233)의 PMOS 트랜지스터(MP5)의 게이트로 제공한다. 일 실시예에 있어서, P 채널 버퍼(231)는 두 개의 CMOS 인버터로 구성된다. P 채널 버퍼(231)는 P 채널 PWM 신호를 입력받아 두 개의 인버터로 증폭하여 파워 출력단(233)의 PMOS 트랜지스터(MP5)를 온오프시키는데 필요한 전압을 공급한다.

N 채널 버퍼(232)는 N 채널 PWM 신호를 입력받아 증폭하고, 증폭된 N 채널 PWM 신호를 파워 출력단(233)의 NMOS 트랜지스터(MN5)의 게이트로 제공한다. 일 실시예에 있어서, N 채널 버퍼(232)는 두 개의 CMOS 인버터로 구성된다. N 채널 버퍼(232)는 N 채널 PWM 신호를 입력받아 두 개의 인버터로 증폭하여 파워 출력단(233)의 NMOS 트랜지스터(MN5)를 온오프시키는데 필요한 전압을 공급한다.

파워 출력단(233)은 P 채널 버퍼(231)에서 증폭된 P 채널 PWM 신호와 N 채널 버퍼(232)에서 증폭된 N 채널 PWM 신호를 입력받고, 이를 증폭한 후 출력한다. P 채널 PWM 신호와 N 채널 PWM 신호는 천이가 없는 구간에서는 동일한 값을 갖는다. 예를 들어, P 채널 PWM 신호가 하이 상태이면 N 채널 PWM 신호도 하이 상태에 있고, P 채널 PWM 신호가 로우 상태이면 N 채널 PWM 신호도 로우 상태에 있다. 그러나 천이하는 구간에서 P 채널 PWM 신호와 N 채널 PWM 신호는 약간의 시차를 갖는다. PWM 신호가 로우에서 하이로 천이할 때는 P 채널 PWM 신호가 먼저 천이되고, N 채널 PWM 신호가 이어 천이된다. PWM 신호가 하이에서 로우로 천이할 때는 N 채널 PWM 신호가 먼저 천이되고, P 채널 PWM 신호가 이어 천이된다. 이와 같이 천이할 때 P 채널 PWM 신호와 N 채널 PWM 신호가 약간의 시차를 갖는 것은 동시에 두 트랜지스터(MP5, MN5)가 턴온되는 것을 방지하기 위해서이다.

리셋부(240)는 D급 증폭기에 전원이 공급되기 시작할 때 발생할 수 있는 팝업 노이즈를 방지한다. 리셋부(240)의 동작 원리는 전원이 공급되는 과정에서 출력 신호에 팝업 노이즈가 발생되는 것을 막기 위하여 파워 출력 단(233)의 PMOS 트랜지스터(MP5)를 소정의 시간동안 턴오프 시킨다. 이를 위하여 리셋부(240)는 리셋 신호원(241)과, 스위치(243)를 포함한다.

리셋 신호원(241)은 D급 증폭기를 포함하는 시스템에 전원이 공급될 때 소정의 전압이 될 때까지 로우 신호를 출력하다가 소정의 전압 이상이 되면 하이를 출력한다. 리셋 신호원(241)의 출력이 로우이면 스위치(243)는 턴온 상태에 있다가 하이가 되면 스위치(243)는 턴오프 상태가 된다. 이와 같은 리셋 신호원은 D급 증폭기 내부에 구현할 수도 있지만, D급 증폭기 외부에 구현될 수도 있다. 이 경우에 D급 증폭기는 외부의 리셋 신호원으로부터 신호를 스위치(243)에 전달하는 전송 라인이 도 3의 리셋 신호원(241)이 될 수 있다.

스위치(243)는 전원 단자와 P 채널 버퍼(231)의 입력단을 연결한다. 일 실시예에 있어서, 스위치(243)는 PMOS 트랜지스터로 구현된다. 이 경우에 리셋 신호원(241)의 출력이 로우이면 PMOS 트랜지스터의 채널은 턴온되고, 리셋 신호원(241)의 출력이 하이이면 PMOS 트랜지스터의 채널은 턴오프된다. 드라이버 회로(230)의 전원 단자에 전원이 공급되면 스위치(243)에도 전원이 공급된다. 이 때 리셋 신호원(241)이 아직 로우 상태에 있다면, P 채널 버퍼(231)의 입력 단에는 하이 신호가 입력되고, 따라서 파워 출력단(233)의 PMOS 트랜지스터(MP5)는 턴오프된다. 그러다가 리셋 신호원(241)의 출력이 하이가 되면 P 채널 버퍼(231)의 입력 단과 전원 전압은 분리되고, P 채널 버퍼(231)의 입력단에는 P 채널 PWM 신호가 입력된다.

리셋부(240)가 없을 경우에 발생될 수 있는 현상을 고려해본다. 전원이 공급되기 시작할 때 딜레이 제어부(220)에는 아직 전원이 완전히 공급되지 않은 상태이고, 드라이버 회로(230)는 동작할 수 있는 정도의 전원이 공급된 상태라고 가정한다. 딜레이 제어부(220)가 정상적으로 동작되지 않으므로 P 채널 버퍼(231)와 N 채널 버퍼(232)의 입력단에 입력되는 전압은 플로우팅 상태에 있게 된다. 즉, P 채널 버퍼(231)와 N 채널 버퍼(232)의 입력 값은 모두 하이가 될 수도 있고, 모두 로우가 될 수도 있으며, 어느 하나는 하이이고 어느 하나는 로우일 수도 있다. 만일 P 채널 버퍼(231)의 입력이 로우가 된다면 파워 출력단(233)의 PMOS 트랜지스터(MP5)의 입력이 로우가 되고, 따라서 출력 신호는 하이가 될 것이다. 이러한 출력 신호는 팝업 노이즈에 해당한다. 전원이 공급되기 시작할 때 딜레이 제어부(220) 에는 충분한 전원이 공급되고, 드라이버 회로(230)에는 동작할 수 없을 정도만 전원이 공급된 상태에서는 이러한 팝업 노이즈 문제는 발생되지 않는다.

따라서, 리셋부(240)는 PWM 신호가 드라이버 회로(230)에 공급되기 전에 드라이버 회로(230)가 동작되는 것을 막는다. 이를 위하여 리셋 신호원(241)의 출력은 딜레이 제어부(220)에 충분한 전압이 공급된 후에 하이가 되는 것이 바람직하다. 도 2를 참조하면, 리셋부(240)는 PWM 프로세서(100)와 PWM 래치부(210)와 딜레이 제어부(220)에 충분한 전압이 공급되어 이들이 정상적으로 동작할 때까지 드라이버 회로(230)를 동작하지 않도록 한다.

스위치(243)를 PMOS 트랜지스터로 구현하고, 전원이 공급될 때 소정의 시간이 지난 후에 리셋 신호원(241)의 출력이 로우에서 하이로 바뀌도록 D급 증폭기를 구현하였으나, 리셋 신호원의 출력이 하이에서 로우로 바뀌도록 하고 스위치를 NMOS 트랜지스터로 구현할 수도 있다. 한편, 리셋부(240)는 초기 전원이 공급되는 과정에서 파워 출력단(233)의 PMOS 트랜지스터(MP5)를 턴오프시킴으로써 팝업 노이즈를 방지했으나, 파워 출력단(233)의 NMOS 트랜지스터(MN5)를 턴온시킴으로써 팝업 노이즈를 방지할 수도 있다. 이에 대해서는 도 4를 참조하여 설명한다.

도 4의 D급 증폭기는 도 3의 D급 증폭기와 동일한 구성을 갖고 동일한 역할을 하는 딜레이 제어부(220)와 드라이버 회로(230)를 갖는다. 다른 점은 도 4의 D급 증폭기는 리셋부(240)가 N 채널 버퍼(232)의 입력단에 연결되어 있다.

리셋부(240)는 리셋 신호원(245)과 스위치(247)를 포함한다.

리셋부(240)는 D급 증폭기에 전원이 공급되기 시작할 때 발생할 수 있는 팝업 노이즈를 방지한다. 리셋부(240)의 동작 원리는 전원이 공급되는 과정에서 출력 신호에 팝업 노이즈가 발생되는 것을 막기 위하여 파워 출력 단(233)의 NMOS 트랜지스터(MN5)를 소정의 시간동안 턴온 시킨다. 이를 위하여 리셋부(240)는 리셋 신호원(245)과, 스위치(247)를 포함한다.

리셋 신호원(245)은 D급 증폭기를 포함하는 시스템에 전원이 공급될 때 소정의 전압이 될 때까지 로우 신호를 출력하다가 소정의 전압 이상이 되면 하이를 출력한다. 리셋 신호원(245)의 출력이 로우이면 스위치(247)는 턴온 상태에 있다가 하이가 되면 스위치(247)는 턴오프 상태가 된다. 이와 같은 리셋 신호원은 D급 증폭기 내부에 구현할 수도 있지만, D급 증폭기 외부에 구현될 수도 있다. 이 경우에 D급 증폭기는 외부의 리셋 신호원으로부터 신호를 스위치(247)에 전달하는 전송 라인이 도 4의 리셋 신호원(245)이 될 수 있다.

스위치(247)는 전원 단자와 N 채널 버퍼(232)의 입력단을 연결한다. 일 실시예에 있어서, 스위치(247)는 PMOS 트랜지스터로 구현된다. 이 경우에 리셋 신호원(245)의 출력이 로우이면 PMOS 트랜지스터의 채널은 턴온되고, 리셋 신호원(245)의 출력이 하이이면 PMOS 트랜지스터의 채널은 턴오프된다. 드라이버 회로(230)의 전원 단자에 전원이 공급되면 스위치(247)에도 전원이 공급된다. 이 때 리셋 신호원(245)이 아직 로우 상태에 있다면, N 채널 버퍼(232)의 입력 단에는 하이 신호가 입력되고, 따라서 파워 출력단(233)의 NMOS 트랜지스터(MN5)는 턴온된다. 그러다 가 리셋 신호원(245)의 출력이 하이가 되면 N 채널 버퍼(232)의 입력 단과 전원 전압은 분리되고, N 채널 버퍼(232)의 입력단에는 N 채널 PWM 신호가 입력된다.

이상의 실시예들은 예시적인 것으로서, P 채널과 N 채널 양쪽 모두에 리셋부가 연결된 D급 증폭기도 가능하다.

D급 증폭기를 포함하는 시스템에 전원이 공급되는 과정에서 드라이버 회로에 공급되는 전압(이하, "드라이버 전압"이라 함)이 드라이버 회로 이전의 회로들에 공급되는 전압(이하, "디지털 회로 전압"이라 함)보다 앞서는 경우에 드라이버 회로는 출력신호를 발생시킬 수 있는 상태이고, 드라이버 회로의 입력 값은 미정(unknown) 상태이다. 이 경우에 팝업 노이즈가 발생될 수 있다. 따라서, 본 발명의 실시예에 따른 D급 증폭기는 디지털 회로 전압이 충분히 공급된 후에 소정의 시간(T1)이 지난 후에 리셋 신호원 출력이 하이로 바뀌도록 한다.

D급 증폭기를 포함하는 시스템에 전원이 공급될 때와 마찬가지로 D급 증폭기를 포함하는 시스템의 전원이 꺼질 때도 팝업 노이즈는 발생될 수 있다. 즉, 드라이버 전압이 충분히 공급되는 상태일 때 디지털 회로 전압이 먼저 0으로 바뀔 경우에 드라이버 회로의 입력값은 미정 상태가 된다. 이 때 드라이버 회로의 입력 값에 따라 팝업 노이즈가 발생될 수 있다. 따라서, 본원 발명의 실시예에 따른 D급 증폭기의 리셋 신호원은 디지털 회로 전압이 0으로 바뀌기 전에 먼저 0을 출력한다. 이에 따라 드라이버 전압이 충분히 공급되는 상태일 때도 드라이버 회로는 비활성화된다.

이상에서의 실시예들은 모두 예시적인 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

본 발명의 실시예에 따른 D급 증폭기는 전원이 들어올 때 발생될 수 있는 팝업 노이즈를 효과적으로 제거할 수 있다.

도 7을 참조하면, 드라이버 전압이 디지털 회로 전압보다 먼저 공급될 때 드라이버 전압이 공급되는 과정에서 종래의 D급 증폭기는 팝업 노이즈를 출력할 수 있다. 그러나 본 발명의 실시예에 따른 D급 증폭기는 팝업 노이즈를 출력하지 않는다.

이와 같이 팝업 노이즈를 효과적으로 제거할 수 있는 D급 증폭기를 채용한 오디오 장치는 전원이 입력될 때 발생할 수 있는 팝업 노이즈를 스피커로 출력하지 않는다.

Claims

펄스폭변조(Pulse Width Modulation) 신호를 입력받아 P 채널 펄스폭변조 신호와 N 채널 펄스폭변조 신호를 제공하는 딜레이 제어 회로;

상기 P 채널 펄스폭변조 신호를 증폭하여 제공하는 P 채널 버퍼와, 상기 N 채널 펄스폭변조 신호를 증폭하여 제공하는 N 채널 버퍼와, 상기 P 채널 펄스폭변조 신호 및 상기 N 채널 펄스폭 변조 신호에 응답하여 상기 펄스폭변조 신호를 증폭하여 외부로 출력하고 CMOS로 구성되는 한 쌍의 MOS 트랜지스터로 이루어진 파워 출력단을 포함하는 드라이버 회로;

상기 P 채널 버퍼의 입력단 또는 상기 N 채널 버퍼의 입력단 중 하나의 입력단을 전원 단자와 연결하는 스위치; 및

상기 딜레이 제어 회로에 전원이 공급된 이후에 상기 스위치에 개방 신호를 공급하는 리셋 신호원을 포함하는 D급(Class D) 증폭기.
제1항에 있어서, 상기 스위치는,

상기 P 채널 버퍼의 입력단을 상기 전원 단자와 연결하여 전원 공급시 상기 파워 출력단의 PMOS 트랜지스터를 턴오프시키는 것을 특징으로 하는 D급 증폭기.
제1항에 있어서, 상기 스위치는,

상기 N 채널 버퍼의 입력단을 상기 전원 단자와 연결하여 전원 공급시 상기 파워 출력단의 NMOS 트랜지스터를 턴온시키는 것을 특징으로 하는 D급 증폭기.
제2항 또는 제3항 중 어느 한 항에 있어서,

상기 스위치는 PMOS 트랜지스터인 것을 특징으로 하는 D급 증폭기.
제1항에 있어서,

상기 딜레이 제어 회로는 상기 채널폭변조 신호가 로우에서 하이로 바뀔 때는 상기 P 채널 펄스폭변조 신호를 상기 N 채널 펄스폭 변조 신호보다 먼저 로우에서 하이로 바꾸고, 상기 채널폭변조 신호가 하이에서 로우로 바뀔 때는 상기 N 채널 펄스폭변조 신호를 상기 P 채널 펄스폭변조 신호보다 먼저 하이에서 로우로 바꾸는 것을 특징으로 하는 D급 증폭기.
오디오 데이터를 입력받아 펄스폭변조 신호로 변환시키는 펄스폭변조 프로세서;

상기 펄스폭변조 신호를 입력받아 P 채널 펄스폭변조 신호와 N 채널 펄스폭변조 신호를 제공하는 딜레이 제어 회로;

상기 P 채널 펄스폭변조 신호를 증폭하여 제공하는 P 채널 버퍼와, 상기 N 채널 펄스폭변조 신호를 증폭하여 제공하는 N 채널 버퍼와, 상기 P 채널 펄스폭변조 신호 및 상기 N 채널 펄스폭 변조 신호에 응답하여 상기 펄스폭변조 신호를 증폭하여 외부로 출력하고 CMOS로 구성되는 한 쌍의 MOS 트랜지스터로 이루어진 파워 출력단을 포함하는 드라이버 회로;

상기 P 채널 버퍼의 입력단 또는 상기 N 채널 버퍼의 입력단 중 하나를 전원 단자와 연결하는 스위치; 및

상기 펄스폭변조 프로세서 및 상기 딜레이 제어 회로에 전원이 공급된 이후에 상기 스위치에 개방 신호를 공급하는 리셋 신호원을 포함하는 D급 증폭기 시스템.
제6항에 있어서, 상기 스위치는,

상기 P 채널 버퍼의 입력단을 상기 전원 단자와 연결하여 전원 공급시 상기 파워 출력단의 PMOS 트랜지스터를 턴오프시키는 것을 특징으로 하는 D급 증폭기 시스템.
제6항에 있어서, 상기 스위치는,

상기 N 채널 버퍼의 입력단을 상기 전원 단자와 연결하여 전원 공급시 상기 파워 출력단의 NMOS 트랜지스터를 턴온시키는 것을 특징으로 하는 D급 증폭기 시스템.
제7항 또는 제8항 중 어느 한 항에 있어서,

상기 스위치는 PMOS 트랜지스터인 것을 특징으로 하는 D급 증폭기 시스템.
제6항에 있어서,

상기 딜레이 제어 회로는 상기 채널폭변조 신호가 로우에서 하이로 바뀔 때는 상기 P 채널 펄스폭변조 신호를 상기 N 채널 펄스폭 변조 신호보다 먼저 로우에서 하이로 바꾸고, 상기 채널폭변조 신호가 하이에서 로우로 바뀔 때는 상기 N 채널 펄스폭변조 신호를 상기 P 채널 펄스폭변조 신호보다 먼저 하이에서 로우로 바꾸는 것을 특징으로 하는 D급 증폭기 시스템.
오디오 데이터를 입력받아 펄스폭변조 신호로 변환시키는 펄스폭변조 프로세서;

상기 펄스폭변조 신호를 입력받아 P 채널 펄스폭변조 신호와 N 채널 펄스폭변조 신호를 제공하는 딜레이 제어 회로;

상기 P 채널 펄스폭변조 신호를 증폭하여 제공하는 P 채널 버퍼와, 상기 N 채널 펄스폭변조 신호를 증폭하여 제공하는 N 채널 버퍼와, 상기 P 채널 펄스폭변조 신호 및 상기 N 채널 펄스폭 변조 신호에 응답하여 상기 펄스폭변조 신호를 증폭하여 외부로 출력하고 CMOS로 구성되는 한 쌍의 MOS 트랜지스터로 이루어진 파워 출력단을 포함하는 드라이버 회로;

상기 P 채널 버퍼의 입력단 또는 상기 N 채널 버퍼의 입력단 중 하나를 전원 단자와 연결하는 스위치; 및

상기 펄스폭변조 프로세서 및 상기 딜레이 제어 회로에 전원이 공급된 이후에 상기 스위치에 개방 신호를 공급하는 리셋 신호원;

상기 외부로 출력된 펄스폭변조 신호를 저역통과필터링하여 오디오 신호를 제공하는 저역통과필터; 및

상기 오디오 신호를 받아 소리를 출력하는 스피커를 포함하는 오디오 장치.
제11항에 있어서, 상기 스위치는,

상기 P 채널 버퍼의 입력단을 상기 전원 단자와 연결하여 전원 공급시 상기 파워 출력단의 PMOS 트랜지스터를 턴오프시키는 것을 특징으로 하는 오디오 장치.
제11항에 있어서, 상기 스위치는,

상기 N 채널 버퍼의 입력단을 상기 전원 단자와 연결하여 전원 공급시 상기 파워 출력단의 NMOS 트랜지스터를 턴온시키는 것을 특징으로 하는 오디오 장치.
제12항 또는 제13항 중 어느 한 항에 있어서,

상기 스위치는 PMOS 트랜지스터인 것을 특징으로 하는 오디오 장치.
제11항에 있어서,

상기 딜레이 제어 회로는 상기 채널폭변조 신호가 로우에서 하이로 바뀔 때는 상기 P 채널 펄스폭변조 신호를 상기 N 채널 펄스폭 변조 신호보다 먼저 로우에서 하이로 바꾸고, 상기 채널폭변조 신호가 하이에서 로우로 바뀔 때는 상기 N 채널 펄스폭변조 신호를 상기 P 채널 펄스폭변조 신호보다 먼저 하이에서 로우로 바꾸는 것을 특징으로 하는 오디오 장치.