JP2004135016A - オーディオ機器の出力ミュート回路 - Google Patents
オーディオ機器の出力ミュート回路 Download PDFInfo
- Publication number
- JP2004135016A JP2004135016A JP2002296941A JP2002296941A JP2004135016A JP 2004135016 A JP2004135016 A JP 2004135016A JP 2002296941 A JP2002296941 A JP 2002296941A JP 2002296941 A JP2002296941 A JP 2002296941A JP 2004135016 A JP2004135016 A JP 2004135016A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- switching elements
- switching element
- mute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】デジタルパワーアンプを備えたオーディオ機器の出力ミュートを簡単な構成で良好に行う。
【解決手段】第1スイッチング素子と第2スイッチング素子の直列回路と、第3スイッチング素子と第4スイッチング素子の直列回路とを電源とグランド間に並列に接続し、第1、第2スイッチング素子の接続中点と、第3、第4スイッチング素子の接続中点との間にスピーカを接続し、入力信号に応じて、第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と、第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを交互に繰り返すオーディオ機器で、出力をミュートするときは、電源側に接続された第1、第3スイッチング素子をオフ、グランド側に接続された第2、第4スイッチング素子をオンとする。
【選択図】 図1
【解決手段】第1スイッチング素子と第2スイッチング素子の直列回路と、第3スイッチング素子と第4スイッチング素子の直列回路とを電源とグランド間に並列に接続し、第1、第2スイッチング素子の接続中点と、第3、第4スイッチング素子の接続中点との間にスピーカを接続し、入力信号に応じて、第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と、第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを交互に繰り返すオーディオ機器で、出力をミュートするときは、電源側に接続された第1、第3スイッチング素子をオフ、グランド側に接続された第2、第4スイッチング素子をオンとする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、オーディオ機器の出力ミュート回路に関するものであり、特にオーディオ信号としてPWM方式等で変調されたデジタル信号によって直接電源をスイッチングし、オーディオ信号を増幅するオーディオ機器の出力ミュート回路に関するものである。
【0002】
【従来の技術】
従来、オーディオ機器では、電源をオン・オフした直後のオーディオ機器内部の動作が不安定なときに、スピーカから衝撃性の異音(ポップ音)が発生したり、場合によってはスピーカが破損したりすることがあった。このような現象を防ぐため、例えば、オーディオ機器を構成するパワーアンプに、そのパワーアンプの出力経路を遮断するリレースイッチを設け、電源オン・オフ直後の所定期間は前記リレースイッチを開放することにより、パワーアンプから出力が出ないようにする出力ミュートが行われていた。
【0003】
ところで、近年、オーディオ信号としてパルス幅変調(PWM)方式等で変調したデジタル信号で、直接電源をスイッチングしてオーディオ信号を増幅させるデジタルパワーアンプと称されるパワーアンプが開発されている。このデジタルパワーアンプは、例えば、入力したオーディオ信号に基づいてパルス幅変調されたPWM信号により、安定化電源を高速でスイッチングさせ、そのスイッチングされた電源からオーディオ信号成分を抽出させる処理を行って、接続されたスピーカを駆動させる信号を得るようにしたものである。図4は、オーディオ信号からPWM信号が生成される原理を示した図である。例えば、図4(a)に示すようなオーディオ信号としての正弦波のアナログ信号があるとき、このアナログ信号を、図4(b)に示す1ビットのデジタル信号であるPWM信号に変換する。
【0004】
このようなデジタルパワーアンプでは、内部でデジタル信号処理が行われている。そのため、電源オン時には初期化動作として、デジタルパワーアンプ内部のデジタル信号処理部のデータを強制的に0(ゼロ)データに設定するリセット処理が行われる。しかしながら、このようなリセット処理が行われると、そのデータに基づき出力される図4(b)に示すようなPWM信号のデューティは、0%に近い所定の最低値となるので、負の最大値が出力のレベルに設定されてしまうことになる。そのため、スピーカから大きなポップ音を発生することがある。即ち、スピーカには負極性の所定の直流電圧が印加されることになり、そのまま内部データに変化がなければ、デジタルパワーアンプの出力電圧に変化はなく、スピーカの振動板は振動しないのでポップ音が発生することはないが、リセット処理が終了した後、入力されたオーディオ信号の増幅を開始したとき、内部デジタル信号処理部のデータに0(ゼロ)データから離れたデータが設定されると、出力信号の電圧レベルは負の最大値から、あるレベルに急激に変化することになり、このときポップ音が発生する問題があった。
【0005】
更に、電源オン時には、デジタルパワーアンプの出力部には電圧が印加されているが内部デジタル信号処理部が安定した動作を行うまでの過渡期に、また電源オフ時には、デジタルパワーアンプの出力部に印加された電圧は残存しているが内部デジタル信号処理部が電圧不足により停止してしまう過渡期に、デジタルパワーアンプの出力には直流電流が流れるので、スピーカからポップ音が発生する問題があった。
【0006】
そこで、これらの問題点を解決するために、従来のデジタルパワーアンプでは、電源オン・オフ時には、電源オン・オフしてから所定期間はデジタルパワーアンプの出力を最終出力に近いところで無音化させるようにしており、例えば上述のようなリレースイッチによる出力ミュートが行われていた。
【0007】
また、出力ミュートを行う方法として、前記リセット処理のときにデジタルパワーアンプの内部デジタル信号処理部のデータを、上述した0(ゼロ)データに設定するのではなく、電源をスイッチングするスイッチング素子のオン期間とオフ期間が平均的に等しくなるような配列のデータに設定するようにしているものもある(例えば、特許文献1参照。)。
【0008】
【特許文献1】
特開2002−158541号公報 (第3−5頁、第1図)
【0009】
【発明が解決しようとする課題】
しかしながら、上述したような出力ミュート用のリレースイッチを設けると、デジタルパワーアンプの構成が複雑化する問題があった。また、スピーカの音を無音化できるが、リレースイッチの動作音が聞こえるので、耳障りであった。更に、コストの上昇を招く問題もあった。また、前記リセット処理のときに、デジタルパワーアンプの内部デジタル処理部のデータを、電源をスイッチングするスイッチング素子のオン期間とオフ期間が平均的に等しくなるような配列のデータに設定する出力ミュートの方法は、デジタルパワーアンプの内部デジタル処理部を複雑化する問題があった。
【0010】
本発明は、上記の点に鑑み、デジタルパワーアンプを備えたオーディオ機器の出力ミュート回路であって、簡単な構成で良好に出力ミュートが行えるオーディオ機器の出力ミュート回路を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために本発明は、第1スイッチング素子と第2スイッチング素子の直列回路と、第3スイッチング素子と第4スイッチング素子の直列回路とを電源とグランド間に並列に接続し、第1、第2スイッチング素子の接続中点と、第3、第4スイッチング素子の接続中点との間にスピーカを接続し、入力信号に応じて、第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と、第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを交互に繰り返すことにより前記スピーカから音声を出力するオーディオ機器に設けられた、出力をミュートする制御を行うオーディオ機器の出力ミュート回路において、出力をミュートするときは、前記電源側に接続された第1、第3スイッチング素子をオフ、前記グランド側に接続された第2、第4スイッチング素子をオンとする制御を行うようにしたものである。
【0012】
このようにすると、前記第1、第3スイッチング素子をオフすることにより、前記電源からスピーカを切り離すことになり、前記電源からスピーカやグランドに電流が流れることがなくなる。そして、前記第2、第4スイッチング素子をオンすることにより、スピーカ両端の電位は両方ともグランド電位となり、スピーカの両端を実質短絡することになる。従って、スピーカから音声が発生しなくなる出力ミュートを簡単な構成で良好に行うことができる。
【0013】
また例えば、前記第1、第2、第3、第4スイッチング素子を全てNチャンネル型MOSトランジスタとすると、Nチャンネル型MOSトランジスタは、Pチャンネル型MOSトランジスタ等に比してオン抵抗が小さいので、前記電源の電圧を低くした状態でオーディオ信号を増幅でき、オーディオ機器の消費電力を低減できる。また、損失が減るので、高効率なオーディオ機器が実現できる。また、出力ミュート時に、スピーカが低抵抗で接地されることになるので、出力ミュート時の出力の減衰率が向上する。
【0014】
また例えば、前記第1、第2、第3、第4スイッチング素子を全てNチャンネル型MOSトランジスタで構成したオーディオ機器において、前記入力信号の正相信号と、出力をミュートする期間に応じたミュート信号の論理積をとった信号で第3スイッチング素子をオン・オフ制御する第1ANDゲートと、前記入力信号の逆相信号と前記ミュート信号の論理積をとった信号で第1スイッチング素子をオン・オフ制御する第2ANDゲートと、前記入力信号の正相信号と前記ミュート信号の論理積否定をとった信号で第4スイッチング素子をオン・オフ制御する第1NANDゲートと、前記入力信号の逆相信号と前記ミュート信号の論理積否定をとった信号で第2スイッチング素子をオン・オフ制御する第2NANDゲートを用いて出力ミュート回路を構成すると、出力をミュートするときに、第1、第3スイッチング素子をオフ、第2、第4スイッチング素子をオンとする制御を行う出力ミュート回路が簡単な構成で実現できる。
【0015】
また例えば、出力をミュートするときに、前記第1、第3スイッチング素子をオフする代わりに前記電源の電圧を零にし、第2、第4スイッチング素子をオンとする制御を行うようにしてもよい。このようにすると、前記第2、第4スイッチング素子をオンすることにより、スピーカ両端の電位がグランド電位となり、実質短絡することになるので、スピーカから音声が発生することはなくなる。そして、前記電源の電圧を零にすることにより、出力をミュートするときに前記第1、第3スイッチング素子をオフせずとも、前記電源からスピーカやグランドに電流が流れることがないので、出力ミュートするときに前記第1、第3スイッチング素子をオフさせる論理ゲート等の制御回路が不要になる。従って、出力ミュートを簡単な構成で良好に行うことができる。
【0016】
【発明の実施の形態】
以下に本発明の実施形態を図面を参照して説明する。図4は、本発明を適用したオーディオ機器の構成を示す図である。図4において、41はオーディオ信号源(図示せず)から与えられるオーディオ信号としてのPCM(Pulse Code Modulation)信号をΔΣ(デルタシグマ)変調して、1ビットのPWM信号を生成するPCM−ΔΣ変調器である。この1ビットのPWM信号は、正相信号とその極性を反転した逆相信号を用いて次段のPWMアンプ42に送られる。PWMアンプ42は、電源回路45から与えられる安定化された直流電源とグランド間に接続された複数のスイッチング素子(図示せず)を前記PWM信号に応じてオン・オフ制御し、前記直流電源にオーディオ信号成分を重畳させる。更に、スイッチング素子のスイッチングにより得られた信号から、ローパスフィルタ(図示せず)によって高周波成分を除去し、オーディオ信号成分のみを抽出したスピーカ駆動信号を生成する。このようにして得られたスピーカ駆動信号が、スピーカ43に供給され、元のオーディオ信号に応じた音声が出力される。
【0017】
44は、出力ミュートを行うときに、ミュート信号(2値信号)を発生させるミュート信号発生回路である。ミュート信号は、PWMアンプ42に与えられる。その際、電源回路45にも与えられるようにしてもよい。ミュート信号発生回路44は、電源オン時においては、電源が立ち上がった後の所定時間経過後に前記ミュート信号を解除する。ミュート信号は、通常の音声出力時はHレベルで、ミュート時にはLレベルである。また、電源オフ時にも、前記ミュート信号をLレベルにして出力ミュートを行う。
【0018】
出力ミュートは、上述したようなオーディオ機器の電源オン時や電源オフ時にスピーカに発生するポップ音を防止するために行う場合のほか、通常の音声出力中にワンタッチで消音する場合にも行う。例えば、音楽等を聞いている時に即座に消音したい場合、音量ボリュームを絞って消音するよりも操作部等に設けられた消音ボタンを押して消音し、再び音楽を聞く場合は、再度消音ボタンを押して元の音量に復帰すれば便利である。この場合、ミュート信号発生回路44は、前記ミュート信号を消音操作が行われたときにHレベルからLレベルに変化させ、消音の解除操作が行われたときにLレベルからHレベルに変化させる。
【0019】
図1は、本発明の第1の実施形態を示す回路図である。図1において、1はPWM信号の正相信号が入力される入力端子であり、2はPWM信号の逆相信号が入力される入力端子である。また、3は前記ミュート信号が印加される制御端子である。11、12は、2個の論理入力端子と1個の論理出力端子を有するANDゲートであり、13、14は、2個の論理入力端子と1個の論理出力端子を有するNANDゲートである。そして、ANDゲート11の論理入力端子の一端とNANDゲート13の論理入力端子の一端とが入力端子1に接続され、ANDゲート12の論理入力端子の一端とNANDゲート14の論理入力端子の一端とが入力端子2に接続されている。また、ANDゲート11、12の論理入力の他端とNANDゲート13,14の論理入力の他端とが制御端子3に接続されている。
【0020】
5は、オーディオ機器内部に設けられた電源回路であり、直流電圧Vccを電源端子4に供給する。尚、電源回路5の供給する直流電圧Vccは、消費電力低減のため、また残留雑音低減のため、オーディオ機器の音量ボリュームに応じて可変できるようになっている。
【0021】
SW1、SW2、SW3、SW4は、全てNチャンネル型のMOSトランジスタ(以下、NMOSトランジスタという。)である。NMOSトランジスタSW1のドレイン端子が電源端子4に接続され、ソース端子がNMOSトランジスタSW2のドレイン端子に接続され、ゲート端子がANDゲート12の論理出力端子に接続されている。そして、NMOSトランジスタSW2のソース端子はグランドに接続され、ゲート端子がNANDゲート14の論理出力端子に接続されている。また、NMOSトランジスタSW3のドレイン端子が電源端子4に接続され、ソース端子がNMOSトランジスタSW4のドレイン端子に接続され、ゲート端子がANDゲート11の論理出力端子に接続されている。そして、NMOSトランジスタSW4のソース端子はグランドに接続され、ゲート端子がNANDゲート13の論理出力端子に接続されている。
【0022】
NMOSトランジスタSW1のソース端子は、コイルL1の一端に接続され、コイルL1の他端はコンデンサC1を介してグランドに接続されている。更に、コイルL1の前記他端は、出力端子15に接続されている。また、NMOSトランジスタSW3のソース端子は、コイルL2の一端に接続され、コイルL2の他端はコンデンサC2を介してグランドに接続されている。更に、コイルL2の前記他端は、出力端子16に接続されている。尚、出力端子15、16間にスピーカ17が接続されている。
【0023】
以上の回路構成による音声出力動作を図1と表1を参照して説明する。表1は、図1に示す回路における入力信号(PWM信号)とNMOSトランジスタSW1、SW2、SW3、SW4のオン・オフ状態との関係を示す表である。表1において、入力信号と記した欄の下欄に記す”通常時”は、音声出力中を意味し、”ミュート時”は、出力ミュート中を意味する。また、同じく入力信号と記した欄の下欄に記す”正”は、図1に示す入力端子1に入力される入力信号のレベルがHレベルであり、入力端子2に入力される入力信号のレベルがLレベルである状態を意味する。そして、同じく入力信号と記した欄の下欄に記す”負”は、図1に示す入力端子1に入力されるPWM信号のレベルがLレベルであり、入力端子2に入力されるPWM信号のレベルがHレベルである状態を意味する。また、”SW1”、”SW2”、”SW3”、”SW4”は図1に示すNMOSトランジスタの記号である。また、”ON”、”OFF”と記してあるのは、その上段に記した記号に対応したNMOSトランジスタのオン・オフ状態を意味するものである。尚、最右欄に記した▲1▼、▲2▼、▲3▼、▲4▼は行ナンバーを示したものである。
【0024】
【表1】
【0025】
まず、スピーカから音声出力が行われているとき(通常時)の動作を説明する。図1に示す制御端子3に印加されるミュート信号は、通常時においてはHレベルである。従って、ANDゲート11、12、NANDゲート13、14の各論理入力端子の一端はHレベルとなる。この状態で、入力端子1に入力されるPWM信号がHレベル、入力端子2に入力されるPWM信号がLレベルであるとき、ANDゲート11の論理出力端子はHレベル、ANDゲート12の論理出力端子はLレベル、NANDゲート13の論理出力端子はLレベル、NANDゲート14の論理出力端子はHレベルとなる。そして、各論理出力端子の電圧がそのゲート端子に印加される各NMOSトランジスタの状態は、表1の▲1▼行に示すように、NMOSトランジスタSW1、SW4がオフ、NMOSトランジスタSW2、SW3がオンになる。
【0026】
また、入力信号が上述の状態とは逆の状態、即ち、入力端子1に入力される入力信号がLレベル、入力端子2に入力される入力信号がHレベルであるときは、ANDゲート11の論理出力端子はLレベル、ANDゲート12の論理出力端子はHレベル、NANDゲート13の論理出力端子はHレベル、NANDゲート14の論理出力端子はLレベルとなるので、表1の▲2▼行に示すように、NMOSトランジスタSW1、SW4がオン、NMOSトランジスタSW2、SW3がオフになる。
【0027】
上述のような関係で、NMOSトランジスタSW1、SW2、SW3、SW4が入力信号に応じてオン・オフされることにより、NMOSトランジスタSW1のソース端子と、NMOSトランジスタSW3のソース端子との間に、振幅が直流電圧Vccであり、極性が交互に変わるパルス状の信号が発生する。そして、このパルス状の信号から、コイルL1とコンデンサC1とで構成された第1のローパスフィルターと、コイルL2とコンデンサC2とで構成された第2のローパスフィルタとによって高周波成分が除去され、元のオーディオ信号成分のみが抽出された信号が、出力端子15,16間に接続されたスピーカ17に供給され音声が出力される。
【0028】
次に出力ミュートを行うとき(ミュート時)の動作を説明する。出力ミュートを行うときには、制御端子3に印加されるミュート信号はLレベルとなる。従って、ANDゲート11、12、NANDゲート13、14の各論理ゲートの論理入力端子の一端はLレベルとなるので、各論理ゲートの論理入力端子の他端のレベルに関わらず、即ち、入力端子1及び2に入力される入力信号に関わらず、ANDゲート11、12の論理出力端子はLレベルとなり、NANDゲート13、14の論理出力端子はHレベルとなる。従って、表1の▲3▼行、▲4▼行に示すように、入力信号が変化してもNMOSトランジスタSW1、SW3がオフ、NMOSトランジスタSW2、SW4がオンの状態を維持する。
【0029】
NMOSトランジスタSW1、SW3が両方共オフになることにより、スピーカ17は電源端子4から切り離されるので、電源回路5から電流が流れることがなくなる。また、NMOSトランジスタSW2、SW4が両方共オンになると、出力端子15,16の電位は両方共グランド電位となり、スピーカ17の両端は実質短絡された状態となるので、音声出力を発生することがなくなり消音する。このようにして、出力ミュートが行われる。
【0030】
図2は、本発明の第2の実施形態を示した回路図である。図2において、図1と同一の部分については同一の符号を付し、説明を省略する。図2において、図1と相違する点は、NMOSトランジスタSW3のゲート端子が、図1に示すANDゲート11を介さず、直接入力端子1に接続され、NMOSトランジスタSW1のゲート端子が、図1に示すANDゲート12を介さず、直接入力端子2に接続されている点と、電源回路5の出力電圧である直流電圧Vccをミュート信号に応じて零にするために、電源端子4と電源回路5の出力部との間に、ミュート信号に応じて動作するスイッチ6が設けられている点である。尚、スイッチ6は、半導体スイッチであってもよいし、機械式のスイッチであってもよい。
【0031】
次に、図2に示す回路の動作を図2と表2を参照して説明する。表2は、図2に示す回路における入力信号(PWM信号)とNOMSトランジスタSW1、SW2、SW3、SW4のオン・オフ状態との関係を示す表である。尚、表2に記した記号の意味は、表1に記した記号の意味と同じである。表2の最右欄の▲5▼、▲6▼、▲7▼、▲8▼は行ナンバーを示したものである。
【0032】
【表2】
【0033】
まず、スピーカから音声出力が行われているとき、即ち通常時の動作は、上述した第1の実施形態で説明した通常時の動作と同じである。即ち、入力信号とNMOSトランジスタSW1、SW2、SW3、SW4のオン・オフとの関係は、表1の▲1▼、▲2▼行に示す関係と同じ関係となり、表2の▲5▼、▲6▼行に示すようになる。尚、このときスイッチ6はオンしており、電源回路5から電源端子4に直流電圧Vccが供給されている。次に、ミュート時は、NMOSトランジスタSW1、SW3は、表2の▲7▼、▲8▼行に示すように、通常時と同じく入力信号に応じてオン・オフするが、NMOSトランジスタSW2、SW4は、NANDゲート13、14の論理入力端子の一端に入力されるミュート信号がLレベルであり、いずれも論理出力端子がHレベルになるので、表2の▲7▼、▲8▼行に示すように、入力信号に関わらずオンとなる。
【0034】
NMOSトランジスタSW2、SW4が両方共オンになると、出力端子15,16の電位は両方共グランド電位となり、スピーカ17の両端は実質短絡された状態となるので、音声出力を発生することがなくなり消音する。そして、表2の▲7▼、▲8▼行に示すように、NMOSトランジスタSW3、SW4が同時にオン、また、NMOSトランジスタSW1、SW2が同時にオンして、電源端子4とグランドが導通することになるが、ミュート信号に応じてスイッチ6がオフとなり、または電源電圧が0Vにコントロールされ、電源回路5から供給する直流電圧Vccを零にすることにより、電源端子4からNMOSトランジスタSW1とSW2を貫通して、又はNMOSトランジスタSW3とSW4を貫通してグランドへ電流は流れない。
【0035】
このようにして、図2に示す電源回路5から供給される直流電圧Vccをミュート信号に応じて零とし、NMOSトランジスタSW2、SW4をオンとすることにより、出力ミュートを簡単な構成で良好に行うことができる。
【0036】
以上説明したような出力ミュート回路を用いると、デジタルパワーアンプの出力経路を遮断するためのリレースイッチ等を設けなくとも出力ミュートを簡単な構成で良好に行うことができる。また、前記スイッチング素子のオン期間とオフ期間が平均的に等しくなるような配列のデータに設定する制御回路を設けなくとも出力ミュートを簡単な構成で良好に行うことができる。従って、出力ミュート機能を備えたオーディオ機器の構成が簡単になり、コストを低減できる。
【0037】
また、第1、第2、第3、第4スイッチング素子を全てNチャンネル型MOSトランジスタとすることにより、Nチャンネル型MOSトランジスタは、Pチャンネル型MOSトランジスタ等に比してドレイン電圧即ち、直流電源Vccを低くした状態でオーディオ信号を増幅できるので、消費電力を低減できる。特にヘッドホン等の小さい電力で駆動させるスピーカに対応する場合に有用である。更に、損失が減るので、高効率なオーディオ機器が実現できる。また、出力ミュート時に、スピーカが低抵抗で接地されることになるので、出力ミュート時の出力の減衰率が向上する。
【0038】
尚、本実施例では、第1、第2、第3、第4スイッチング素子を、全てNMOSトランジスタとした例を説明したが、PMOSトランジスタやバイポーラトランジスタ等の他のスイッチング素子で構成されたオーディオ機器においても、本実施例で述べたような出力ミュート回路を用いることにより、出力ミュートを簡単な構成で良好に行うことができる。
【0039】
また、第1の実施例では、第1、第2、第3、第4スイッチング素子を、全てNMOSトランジスタとしたオーディオ機器のミュート回路を構成する素子として、ANDゲートとNANDゲートを用いた例で説明したが、他の論理ゲートを用いて構成してもよいことは言うまでもない。また、第2の実施例においても、第1、第2、第3、第4スイッチング素子を、全てNMOSトランジスタとしたオーディオ機器のミュート回路を構成する素子として、NANDゲートを用いた例で説明したが、他の論理ゲートを用いて構成してもよいことは勿論である。
【0040】
【発明の効果】
本発明によると、デジタルパワーアンプを備えたオーディオ機器の出力ミュート回路であって、出力ミュートを簡単な構成で良好に行うことができるオーディオ機器の出力ミュート回路が実現できる。
【図面の簡単な説明】
【図1】は、本発明の第1の実施形態を示す回路図である。
【図2】は、本発明の第2の実施形態を示す回路図である。
【図3】は、オーディオ信号からPWM信号が生成される原理を示した図である。
【図4】は、本発明を適用したオーディオ機器の構成を示すブロック図である。
【符号の説明】
1,2 入力端子
3 制御端子
4 電源端子
5 電源回路
6 スイッチ
11,12 ANDゲート
13,14 NANDゲート
15,16 出力端子
17 スピーカ
41 PCM−ΔΣ変調器
42 PWMアンプ
43 スピーカ
44 ミュート信号発生回路
45 電源回路
SW1,SW2,SW3,SW4 NMOSトランジスタ
C1,C2 コンデンサ
L1,L2 コイル
Vcc 直流電圧
【発明の属する技術分野】
本発明は、オーディオ機器の出力ミュート回路に関するものであり、特にオーディオ信号としてPWM方式等で変調されたデジタル信号によって直接電源をスイッチングし、オーディオ信号を増幅するオーディオ機器の出力ミュート回路に関するものである。
【0002】
【従来の技術】
従来、オーディオ機器では、電源をオン・オフした直後のオーディオ機器内部の動作が不安定なときに、スピーカから衝撃性の異音(ポップ音)が発生したり、場合によってはスピーカが破損したりすることがあった。このような現象を防ぐため、例えば、オーディオ機器を構成するパワーアンプに、そのパワーアンプの出力経路を遮断するリレースイッチを設け、電源オン・オフ直後の所定期間は前記リレースイッチを開放することにより、パワーアンプから出力が出ないようにする出力ミュートが行われていた。
【0003】
ところで、近年、オーディオ信号としてパルス幅変調(PWM)方式等で変調したデジタル信号で、直接電源をスイッチングしてオーディオ信号を増幅させるデジタルパワーアンプと称されるパワーアンプが開発されている。このデジタルパワーアンプは、例えば、入力したオーディオ信号に基づいてパルス幅変調されたPWM信号により、安定化電源を高速でスイッチングさせ、そのスイッチングされた電源からオーディオ信号成分を抽出させる処理を行って、接続されたスピーカを駆動させる信号を得るようにしたものである。図4は、オーディオ信号からPWM信号が生成される原理を示した図である。例えば、図4(a)に示すようなオーディオ信号としての正弦波のアナログ信号があるとき、このアナログ信号を、図4(b)に示す1ビットのデジタル信号であるPWM信号に変換する。
【0004】
このようなデジタルパワーアンプでは、内部でデジタル信号処理が行われている。そのため、電源オン時には初期化動作として、デジタルパワーアンプ内部のデジタル信号処理部のデータを強制的に0(ゼロ)データに設定するリセット処理が行われる。しかしながら、このようなリセット処理が行われると、そのデータに基づき出力される図4(b)に示すようなPWM信号のデューティは、0%に近い所定の最低値となるので、負の最大値が出力のレベルに設定されてしまうことになる。そのため、スピーカから大きなポップ音を発生することがある。即ち、スピーカには負極性の所定の直流電圧が印加されることになり、そのまま内部データに変化がなければ、デジタルパワーアンプの出力電圧に変化はなく、スピーカの振動板は振動しないのでポップ音が発生することはないが、リセット処理が終了した後、入力されたオーディオ信号の増幅を開始したとき、内部デジタル信号処理部のデータに0(ゼロ)データから離れたデータが設定されると、出力信号の電圧レベルは負の最大値から、あるレベルに急激に変化することになり、このときポップ音が発生する問題があった。
【0005】
更に、電源オン時には、デジタルパワーアンプの出力部には電圧が印加されているが内部デジタル信号処理部が安定した動作を行うまでの過渡期に、また電源オフ時には、デジタルパワーアンプの出力部に印加された電圧は残存しているが内部デジタル信号処理部が電圧不足により停止してしまう過渡期に、デジタルパワーアンプの出力には直流電流が流れるので、スピーカからポップ音が発生する問題があった。
【0006】
そこで、これらの問題点を解決するために、従来のデジタルパワーアンプでは、電源オン・オフ時には、電源オン・オフしてから所定期間はデジタルパワーアンプの出力を最終出力に近いところで無音化させるようにしており、例えば上述のようなリレースイッチによる出力ミュートが行われていた。
【0007】
また、出力ミュートを行う方法として、前記リセット処理のときにデジタルパワーアンプの内部デジタル信号処理部のデータを、上述した0(ゼロ)データに設定するのではなく、電源をスイッチングするスイッチング素子のオン期間とオフ期間が平均的に等しくなるような配列のデータに設定するようにしているものもある(例えば、特許文献1参照。)。
【0008】
【特許文献1】
特開2002−158541号公報 (第3−5頁、第1図)
【0009】
【発明が解決しようとする課題】
しかしながら、上述したような出力ミュート用のリレースイッチを設けると、デジタルパワーアンプの構成が複雑化する問題があった。また、スピーカの音を無音化できるが、リレースイッチの動作音が聞こえるので、耳障りであった。更に、コストの上昇を招く問題もあった。また、前記リセット処理のときに、デジタルパワーアンプの内部デジタル処理部のデータを、電源をスイッチングするスイッチング素子のオン期間とオフ期間が平均的に等しくなるような配列のデータに設定する出力ミュートの方法は、デジタルパワーアンプの内部デジタル処理部を複雑化する問題があった。
【0010】
本発明は、上記の点に鑑み、デジタルパワーアンプを備えたオーディオ機器の出力ミュート回路であって、簡単な構成で良好に出力ミュートが行えるオーディオ機器の出力ミュート回路を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために本発明は、第1スイッチング素子と第2スイッチング素子の直列回路と、第3スイッチング素子と第4スイッチング素子の直列回路とを電源とグランド間に並列に接続し、第1、第2スイッチング素子の接続中点と、第3、第4スイッチング素子の接続中点との間にスピーカを接続し、入力信号に応じて、第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と、第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを交互に繰り返すことにより前記スピーカから音声を出力するオーディオ機器に設けられた、出力をミュートする制御を行うオーディオ機器の出力ミュート回路において、出力をミュートするときは、前記電源側に接続された第1、第3スイッチング素子をオフ、前記グランド側に接続された第2、第4スイッチング素子をオンとする制御を行うようにしたものである。
【0012】
このようにすると、前記第1、第3スイッチング素子をオフすることにより、前記電源からスピーカを切り離すことになり、前記電源からスピーカやグランドに電流が流れることがなくなる。そして、前記第2、第4スイッチング素子をオンすることにより、スピーカ両端の電位は両方ともグランド電位となり、スピーカの両端を実質短絡することになる。従って、スピーカから音声が発生しなくなる出力ミュートを簡単な構成で良好に行うことができる。
【0013】
また例えば、前記第1、第2、第3、第4スイッチング素子を全てNチャンネル型MOSトランジスタとすると、Nチャンネル型MOSトランジスタは、Pチャンネル型MOSトランジスタ等に比してオン抵抗が小さいので、前記電源の電圧を低くした状態でオーディオ信号を増幅でき、オーディオ機器の消費電力を低減できる。また、損失が減るので、高効率なオーディオ機器が実現できる。また、出力ミュート時に、スピーカが低抵抗で接地されることになるので、出力ミュート時の出力の減衰率が向上する。
【0014】
また例えば、前記第1、第2、第3、第4スイッチング素子を全てNチャンネル型MOSトランジスタで構成したオーディオ機器において、前記入力信号の正相信号と、出力をミュートする期間に応じたミュート信号の論理積をとった信号で第3スイッチング素子をオン・オフ制御する第1ANDゲートと、前記入力信号の逆相信号と前記ミュート信号の論理積をとった信号で第1スイッチング素子をオン・オフ制御する第2ANDゲートと、前記入力信号の正相信号と前記ミュート信号の論理積否定をとった信号で第4スイッチング素子をオン・オフ制御する第1NANDゲートと、前記入力信号の逆相信号と前記ミュート信号の論理積否定をとった信号で第2スイッチング素子をオン・オフ制御する第2NANDゲートを用いて出力ミュート回路を構成すると、出力をミュートするときに、第1、第3スイッチング素子をオフ、第2、第4スイッチング素子をオンとする制御を行う出力ミュート回路が簡単な構成で実現できる。
【0015】
また例えば、出力をミュートするときに、前記第1、第3スイッチング素子をオフする代わりに前記電源の電圧を零にし、第2、第4スイッチング素子をオンとする制御を行うようにしてもよい。このようにすると、前記第2、第4スイッチング素子をオンすることにより、スピーカ両端の電位がグランド電位となり、実質短絡することになるので、スピーカから音声が発生することはなくなる。そして、前記電源の電圧を零にすることにより、出力をミュートするときに前記第1、第3スイッチング素子をオフせずとも、前記電源からスピーカやグランドに電流が流れることがないので、出力ミュートするときに前記第1、第3スイッチング素子をオフさせる論理ゲート等の制御回路が不要になる。従って、出力ミュートを簡単な構成で良好に行うことができる。
【0016】
【発明の実施の形態】
以下に本発明の実施形態を図面を参照して説明する。図4は、本発明を適用したオーディオ機器の構成を示す図である。図4において、41はオーディオ信号源(図示せず)から与えられるオーディオ信号としてのPCM(Pulse Code Modulation)信号をΔΣ(デルタシグマ)変調して、1ビットのPWM信号を生成するPCM−ΔΣ変調器である。この1ビットのPWM信号は、正相信号とその極性を反転した逆相信号を用いて次段のPWMアンプ42に送られる。PWMアンプ42は、電源回路45から与えられる安定化された直流電源とグランド間に接続された複数のスイッチング素子(図示せず)を前記PWM信号に応じてオン・オフ制御し、前記直流電源にオーディオ信号成分を重畳させる。更に、スイッチング素子のスイッチングにより得られた信号から、ローパスフィルタ(図示せず)によって高周波成分を除去し、オーディオ信号成分のみを抽出したスピーカ駆動信号を生成する。このようにして得られたスピーカ駆動信号が、スピーカ43に供給され、元のオーディオ信号に応じた音声が出力される。
【0017】
44は、出力ミュートを行うときに、ミュート信号(2値信号)を発生させるミュート信号発生回路である。ミュート信号は、PWMアンプ42に与えられる。その際、電源回路45にも与えられるようにしてもよい。ミュート信号発生回路44は、電源オン時においては、電源が立ち上がった後の所定時間経過後に前記ミュート信号を解除する。ミュート信号は、通常の音声出力時はHレベルで、ミュート時にはLレベルである。また、電源オフ時にも、前記ミュート信号をLレベルにして出力ミュートを行う。
【0018】
出力ミュートは、上述したようなオーディオ機器の電源オン時や電源オフ時にスピーカに発生するポップ音を防止するために行う場合のほか、通常の音声出力中にワンタッチで消音する場合にも行う。例えば、音楽等を聞いている時に即座に消音したい場合、音量ボリュームを絞って消音するよりも操作部等に設けられた消音ボタンを押して消音し、再び音楽を聞く場合は、再度消音ボタンを押して元の音量に復帰すれば便利である。この場合、ミュート信号発生回路44は、前記ミュート信号を消音操作が行われたときにHレベルからLレベルに変化させ、消音の解除操作が行われたときにLレベルからHレベルに変化させる。
【0019】
図1は、本発明の第1の実施形態を示す回路図である。図1において、1はPWM信号の正相信号が入力される入力端子であり、2はPWM信号の逆相信号が入力される入力端子である。また、3は前記ミュート信号が印加される制御端子である。11、12は、2個の論理入力端子と1個の論理出力端子を有するANDゲートであり、13、14は、2個の論理入力端子と1個の論理出力端子を有するNANDゲートである。そして、ANDゲート11の論理入力端子の一端とNANDゲート13の論理入力端子の一端とが入力端子1に接続され、ANDゲート12の論理入力端子の一端とNANDゲート14の論理入力端子の一端とが入力端子2に接続されている。また、ANDゲート11、12の論理入力の他端とNANDゲート13,14の論理入力の他端とが制御端子3に接続されている。
【0020】
5は、オーディオ機器内部に設けられた電源回路であり、直流電圧Vccを電源端子4に供給する。尚、電源回路5の供給する直流電圧Vccは、消費電力低減のため、また残留雑音低減のため、オーディオ機器の音量ボリュームに応じて可変できるようになっている。
【0021】
SW1、SW2、SW3、SW4は、全てNチャンネル型のMOSトランジスタ(以下、NMOSトランジスタという。)である。NMOSトランジスタSW1のドレイン端子が電源端子4に接続され、ソース端子がNMOSトランジスタSW2のドレイン端子に接続され、ゲート端子がANDゲート12の論理出力端子に接続されている。そして、NMOSトランジスタSW2のソース端子はグランドに接続され、ゲート端子がNANDゲート14の論理出力端子に接続されている。また、NMOSトランジスタSW3のドレイン端子が電源端子4に接続され、ソース端子がNMOSトランジスタSW4のドレイン端子に接続され、ゲート端子がANDゲート11の論理出力端子に接続されている。そして、NMOSトランジスタSW4のソース端子はグランドに接続され、ゲート端子がNANDゲート13の論理出力端子に接続されている。
【0022】
NMOSトランジスタSW1のソース端子は、コイルL1の一端に接続され、コイルL1の他端はコンデンサC1を介してグランドに接続されている。更に、コイルL1の前記他端は、出力端子15に接続されている。また、NMOSトランジスタSW3のソース端子は、コイルL2の一端に接続され、コイルL2の他端はコンデンサC2を介してグランドに接続されている。更に、コイルL2の前記他端は、出力端子16に接続されている。尚、出力端子15、16間にスピーカ17が接続されている。
【0023】
以上の回路構成による音声出力動作を図1と表1を参照して説明する。表1は、図1に示す回路における入力信号(PWM信号)とNMOSトランジスタSW1、SW2、SW3、SW4のオン・オフ状態との関係を示す表である。表1において、入力信号と記した欄の下欄に記す”通常時”は、音声出力中を意味し、”ミュート時”は、出力ミュート中を意味する。また、同じく入力信号と記した欄の下欄に記す”正”は、図1に示す入力端子1に入力される入力信号のレベルがHレベルであり、入力端子2に入力される入力信号のレベルがLレベルである状態を意味する。そして、同じく入力信号と記した欄の下欄に記す”負”は、図1に示す入力端子1に入力されるPWM信号のレベルがLレベルであり、入力端子2に入力されるPWM信号のレベルがHレベルである状態を意味する。また、”SW1”、”SW2”、”SW3”、”SW4”は図1に示すNMOSトランジスタの記号である。また、”ON”、”OFF”と記してあるのは、その上段に記した記号に対応したNMOSトランジスタのオン・オフ状態を意味するものである。尚、最右欄に記した▲1▼、▲2▼、▲3▼、▲4▼は行ナンバーを示したものである。
【0024】
【表1】
【0025】
まず、スピーカから音声出力が行われているとき(通常時)の動作を説明する。図1に示す制御端子3に印加されるミュート信号は、通常時においてはHレベルである。従って、ANDゲート11、12、NANDゲート13、14の各論理入力端子の一端はHレベルとなる。この状態で、入力端子1に入力されるPWM信号がHレベル、入力端子2に入力されるPWM信号がLレベルであるとき、ANDゲート11の論理出力端子はHレベル、ANDゲート12の論理出力端子はLレベル、NANDゲート13の論理出力端子はLレベル、NANDゲート14の論理出力端子はHレベルとなる。そして、各論理出力端子の電圧がそのゲート端子に印加される各NMOSトランジスタの状態は、表1の▲1▼行に示すように、NMOSトランジスタSW1、SW4がオフ、NMOSトランジスタSW2、SW3がオンになる。
【0026】
また、入力信号が上述の状態とは逆の状態、即ち、入力端子1に入力される入力信号がLレベル、入力端子2に入力される入力信号がHレベルであるときは、ANDゲート11の論理出力端子はLレベル、ANDゲート12の論理出力端子はHレベル、NANDゲート13の論理出力端子はHレベル、NANDゲート14の論理出力端子はLレベルとなるので、表1の▲2▼行に示すように、NMOSトランジスタSW1、SW4がオン、NMOSトランジスタSW2、SW3がオフになる。
【0027】
上述のような関係で、NMOSトランジスタSW1、SW2、SW3、SW4が入力信号に応じてオン・オフされることにより、NMOSトランジスタSW1のソース端子と、NMOSトランジスタSW3のソース端子との間に、振幅が直流電圧Vccであり、極性が交互に変わるパルス状の信号が発生する。そして、このパルス状の信号から、コイルL1とコンデンサC1とで構成された第1のローパスフィルターと、コイルL2とコンデンサC2とで構成された第2のローパスフィルタとによって高周波成分が除去され、元のオーディオ信号成分のみが抽出された信号が、出力端子15,16間に接続されたスピーカ17に供給され音声が出力される。
【0028】
次に出力ミュートを行うとき(ミュート時)の動作を説明する。出力ミュートを行うときには、制御端子3に印加されるミュート信号はLレベルとなる。従って、ANDゲート11、12、NANDゲート13、14の各論理ゲートの論理入力端子の一端はLレベルとなるので、各論理ゲートの論理入力端子の他端のレベルに関わらず、即ち、入力端子1及び2に入力される入力信号に関わらず、ANDゲート11、12の論理出力端子はLレベルとなり、NANDゲート13、14の論理出力端子はHレベルとなる。従って、表1の▲3▼行、▲4▼行に示すように、入力信号が変化してもNMOSトランジスタSW1、SW3がオフ、NMOSトランジスタSW2、SW4がオンの状態を維持する。
【0029】
NMOSトランジスタSW1、SW3が両方共オフになることにより、スピーカ17は電源端子4から切り離されるので、電源回路5から電流が流れることがなくなる。また、NMOSトランジスタSW2、SW4が両方共オンになると、出力端子15,16の電位は両方共グランド電位となり、スピーカ17の両端は実質短絡された状態となるので、音声出力を発生することがなくなり消音する。このようにして、出力ミュートが行われる。
【0030】
図2は、本発明の第2の実施形態を示した回路図である。図2において、図1と同一の部分については同一の符号を付し、説明を省略する。図2において、図1と相違する点は、NMOSトランジスタSW3のゲート端子が、図1に示すANDゲート11を介さず、直接入力端子1に接続され、NMOSトランジスタSW1のゲート端子が、図1に示すANDゲート12を介さず、直接入力端子2に接続されている点と、電源回路5の出力電圧である直流電圧Vccをミュート信号に応じて零にするために、電源端子4と電源回路5の出力部との間に、ミュート信号に応じて動作するスイッチ6が設けられている点である。尚、スイッチ6は、半導体スイッチであってもよいし、機械式のスイッチであってもよい。
【0031】
次に、図2に示す回路の動作を図2と表2を参照して説明する。表2は、図2に示す回路における入力信号(PWM信号)とNOMSトランジスタSW1、SW2、SW3、SW4のオン・オフ状態との関係を示す表である。尚、表2に記した記号の意味は、表1に記した記号の意味と同じである。表2の最右欄の▲5▼、▲6▼、▲7▼、▲8▼は行ナンバーを示したものである。
【0032】
【表2】
【0033】
まず、スピーカから音声出力が行われているとき、即ち通常時の動作は、上述した第1の実施形態で説明した通常時の動作と同じである。即ち、入力信号とNMOSトランジスタSW1、SW2、SW3、SW4のオン・オフとの関係は、表1の▲1▼、▲2▼行に示す関係と同じ関係となり、表2の▲5▼、▲6▼行に示すようになる。尚、このときスイッチ6はオンしており、電源回路5から電源端子4に直流電圧Vccが供給されている。次に、ミュート時は、NMOSトランジスタSW1、SW3は、表2の▲7▼、▲8▼行に示すように、通常時と同じく入力信号に応じてオン・オフするが、NMOSトランジスタSW2、SW4は、NANDゲート13、14の論理入力端子の一端に入力されるミュート信号がLレベルであり、いずれも論理出力端子がHレベルになるので、表2の▲7▼、▲8▼行に示すように、入力信号に関わらずオンとなる。
【0034】
NMOSトランジスタSW2、SW4が両方共オンになると、出力端子15,16の電位は両方共グランド電位となり、スピーカ17の両端は実質短絡された状態となるので、音声出力を発生することがなくなり消音する。そして、表2の▲7▼、▲8▼行に示すように、NMOSトランジスタSW3、SW4が同時にオン、また、NMOSトランジスタSW1、SW2が同時にオンして、電源端子4とグランドが導通することになるが、ミュート信号に応じてスイッチ6がオフとなり、または電源電圧が0Vにコントロールされ、電源回路5から供給する直流電圧Vccを零にすることにより、電源端子4からNMOSトランジスタSW1とSW2を貫通して、又はNMOSトランジスタSW3とSW4を貫通してグランドへ電流は流れない。
【0035】
このようにして、図2に示す電源回路5から供給される直流電圧Vccをミュート信号に応じて零とし、NMOSトランジスタSW2、SW4をオンとすることにより、出力ミュートを簡単な構成で良好に行うことができる。
【0036】
以上説明したような出力ミュート回路を用いると、デジタルパワーアンプの出力経路を遮断するためのリレースイッチ等を設けなくとも出力ミュートを簡単な構成で良好に行うことができる。また、前記スイッチング素子のオン期間とオフ期間が平均的に等しくなるような配列のデータに設定する制御回路を設けなくとも出力ミュートを簡単な構成で良好に行うことができる。従って、出力ミュート機能を備えたオーディオ機器の構成が簡単になり、コストを低減できる。
【0037】
また、第1、第2、第3、第4スイッチング素子を全てNチャンネル型MOSトランジスタとすることにより、Nチャンネル型MOSトランジスタは、Pチャンネル型MOSトランジスタ等に比してドレイン電圧即ち、直流電源Vccを低くした状態でオーディオ信号を増幅できるので、消費電力を低減できる。特にヘッドホン等の小さい電力で駆動させるスピーカに対応する場合に有用である。更に、損失が減るので、高効率なオーディオ機器が実現できる。また、出力ミュート時に、スピーカが低抵抗で接地されることになるので、出力ミュート時の出力の減衰率が向上する。
【0038】
尚、本実施例では、第1、第2、第3、第4スイッチング素子を、全てNMOSトランジスタとした例を説明したが、PMOSトランジスタやバイポーラトランジスタ等の他のスイッチング素子で構成されたオーディオ機器においても、本実施例で述べたような出力ミュート回路を用いることにより、出力ミュートを簡単な構成で良好に行うことができる。
【0039】
また、第1の実施例では、第1、第2、第3、第4スイッチング素子を、全てNMOSトランジスタとしたオーディオ機器のミュート回路を構成する素子として、ANDゲートとNANDゲートを用いた例で説明したが、他の論理ゲートを用いて構成してもよいことは言うまでもない。また、第2の実施例においても、第1、第2、第3、第4スイッチング素子を、全てNMOSトランジスタとしたオーディオ機器のミュート回路を構成する素子として、NANDゲートを用いた例で説明したが、他の論理ゲートを用いて構成してもよいことは勿論である。
【0040】
【発明の効果】
本発明によると、デジタルパワーアンプを備えたオーディオ機器の出力ミュート回路であって、出力ミュートを簡単な構成で良好に行うことができるオーディオ機器の出力ミュート回路が実現できる。
【図面の簡単な説明】
【図1】は、本発明の第1の実施形態を示す回路図である。
【図2】は、本発明の第2の実施形態を示す回路図である。
【図3】は、オーディオ信号からPWM信号が生成される原理を示した図である。
【図4】は、本発明を適用したオーディオ機器の構成を示すブロック図である。
【符号の説明】
1,2 入力端子
3 制御端子
4 電源端子
5 電源回路
6 スイッチ
11,12 ANDゲート
13,14 NANDゲート
15,16 出力端子
17 スピーカ
41 PCM−ΔΣ変調器
42 PWMアンプ
43 スピーカ
44 ミュート信号発生回路
45 電源回路
SW1,SW2,SW3,SW4 NMOSトランジスタ
C1,C2 コンデンサ
L1,L2 コイル
Vcc 直流電圧
Claims (4)
- 電源に接続された第1スイッチング素子と、第1スイッチング素子とグランド間に接続された第2スイッチング素子と、第1、第2スイッチング素子の接続中点とスピーカの一端との間に接続された第1のコイルと、前記スピーカの前記一端とグランド間に接続された第1のコンデンサと、前記電源に接続された第3スイッチング素子と、第3スイッチング素子とグランド間に接続された第4スイッチイング素子と、第3、第4スイッチング素子の接続中点と前記スピーカの他端との間に接続された第2のコイルと、前記スピーカの前記他端とグランド間に接続された第2のコンデンサとを具備し、入力信号に応じて、第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と、第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを交互に繰り返すことにより前記スピーカから音声を出力するオーディオ機器に設けられた、出力をミュートする制御を行うオーディオ機器の出力ミュート回路において、
出力をミュートするときは、第1、第3スイッチング素子をオフ、第2、第4スイッチング素子をオンとする制御を行うことを特徴とするオーディオ機器の出力ミュート回路。 - 前記第1、第2、第3、第4スイッチング素子は、Nチャンネル型MOSトランジスタであることを特徴とする請求項1に記載のオーディオ機器の出力ミュート回路。
- 前記入力信号の正相信号と、出力をミュートする期間に応じたミュート信号の論理積をとった信号で第3スイッチング素子をオン・オフ制御する第1ANDゲートと、前記入力信号の逆相信号と前記ミュート信号の論理積をとった信号で第1スイッチング素子をオン・オフ制御する第2ANDゲートと、前記入力信号の正相信号と前記ミュート信号の論理積否定をとった信号で第4スイッチング素子をオン・オフ制御する第1NANDゲートと、前記入力信号の逆相信号と前記ミュート信号の論理積否定をとった信号で第2スイッチング素子をオン・オフ制御する第2NANDゲートを設けたことを特徴とする請求項2に記載のオーディオ機器の出力ミュート回路。
- 電源に接続された第1スイッチング素子と、第1スイッチング素子とグランド間に接続された第2スイッチング素子と、第1、第2スイッチング素子の接続中点とスピーカの一端との間に接続された第1のコイルと、前記スピーカの前記一端とグランド間に接続された第1のコンデンサと、前記電源に接続された第3スイッチング素子と、第3スイッチング素子とグランド間に接続された第4スイッチイング素子と、第3、第4スイッチング素子の接続中点と前記スピーカの他端との間に接続された第2のコイルと、前記スピーカの前記他端とグランド間に接続された第2のコンデンサとを具備し、入力信号に応じて、第1、第4スイッチング素子をオン、第2、第3スイッチング素子をオフとする第1の期間と、第1、第4スイッチング素子をオフ、第2、第3スイッチング素子をオンとする第2の期間とを交互に繰り返すことにより前記スピーカから音声を出力するオーディオ機器に設けられた、出力をミュートする制御を行うオーディオ機器の出力ミュート回路において、
出力をミュートするときは、前記電源の電圧を零とし、第2、第4スイッチング素子をオンとする制御を行うことを特徴とするオーディオ機器の出力ミュート回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002296941A JP2004135016A (ja) | 2002-10-10 | 2002-10-10 | オーディオ機器の出力ミュート回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002296941A JP2004135016A (ja) | 2002-10-10 | 2002-10-10 | オーディオ機器の出力ミュート回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004135016A true JP2004135016A (ja) | 2004-04-30 |
Family
ID=32286768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002296941A Pending JP2004135016A (ja) | 2002-10-10 | 2002-10-10 | オーディオ機器の出力ミュート回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004135016A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007037144A (ja) * | 2005-07-27 | 2007-02-08 | Mitac Technology Corp | 音源処理回路構造およびその処理方法 |
JP2007531419A (ja) * | 2004-07-29 | 2007-11-01 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | 単一電源直接駆動増幅器 |
JP2008236542A (ja) * | 2007-03-22 | 2008-10-02 | Sanyo Electric Co Ltd | 電力増幅装置 |
US8000113B2 (en) | 2009-04-07 | 2011-08-16 | Maxim Integrated Products, Inc. | Efficient power regulation for class-E amplifiers |
US8476978B2 (en) | 2002-01-24 | 2013-07-02 | Maxim Integrated Products, Inc. | Headphone driver/charge pump combination |
-
2002
- 2002-10-10 JP JP2002296941A patent/JP2004135016A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7714661B2 (en) | 2002-01-24 | 2010-05-11 | Maxim Integrated Products, Inc. | Single supply direct drive amplifier |
US8476978B2 (en) | 2002-01-24 | 2013-07-02 | Maxim Integrated Products, Inc. | Headphone driver/charge pump combination |
US8638170B2 (en) | 2002-01-24 | 2014-01-28 | Maxim Integrated Products, Inc. | Single supply headphone driver/charge pump combination |
JP2007531419A (ja) * | 2004-07-29 | 2007-11-01 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | 単一電源直接駆動増幅器 |
JP2007037144A (ja) * | 2005-07-27 | 2007-02-08 | Mitac Technology Corp | 音源処理回路構造およびその処理方法 |
JP4490952B2 (ja) * | 2005-07-27 | 2010-06-30 | 神基科技股▲ふん▼有限公司 | 音源処理回路構造およびその処理方法 |
JP2008236542A (ja) * | 2007-03-22 | 2008-10-02 | Sanyo Electric Co Ltd | 電力増幅装置 |
US8000113B2 (en) | 2009-04-07 | 2011-08-16 | Maxim Integrated Products, Inc. | Efficient power regulation for class-E amplifiers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100757714B1 (ko) | 디급 증폭기 | |
US7714646B2 (en) | Audio power amplifier and a pre-amplifier thereof | |
JP4787742B2 (ja) | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 | |
JP2001223538A (ja) | ミュート回路およびデジタルオーディオ増幅回路 | |
US8686789B2 (en) | Transient signal suppression for a class-D audio amplifier arrangement | |
US20070170983A1 (en) | Multi-channel digital amplifier, signal processing method thereof, and audio reproducing system having the same | |
US5729175A (en) | Method of driving a class D audio power amplifier using non-overlapping edge drive signals | |
US7786795B2 (en) | Class-D amplifier circuit | |
US20020153947A1 (en) | Class D amplifier with passive RC network | |
WO2003005571A1 (fr) | Amplificateur audio | |
US8249274B2 (en) | Audio amplifier with timing circuit to power down bias control and amplifying circuits in sequence | |
WO2008105592A1 (en) | Switching amplification driver for reducing starting noise and audio amplifier including the same | |
JP3526850B2 (ja) | 音声出力装置 | |
US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
JP2004135016A (ja) | オーディオ機器の出力ミュート回路 | |
JP2010118761A (ja) | 音声出力装置 | |
US9071206B2 (en) | Anti-glitch system for audio amplifier | |
JP2001223536A (ja) | ミュート回路およびデジタルオーディオ増幅回路 | |
TWI746405B (zh) | D類放大器 | |
KR100770744B1 (ko) | 팝업 노이즈 방지 방법 및 팝업 노이즈 방지 회로를포함하는 디지털 앰프 | |
JP2009094635A (ja) | 音声出力装置及び音声出力方法 | |
CN113258908A (zh) | 用于开环脉宽调制驱动器的双自举 | |
JP4105040B2 (ja) | デジタルアンプおよびその駆動方法 | |
US20070109171A1 (en) | Audio ouput soft start by use of output driver enable signal | |
JP2009141697A (ja) | D級アンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |