KR20040023250A - 이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝잡음 제거회로 및 방법 - Google Patents

이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝잡음 제거회로 및 방법 Download PDF

Info

Publication number
KR20040023250A
KR20040023250A KR1020020054939A KR20020054939A KR20040023250A KR 20040023250 A KR20040023250 A KR 20040023250A KR 1020020054939 A KR1020020054939 A KR 1020020054939A KR 20020054939 A KR20020054939 A KR 20020054939A KR 20040023250 A KR20040023250 A KR 20040023250A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
power
switch
gate
Prior art date
Application number
KR1020020054939A
Other languages
English (en)
Other versions
KR100453155B1 (ko
Inventor
류태하
장병탁
Original Assignee
주식회사 디엠비테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디엠비테크놀로지 filed Critical 주식회사 디엠비테크놀로지
Priority to KR10-2002-0054939A priority Critical patent/KR100453155B1/ko
Priority to PCT/KR2003/001875 priority patent/WO2004025830A1/en
Priority to JP2004535267A priority patent/JP2005538626A/ja
Priority to US10/527,677 priority patent/US7313244B2/en
Priority to AU2003261645A priority patent/AU2003261645A1/en
Publication of KR20040023250A publication Critical patent/KR20040023250A/ko
Application granted granted Critical
Publication of KR100453155B1 publication Critical patent/KR100453155B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1646—Circuits adapted for the reception of stereophonic signals
    • H04B1/1661—Reduction of noise by manipulation of the baseband composite stereophonic signal or the decoded left and right channels

Abstract

이중 전원(Dual power supply)을 사용하는 디지털 오디오 증폭기에 있어서 간단하고 가격이 저렴하며 반도체 칩 상에 쉽게 구현될 수 있는 팝 잡음 제거회로 및 팝 잡음 제거방법이 개시된다. 종래에는 릴레이(Relay)를 사용하여 팝 잡음을 제거하였지만 본 발명에 따른 팝 잡음 제거회로에서는 소수의 개별 전자 소자를 사용하여 팝 잡음을 제거 할 수 있다. 본 발명에 따른 팝 잡음 제거회로는 전원 인가 및 해제 시 전력 스위치, 즉 전력 모스 트랜지스터의 게이트 전압을 제어하는 방식으로서 구조가 간단하고 반도체 칩상에 집적화가 용이한 장점이 있다.

Description

이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝 잡음 제거회로 및 방법 {Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply}
본 발명은 디지털 오디오 증폭기에 관한 것으로, 특히 이중 전원(dual power supply)을 사용하는 디지털 오디오 증폭기에서의 팝 잡음 제거회로 및 방법에 관한 것이다.
도 1에 도시된 바와 같이 종래에는 디지털 오디오 증폭기에서 팝 잡음(Pop noise)을 제거하기 위하여 릴레이(Relay)(14)가 이용된다. 즉 디지털 오디오 증폭기(10)와 스피커(12) 사이에 릴레이(14)를 두고, 라인전압을 감지하여 오디오 증폭기(10)가 정상적으로 동작할 수 있을 때 릴레이(14)를 동작시켜서 오디오 증폭기(10)와 스피커(12)를 연결함으로써 팝 잡음 발생을 방지한다.
디지털 오디오 증폭기(10)는 전력용(Power) 피모스 트랜지스터(PM1), 전력용 엔모스 트랜지스터(NM1), 게이트 콘트롤러(101), 및 커패시터들(C1,C2)을 포함하고, 출력단(O)에는 인덕턴스(L1)와 커패시터(C3)로 구성된 출력단 필터가 연결된다.
그런데 종래기술에 사용되는 릴레이(14)는 전기기계 장치로서 일반적인 전자 소자에 비하여 부피가 크고 가격도 비쌀 뿐 아니라 단독으로 사용될 수 없어서 별도의 릴레이 제어기(16)를 필요로 하는 단점이 있다.
따라서 본 발명이 이루고자하는 기술적 과제는, 이중 전원을 사용하는 디지털 오디오 증폭기에 있어서 간단하고 가격이 저렴하며 반도체 칩 상에 쉽게 구현될수 있는 팝 잡음 제거회로를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 이중 전원을 사용하는 디지털 오디오 증폭기에 있어서 간단하고 가격이 저렴하며 반도체 칩 상에 쉽게 구현될 수 있는 팝 잡음 제거방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래기술에 따른 디지털 오디오 증폭기의 팝 잡음 제거장치를 나타내는 블록도이다.
도 2는 본 발명에 따른 팝 잡음 제거회로를 구비하는 디지털 오디오 증폭기의 블록도이다.
도 3은 도 2에 도시된 회로의 주요 신호들을 시간에 따라 근사적으로 표현한 파형도이다.
도 4는 도 2에 도시된 스위치를 전자소자로 구현한 제1실시예를 나타낸다.
도 5는 도 2에 도시된 스위치를 전자소자로 구현한 제2실시예를 나타낸다.
도 6은 도 2에 도시된 스위치를 전자소자로 구현한 제3실시예를 나타낸다.
도 7은 도 2에 도시된 스위치 제어기의 제1실시예를 나타낸다.
도 8은 도 2에 도시된 스위치 제어기의 제2실시예를 나타낸다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 팝 잡음 제거회로는, 소오스에 제1전원전압이 인가되고 드레인에 출력단이 연결되는 전력용 피모스 트랜지스터, 드레인에 상기 출력단이 연결되고 소오스에 제2전원전압이 인가되는 전력용 엔모스 트랜지스터, 상기 전력용 피모스 트랜지스터의 게이트와 상기 전력용 엔모스 트랜지스터의 게이트를 제어하는 게이트 콘트롤러, 및 인턱터와 커패시터로 구성된 출력단 필터를 구비하는 디지털 오디오 증폭기의 팝 잡음 제거회로에 있어서,
상기 제1전원전압과 상기 전력용 피모스 트랜지스터의 게이트 사이에 연결되는 제1스위치; 상기 제2전원전압과 상기 전력용 엔모스 트랜지스터의 게이트 사이에 연결되는 제2스위치; 및 상기 제1전원전압 및 상기 제2전원전압을 감지하여 상기 제1스위치를 제어하는 제1제어신호 및 상기 제2스위치를 제어하는 제2제어신호를 발생하는 스위치 제어기를 구비하고,
상기 스위치 제어기는 상기 제1전원전압 및 상기 제2전원전압이 각각의 임계전압에 도달하기 전까지는 상기 제1스위치 및 상기 제2스위치를 턴온시키고 상기 제1전원전압 및 상기 제2전원전압이 각각의 임계전압에 도달된 후에는 상기 제1스위치 및 상기 제2스위치를 턴오프시키는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 팝 잡음 제거방법은, 제1전원전압과 출력단 사이에 연결되는 전력용 피모스 트랜지스터, 상기 출력단과 제2전원전압 사이에 연결되는 전력용 엔모스 트랜지스터, 상기 전력용 피모스 트랜지스터의 게이트와 상기 전력용 엔모스 트랜지스터의 게이트를 제어하는 게이트 콘트롤러, 및 인턱터와 커패시터로 구성된 출력단 필터를 구비하는 디지털 오디오 증폭기에 대한 팝 잡음 제거방법에 있어서,
상기 제1전원전압 및 상기 제2전원전압을 감지하는 단계; 감지결과 상기 제1전원전압이 제1임계전압에 도달하지 않았을 때는 상기 전력용 피모스 트랜지스터의 게이트에 상기 제1전원전압을 인가하고 상기 제2전원전압이 제2임계전압에 도달하지 않았을 때는 상기 전력용 엔모스 트랜지스터의 게이트에 상기 제2전원전압을 인가하는 단계; 및 감지결과 상기 제1전원전압이 상기 제1임계전압에 도달된 후에는 상기 전력용 피모스 트랜지스터의 게이트에 상기 제1전원전압을 인가하지 않고 상기 제2전원전압이 상기 제2임계전압에 도달된 후에는 상기 전력용 엔모스 트랜지스터의 게이트에 상기 제2전원전압을 인가하지 않는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를나타낸다.
도 2는 본 발명에 따른 팝 잡음 제거회로를 구비하는 디지털 오디오 증폭기의 블록도이다.
도 2를 참조하면, 본 발명에 따른 팝 잡음 제거회로(24)는 제1스위치(SW1), 제2스위치(SW2), 및 스위치 제어기(241)를 구비하며 디지털 오디오 증폭기(20)의 앞단에 연결된다.
좀더 상세하게는 디지털 오디오 증폭기(20)는 전력용 피모스 트랜지스터(PM2), 전력용 엔모스 트랜지스터(NM2), 커패시터들(C4,C5), 게이트 콘트롤러(201), 및 인덕터(L2)와 커패시터(C6)로 구성된 필터를 구비한다. 디지털 오디오 증폭기(20)는 스피커(22)에 연결된다.
전력용 피모스 트랜지스터(PM2)는 소오스에 제1전원전압(VDD), 즉 양(Positive) 전원전압이 인가되고 드레인에 출력단(O)이 연결되며, 전력용 엔모스 트랜지스터(NM2)는 드레인에 출력단(O)이 연결되고 소오스에 제2전원전압(VSS), 즉 음(Negative) 전원전압이 인가된다. 게이트 콘트롤러(201)는 입력단을 통해 입력되는 신호(IN)에 응답하여 전력용 피모스 트랜지스터(PM2)의 게이트와 전력용 엔모스 트랜지스터(NM2)의 게이트를 제어한다. 입력신호(IN)는 도시되지 않은 소정의 제어회로로부터 출력되는 신호이다.
커패시터(C4)는 게이트 콘트롤러(201)의 출력단과 전력용 피모스 트랜지스터(PM2)의 게이트 사이에 연결되고 커패시터(C5)는 게이트 콘트롤러(201)의 출력단과 전력용 엔모스 트랜지스터(NM2)의 게이트 사이에 연결된다. 커패시터들(C4,C5)은 게이트 콘트롤러(201)와 전력용 트랜지스터들(PM2,NM2) 사이의 전원전압 차를 유지하면서 게이트 콘트롤러(201)의 출력신호를 전력용 트랜지스터들(PM2,NM2)의 게이트들에 전달하기 위해서 사용된다.
팝 잡음 제거회로(24)는 상술한 바와 같이 제1스위치(SW1), 제2스위치(SW2), 및 스위치 제어기(241)를 구비하며 본 발명에 따른 팝 잡음 제거방법에 따라 동작한다. 제1스위치(SW1)는 제1전원전압(VDD)과 전력용 피모스 트랜지스터(PM2)의 게이트 사이에 연결되고 제2스위치(SW2)는 제2전원전압(VSS)과 전력용 엔모스 트랜지스터(NM2)의 게이트 사이에 연결된다.
스위치 제어기(241)는 제1전원전압(VDD) 및 제2전원전압(VSS)을 감지하여 제1스위치(SW1)를 제어하는 제1제어신호(CT1) 및 제2스위치(SW2)를 제어하는 제2제어신호(CT2)를 발생한다. 특히 스위치 제어기(241)는 제1전원전압(VDD) 및 제2전원전압(VSS)이 각각의 소정의 임계전압에 도달하기 전까지는 제1스위치(SW1) 및 제2스위치(SW2)를 턴온시키고 제1전원전압(VDD) 및 제2전원전압(VSS)이 각각의 임계전압에 도달된 후에는 제1스위치(SW1) 및 제2스위치(SW2)를 턴오프시킨다.
좀더 설명하면, 초기에 전원전압, 즉 제1전원전압(VDD) 및 제2전원전압(VSS)이 인가되면 일정한 전압 레벨이 되기 전에는 게이트 콘트롤러(201)가 정상적인 동작을 하지 못하고 이 때 전력 스위치들, 즉 전력용 트랜지스터들(PM2,NM2)의 게이트 전압이 정확하게 어디에 있을지 알 수 없게 된다. 이러한 현상은 전원전압 인가 및 해제 시 팝 잡음을 유발시킨다. 따라서 팝 잡음을 제거하기 위해서는 전원전압(VDD,VSS)을 감지하여 디지털 오디오 증폭기(20)가 정상적인 동작을 할 수있을 때 비로소 전력용 트랜지스터들(PM2,NM2)이 동작하여야 한다.
따라서 이러한 동작을 위하여 본 발명에서는 스위치 제어기(241)가 전원전압(VDD,VSS)을 감지하여 전원전압이 충분하지 않을 때, 즉 각각의 임계전압에 도달하기 전까지는 스위치들(SW1,SW2)을 턴온시킴으로써 전력용 트랜지스터들(PM2,NM2)을 오프시켜 팝 잡음의 유발을 방지한다. 다음에 전원전압(VDD,VSS)이 각각의 임계전압에 도달된 후에 스위치들(SW1,SW2)을 턴오프시킴으로써 전력용 트랜지스터들(PM2,NM2)을 동작시킨다. 전원전압(VDD,VSS) 해제 시에도 전원전압이 임계전압보다 낮을 때에는 스위치 제어기(241)에 의해 스위치들(SW1,SW2)을 턴온시킴으로써 전력용 트랜지스터들(PM2,NM2)을 오프시켜 팝 잡음의 유발을 방지한다.
도 3은 도 2에 도시된 회로의 주요 신호들을 시간에 따라 근사적으로 표현한 파형도이다.
도 3을 참조하면, 전원을 인가하는 경우에는 양(Positive) 전원전압(VDD)과 음(Negative) 전원전압(VSS)이 각각 시간에 따라 증가 및 감소하며 목표치에 이른 후 안정된 값을 유지하게 된다. 이때 스위치(SW1,SW2)를 제어하는 신호(CT1,CT2)는 각각 전원전압(VDD,VSS)을 따라 증가 또는 감소하다가 미리 정해 놓은 임계전압(VC1,VC2)에 도달하면 다시 영으로 된다. 한편 전원을 해제하는 경우에는 전원전압(VDD,VSS)이 임계전압(VC1,VC2)보다 크기가 작아지는 순간부터 제어신호(CT1,CT2)가 생성된다.
스위치(SW1,SW2)는 바이폴라 트랜지스터와 같은 전류구동 소자로 구성될 수도 있으며 또는 모스 트랜지스터와 같은 전압구동 소자로 구성될 수도 있다. 스위치(SW1,SW2)가 바이폴라 트랜지스터로 구성되는 경우에는 제어신호(CT1,CT2)는 바이폴라 트랜지스터의 베이스 전류에 해당되며, 스위치(SW1,SW2)가 모스 트랜지스터로 구성되는 경우에는 제어신호(CT1,CT2)는 모스 트랜지스터의 소오스-게이트 간 전압에 해당된다. 스위치(SW1,SW2)는 제어신호(CT1,CT2)의 크기가 문턱값(Threshold)을 넘을 때 턴온되고 그 보다 낮을 때 턴오프된다.
도 4는 도 2에 도시된 스위치를 전자소자로 구현한 제1실시예를 나타낸다.
도 4를 참조하면, 제1스위치(SW1a)는 하나의 PNP형 바이폴라 트랜지스터(PNP)로 구성되고 제2스위치(SW2a)는 하나의 NPN형 바이폴라 트랜지스터(NPN)로 구성된다.
PNP형 바이폴라 트랜지스터(PNP)는 에미터에 제1전원전압(VDD)이 인가되고 베이스에 제1제어신호(CT1)가 인가되며 콜렉터에 전력용 피모스 트랜지스터(PM2)의 게이트가 연결된다. NPN형 바이폴라 트랜지스터(NPN)는 에미터에 제2전원전압(VSS)이 인가되고 베이스에 제2제어신호(CT2)가 인가되며 콜렉터에 전력용 엔모스 트랜지스터(NM2)의 게이트가 연결된다.
여기에서는 PNP형 바이폴라 트랜지스터(PNP)의 베이스로부터 흘러 나오는 전류가 제1제어신호(CT1)에 해당되며 NPN형 바이폴라 트랜지스터(NPN)의 베이스로부터 흘러 나오는 전류가 제2제어신호(CT2)에 해당된다. 전류의 크기가 스위치의 문턱값보다 클 때 스위치(SW1,SW2)가 턴온되면서 전력용 피모스 트랜지스터(PM2)의 게이트 전위가 제1전원전압(VDD) 레벨까지 상승하고 전력용 엔모스트랜지스터(NM2)의 게이트 전위가 제2전원전압(VSS) 레벨까지 하강하게 된다. 이 때 두 전력 스위치, 즉 전력용 피모스 트랜지스터(PM2) 및 전력용 엔모스 트랜지스터(NM2)는 오프 상태에 들어가게 된다.
한편 제1스위치(SW1a)는 PNP형 바이폴라 트랜지스터 대신에 피모스 트랜지스터로 구성될 수 있으며 제2스위치(SW2a)는 NPN형 바이폴라 트랜지스터 대신에 엔모스 트랜지스터로 구성될 수 있다. 이 경우에 상기 피모스 트랜지스터는 소오스에 제1전원전압(VDD)이 인가되고 게이트에 제1제어신호(CT1)가 인가되며 드레인에 전력용 피모스 트랜지스터(PM2)의 게이트가 연결된다. 상기 엔모스 트랜지스터는 소오스에 제2전원전압(VSS)이 인가되고 게이트에 제2제어신호(CT2)가 인가되며 드레인에 전력용 엔모스 트랜지스터(NM2)의 게이트가 연결된다.
도 5는 도 2에 도시된 스위치를 전자소자로 구현한 제2실시예를 나타낸다.
도 5를 참조하면, 제1스위치(SW1b)는 하나의 PNP형 바이폴라 트랜지스터(PNP)와 하나의 다이오드(D1)로 구성되고 제2스위치(SW2b)는 하나의 NPN형 바이폴라 트랜지스터(NPN)와 하나의 다이오드(D2)로 구성된다.
PNP형 바이폴라 트랜지스터(PNP)는 에미터에 제1전원전압(VDD)이 인가되고 베이스에 제1제어신호(CT1)가 인가되며, 다이오드(D1)는 일단에 PNP형 바이폴라 트랜지스터(PNP)의 콜렉터가 연결되고 다른 일단에 전력용 피모스 트랜지스터(PM2)의 게이트가 연결된다.
NPN형 바이폴라 트랜지스터(NPN)는 에미터에 제2전원전압(VSS)이 인가되고 베이스에 제2제어신호(CT2)가 인가되며, 다이오드(D2)는 일단에 NPN형 바이폴라 트랜지스터(NPN)의 콜렉터가 연결되고 다른 일단에 전력용 엔모스 트랜지스터(NM2)의 게이트가 연결된다.
여기에서 다이오드(D1)를 추가하는 목적은 전력용 피모스 트랜지스터(PM2)의 게이트 전위가 제1전원전압(VDD)보다 높을 때 전류가 역류하는 것을 방지하기 위한 것이다. 이와 마찬가지로 다이오드(D2)를 추가한 목적은 전력용 엔모스 트랜지스터(NM2)의 게이트 전위가 제2전원전압(VSS)보다 낮을 때 전류가 역류하는 것을 방지하기 위한 것이다.
한편 제1스위치(SW1b)의 PNP형 바이폴라 트랜지스터(PNP)는 피모스 트랜지스터로 대체될 수 있으며 제2스위치(SW2b)의 NPN형 바이폴라 트랜지스터(NPN)는 엔모스 트랜지스터로 대체될 수 있다. 이 경우에 상기 피모스 트랜지스터는 소오스에 제1전원전압(VDD)이 인가되고 게이트에 제1제어신호(CT1)가 인가되며 드레인에 다이오드(D1)의 일단이 연결된다. 상기 엔모스 트랜지스터는 소오스에 제2전원전압(VSS)이 인가되고 게이트에 제2제어신호(CT2)가 인가되며 드레인에 다이오드(D2)의 일단이 연결된다.
도 6은 도 2에 도시된 스위치를 전자소자로 구현한 제3실시예로서 도 6에 도시된 회로에서 다이오드를 바이폴라 트랜지스터로 대체한 것이다.
도 6을 참조하면, 제1스위치(SW1c)는 하나의 PNP형 바이폴라 트랜지스터(PNP1)와 하나의 NPN형 바이폴라 트랜지스터(NPN1)로 구성되고 제2스위치(SW2c)는 하나의 NPN형 바이폴라 트랜지스터(NPN2)와 하나의 PNP형 바이폴라 트랜지스터(PNP2)로 구성된다.
PNP형 바이폴라 트랜지스터(PNP1)는 에미터에 제1전원전압(VDD)이 인가되고 베이스에 제1제어신호(CT1)가 인가되며, NPN형 바이폴라 트랜지스터(NPN1)는 에미터에 전력용 피모스 트랜지스터(PM2)의 게이트가 연결되고 베이스에 PNP형 바이폴라 트랜지스터(PNP1)의 콜렉터가 연결되며 콜렉터에 제1전원전압(VDD)이 인가된다.
NPN형 바이폴라 트랜지스터(NPN2)는 에미터에 제2전원전압(VSS)이 인가되고 베이스에 제2제어신호(CT2)가 인가되며, PNP형 바이폴라 트랜지스터(PNP2)는 에미터에 전력용 엔모스 트랜지스터(NM2)의 게이트가 연결되고 베이스에 NPN형 바이폴라 트랜지스터(NPN2)의 콜렉터가 연결되며 콜렉터에 제2전원전압(VSS)이 인가된다.
도 7은 도 2에 도시된 스위치 제어기의 제1실시예를 나타낸다.
도 7을 참조하면, 스위치 제어기(241a)는 제1전원전압(VDD)을 감지하여 제1제어신호(CT1)를 발생하는 제1제어부(71) 및 제2전원전압(VSS)을 감지하여 제2제어신호(CT2)를 발생하는 제2제어부(73)를 구비한다.
제1제어부(71)는 제1저항 내지 제4저항(R11-R14), 제너 다이오드(D11), 및 PNP형 바이폴라 트랜지스터(PNP11)를 포함하여 구성된다.
제1저항(R11)은 일단이 제1전원전압(VDD)에 연결되고, 제2저항(R12)은 일단이 제1저항(R11)의 다른 일단에 연결되고 다른 일단이 접지전압(GND)에 연결된다. 제3저항(R13)은 일단이 제1전원전압(VDD)에 연결되고, 다이오드(D11)는 일단이 제1저항(R11)의 다른 일단에 연결되고 다른 일단이 제3저항(R13)의 다른 일단에 연결된다. PNP형 바이폴라 트랜지스터(PNP11)는 에미터에 제1전원전압(VDD)이 인가되고 베이스에 제3저항(R13)의 다른 일단이 연결되며 콜렉터로부터 제1제어신호(CT1)를출력한다. 제4저항(R14)은 일단이 PNP형 바이폴라 트랜지스터(PNP11)의 콜렉터에 연결되고 다른 일단이 접지전압(GND)에 연결된다.
제2제어부(73)는 제1저항 내지 제4저항(R21-R24), 다이오드(D21), 및 NPN형 바이폴라 트랜지스터(NPN21)를 포함하여 구성된다.
제1저항(R21)은 일단이 제2전원전압(VSS)에 연결되고, 제2저항(R22)은 일단이 제1저항(R21)의 다른 일단에 연결되고 다른 일단이 접지전압(GND)에 연결된다. 제3저항(R23)은 일단이 제2전원전압(VSS)에 연결되고 다이오드(D21)는 일단이 제1저항(R21)의 다른 일단에 연결되고 다른 일단이 제3저항(R23)의 다른 일단에 연결된다. NPN형 바이폴라 트랜지스터(NPN21)는 에미터에 제2전원전압(VSS)이 인가되고 베이스에 제3저항(R23)의 다른 일단이 연결되며 콜렉터로부터 제2제어신호(CT2)를 출력한다. 제4저항(R24)은 일단이 NPN형 바이폴라 트랜지스터(NPN21)의 콜렉터에 연결되고 다른 일단이 접지전압(GND)에 연결된다.
도 7에 도시된 제1실시예에 따른 스위치 제어기(241a)는 바이폴라 트랜지스터를 기반으로 구성된 회로이며, 스위치 제어기(241a)의 구성은 여러 가지 형태로 다양하게 변형될 수 있다.
스위치 제어기(241a)의 동작을 좀더 설명하면, 전원전압(VDD,VSS)의 크기가 각각 도 3에 도시된 임계전압(VC1,VC2)보다 작을 때는 바이폴라 트랜지스터(PNP11,NPN21)는 전류를 흘리지 않고 오프 상태에 있다. 이때 제어신호(CT1,CT2)의 값은 전원전압(VDD,VSS), 스위치(SW1,SW2) 및 저항(R14,R24)에 의해서 결정된다. 전원전압(VDD,VSS)의 크기가 임계전압(VC1,VC2)보다 클 때는바이폴라 트랜지스터(PNP11,NPN21)는 포화영역에 있으며 제어신호(CT1,CT2)의 크기는 논리"0"이 된다. 제어신호(CT1,CT2)가 전류일 경우 스위치(SW1,SW2)로부터 전류를 받아 들이거나 내 보내지 않으며 이때 스위치(SW1,SW2)는 턴오프된다.
저항(R11,R12)는 임계전압(VC1)을 조절하기 위한 것이다. 저항(R11)에 걸린 전압이 제너 다이오드(D11)의 항복 전압과 바이폴라 트랜지스터(PNP11)의 베이스-에미터 간 순방향 전압(~0.7V)을 합한 것과 같을 때 바이폴라 트랜지스터(PNP11)의 온/오프 상태가 반전되면서 제어신호(CT1)를 반전시킨다. 저항(R13)은 임계전압(VC1)의 크기를 높이거나 바이폴라 트랜지스터(PNP11)의 베이스 전류를 줄이는 등의 설계 편의를 위한 것으로 동작에 반드시 필요한 요소는 아니다.
저항(R21,R22)도 저항(R11,R12)와 마찬가지로 임계전압(VC2)을 조절하기 위한 것이며, 저항(R23) 및 제너 다이오드(D21)의 역할도 각각 저항(R13) 및 제너 다이오드(D11)와 같다.
도 8은 도 2에 도시된 스위치 제어기의 제2실시예로서 도 7에 도시된 회로에서 바이폴라 트랜지스터(PNP11,NPN21)를 모스 트랜지스터(PM3,NM3)로 바꾼 회로이다. 도 8에 도시된 회로의 동작은 도 7에 도시된 회로의 동작과 동일하지만 저항(R13,R23)이 회로 동작에 반드시 필요하다는 차이점이 있다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 팝 잡음 제거방식은 전원 인가 및 해제 시 전력 스위치, 즉 전력용 모스 트랜지스터의 게이트를 직접 제어하여 팝 잡음 발생을 억제하는 것이며 소수의 개별(Discrete) 전자 소자를 사용하여 간단하게 구성될 수 있다. 따라서 부피가 적으며 비용이 절감될 수 있는 장점이 있다. 또한 제안된 회로는 반도체 칩상에 쉽게 집적화가 가능하며 이렇게 할 때 본 발명의 효과를 더욱 높일 수 있다.

Claims (9)

  1. 소오스에 제1전원전압이 인가되고 드레인에 출력단이 연결되는 전력용 피모스 트랜지스터, 드레인에 상기 출력단이 연결되고 소오스에 제2전원전압이 인가되는 전력용 엔모스 트랜지스터, 상기 전력용 피모스 트랜지스터의 게이트와 상기 전력용 엔모스 트랜지스터의 게이트를 제어하는 게이트 콘트롤러, 및 인턱터와 커패시터로 구성된 출력단 필터를 구비하는 디지털 오디오 증폭기의 팝 잡음 제거회로에 있어서,
    상기 제1전원전압과 상기 전력용 피모스 트랜지스터의 게이트 사이에 연결되는 제1스위치;
    상기 제2전원전압과 상기 전력용 엔모스 트랜지스터의 게이트 사이에 연결되는 제2스위치; 및
    상기 제1전원전압 및 상기 제2전원전압을 감지하여 상기 제1스위치를 제어하는 제1제어신호 및 상기 제2스위치를 제어하는 제2제어신호를 발생하는 스위치 제어기를 구비하고,
    상기 스위치 제어기는 상기 제1전원전압 및 상기 제2전원전압이 각각의 임계전압에 도달하기 전까지는 상기 제1스위치 및 상기 제2스위치를 턴온시키고 상기 제1전원전압 및 상기 제2전원전압이 각각의 임계전압에 도달된 후에는 상기 제1스위치 및 상기 제2스위치를 턴오프시키는 것을 특징으로 하는 디지털 오디오 증폭기의 팝 잡음 제거회로.
  2. 제1항에 있어서, 상기 제1스위치는,
    에미터에 상기 제1전원전압이 인가되고 베이스에 상기 제1제어신호가 인가되는 PNP형 바이폴라 트랜지스터; 및
    일단에 상기 PNP형 바이폴라 트랜지스터의 콜렉터가 연결되고 다른 일단에 상기 전력용 피모스 트랜지스터의 게이트가 연결되는 다이오드를 구비하는 것을 특징으로 하는 디지털 오디오 증폭기의 팝 잡음 제거회로.
  3. 제1항에 있어서, 상기 제2스위치는,
    에미터에 상기 제2전원전압이 인가되고 베이스에 상기 제2제어신호가 인가되는 NPN형 바이폴라 트랜지스터; 및
    일단에 상기 NPN형 바이폴라 트랜지스터의 콜렉터가 연결되고 다른 일단에 상기 전력용 엔모스 트랜지스터의 게이트가 연결되는 다이오드를 구비하는 것을 특징으로 하는 디지털 오디오 증폭기의 팝 잡음 제거회로.
  4. 제1항에 있어서, 상기 제1스위치는,
    소오스에 상기 제1전원전압이 인가되고 게이트에 상기 제1제어신호가 인가되며 드레인에 상기 전력용 피모스 트랜지스터의 게이트가 연결되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 디지털 오디오 증폭기의 팝 잡음 제거회로.
  5. 제1항에 있어서, 상기 제2스위치는,
    소오스에 상기 제2전원전압이 인가되고 게이트에 상기 제2제어신호가 인가되며 드레인에 상기 전력용 엔모스 트랜지스터의 게이트가 연결되는 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 디지털 오디오 증폭기의 팝 잡음 제거회로.
  6. 제1항에 있어서, 상기 스위치 제어기는,
    상기 제1전원전압을 감지하여 상기 제1제어신호를 발생하는 제1제어부; 및
    상기 제2전원전압을 감지하여 상기 제2제어신호를 발생하는 제2제어부를 구비하는 것을 특징으로 하는 디지털 오디오 증폭기의 팝 잡음 제거회로.
  7. 제6항에 있어서, 상기 제1제어부는,
    일단이 상기 제1전원전압에 연결되는 제1저항;
    일단이 상기 제1저항의 다른 일단에 연결되고 다른 일단이 접지전압에 연결되는 제2저항;
    일단이 상기 제1전원전압에 연결되는 제3저항;
    일단이 상기 제1저항의 다른 일단에 연결되고 다른 일단이 상기 제3저항의 다른 일단에 연결되는 다이오드;
    에미터에 상기 제1전원전압이 인가되고 베이스에 상기 제3저항의 다른 일단이 연결되며 콜렉터로부터 상기 제1제어신호를 출력하는 PNP형 바이폴라 트랜지스터; 및
    일단이 상기 PNP형 바이폴라 트랜지스터의 콜렉터에 연결되고 다른 일단이 접지전압에 연결되는 제4저항을 구비하는 것을 특징으로 하는 디지털 오디오 증폭기의 팝 잡음 제거회로.
  8. 제6항에 있어서, 상기 제2제어부는,
    일단이 상기 제2전원전압에 연결되는 제1저항;
    일단이 상기 제1저항의 다른 일단에 연결되고 다른 일단이 접지전압에 연결되는 제2저항;
    일단이 상기 제2전원전압에 연결되는 제3저항;
    일단이 상기 제1저항의 다른 일단에 연결되고 다른 일단이 상기 제3저항의다른 일단에 연결되는 다이오드;
    에미터에 상기 제2전원전압이 인가되고 베이스에 상기 제3저항의 다른 일단이 연결되며 콜렉터로부터 상기 제2제어신호를 출력하는 NPN형 바이폴라 트랜지스터; 및
    일단이 상기 NPN형 바이폴라 트랜지스터의 콜렉터에 연결되고 다른 일단이 접지전압에 연결되는 제4저항을 구비하는 것을 특징으로 하는 디지털 오디오 증폭기의 팝 잡음 제거회로.
  9. 제1전원전압과 출력단 사이에 연결되는 전력용 피모스 트랜지스터, 상기 출력단과 제2전원전압 사이에 연결되는 전력용 엔모스 트랜지스터, 상기 전력용 피모스 트랜지스터의 게이트와 상기 전력용 엔모스 트랜지스터의 게이트를 제어하는 게이트 콘트롤러, 및 인턱터와 커패시터로 구성된 출력단 필터를 구비하는 디지털 오디오 증폭기에 대한 팝 잡음 제거방법에 있어서,
    상기 제1전원전압 및 상기 제2전원전압을 감지하는 단계;
    감지결과 상기 제1전원전압이 제1임계전압에 도달하지 않았을 때는 상기 전력용 피모스 트랜지스터의 게이트에 상기 제1전원전압을 인가하고 상기 제2전원전압이 제2임계전압에 도달하지 않았을 때는 상기 전력용 엔모스 트랜지스터의 게이트에 상기 제2전원전압을 인가하는 단계; 및
    감지결과 상기 제1전원전압이 상기 제1임계전압에 도달된 후에는 상기 전력용 피모스 트랜지스터의 게이트에 상기 제1전원전압을 인가하지 않고 상기 제2전원전압이 상기 제2임계전압에 도달된 후에는 상기 전력용 엔모스 트랜지스터의 게이트에 상기 제2전원전압을 인가하지 않는 단계를 구비하는 것을 특징으로 하는 팝 잡음 제거방법.
KR10-2002-0054939A 2002-09-11 2002-09-11 이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝잡음 제거회로 및 방법 KR100453155B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0054939A KR100453155B1 (ko) 2002-09-11 2002-09-11 이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝잡음 제거회로 및 방법
PCT/KR2003/001875 WO2004025830A1 (en) 2002-09-11 2003-09-09 Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply
JP2004535267A JP2005538626A (ja) 2002-09-11 2003-09-09 二重電源を使用するディジタルオーディオ増幅器におけるポップノイズ除去回路及びポップノイズ除去方法
US10/527,677 US7313244B2 (en) 2002-09-11 2003-09-09 Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply
AU2003261645A AU2003261645A1 (en) 2002-09-11 2003-09-09 Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0054939A KR100453155B1 (ko) 2002-09-11 2002-09-11 이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝잡음 제거회로 및 방법

Publications (2)

Publication Number Publication Date
KR20040023250A true KR20040023250A (ko) 2004-03-18
KR100453155B1 KR100453155B1 (ko) 2004-10-15

Family

ID=36583893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0054939A KR100453155B1 (ko) 2002-09-11 2002-09-11 이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝잡음 제거회로 및 방법

Country Status (5)

Country Link
US (1) US7313244B2 (ko)
JP (1) JP2005538626A (ko)
KR (1) KR100453155B1 (ko)
AU (1) AU2003261645A1 (ko)
WO (1) WO2004025830A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725832B1 (ko) * 2006-05-17 2007-06-13 (주)전전사 퍼블릭어드레스 파워앰프 시스템 및 그 전원공급 제어방법
KR100757714B1 (ko) * 2005-08-05 2007-09-11 삼성전자주식회사 디급 증폭기
US11223162B2 (en) 2017-12-26 2022-01-11 Samsung Electronics Co., Ltd. Air cleaner and home appliance

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7460889B2 (en) * 2003-10-16 2008-12-02 Microsemi Corp.—Analog Mixed Signal Group Ltd. High power classification for power over Ethernet
US8218793B2 (en) 2006-12-11 2012-07-10 Mediatek Inc. Apparatus and muting circuit
US8232678B2 (en) * 2006-12-15 2012-07-31 Bang & Olufsen Icepower A/S Extra power stage added for pop elimination
US8374296B2 (en) * 2008-03-28 2013-02-12 Silicon Laboratories Inc. Output circuitry for minimizing spurious frequency content
FR2945686B1 (fr) * 2009-05-13 2011-04-29 Dolphin Integration Sa Dispositif analogique/numerique de reproduction d'un signal sonore.
FR2946202B1 (fr) 2009-05-29 2011-07-15 St Ericsson Grenoble Sas Annulation de glitche pour amplificateur audio
CN102116848A (zh) * 2010-01-04 2011-07-06 鸿富锦精密工业（深圳）有限公司 电源转换效率测试系统
CN102572648A (zh) * 2012-02-24 2012-07-11 无锡凌湖科技有限公司 一种抑制音频功放开关机pop声的电路结构
US9200794B2 (en) 2013-06-03 2015-12-01 LEDLab, LLC Fan cooled LED light and housing
US10062391B2 (en) * 2016-01-06 2018-08-28 Onkyo Corporation Audio processing device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531324A (en) * 1978-08-29 1980-03-05 Fujitsu Ltd Transient noise preventing circuit
JPS5541025A (en) * 1978-09-14 1980-03-22 Nagasawa:Kk Bias current automatic adjusting method and push pull amplifier circuit
JPS5834605A (ja) * 1981-08-24 1983-03-01 Hitachi Ltd 電力増幅器
JPS5950115U (ja) * 1982-09-28 1984-04-03 ヤマハ株式会社 スイツチング形増幅器の保護回路
JPS6416256A (en) * 1987-07-10 1989-01-19 Hitachi Ltd Semiconductor device
US5070308A (en) * 1990-09-25 1991-12-03 Gyula Padi Working point adjusting circuit for a power amplifier
US5162752A (en) * 1990-09-25 1992-11-10 Josef Lakatos Working point adjusting circuit for a single power amplifier having multiple output channels
JPH04193059A (ja) * 1990-11-26 1992-07-13 Matsushita Electric Ind Co Ltd Ｄｃ―ｄｃコンバータ装置
JPH04273705A (ja) * 1991-02-28 1992-09-29 Fujitsu Ten Ltd ポップノイズ低減回路
JPH05226940A (ja) * 1992-02-15 1993-09-03 Rohm Co Ltd 増幅回路
JP2869255B2 (ja) * 1992-06-30 1999-03-10 三洋電機株式会社 増幅器
JPH06232638A (ja) * 1993-02-02 1994-08-19 Matsushita Electric Ind Co Ltd ミューティング回路
US5361041A (en) * 1993-06-17 1994-11-01 Unitrode Corporation Push-pull amplifier
US5537081A (en) * 1995-01-31 1996-07-16 National Semiconductor Corporation No turn-on pop noise amplifier
JP3168533B2 (ja) * 1996-07-15 2001-05-21 新日本無線株式会社 増幅器
KR19990003374A (ko) * 1997-06-25 1999-01-15 김영환 뮤트회로
US5883495A (en) * 1997-07-31 1999-03-16 National Semiconductor Corporation Bidirectional current control circuit suitable for controlling the charging and discharging of rechargeable battery cells
KR19990035353A (ko) * 1997-10-31 1999-05-15 전주범 음성 시스템의 팝 노이즈 제거 장치
JPH11163648A (ja) * 1997-11-26 1999-06-18 Sharp Corp 音声ミュート回路
KR20000000692U (ko) * 1998-06-15 2000-01-15 김영환 카오디오의 팝 노이즈 제거회로
JP2000022559A (ja) * 1998-07-03 2000-01-21 Nec Corp 送信出力制御回路
KR20010001596U (ko) * 1999-06-30 2001-01-15 윤종용 팝노이즈 제거장치
JP2001223536A (ja) * 2000-02-14 2001-08-17 Rohm Co Ltd ミュート回路およびデジタルオーディオ増幅回路
JP3398113B2 (ja) * 2000-02-14 2003-04-21 ローム株式会社 ミュート回路およびデジタルオーディオ増幅回路
KR20020069463A (ko) * 2001-02-27 2002-09-04 엘지전자 주식회사 오디오 기기의 팝 노이즈 제거 회로
US6597240B1 (en) * 2001-04-02 2003-07-22 Cirrus Logic, Inc. Circuits and methods for slew rate control and current limiting in switch-mode systems

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757714B1 (ko) * 2005-08-05 2007-09-11 삼성전자주식회사 디급 증폭기
KR100725832B1 (ko) * 2006-05-17 2007-06-13 (주)전전사 퍼블릭어드레스 파워앰프 시스템 및 그 전원공급 제어방법
US11223162B2 (en) 2017-12-26 2022-01-11 Samsung Electronics Co., Ltd. Air cleaner and home appliance

Also Published As

Publication number Publication date
KR100453155B1 (ko) 2004-10-15
US7313244B2 (en) 2007-12-25
JP2005538626A (ja) 2005-12-15
US20060126864A1 (en) 2006-06-15
WO2004025830A1 (en) 2004-03-25
AU2003261645A1 (en) 2004-04-30

Similar Documents

Publication Publication Date Title
KR100453155B1 (ko) 이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝잡음 제거회로 및 방법
JP4009553B2 (ja) 高周波スイッチ回路
KR930011435A (ko) 반도체 집적회로에서의 신호출력회로
US20090316316A1 (en) Electrical circuit
JPH0529169B2 (ko)
US6538867B1 (en) FET switch with overvoltage protection
US11789481B2 (en) Current mirror pre-bias for increased transition speed
US7020293B2 (en) Noise reduction method
JPH0472401B2 (ko)
EP3224952B1 (en) Solid state switch relay
US6433613B1 (en) Translating switch circuit with disabling option
EP1811653A1 (en) Amplifier input switch configuration with improved PSRR
US7116537B2 (en) Surge current prevention circuit and DC power supply
US20080089533A1 (en) Circuit arrangement for suppression of switching noises
US11196243B2 (en) Pin-short detection circuits
EP2092639B1 (en) True current limit
US20070170974A1 (en) Amplifier feedback switch configuration with improved PSRR
JP3285088B2 (ja) Ｅｍｉノイズ除去機構を備える波形出力装置
WO2004059841A1 (ja) 接地スイッチ回路
JP4622582B2 (ja) ミューティング回路
JP2024042582A (ja) アナログスイッチ回路、半導体装置
JP6880511B2 (ja) 出力回路及び出力方法
JP4887180B2 (ja) 短絡保護機能付き半導体装置
US7236030B2 (en) Method to implement hysteresis in a MOSFET differential pair input stage
KR101620683B1 (ko) 전력 변환이 가능한 캐스코드 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee