JPH04193059A - Ｄｃ―ｄｃコンバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はモータ等の電源に有効な出力電圧可変型のＤＣ
−ＤＣコンバータ装置に関するものである。

従来の技術 近年、パワートランジスタの発達にともない、トランジ
スタのスイッチング動作を利用した直流電源装置が数多
く用いられるようになった。

従来、トランジスタのスイッチング動作を利用して所望
の直流出力電圧を得る装置として、第１１図に示すよう
な装置が知られている。以下、従来の装置について図を
参照しながら説明する。Ｐチャンネル電界効果型トラン
ジスタ２とＮチャンネル電界効果型トランジスタ３は、
交互にオン状態になる。第１１図において平滑回路４０
入力電圧は、Ｐチャンネル電界効果型トランジスタ２が
オンの時直流電源装置の出力電圧であり、Ｎチャンネル
電界効果型トランジスタ３がオンの時０（ｖ）である。

コンパレータ１５は直流電源装置１を電源として動作す
る。そのため、Ｈレベルの時直流電源装置１の出力電圧
、Ｌレベルの時０（Ｖ）のパルスを出力する。コンパレ
ータ１５の出力信号はＰチャンネル電界効果型トランジ
スタ２のゲートに入力される。コンパレータ１５の出力
電圧がＨレベルの時、Ｐチャンネル電界効果型トランジ
スタ２のソース−ゲート間の電位差が０（ｖ）となりオ
フとなる。一方、コンパレータの出力電圧が０（ｖ）の
時、Ｐチャンネル電界効果型トランジスタのソース−ゲ
ート間は電位差を持ちオンとなる。また、Ｎチャンネル
電界効果型トランジスタ３のゲートには、同様に直流電
源装置１を電源として動作しているコンパレータ１６の
出力信号が入力されている。コンパレータ１６の出力電
圧がＨレベルの時、Ｎチャンネル電界効果型トランジス
タ３はオンし、０（ｖ）の時オフとなる。平滑回路４は
入力信号を平滑し、直流電源装置ｌの出力電圧と０（ｖ
）の入力される期間の比に応じて、負荷５に出力される
電圧を変化させるものである。

発明が解決しようとする課題 このような構成のＤＣ−ＤＣコンバータ装置では、Ｐチ
ャンネル電界効果型トランジスタ２のスイッチング動作
がソースに対するゲートの電圧で制御されるため、変換
される直流電圧が高くなるとコンパレータ１５の出力パ
ルスの電圧も非常に大きなものが必要となる。この結果
、コンパレータ１５、つまり、Ｐチャンネル電界効果型
トランジスタの駆動素子の耐圧が非常に大きいものを用
いなければならない。さらに、Ｐチャンネル電界効果型
トランジスタのゲート−ソース間電圧の耐圧も大きいも
のが必要である、という課題を有していた。

本発明は、上記課題を解決するもので、高電圧に対する
出力可変型ＤＣ−ＤＣコンバータ装置を提供することを
目的としている。

課題を解決するための手段 本発明は、三角波信号を出力する三角波信号発生回路と
、前記三角波信号発生回路の出力する三角波信号と外部
から入力される指令入力信号を比較し指令入力信号電圧
の大小によってデユーティ比が変化するパルスを発生す
る比較器と、前記比較器の出力信号から前記比較器の出
力信号と同じ周期でありほぼ同じデユーティ比を持つ第
１の出力パルスと第１の出力パルスと同位相で第１の出
力パルスの立ち上がりエツジ以後の所定の輻および立ち
下がりエツジ以前の所定の幅のＨレベル部分をＬレベル
にした第２の出力パルスとを作成するパルス処理回路と
、直流電源装置と、ソースが前記直流電源装置の出力に
接続されソース−ゲート間電圧によって前記直流電源装
置の出力をドレインに出力するＰチャンネル電界効果型
トランジスタと、ソースがグランドに接続されゲートに
前記パルス処理回路の第２の出力パルスが入力されドレ
インが前記Ｐチャンネル電界効果型トランジスタのドレ
インに接続されたＮチャンネル電界効果型トランジスタ
と、前記Ｐチャンネル電界効果型トランジスタのドレイ
ン信号を平滑し負荷に出力するための平滑回路と、前記
パルス処理回路の第１の出力パルスの振幅を維持したま
まパルスの上限の電圧を前記Ｐチャンネル電界効果型ト
ランジスタのソース電位にシフトさせるため前記パルス
処理回路の第１の出力パルスを出力する端子と前記Ｐチ
ャンネル電界効果型トランジスタのゲートとを結ぶコン
デンサと、前記Ｐチャンネル電界効果型トランジスタの
ゲートとソースを結ぶ抵抗と、前ＨＩＥ　Ｐチャンネル
電界効果型トランジスタのゲートがアノードに接続され
ソースがカソードに接続されたダイオードと、前記Ｐチ
ャンネル電界効果型トランジスタのゲートとソースを短
絡するためのスイッチ手段と、前記直流電源装置の電源
投入時に一定期間前記スイッチ手段を閉じるための起動
スイッチ制御回路とを少なくとも備えるものである。

作用 本発明は上記した構成により、Ｐチャンネル電界効果型
トランジスタの駆動素子としての必要な耐圧減らすこと
ができる。また、Ｐチャンネル電界効果型トランジスタ
として必要なゲート−ソース間の耐圧を減らすことがで
きる。

実施例 υ下、本発明の一実施例のＤＣ−ＤＣコンバータ装置に
ついて図面を参照しながら説明する。第１図は本発明の
一実施例のＤＣ−ＤＣコンバータ装置の構成図を示すも
のである。第１図において、従来のＤＣ−ＤＣコンバー
タ装置の説明に用いた第１１図の構成要素と同じものは
同じ番号をつけである。直流電源装置１は変換される直
流電圧を供給する。Ｐチャンネル電界効果型トランジス
タ２がオンする時、直流電源装置１の出力電圧を平滑回
路４に出力し、Ｎチャンネル電界効果型トランジスタ３
がオンする時、平滑回路の入力に０（ｖ）を出力する。

平滑回路４は入力電圧を平滑し負荷５に出力する。一方
、比較器８は、外部から入力される指令入力信号６と三
角波信号発生回路７の出力する三角波信号を比較し結果
に応じたパルスを発生する。パルス処理回路９は比較器
８の出力するパルス信号をトランジスタ２，３を駆動す
るためのパルス信号に処理する。パルス処理回路９の第
２の出力パルスはＮチャンネル電界効果型トランジスタ
のゲートに出力される。コンデンサ１０．抵抗１１．ダ
イオード１２は、Ｐチャンネル電界効果型トランジスタ
駆動用にパルス処理回路９が出力する第１の出力パルス
をレベルシフトするための回路を構成する。スイッチ１
３はＰチャンネル電界効果型トランジスタのソース−ゲ
ート間を短絡するスイッチであり、起動スイッチ副部回
路１４は直流電源装置１の電源投入後の一定期間の間ス
イッチ１３をオンするための制卸回路である。

以上のように構成されたＤＣ−ＤＣコンバータ装置につ
いて以下動作を説明する。本発明のＤＣ−ＤＣコンバー
タ装置は、チョッパ方式で直流電源装置１の出力電圧を
降圧し別の直流電圧に変換する。つまり、直流電源装置
１がら出力される直流電圧ＶＩＮをトランジスタのスイ
ッチング動作を利用することにより、振幅ＶＩＮのパル
スに変換し、それを平滑回路で再度直流電圧に変換する
。

この構成における電圧の変換のしくみについて説明する
。ここでは、以下Ｐチャンネル電界効果型トランジスタ
をＰ−ＦＥＴ、Ｎチャンネル電界効果型トランジスタを
Ｎ−ＦＥＴと記す。これらのトランジスタ２，３は、通
常、Ｐ−ＦＥＴ２がオンの時Ｎ−ＦＥＴ３はオフになり
、平滑回路４に直流電源装置１の出力電圧ＶＩＮを供給
する。また、Ｐ−ＦＥＴ２がオフの時Ｎ−ＦＥＴ３はオ
ンになり、平滑回路４の入力を０（ｖ）にする。第２図
はＤＣ−ＤＣ変換の原理を示す信号タイミング図である
。横軸は時間の経過を示している。まず、第２図（ａ）
はＰ−ＦＥＴ２がオンの期間とオフの期間の比が１：３
の場合を示している。Ｐ−ＦＥＴ２がオンでＮ−ＦＥＴ
３がオフの時、平滑回路４の入力は直流電源装置ｌの出
力電圧ＶＩＮとなり、Ｐ−ＦＥＴ２がオフでＮ−ＦＥＴ
３がオンの時、平滑回路の入力は０（ｖ）となる。この
場合、負荷５に供給される平滑回路４の出力電圧はＶＩ
Ｎ／４となる。同様に第２図（ｂ）　、　（ｃ）は、そ
れぞれＰ−ＦＥＴ２のオンの期間とオフの期間の比が１
＝１および３：１の場合を示しており、この場合、平滑
回路４の出力電圧はそれぞれＶＩＮ／２，３ＶＩＮ／４
（！：なる。このように両トランジスタ２，３のオンオ
フの期間の比を変えることにより負荷５への供給電圧を
変化させることができる。Ｐ−ＦＥＴ２がオンしている
時間をＴＰ　　ＯＮ、Ｐ−ＦＥＴ２がオフしている時間
をＴＰ　　ＯＦＦとすると負荷５への供給電圧ＶＯＵＴ
は（１）式のように与えられる。

次に、外部から入力される指令入力信号６と三角波信号
発生回路７と比較器８について説明する。この部分は、
負荷５に出力される電圧を設定する指令入力信号６の電
圧の大小から、前に述べた２つのトランジスタ２．３の
スイッチングのタイミングを与えるクロックパルスに変
換する部分である。第３図にこの比較器の構成例を示す
。コンパレータ８１は一般に市販されているコンパレー
タＩＣなどである。コンパレータ８１の電源は一般の５
（ｖ）などを用いることができる。コンパレータ８１の
正転の入力端子８２に入力指令信号６、反転入力端子８
３に三角波発生装置７の出力である三角波信号を入力す
る。第４図にこの比較器の入力信号（指令人力信号波形
８４と三角波信号発生信号の出力信号８５）、出力信号
波形を示す。横軸ｔは時間の経過を示している。このコ
ンパレータ８１は、三角波信号発生装置７の出力する三
角波信号と指令入力信号６とを比較し、指令入力電圧が
三角波信号の電圧より大きいときＨレベルを出力し、指
令入力信号の電圧が三角波信号の電圧より小さいとき０
（ｖ）を出力する。第４図で指令入力信号６を大きくす
ると、図の矢印の方向にコンパレータ８１の出力信号の
パルス幅が広くなる。０−ＶＴの電圧を持つ三角波信号
とすると、指令入力信号６を０−ＶＴの電圧で変化させ
ることにより、コンパレータ８１の出力パルスのデユー
ティは０〜１００％まで変化する。このように指令入力
信号６の電圧から、２つのトランジスタ２，３のスイッ
チングのタイミングを与えるクロックパルスに変換する
ことができる。本発明の入力指令信号では、０（ｖ）以
上ＶＴ未溝の電圧を使用する。

次にパルス処理回路９について説明する。直流電源装置
１の出力電圧をＰ−ＦＥＴ２とＮ−ＦＥＴ３と平滑回路
４を用いて降圧する原理を前に示した。

しかし、前の説明ではＰ−ＦＥＴ２．Ｎ−ＦＥＴ３を理
想的なスイッチとして働いているとしたが、実際にはそ
れぞれのトランジスタ２，３はソース−ゲート間電圧を
矩形波で与えても、瞬時にオンからオフへ、オフからオ
ンへ変化できない。この状態を第５図（ａ）に示す。横
軸は時間の経過を示しており、状態の変化する部分を拡
大して示しである。（イ）、（ロ）はＰ−ＦＥＴ２．Ｎ
−ＦＥＴ３のスイッチングの指令であり、Ｐ−ＦＥＴ２
がオンの指令の時Ｎ−ＦＥＴ３がオフの指令、Ｐ−ＦＥ
Ｔ２がオフの指令の時Ｎ−ＦＥＴ３がオンの指令が与え
られている。このような指令をトランジスタ２．３に与
えた場合でも、入力容量などの影響で（ハ）、（ニ）に
示すように両トランジスタ２，３のスイッチングが急に
は変化しない。（ホ）に示すようなスイッチングの状態
が変化するときにＰ−ＦＥＴ２とＮ−ＦＥＴ３が同時に
オンするような期間ができ、トランジスタの活性領域で
非常に大きな電流が流れることになり、トランジスタを
破損する場合も起こり得る。そこで、パルス処理回路９
によってこれらの対策を行う。スイッチングの指令とし
てＰ−ＦＥＴ２がオンの状態からＮ−ＦＥＴ３がオンの
状態に変化する時、またＮ−ＦＥＴ３がオンの状態から
Ｐ−ＦＥＴ２がオンの状態に変化する時に両トランジス
タ２，３が同時にオンすることがないようにスイッチン
グの指令を与えている。第５図（ｂ）にこれを示す。た
だし、横軸は時間の経過を示している。第５図（ｂ）の
（へ）、（ト）に示すように、期間Ａ、Ｂ、Ｃに両トラ
ンジスタをオフにするような指令を出す期間を設ける。

このような指令を両トランジスタ２，３に与えることに
より、Ｐ−ＦＥＴ２．Ｎ−ＦＥＴ３スイッチング動作は
（チ）、（す）になり、同時オン期間をなくすことがで
きる。

パルス処理回路９は例えば第６図に示す回路で実現でき
る。このパルス処理回路９は、Ｐ−ＦＥＴ２のスイッチ
ングの指令パルスとしてパルス処理回路９の第１の出力
パルス、Ｎ−ＦＥＴ３のスイッチングの指令パルスとし
てパルス処理回路９の第２の出力パルスを出力し、パル
スとスイッチングの指令は表１に示す関係となっている
。

表　　１ 遅延器１７の遅延量は、両トランジスタ２．３の立ち上
がり時間、立ち下がり時間を考慮することによって決め
られる。パルス処理回路９の各部の信号波形を第７図に
示す。横軸は時間の経過を示している。図の（ａ）はパ
ルス処理回路９の入力信号である比較器８の出力信号、
（ｂ）は遅延器１７の出力信号、（Ｃ）はＯＲゲート回
路１８の出力信号（第１の出力パルス）　、（ｄ）はＡ
ＮＤゲート回路１９の出力信号（第２の出力パルス）、
（ｅ）、げ）はそれぞれＰ−ＦＥＴとＮ−ＦＥＴの動作
を示している。

このようなパルス処理回路９の１１）１の出力パルス（
Ｃ）は比較器の出力信号（ａｊと同じ周期はぼ同じデユ
ーティを持っている。また、遅延器１７の遅延時間をＴ
ｄとすると、パルス処理回路９の第２の出力パルスは、
第１の出力パルスと同位相で、第１の出力パルスの立ち
上がりエツジ以後のＴｄおよび立ち下がりエツジ以前の
ＴｄのＨレベル部分をＬレベルにしたパルスとなってい
る。

この第２の出力パルスはＮ−ＦＥＴ３のゲートに出力さ
れ、Ｎ−ＦＥＴ３のスイッチングを制御する。一方、第
１の出力パルスはＰ−ＦＥＴ２のスイッチングを制御す
るパルスである。しかし、Ｐ−ＦＥＴ２のソースが直流
電源装置１に接続されているため、変換される直流電圧
が高くなってくると、パルス処理回路の第１の出力パル
スとして非常に大きな振幅のパルスが必要となる。また
、ゲート−ソース間の耐圧の大きなＰチャンネル電界効
果型トランジスタを用いる必要もある。

これらの理由から、直接Ｐ−ＦＥＴ２のゲートに出力す
ることは困難である。そこで、第１の出力のＨレベル電
圧をＰ−ＦＥＴ２のソースの電位までシフトすることが
可能であれば、パルス処理回路の第１の出力パルスの振
幅はＰ−ＦＥＴ２をオンするためのソースーゲーｈｔ圧
の振幅だけあればよいことになる。つまり、パルス処理
回路９の出力パルスは、Ｌレベルが０（ｖ）で、Ｈレベ
ルがＰ−ＦＥＴ２とＮ−ＦＥＴ３を飽和オン状態にする
ためのゲート−ソース間の電圧であるパルスを出力すれ
ば良い。ＯＲゲート回路１８．ＡＮＤゲート回路１９に
与える電源はこのことを考慮して決めることができる。

このように、実際のＰ−ＦＥＴ２の駆動素子の耐圧を抑
えることができ、Ｐ−ＦＥＴ２に必要なゲート−ソース
間の耐圧も抑えることができる。

これを実現する回路が第１図におけるコンデンサ１０と
ダイオード１１と抵抗１２で構成される回路（以後レベ
ルシフト回路と呼ぶ）である。第１図示されるコンデン
サ１０七ダイオード１１と抵抗１２で構成されるレベル
シフト回路は、直流電源装置１の電源投入時の動作と定
常状態の動作に分けることができる。ただし、ここでは
直流電源装置１の電源投入と同時に他の回路の電源も投
入されるとする。まず、定常状態での動作を第８図に示
す。横軸は時間の経過を示している。第８図（ｂ）はパ
ルス処理回路９の第１の出力パルス波形を示している。

ここではパルスの振幅をＶＰＩとする。また（Ｃ）はＰ
−ＦＥＴ２のゲート電圧を示している。定常状態では期
間Ａでは、コンデンサ、１０にＶＩＮ−ＶＰＩの電位差
にあたる電荷が蓄えられており、ゲート電圧はＶＩＮに
なっている。期間Ｂになり、パルス処理回路９の第１の
出力パルスが０（ｖ）になるとコンデンサ１０は急には
充電されないため、ゲート電位は同じようにＶＰＩ減少
する。このような状態では、逆バイアスされているため
、ダイオード１１を流れる電流は無視できる。コンデン
サ１０は、その後直流電源装置１がら抵抗を介して充電
され、抵抗１２の抵抗値をＲ，コンデンサ１０の容量を
Ｃとすると、ゲート電圧は時定数Ｒ−Ｃで最終値ＶＩＮ
に上昇していく。これに伴い、Ｐ−ＦＥＴ２のソース−
ゲート間電圧はｌ＆少していく。そして期間Ｃになると
再びパルス処理回路の第１の出力パルスがＨレベルにな
る。するとゲート電位はＶＰＩだけ再び上昇する。ソー
ス電位に対しゲート電位が高くなり、ダイオード１１は
順バイアスとなる。そのため、コンデンサ１０の電荷が
ダイオード１１を介して急速に放電される。それにとも
ないＰ−ＦＥＴ２のゲート電圧は、ダイオード１１の順
方向の抵抗値をＲｄとすると時定数Ｒｄ−Ｃで最終値Ｖ
ＩＨに急速に減少する。その後期間り、Ｅ、・・・・・
・になるとパルス処理回路９の第１の出力パルスが交互
に０（ｖ）、Ｈレベル、・・・・・・と変化し前に述べ
た期間Ｂ、Ｃと同様の動作を繰り返すことになる。実際
の設計時には、時定数Ｒ−Ｃ７！ｌ＜Ｐ−ＦＥＴ２のス
イッチングの周期より十分大きくなるようにコンデンサ
１０゜抵抗１２の値を選ぶ。このような回路を構成する
ことにより、パルス処理回路の第１の出力パルスのＨレ
ベルをＰ−ＦＥＴ２のソース電位ＶＩＮになるようにシ
フトすることができる。

定常的な動作では、本発明のレベルシフト回路を用いて
Ｐ−ＦＥＴ２のスイッチングができることを示した。次
に直流電源装置１の電源投入後の動作、つまり、直流電
源装置１の電源投入直後の動作について第９図に示す。

横軸は時間の経過を示している。（ｂ）はパルス処理回
路の第１の出力パルス波形、（Ｃ）はＰ−ＦＥＴ２のゲ
ート電圧を示している。起動直後、コンデンサには電荷
が蓄えられておらず、パルス処理回路９の第１の出力パ
ルスが０（ｖ）であればＰ−ＦＥＴ２のゲート電圧は０
（ｖ）である。この場合Ｐ−ＦＥＴ２のソース電圧に対
してゲート電圧は低くなっているためダイオード１１は
逆バイアスになりダイオード１１を流れる電流は無視で
きる。この時点からコンデンサ１０は直流電源装置１か
ら抵抗１２を介し時定数Ｒ−Ｃで最終値ＶＩＮに充電さ
れていく。同様にゲート電圧も時定数Ｒ−Ｃで最終値Ｖ
ＩＮに上昇していく。期間Ｂになるとパルス処理回路９
の第１の出力パルスがＨレベルになるためＰ−ＦＥＴ２
のゲート電圧もＶＰＩ上昇する。しかし、定常状態の動
作と違い、ダイオード１１は逆バイアスの状態のままで
ある。そこで抵抗１２を介してコンデンサ１０が充電さ
れることにより、Ｐ−ＦＥＴ２のゲート電圧は時定数Ｒ
−Ｃで最終値ＶＩＮに充電されてい（。期間Ｃになると
パルス処理回路９の第１の出力パルスが再び０（ｖ）に
なるためにＰ−ＦＥＴ２のゲート電圧はＶＰＩ下降し、
そこから時定数Ｒ−Ｃで最終値ＶＩＮに上昇していく。

その後も同様の動作でコンデンサ１０が徐々に充電され
ていく。またＰ−ＦＥＴ２のゲート電圧はｖＰｌの電圧
分上下しながら時定数Ｒ−Ｃで最終値ＶＩＮに上昇して
い（。

期間りになり、パルス処理回路の第１の出力がＨレベル
になった時、ゲート電圧がソース電圧ＶＰＩより高くな
る。このとき初めてダイオード１１は順バイアスされ、
定常時の動作の期間Ｂと同様の動作で時定数Ｒｄ−Ｃで
最終値ＶＩＮに急速に下降し、ＶＩＮになる。その後は
、前述の定常状態の動作を行うことになる。

以上は、直流電源装置１の電源投入時、パルス処理回路
９の第１の出力が０（ｖ）である場合を示したが、電源
投入と同時にＨレベルになった場合もＰ−ＦＥＴ２のゲ
ート電圧の初期状態かＶＰＩであり、期間Ｂの動作から
始まるというだけで上記の場合とほぼ同じ動作が行われ
る。

以上の動作を考えると直流電源装置１の電源投入後Ｐ−
ＦＥＴ２のゲート−ソース間は電位差を持ち、一定期間
の間はパルス処理回路９の第１の出力パルスの状態にか
かわらず常にＰ−ＦＥＴ２がオン状態になってしまう。

そこでこのような状態の時にパルス処理回路９の第２の
出力パルスがＨレベル電圧を出力すると、Ｐ−ＦＥＴ２
．Ｎ−ＦＥＴ３共にオン状態になり、直流電源装置１の
出力は、グランドに対してほぼ短絡状態となり、Ｐ−Ｆ
ＥＴ２．Ｎ−ＦＥＴ３が破壊されることが起こりうる。

本発明では、直流電源装置１の電源投入時これらの現象
が起こらないようにＰ−ＦＥＴ２のゲート−ソース間に
スイッチ１３を設け、電源投入時から定常状態の動作に
なるまでの間、起動スイッ子制御回路１４によりスイッ
チ１３をオンし、Ｐ−ＦＥＴ２がオンすることがないよ
うにする。また、コンデンサ１０の充電も直流電源装置
１からスイッチ１３を介して充電されるため定常状態へ
の推移もスムーズに行われる。このスイッチにより電源
投入時にＮ−ＦＥＴ３がスイッチングをしていてもＰ’
−ＦＥＴ２とＮ−ＦＥＴ３と同時にオンすることはない
。

実際には、このスイッチ１３．起動スイッチ制御回路１
４はリレーを用いて容易に実現できる。

その構成図を第１０図に示す。２０はリレーであり、コ
イルに与えられる電圧がある値を越えるまでスイッチを
オンする。直流電源装置１の電源投入後、抵抗２１を介
してコンデンサ２２が充電される。そのため、コンデン
サ２２の端子間電圧は徐々に上昇する。コンデンサ２２
の端子間電圧はリレー２０のコイルに供給される。その
結果、直流電源装置１の電源投入後のある時間後にスイ
ッチがオフするようにすることができる。このようにし
て電源投入後の一定期間ソースーゲート間を短絡し、Ｐ
−ＦＥＴ２をオフ状態にしておくことができる。

以上に述へた構成；こより、人力指令信号６に応じて出
力直流電圧を変化させる出力電圧可変型のＤ（、−ＤＣ
コンバータ装置が構成できる３なお、ここではスイッチ
１３としてリレへを用いたが、トランジスタなどを用い
ても簡単に構成できる。

また、ここでは直流電源装置１の電源投入と同時に他の
回路の電源も供給されるとしたが、別々に電源が入れら
れても同じような構成で実現できる。

発明の効果 以下の実施例から明らかなように、本発明によれば、Ｐ
チャンネル電界効果型トランジスタのゲート信号として
、パルス処理回路の第１の出力信号を抵抗、ダイオード
、コンデンサで構成される回路でレベルシフトして用い
るため、Ｐチャンネル電界効果型トランジスタの駆動素
子の耐圧を小さくすることができ、また、Ｐチャンネル
電界効果型トランジスタのゲート−ソース間に必要な耐
圧を小さくすることができるので高電圧の出力電圧可変
型のＤＣ−ＤＣコンノ、（−夕装置を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例のＤＣ−ＤＣコンバータ装置
の構成図、第２図は本発明のＤＣ−ＤＣ変換の原理を示
す信号タイミング図、第３図は本発明の実施例の比較器
の構成図、第４図は本発明の実施例の比較器の入出力信
号波形図、第５図はトランジスタのスイッチング動作を
示す信号タイミング図、第６図は本発明の実施例の比較
器の構成図、第７図は本発明の実施例の比較器の信号タ
イミング図、第８図は本発明の実施例のレベルシフト回
路の定常時の信号タイミング図、第９図は本発明の実施
例のレベルシフト回路の起動時の信号タイミング図、第
１０図は本発明の実施例の起動時対策回路の構成図、第
１１図は従来のＤＣ−ＤＣコンバータ装置の構成図であ
る。 １・・・・・・直流電源装置、２・・・・・・Ｐチャン
ネル電界効果型トランジスタ、３・・・・・・Ｎチャン
ネル電界効果型トランジスタ、４・・・・・・平滑回路
、６・・・・・・指令入力信号、７・・・・・−三角波
信号発生回路、８・・・・・・比較器、９・・・・・・
パルス処理回路、１０・・・・・・コンデンサ、１１・
・・・・・ダイオード、１２・・・・・・抵抗、１３・
・・・・・スイッチ、１４・・・・・・起動スイッチ制
御回路。 代理人の氏名　弁理士小鍜治明　ほか２名第２■ Ｖ、〜−−−−−−−−−−−−−−−−−一−−−−
（ｂ） Ｖｌ〜−一一−−−−−−−−−−−−−−−一−−卓
滑回路幼→　ｖＩＮ／２□ θ−−−−−−−−−−−−−−−−−−−−−第２図 （Ｃ） Ｖｔｐｔ　−−−−−−−−−−−−−−−−−−−−
−０−−−−−−−一−−−−−−−−−−−第３因 Ｘ １４　図 ＄５ｒＡ （Ｌ２）イ 丁・ （ｂ）・、 Ａ、Ｂ　　　　　Ｃ。 第６図 拓７図 第　８　図 第９因

Claims (1)

【特許請求の範囲】
1. 三角波信号を出力する三角波信号発生回路と、前記三角
   波信号発生回路の出力する三角波信号と外部から入力さ
   れる指令入力信号を比較し指令入力信号電圧の大小によ
   ってデューティ比が変化するパルスを発生する比較器と
   、前記比較器の出力信号から前記比較器の出力信号と同
   じ周期でありほぼ同じデューティ比を持つ第１の出力パ
   ルスと第１の出力パルスと同位相で第１の出力パルスの
   立ち上がりエッジ以後の所定の幅および立ち下がりエッ
   ジ以前の所定の幅のＨレベル部分をＬレベルにした第２
   の出力パルスとを作成するパルス処理回路と、直流電源
   装置と、ソースが前記直流電源装置の出力に接続されソ
   ース−ゲート間電圧によって前記直流電源装置の出力を
   ドレインに出力するＰチャンネル電界効果型トランジス
   タと、ソースがグランドに接続されゲートに前記パルス
   処理回路の第２の出力パルスが入力されドレインが前記
   Ｐチャンネル電界効果型トランジスタのドレインに接続
   されたＮチャンネル電界効果型トランジスタと、前記Ｐ
   チャンネル電界効果型トランジスタのドレイン信号を平
   滑し負荷に出力するための平滑回路と、前記パルス処理
   回路の第１の出力パルスの振幅を維持したままパルスの
   上限の電圧を前記Ｐチャンネル電界効果型トランジスタ
   のソース電位にシフトさせるため前記パルス処理回路の
   第１の出力パルスを出力する端子と前記Ｐチャンネル電
   界効果型トランジスタのゲートとを結ぶコンデンサと、
   前記Ｐチャンネル電界効果型トランジスタのゲートとソ
   ースを結ぶ抵抗と、前記Ｐチャンネル電界効果型トラン
   ジスタのゲートがアノードに接続されソースがカソード
   に接続されたダイオードと、前記Ｐチャンネル電界効果
   型トランジスタのゲートとソースを短絡するためのスイ
   ッチ手段と、前記直流電源装置の電源投入時に一定期間
   前記スイッチ手段を閉じるための起動スイッチ制御回路
   とを少なくとも備えることを特徴とするＤＣ−ＤＣコン
   バータ装置。