KR930011435A - 반도체 집적회로에서의 신호출력회로 - Google Patents
반도체 집적회로에서의 신호출력회로 Download PDFInfo
- Publication number
- KR930011435A KR930011435A KR1019920021169A KR920021169A KR930011435A KR 930011435 A KR930011435 A KR 930011435A KR 1019920021169 A KR1019920021169 A KR 1019920021169A KR 920021169 A KR920021169 A KR 920021169A KR 930011435 A KR930011435 A KR 930011435A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- circuit
- output node
- transistors
- current
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은, 출력변화시에는 AC 사양으로부터 자동적으로 결정되는 출력저항을 갖추고, 출력정시시에는 DC사양만으로부터 결정되는 상대적으로 큰 값의 출력저항을 갖추어, 출력변화시의 전원전위나 접지전위의 변동이 출력노드에 영향을 주기 어려워 출력노이즈가 억제되도록 된 출력 버퍼회로를 제공한다.
본 발명은, 출력노드가 신호출력단자(11)에 공통으로 접속된 DC 버퍼회로(12) 및 AC 버퍼회로(13)와, 상기 DC 버퍼회로(12)의 출력변화시에는 AC 버퍼회로(13)를 구동시키고, DC 버퍼회로(12)의 출력정지시에는 AC버퍼회로(13)의 출력을 고임피던스상태로 제어하는 AC 버퍼 제어회로(15)를 구비하여 구성된 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 신호출력회로의 블록도.
제2도는 제1도중의 제어회로에 의한 AC 버퍼회로의 제어순서의 일예를 나타낸 회로도.
제3도는 제1도중의 제어회로에 의한 AC 버퍼회로의 제어순서의 다른 예를 나타낸 회로도.
Claims (12)
- 신호출력단자(11)와, 각 출력노드가 상기 신호출력단자(11)에 공통으로 접속된 제1 및 제2출력 버퍼회로(12,13) 및 제어신호를 기초로 상기 제1 및 제2출력 버퍼회로(12,13)의 각 출력노드를 고임피던스 상태로 제어함과 더불어 상기 제1출력 버퍼회로(12)의 출력의 변화시에는 상기 제2출력 버퍼회로(13)를 구동하고 상기 제1출력버퍼회로(12)의 출력의 정지시에는 상기 제2출력 버퍼회로(13)의 출력하는 고임피던스 상태로 제어하는 제어회로(14,15)로 구성된 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제1항에 있어서, 상기 제2출력 버퍼회로(13)가 MOS트랜지스터(P2,N2) 또는 바이폴라 트랜지스터(Q21,Q22)로 구성된 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제1항에 있어서, 상기 제어회로(14,15)는 상기 제1출력 버퍼회로(12) 또는 그 보다 전단의 입력신호 또는 출력노드의 레벨을 기초로 상기 제2출력 버퍼회로(13)를 제어하는 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제1항에 있어서, 상기 제2출력 버퍼회로(13)가 고전위측 전위(Vcc)와 제1출력 버퍼회로(12)의 출력노드의 사이에 접속된 P채널 MOS형 또는 PNP형 전류유출용 트랜지스터(P2,Q21)로 구성되고, 상기 제어회로(14,15)는 상기 출력노드가 "L"레벨로부터 "H"레벨로 변화하는 경우에 상기 전류유출용 트랜지스터(P2,Q21)을 일시적으로 온 상태로 하고, 상기 출력노드가 "H"레벨로 정지하고 있는 경우에 상기 전류유출형 트랜지스터(P2,Q21)의 제어전극을 상기 출력노드에 접속하며, 상기 출력노드가 "H"레벨로부터 "L"레벨로 변화하는 경우에 상기 전류유출용 트랜지스터(P2,Q21)의 제어전극을 상기 고전위측 전원(Vcc)에 접속하도록 구성된 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제1항에 있어서, 상기 제2출력 버퍼회로(13)가 제1출력 버퍼회로(12)의 출력노드와 저전위측 전원(Vss)의 사이에 접속된 N채널 MOS트랜지스터 또는 NPN형 전류흡입용 트랜지스터(N2,Q22)로 구성되고, 상기 제어회로(14,15)는 상기 출력노드가 "H"레벨로부터 "L"레벨로 변화하는 경우에 상기 전류유출용 트랜지스터(N2,Q22)을 일시적으로 온 상태로 하고, 상기 출력노드가 "L"레벨로 정지하고 있는 경우에 상기 전류유출형 트랜지스터(N2,Q22)의 제어전극을 상기 출력노드에 접속하며, 상기 출력노드가 "L"레벨로부터 "H"레벨로 변화하는 경우에 상기 전류유출용 트랜지스터(N2,Q22)의 제어전극을 상기 고전위측 전원(Vss)에 접속하도록 구성된 것을 특징으로하는 반도체 집적회로의 신호출력회로.
- 제1항에 있어서, 상기 제2출력 버퍼회로(13)는 고전위측 전원(Vcc)과 제1출력 버퍼회로(12)의 출력노드의 사이에 P채널 MOS형 또는 PNP형의 전류유출용 트랜지스터(P2,Q22) 및 상기 출력노드와 저전위측 전원(Vss)의 사이에 접속된 N채널 MOS형 또는 NPN형의 전류흡입용 트랜지스터(N2,Q22)로 구성되고, 상기 제어회로(14,15)는 상기 출력노드가 "L"레벨로부터 "H"레벨로 변화하는 경우에 상기 전류유출용 트랜지스터(P2,Q22)을 일시적으로 온 상태로 함과, 더불어 상기 전류흡입용 트랜지스터(N2,Q22)의 제어전극을 상기 저전위측 전원(Vss)에 접속하고, 상기 출력노드가 "H"레벨로 정지하고 있는 경우에 상기 전류유출형 트랜지스터(P2,Q21)의 제어전극을 상기 출력노드에 접속하며, 상기 출력노드가 "H"레벨로부터 "L"레벨로 변화하는 경우에 상기 전류유출용 트랜지스터(N2,Q21)의 제어전극을 상기 고전위측 전원(Vcc)에 접속하도록 구성된 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제4항 또는 제6항에 있어서, 상기 제어회로(14,15)가 상기 전류유출용 트랜지스터(P2,Q21)를 일시적으로 온 상태로 하은 경우에는 상기 전류 유출용 트랜지스터(P2,Q21)의 제어전극을 저전위측 전위(Vss)또는 상기 출력노드에 접속하는 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제4항 또는 제6항에 있어서, 상기 제어회로(14,15)는 상기 출력노드가 "H"레벨로 설정되어 있는 상태의 경우에는 다이오드소자(P3,D1,Q11,Q12)를 매개로 상기 전류유출용 트랜지스터(P2,Q21)의 제어전극을 상기 출력노드에 접속되는 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제4항 또는 제6항에 있어서, 상기 제어회로(14,15)가 상기 고전위측 전원(Vcc)과 전류유출용 트랜지스터(P2,Q21)의 제어전극의 사이에 접속된 제1스위치소자(P13,P14)와, 상기 전류유출용 트랜지스터(P2,Q21)의 제어전극과 출력노드의 사이에 접속된 제2스위치소자(P11,P12) 및, 상기 전류유출용 트랜지스터(P2,Q21)의 제어전극과 저전위측 전위(Vss)또는 출력노드의 사이에 접속된 제3스위치소자(N11,N12)를 갖추고, 이들 각 스위치소자(P13,P14;P11,P12;N11,N12)를 소정의 순서로 제어하도록 된 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제5항 또는 제6항에 있어서, 상기 제어회로(14,15)가 상기 전류유출용 트랜지스터(N2,Q22)를 일시적으로 온 상태로 하는 경우에는 상기 전류 유출용 트랜지스터(N2,Q22)의 제어전극을 저전위측 전원(Vcc)또는 상기 출력노드에 접속하는 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제5항 또는 제8항에 있어서, 상기 제어회로(14,15)는 상기 출력노드가 "L"레벨로 설정되어 있는 상태의 경우에는 다이오드소자(N3,D2,Q13,Q14)를 매개로 상기 전류유출용 트랜지스터(N2,Q22)의 제어전극을 상기 출력노드에 접속되는 것을 특징으로 하는 반도체 집적회로의 신호출력회로.
- 제5항 또는 제6항에 있어서, 상기 제어회로(14,15)가 상기 전류흡입용 트랜지스터(N2,Q22)의 제어전극과 상기 저전위측 전원(Vss)의 사이에 접속된 제4스위치소자(N23,N24)와, 상기 전류흡입용 트랜지스터(N2,Q22)에 제어전극과 출력노드 사이에 접속된 제5스위치 소자(N21,N22) 및 상기 고전위측 전원(Vcc) 또는 출력노드와 상기 전류흡입용 트랜지스터(N2,Q22)의 제어전극의 사이에 접속된 제6스위치소자(P21,P22)를 갖추고, 이들 각 스위치소자(N23,N24;N21,N22:P21,P22)를 소정의 순서로 제어하도록 된 것을 특징으로 하는 반도체 집적회로의 신호출력회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP91-300702 | 1991-11-15 | ||
JP03300702A JP3093380B2 (ja) | 1991-11-15 | 1991-11-15 | 半導体集積回路における信号出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011435A true KR930011435A (ko) | 1993-06-24 |
KR960004744B1 KR960004744B1 (en) | 1996-04-12 |
Family
ID=17888060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR92021169A KR960004744B1 (en) | 1991-11-15 | 1992-11-12 | Signal output circuit in semiconductor integrated circuit |
Country Status (5)
Country | Link |
---|---|
US (1) | US5389834A (ko) |
EP (1) | EP0542227B1 (ko) |
JP (1) | JP3093380B2 (ko) |
KR (1) | KR960004744B1 (ko) |
DE (1) | DE69216773T2 (ko) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5604453A (en) * | 1993-04-23 | 1997-02-18 | Altera Corporation | Circuit for reducing ground bounce |
JPH07307649A (ja) * | 1994-05-13 | 1995-11-21 | Fujitsu Ltd | 電子装置 |
US5701090A (en) | 1994-11-15 | 1997-12-23 | Mitsubishi Denki Kabushiki Kaisha | Data output circuit with reduced output noise |
US5546022A (en) * | 1994-12-16 | 1996-08-13 | Sun Microsystems, Inc. | Static logic circuit with improved output signal levels |
US5598119A (en) * | 1995-04-05 | 1997-01-28 | Hewlett-Packard Company | Method and apparatus for a load adaptive pad driver |
US5723992A (en) * | 1995-10-19 | 1998-03-03 | Aspec Technology, Inc. | Low leakage output driver circuit which can be utilized in a multi-voltage source |
US5760620A (en) * | 1996-04-22 | 1998-06-02 | Quantum Effect Design, Inc. | CMOS limited-voltage-swing clock driver for reduced power driving high-frequency clocks |
US5734617A (en) * | 1996-08-01 | 1998-03-31 | Micron Technology Corporation | Shared pull-up and selection circuitry for programmable cells such as antifuse cells |
US6118323A (en) * | 1997-01-10 | 2000-09-12 | Texas Instruments Incorporated | Electrostatic discharge protection circuit and method |
US6104209A (en) | 1998-08-27 | 2000-08-15 | Micron Technology, Inc. | Low skew differential receiver with disable feature |
US6084444A (en) * | 1997-04-30 | 2000-07-04 | Texas Instruments Incorporated | Buffer driver reference circuit |
JPH10326489A (ja) * | 1997-05-26 | 1998-12-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US6114895A (en) * | 1997-10-29 | 2000-09-05 | Agilent Technologies | Integrated circuit assembly having output pads with application specific characteristics and method of operation |
US6212482B1 (en) | 1998-03-06 | 2001-04-03 | Micron Technology, Inc. | Circuit and method for specifying performance parameters in integrated circuits |
US6420924B1 (en) * | 1998-09-09 | 2002-07-16 | Ip-First L.L.C. | Slew-controlled split-voltage output driver |
JP2000124789A (ja) * | 1998-10-16 | 2000-04-28 | Mitsubishi Electric Corp | バッファ回路 |
JP2001196906A (ja) * | 2000-01-14 | 2001-07-19 | Mitsubishi Electric Corp | 保護回路、パルス発生回路および駆動回路 |
US6529041B1 (en) * | 2001-03-23 | 2003-03-04 | Xilinx, Inc. | System power control output circuit for programmable logic devices |
JP4658360B2 (ja) * | 2001-03-28 | 2011-03-23 | セイコーNpc株式会社 | 出力バッファ |
US6509765B1 (en) * | 2001-11-20 | 2003-01-21 | Sun Microsystems, Inc. | Selectable resistor and/or driver for an integrated circuit with a linear resistance |
KR100568875B1 (ko) * | 2004-01-13 | 2006-04-10 | 삼성전자주식회사 | 반도체 장치에서의 출력 드라이버 |
ITMI20042075A1 (it) * | 2004-10-29 | 2005-01-29 | St Microelectronics Srl | Circuito di pilotaggio per uno stadio buffer di uscita ad alta velocita' e ridotto rumore indotto sulla alimentazione |
JP4859610B2 (ja) * | 2006-09-29 | 2012-01-25 | 富士通セミコンダクター株式会社 | バッファ回路及びその制御方法 |
JP5412992B2 (ja) * | 2009-06-26 | 2014-02-12 | 富士通セミコンダクター株式会社 | 集積回路装置及びデータ伝送システム |
US20130200937A1 (en) * | 2012-02-07 | 2013-08-08 | International Business Machines Corporation | Delay line with cell by cell power down capability |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60177723A (ja) * | 1984-02-24 | 1985-09-11 | Hitachi Ltd | 出力回路 |
US4612466A (en) * | 1984-08-31 | 1986-09-16 | Rca Corporation | High-speed output driver |
US4731553A (en) * | 1986-09-30 | 1988-03-15 | Texas Instruments Incorporated | CMOS output buffer having improved noise characteristics |
US4829199A (en) * | 1987-07-13 | 1989-05-09 | Ncr Corporation | Driver circuit providing load and time adaptive current |
US4928023A (en) * | 1987-08-27 | 1990-05-22 | Texas Instruments Incorporated | Improved output buffer having reduced noise characteristics |
JP2569113B2 (ja) * | 1988-03-07 | 1997-01-08 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2550138B2 (ja) * | 1988-03-18 | 1996-11-06 | 株式会社日立製作所 | バイポーラトランジスタと電界効果トランジスタとを有する半導体集積回路装置 |
KR930004353B1 (ko) * | 1990-04-26 | 1993-05-26 | 한국전기통신공사 | BiCMOS의 제삼상태 출력회로 |
US5212801A (en) * | 1990-08-31 | 1993-05-18 | Advanced Micro Devices, Inc. | Apparatus for responding to completion of each transition of a driver output signal for damping noise by increasing driver output impedance |
US5107142A (en) * | 1990-10-29 | 1992-04-21 | Sun Microsystems, Inc. | Apparatus for minimizing the reverse bias breakdown of emitter base junction of an output transistor in a tristate bicmos driver circuit |
JPH04219012A (ja) * | 1990-12-19 | 1992-08-10 | Toshiba Corp | 半導体集積回路 |
JP2573431B2 (ja) * | 1991-04-30 | 1997-01-22 | 株式会社東芝 | 出力バッファ回路 |
-
1991
- 1991-11-15 JP JP03300702A patent/JP3093380B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-11 DE DE69216773T patent/DE69216773T2/de not_active Expired - Fee Related
- 1992-11-11 EP EP92119288A patent/EP0542227B1/en not_active Expired - Lifetime
- 1992-11-12 US US07/975,482 patent/US5389834A/en not_active Expired - Lifetime
- 1992-11-12 KR KR92021169A patent/KR960004744B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0542227A2 (en) | 1993-05-19 |
EP0542227A3 (en) | 1993-06-09 |
DE69216773T2 (de) | 1997-06-05 |
EP0542227B1 (en) | 1997-01-15 |
US5389834A (en) | 1995-02-14 |
KR960004744B1 (en) | 1996-04-12 |
JPH05136682A (ja) | 1993-06-01 |
JP3093380B2 (ja) | 2000-10-03 |
DE69216773D1 (de) | 1997-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930011435A (ko) | 반도체 집적회로에서의 신호출력회로 | |
US5534804A (en) | CMOS power-on reset circuit using hysteresis | |
US5191235A (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
KR930005371A (ko) | 반도체 집적회로의 출력회로 | |
US5608344A (en) | Comparator circuit with hysteresis | |
KR880010576A (ko) | 논리회로 | |
EP0847623B1 (en) | Output buffer incorporating shared intermediate nodes | |
KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
KR920000177A (ko) | 반도체 집적회로장치 | |
US5467044A (en) | CMOS input circuit with improved supply voltage rejection | |
KR930004351B1 (ko) | 레벨 변환회로 | |
US5864254A (en) | Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same | |
KR920020511A (ko) | 출력 버퍼 회로 | |
KR970003924A (ko) | 반도체 장치 | |
US4963771A (en) | TTL/CMOS level translator | |
JP2528091B2 (ja) | 集積回路 | |
KR880004398A (ko) | 비교회로 | |
US6522164B2 (en) | Switching circuit | |
JPH11154856A (ja) | レベル切換回路 | |
KR100489587B1 (ko) | 시간지연회로 | |
JPH03230617A (ja) | 半導体集積回路 | |
KR960000900B1 (ko) | 씨모오스 버퍼회로 | |
JPS6229315A (ja) | スイツチ回路 | |
JPH11326398A (ja) | 電圧検知回路 | |
KR940002743B1 (ko) | 퍼지 d형 래치회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120322 Year of fee payment: 17 |
|
EXPY | Expiration of term |