JP2000124789A - バッファ回路 - Google Patents

バッファ回路

Info

Publication number
JP2000124789A
JP2000124789A JP10295687A JP29568798A JP2000124789A JP 2000124789 A JP2000124789 A JP 2000124789A JP 10295687 A JP10295687 A JP 10295687A JP 29568798 A JP29568798 A JP 29568798A JP 2000124789 A JP2000124789 A JP 2000124789A
Authority
JP
Japan
Prior art keywords
level
channel transistor
terminal
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10295687A
Other languages
English (en)
Inventor
Koji Nasu
浩司 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP10295687A priority Critical patent/JP2000124789A/ja
Priority to US09/266,591 priority patent/US6215328B1/en
Publication of JP2000124789A publication Critical patent/JP2000124789A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 出力端子１１に接続される負荷の容量が増加
すると、入力信号がＨレベルに変化してから、出力信号
がＨレベルに変化するまでに要する遅延時間が増加して
しまう課題があった。 【解決手段】 入力信号がＬレベルの場合には、Ｐチャ
ンネルトランジスタ３６のベース端子を電源２８に接続
し、入力信号がＨレベルの場合には、Ｐチャンネルトラ
ンジスタ３６のベース端子を出力端子３８に接続する一
方、入力信号がＬレベルの場合には、Ｎチャンネルトラ
ンジスタ３７のベース端子を出力端子３８に接続し、入
力信号がＨレベルの場合には、Ｎチャンネルトランジス
タ３７のベース端子をグランド３５に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えば、電算装
置間で転送される情報を一時的に蓄えるバッファ回路に
関するものである。
【０００２】
【従来の技術】図１２は従来のバッファ回路を示す構成
図であり、図において、１は入力信号を入力する入力端
子、２は出力端子１１から出力信号の出力を停止すると
きイネーブル信号（Ｌアクティブの信号）を入力する入
力端子、３，４は信号レベルを反転する反転器、５は入
力信号と反転器４の反転信号を入力するＮＡＮＤ回路、
６は入力信号と反転器３の反転信号を入力するＮＯＲ回
路、７は電源、８はグランド、９はベース電位がＨレベ
ルのときオフ状態になり、ベース電位がＬレベルのとき
オン状態になるＰチャンネルトランジスタ（第１のトラ
ンジスタ）、１０はベース電位がＨレベルのときオン状
態になり、ベース電位がＬレベルのときオフ状態になる
Ｎチャンネルトランジスタ（第２のトランジスタ）、１
１は出力信号を出力する出力端子である。
【０００３】次に動作について説明する。図１２のバッ
ファ回路は、入力端子１からＬレベルの入力信号を入力
すると、出力端子１１からＬレベルの出力信号を出力
し、入力端子１からＨレベルの入力信号を入力すると、
出力端子１１からＨレベルの出力信号を出力するもので
あるが、この例では、常時、出力端子１１から出力信号
を出力する場合の動作を説明するので、入力端子２から
イネーブル信号が入力されず、入力端子２の信号レベル
が、常時、Ｈレベルであるものとして説明する。
【０００４】まず、入力端子１からＬレベルの入力信号
が入力される場合、図１３に示すように、ＮＡＮＤ回路
５には、Ｌレベルの入力信号とＨレベルの反転信号が入
力されるので、Ｐチャンネルトランジスタ９のベース電
位はＨレベルになる。したがって、Ｐチャンネルトラン
ジスタ９はオフ状態になり、出力端子１１と電源７が非
接続状態になる。
【０００５】一方、入力端子１からＬレベルの入力信号
が入力される場合、ＮＯＲ回路６には、Ｌレベルの入力
信号とＬレベルの反転信号が入力されるので、Ｎチャン
ネルトランジスタ１０のベース電位はＨレベルになる。
したがって、Ｎチャンネルトランジスタ１０はオン状態
になり、出力端子１１とグランド８が接続状態になる。
【０００６】このように、入力端子１からＬレベルの入
力信号が入力される場合、出力端子１１はグランド８と
接続されるので、出力端子１１の電位が零になり、出力
端子１１からＬレベルの出力信号が出力される。
【０００７】次に、入力端子１からＨレベルの入力信号
が入力される場合、図１４に示すように、ＮＡＮＤ回路
５には、Ｈレベルの入力信号とＨレベルの反転信号が入
力されるので、Ｐチャンネルトランジスタ９のベース電
位はＬレベルになる。したがって、Ｐチャンネルトラン
ジスタ９はオン状態になり、出力端子１１と電源７が接
続状態になる。
【０００８】一方、入力端子１からＨレベルの入力信号
が入力される場合、ＮＯＲ回路６には、Ｈレベルの入力
信号とＬレベルの反転信号が入力されるので、Ｎチャン
ネルトランジスタ１０のベース電位はＬレベルになる。
したがって、Ｎチャンネルトランジスタ１０はオフ状態
になり、出力端子１１とグランド８が非接続状態にな
る。
【０００９】このように、入力端子１からＨレベルの入
力信号が入力される場合、出力端子１１は電源７と接続
されるので、出力端子１１の電位が電源電位になり、出
力端子１１からＨレベルの出力信号が出力される。
【００１０】なお、入力信号がＬレベルからＨレベルに
変化すると、上述したように、出力信号がＬレベルから
Ｈレベルに変化するが、出力信号の電圧上昇率は、出力
端子１１に接続される負荷の容量とＰチャンネルトラン
ジスタ９のオン抵抗により決定されるので、出力端子１
１に接続される負荷の容量が増加すると、図１５に示す
ように、電圧上昇率が低下し、入力信号がＨレベルに変
化してから、出力信号がＨレベルに変化するまでに要す
る遅延時間が増加する。
【００１１】
【発明が解決しようとする課題】従来のバッファ回路は
以上のように構成されているので、入力信号と同一レベ
ルの出力信号を出力することができるが、出力端子１１
に接続される負荷の容量が増加すると、入力信号がＨレ
ベルに変化してから、出力信号がＨレベルに変化するま
でに要する遅延時間が増加してしまうなどの課題があっ
た。
【００１２】この発明は上記のような課題を解決するた
めになされたもので、出力端子に接続される負荷の容量
が増加しても、遅延時間の増加を抑制することができる
バッファ回路を得ることを目的とする。
【００１３】
【課題を解決するための手段】この発明に係るバッファ
回路は、入力信号がＬレベルの場合には、第１のトラン
ジスタのベース端子を電源に接続し、入力信号がＨレベ
ルの場合には、第１のトランジスタのベース端子を出力
端子に接続する第１のベース電位制御手段と、入力信号
がＬレベルの場合には、第２のトランジスタのベース端
子を出力端子に接続し、入力信号がＨレベルの場合に
は、第２のトランジスタのベース端子をグランドに接続
する第２のベース電位制御手段とを設けたものである。
【００１４】この発明に係るバッファ回路は、入力信号
がＬレベルからＨレベルに変化すると、フィードバック
期間経過後に第１のトランジスタのベース端子をグラン
ドに接続するようにしたものである。
【００１５】この発明に係るバッファ回路は、入力信号
がＨレベルからＬレベルに変化すると、フィードバック
期間経過後に第２のトランジスタのベース端子を電源に
接続するようにしたものである。
【００１６】この発明に係るバッファ回路は、第１のベ
ース電位制御手段がフィードバック期間を選定する選定
手段を備えるようにしたものである。
【００１７】この発明に係るバッファ回路は、第２のベ
ース電位制御手段がフィードバック期間を選定する選定
手段を備えるようにしたものである。
【００１８】この発明に係るバッファ回路は、第１のベ
ース電位制御手段が、第１のトランジスタのベース端子
に対する出力信号のフィードバック量を選定する選定手
段を備えるようにしたものである。
【００１９】この発明に係るバッファ回路は、第２のベ
ース電位制御手段が、第２のトランジスタのベース端子
に対する出力信号のフィードバック量を選定する選定手
段を備えるようにしたものである。
【００２０】この発明に係るバッファ回路は、イネーブ
ル信号が入力されると、第１のトランジスタのベース端
子を電源に接続し、第２のトランジスタのベース端子を
グランドに接続するようにしたものである。
【００２１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるバ
ッファ回路を示す構成図であり、図において、２１は入
力信号を入力する入力端子、２２は出力端子３８から出
力信号の出力を停止するときイネーブル信号（Ｌアクテ
ィブの信号）を入力する入力端子、２３，２４，２５は
信号レベルを反転する反転器（第１のベース電位制御手
段、第２のベース電位制御手段）、２６は反転器２３の
反転信号と反転器２４の反転信号を入力するＮＯＲ回路
（第１のベース電位制御手段）、２７は反転器２３の反
転信号と反転器２５の反転信号を入力するＮＡＮＤ回路
（第２のベース電位制御手段）である。
【００２２】２８は電源、２９はグランド、３０はＮＯ
Ｒ回路２６の出力信号がＬレベルのときオン状態にな
り、Ｈレベルのときオフ状態になるＰチャンネルトラン
ジスタ、３１はＮＯＲ回路２６の出力信号がＬレベルの
ときオフ状態になり、Ｈレベルのときオン状態になるＮ
チャンネルトランジスタ、３２はＮＡＮＤ回路２７の出
力信号がＬレベルのときオフ状態になり、Ｈレベルのと
きオン状態になるＮチャンネルトランジスタ、３３はＮ
ＡＮＤ回路２７の出力信号がＬレベルのときオン状態に
なり、Ｈレベルのときオフ状態になるＰチャンネルトラ
ンジスタである。なお、電源２８，Ｐチャンネルトラン
ジスタ３０及びＮチャンネルトランジスタ３１は第１の
ベース電位制御手段を構成し、グランド２９，Ｎチャン
ネルトランジスタ３２及びＰチャンネルトランジスタ３
３は第２のベース電位制御手段を構成する。
【００２３】３４は電源、３５はグランド、３６はベー
ス電位がＨレベルのときオフ状態になり、ベース電位が
Ｌレベルのときオン状態になるＰチャンネルトランジス
タ（第１のトランジスタ）、３７はベース電位がＨレベ
ルのときオン状態になり、ベース電位がＬレベルのとき
オフ状態になるＮチャンネルトランジスタ（第２のトラ
ンジスタ）、３８は出力信号を出力する出力端子であ
る。
【００２４】次に動作について説明する。図１のバッフ
ァ回路は、入力端子２１からＬレベルの入力信号を入力
すると、出力端子３８からＬレベルの出力信号を出力
し、入力端子２１からＨレベルの入力信号を入力する
と、出力端子３８からＨレベルの出力信号を出力するも
のであるが、この例では、常時、出力端子３８から出力
信号を出力する場合の動作を説明するので、入力端子２
２からイネーブル信号が入力されず、入力端子２２の信
号レベルが、常時、Ｈレベルであるものとして説明す
る。
【００２５】まず、入力端子２１からＬレベルの入力信
号が入力される場合、図２に示すように、ＮＯＲ回路２
６には、Ｌレベルの反転信号とＨレベルの反転信号が入
力されるので、Ｐチャンネルトランジスタ３０及びＮチ
ャンネルトランジスタ３１のベース電位はＬレベルにな
る。
【００２６】このため、Ｐチャンネルトランジスタ３０
がオン状態になり、Ｎチャンネルトランジスタ３１がオ
フ状態になるため、Ｐチャンネルトランジスタ３６のベ
ース端子が電源２８と接続される。したがって、Ｐチャ
ンネルトランジスタ３６のベース電位がＨレベルになる
ので、Ｐチャンネルトランジスタ３６がオフ状態にな
り、出力端子３８と電源３４が非接続状態になる。
【００２７】一方、入力端子２１からＬレベルの入力信
号が入力される場合、ＮＡＮＤ回路２７には、Ｈレベル
の反転信号とＨレベルの反転信号が入力されるので、Ｎ
チャンネルトランジスタ３２及びＰチャンネルトランジ
スタ３３のベース電位はＬレベルになる。
【００２８】このため、Ｎチャンネルトランジスタ３２
がオフ状態になり、Ｐチャンネルトランジスタ３３がオ
ン状態になるため、Ｎチャンネルトランジスタ３７のベ
ース端子が出力端子３８と接続される。したがって、Ｎ
チャンネルトランジスタ３７のベース電位は、出力端子
３８の信号レベルと一致するので、入力信号がＨレベル
からＬレベルに変化して、出力信号がＨレベルからＬレ
ベルに変化する直前においては、Ｎチャンネルトランジ
スタ３７のベース電位はＨレベルであって、Ｎチャンネ
ルトランジスタ３７はオン状態であるため、出力端子３
８とグランド３５が接続状態になる。
【００２９】このように、入力端子２１からＬレベルの
入力信号が入力される場合、出力端子３８はグランド３
５と接続されるので、出力端子３８の電位が零になり、
出力端子３８からＬレベルの出力信号が出力される。な
お、出力端子３８の信号レベルがＨレベルからＬレベル
に変化すると、Ｎチャンネルトランジスタ３７のベース
電位がＨレベルからＬレベルに変化するので、Ｎチャン
ネルトランジスタ３７がオフ状態に変化して、出力端子
３８はグランド３５と非接続状態になるが、電源３４と
の非接続状態が維持されるので、信号レベルはＬレベル
を維持する。
【００３０】次に、入力端子２１からＨレベルの入力信
号が入力される場合、図３に示すように、ＮＡＮＤ回路
２７には、Ｌレベルの反転信号とＨレベルの反転信号が
入力されるので、Ｎチャンネルトランジスタ３２及びＰ
チャンネルトランジスタ３３のベース電位はＨレベルに
なる。
【００３１】このため、Ｎチャンネルトランジスタ３２
がオン状態になり、Ｐチャンネルトランジスタ３３がオ
フ状態になるため、Ｎチャンネルトランジスタ３７のベ
ース端子がグランド２９と接続される。したがって、Ｎ
チャンネルトランジスタ３７のベース電位がＬレベルに
なるので、Ｎチャンネルトランジスタ３７がオフ状態に
なり、出力端子３８とグランド３５が非接続状態にな
る。
【００３２】一方、入力端子２１からＨレベルの入力信
号が入力される場合、図３に示すように、ＮＯＲ回路２
６には、Ｌレベルの反転信号とＬレベルの反転信号が入
力されるので、Ｐチャンネルトランジスタ３０及びＮチ
ャンネルトランジスタ３１のベース電位はＨレベルにな
る。
【００３３】このため、Ｐチャンネルトランジスタ３０
がオフ状態になり、Ｎチャンネルトランジスタ３１がオ
ン状態になるため、Ｐチャンネルトランジスタ３６のベ
ース端子が出力端子３８と接続される。したがって、Ｐ
チャンネルトランジスタ３６のベース電位は、出力端子
３８の信号レベルと一致するので、入力信号がＬレベル
からＨレベルに変化して、出力信号がＬレベルからＨレ
ベルに変化する直前においては、Ｐチャンネルトランジ
スタ３６のベース電位はＬレベルであって、Ｐチャンネ
ルトランジスタ３６はオン状態であるため、出力端子３
８と電源３４が接続状態になる。
【００３４】このように、入力端子２１からＨレベルの
入力信号が入力される場合、出力端子３８は電源３４と
接続されるので、出力端子３８の電位が電源電位にな
り、出力端子３８からＨレベルの出力信号が出力され
る。なお、出力端子３８の信号レベルがＬレベルからＨ
レベルに変化すると、Ｐチャンネルトランジスタ３６の
ベース電位がＬレベルからＨレベルに変化するので、Ｐ
チャンネルトランジスタ３６がオフ状態に変化して、出
力端子３８は電源３４と非接続状態になるが、グランド
３５との非接続状態が維持されるので、信号レベルはＨ
レベルを維持する。
【００３５】ここで、入力信号がＬレベルからＨレベル
に変化すると、上述したように、出力信号がＬレベルか
らＨレベルに変化するが、出力信号の電圧上昇率は、出
力端子３８に接続される負荷の容量とＰチャンネルトラ
ンジスタ３３のオン抵抗により決定されるので、出力端
子３８に接続される負荷の容量が増加すると、従来例で
は、電圧上昇率が低下して遅延時間が増加するが、この
実施の形態１では、遅延時間の増加を抑制することがで
きる。
【００３６】その理由は次の通りである。即ち、入力信
号がＬレベルからＨレベルに変化して、Ｐチャンネルト
ランジスタ３０がオフ状態に変化すると、Ｐチャンネル
トランジスタ３６のベース端子が電源２８から切り離さ
れて、出力端子３８と接続されるので（Ｎチャンネルト
ランジスタ３１がオン状態になる為）、図４に示すよう
に、Ｐチャンネルトランジスタ３６のベース電位が徐々
に下がり、出力端子３８の電位より低くなると、出力端
子３８の電位に追従して上昇する。
【００３７】その結果、出力端子３８に接続される負荷
の容量が増加して、出力信号の当初の電圧上昇率が鈍い
場合には（図４の実線Ｄを参照）、出力端子３８に接続
される負荷の容量が小さい場合に比べて、Ｐチャンネル
トランジスタ３６のベース電位が小さくなり（図４の点
線Ｃを参照）、Ｐチャンネルトランジスタ３６のオン抵
抗が小さくなる。したがって、出力端子３８に接続され
る負荷の容量が増加する程、Ｐチャンネルトランジスタ
３６のオン抵抗が小さくなるので、出力信号の電圧上昇
率が鋭くなる方向に改善され、遅延時間の増加を抑制す
ることができる。
【００３８】ここでは、入力信号がＬレベルからＨレベ
ルに変化する場合において、遅延時間の増加を抑制でき
る理由を説明したが、入力信号がＨレベルからＬレベル
に変化する場合、同様の理由から、出力信号の電圧下降
率が鋭くなる方向に改善され、遅延時間の増加を抑制す
ることができる。
【００３９】以上で明らかなように、この実施の形態１
によれば、入力信号がＬレベルの場合には、Ｐチャンネ
ルトランジスタ３６のベース端子を電源２８に接続し、
入力信号がＨレベルの場合には、Ｐチャンネルトランジ
スタ３６のベース端子を出力端子３８に接続する一方、
入力信号がＬレベルの場合には、Ｎチャンネルトランジ
スタ３７のベース端子を出力端子３８に接続し、入力信
号がＨレベルの場合には、Ｎチャンネルトランジスタ３
７のベース端子をグランド３５に接続するように構成し
たので、出力端子３８に接続される負荷の容量が増加し
ても、遅延時間の増加を抑制することができる効果を奏
する。
【００４０】実施の形態２．図５はこの発明の実施の形
態２によるバッファ回路を示す構成図であり、図におい
て、図１と同一符号は同一または相当部分を示すので説
明を省略する。３９は入力信号がＬレベルからＨレベル
に変化して、ＮＯＲ回路２６の出力信号がＬレベルから
Ｈレベルに変化すると、Ｎチャンネルトランジスタ３１
のベース電位をＨレベルにし、フィードバック期間が経
過すると、Ｎチャンネルトランジスタ３１のベース電位
をＬレベルにするパルス発生回路（第１のベース電位制
御手段）、４０はグランド（第１のベース電位制御手
段）、４１はＮＯＲ回路２６の出力信号がＬレベルのと
きオフ状態になり、Ｈレベルのときオン状態になるＮチ
ャンネルトランジスタ（第１のベース電位制御手段）で
ある。
【００４１】４２は入力信号がＨレベルからＬレベルに
変化して、ＮＡＮＤ回路２７の出力信号がＨレベルから
Ｌレベルに変化すると、Ｐチャンネルトランジスタ３３
のベース電位をＬレベルにし、フィードバック期間が経
過すると、Ｐチャンネルトランジスタ３３のベース電位
をＨレベルにするパルス発生回路（第２のベース電位制
御手段）、４３は電源（第２のベース電位制御手段）、
４４はＮＡＮＤ回路２７の出力信号がＨレベルのときオ
フ状態になり、Ｌレベルのときオン状態になるＰチャン
ネルトランジスタ（第２のベース電位制御手段）であ
る。
【００４２】次に動作について説明する。上記実施の形
態１では、入力信号がＬレベルからＨレベルに変化し
て、出力信号がＨレベルに変化すると、Ｐチャンネルト
ランジスタ３６がオフ状態になるものについて示した
が、この場合、Ｐチャンネルトランジスタ３６とＮチャ
ンネルトランジスタ３７の双方がオフ状態になるため、
出力信号にノイズが重畳され易くなる。
【００４３】そこで、この実施の形態２では、出力信号
に対するノイズの重畳を防止するため、入力信号がＬレ
ベルからＨレベルに変化して、ＮＯＲ回路２６の出力信
号がＬレベルからＨレベルに変化すると、パルス発生回
路３９がパルスを出力することにより、上記実施の形態
１と同様に、Ｎチャンネルトランジスタ３１のベース電
位をＨレベルにするが、図６に示すように、フィードバ
ック期間が経過すると、パルス発生回路３９がパルスの
出力を停止して、Ｎチャンネルトランジスタ３１のベー
ス電位をＬレベルにする。
【００４４】これにより、Ｐチャンネルトランジスタ３
６のベース電位が出力端子３８の電位に追従して上昇し
たのち、零電位に固定されるので（Ｐチャンネルトラン
ジスタ３６のベース端子がＮチャンネルトランジスタ４
１を介してグランド４０と接続される為）、Ｐチャンネ
ルトランジスタ３６がオン状態に維持され、出力信号の
耐ノイズ性を高めることができる。
【００４５】一方、上記実施の形態１では、入力信号が
ＨレベルからＬレベルに変化して、出力信号がＬレベル
に変化すると、Ｎチャンネルトランジスタ３７がオフ状
態になるものについて示したが、この場合、Ｐチャンネ
ルトランジスタ３６とＮチャンネルトランジスタ３７の
双方がオフ状態になるため、出力信号にノイズが重畳さ
れ易くなる。
【００４６】そこで、この実施の形態２では、出力信号
に対するノイズの重畳を防止するため、入力信号がＨレ
ベルからＬレベルに変化して、ＮＡＮＤ回路２７の出力
信号がＨレベルからＬレベルに変化すると、パルス発生
回路４２がパルスを出力することにより、上記実施の形
態１と同様に、Ｐチャンネルトランジスタ３３のベース
電位をＬレベルにするが、フィードバック期間が経過す
ると、パルス発生回路４２がパルスの出力を停止して、
Ｐチャンネルトランジスタ３３のベース電位をＨレベル
にする。
【００４７】これにより、Ｎチャンネルトランジスタ３
７のベース電位が出力端子３８の電位に追従して下降し
たのち、電源電位に固定されるので（Ｎチャンネルトラ
ンジスタ３７のベース端子がＰチャンネルトランジスタ
４４を介して電源４３と接続される為）、Ｎチャンネル
トランジスタ３７がオン状態に維持され、出力信号の耐
ノイズ性を高めることができる。
【００４８】実施の形態３．上記実施の形態２では、フ
ィードバック期間を固定するものについて示したが、図
７に示すように、パルスの出力期間が異なる複数のパル
ス発生回路３９，４２，４５，４６を用意し、何れかの
パルス発生回路を選定するセレクタ（選定手段）４７，
４８を設けるようにしてもよい。これにより、必要なフ
ィードバック期間を選定することができるため、必要に
応じて出力信号の波形特性を変更することができる効果
を奏する。
【００４９】実施の形態４．上記実施の形態３では、フ
ィードバック期間を選定するものについて示したが、図
８に示すように、抵抗特性が異なる複数のＮチャンネル
トランジスタ３１，４９と、抵抗特性が異なる複数のＰ
チャンネルトランジスタ３３，５０を用意し、何れかの
Ｎチャンネルトランジスタ又はＰチャンネルトランジス
タを選定するセレクタ（選定手段）５１，５２を設ける
ようにしてもよい。これにより、Ｐチャンネルトランジ
スタ３６及びＮチャンネルトランジスタ３７のベース端
子に対する出力信号のフィードバック量を選定すること
ができるため、必要に応じて出力信号の波形特性を変更
することができる効果を奏する。
【００５０】実施の形態５．上記実施の形態３では、フ
ィードバック期間を選定するものについて示し、上記実
施の形態４では、出力信号のフィードバック量を選定す
るものについて示したが、図９に示すように、フィード
バック期間とフィードバック量の双方を選定するように
してもよい。
【００５１】実施の形態６．上記実施の形態１〜実施の
形態５では、入力端子２２からイネーブル信号が入力さ
れず、入力端子２２の信号レベルが、常時、Ｈレベルで
あるものについて示したが、ここでは、入力端子２２か
らイネーブル信号が入力された場合について説明する。
【００５２】入力端子２２からイネーブル信号が入力さ
れると、図１０及び図１１に示すように、Ｐチャンネル
トランジスタ３６及びＮチャンネルトランジスタ３７
は、ともにオフ状態になる。これにより、入力信号の信
号レベルが変化しても、出力信号の信号レベルは、イネ
ーブル信号が入力される前の状態に維持されることにな
る。
【００５３】
【発明の効果】以上のように、この発明によれば、入力
信号がＬレベルの場合には、第１のトランジスタのベー
ス端子を電源に接続し、入力信号がＨレベルの場合に
は、第１のトランジスタのベース端子を出力端子に接続
する第１のベース電位制御手段と、入力信号がＬレベル
の場合には、第２のトランジスタのベース端子を出力端
子に接続し、入力信号がＨレベルの場合には、第２のト
ランジスタのベース端子をグランドに接続する第２のベ
ース電位制御手段とを設けるように構成したので、出力
端子に接続される負荷の容量が増加しても、遅延時間の
増加を抑制することができる効果がある。
【００５４】この発明によれば、入力信号がＬレベルか
らＨレベルに変化すると、フィードバック期間経過後に
第１のトランジスタのベース端子をグランドに接続する
ように構成したので、出力信号に対するノイズの重畳を
防止することができる効果がある。
【００５５】この発明によれば、入力信号がＨレベルか
らＬレベルに変化すると、フィードバック期間経過後に
第２のトランジスタのベース端子を電源に接続するよう
に構成したので、出力信号に対するノイズの重畳を防止
することができる効果がある。
【００５６】この発明によれば、第１のベース電位制御
手段がフィードバック期間を選定する選定手段を備える
ように構成したので、必要に応じて出力信号の波形特性
を変更することができる効果がある。
【００５７】この発明によれば、第２のベース電位制御
手段がフィードバック期間を選定する選定手段を備える
ように構成したので、必要に応じて出力信号の波形特性
を変更することができる効果がある。
【００５８】この発明によれば、第１のベース電位制御
手段が、第１のトランジスタのベース端子に対する出力
信号のフィードバック量を選定する選定手段を備えるよ
うに構成したので、必要に応じて出力信号の波形特性を
変更することができる効果がある。
【００５９】この発明によれば、第２のベース電位制御
手段が、第２のトランジスタのベース端子に対する出力
信号のフィードバック量を選定する選定手段を備えるよ
うに構成したので、必要に応じて出力信号の波形特性を
変更することができる効果がある。
【００６０】この発明によれば、イネーブル信号が入力
されると、第１のトランジスタのベース端子を電源に接
続し、第２のトランジスタのベース端子をグランドに接
続するように構成したので、入力信号の信号レベルが変
化しても、出力信号の信号レベルを、イネーブル信号が
入力される前の状態に維持することができる効果があ
る。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるバッファ回路
を示す構成図である。
【図２】 入力端子２１にＬレベルの入力信号が入力さ
れた場合の各部の状態を示す説明図である。
【図３】 入力端子２１にＨレベルの入力信号が入力さ
れた場合の各部の状態を示す説明図である。
【図４】 Ｐチャンネルトランジスタ３６のゲート電位
と出力端子３８の電位変化を示すグラフ図である。
【図５】 この発明の実施の形態２によるバッファ回路
を示す構成図である。
【図６】 Ｐチャンネルトランジスタ３６のゲート電位
と出力端子３８の電位変化を示すグラフ図である。
【図７】 この発明の実施の形態３によるバッファ回路
を示す構成図である。
【図８】 この発明の実施の形態４によるバッファ回路
を示す構成図である。
【図９】 この発明の実施の形態５によるバッファ回路
を示す構成図である。
【図１０】 入力端子２２にイネーブル信号が入力され
た場合の各部の状態を示す説明図である。
【図１１】 入力端子２２にイネーブル信号が入力され
た場合の各部の状態を示す説明図である。
【図１２】 従来のバッファ回路を示す構成図である。
【図１３】 Ｌレベルの入力信号が入力された場合の各
部の状態を示す説明図である。
【図１４】 Ｈレベルの入力信号が入力された場合の各
部の状態を示す説明図である。
【図１５】 出力信号の電位変化を示すグラフ図であ
る。
【符号の説明】
２３，２４，２５ 反転器（第１のベース電位制御手
段、第２のベース電位制御手段）、２６ ＮＯＲ回路
（第１のベース電位制御手段）、２７ ＮＡＮＤ回路
（第２のベース電位制御手段）、２８ 電源（第１のベ
ース電位制御手段）、２９ グランド（第２のベース電
位制御手段）、３０ Ｐチャンネルトランジスタ（第１
のベース電位制御手段）、３１，４１，４９ Ｎチャン
ネルトランジスタ（第１のベース電位制御手段）、３２
Ｎチャンネルトランジスタ（第２のベース電位制御手
段）、３３，４４，５０ Ｐチャンネルトランジスタ
（第２のベース電位制御手段）、３４ 電源、３５ グ
ランド、３６ Ｐチャンネルトランジスタ（第１のトラ
ンジスタ）、３７ Ｎチャンネルトランジスタ（第２の
トランジスタ）、３８ 出力端子、３９，４５ パルス
発生回路（第１のベース電位制御手段）、４０ グラン
ド（第１のベース電位制御手段）、４２，４６ パルス
発生回路（第２のベース電位制御手段）、４３ 電源
（第２のベース電位制御手段）、４７，４８，５１，５
２ セレクタ（選定手段）。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 一端が電源に接続される一方、他端が出
    力端子に接続され、ベース電位がＨレベルのときオフ状
    態になり、ベース電位がＬレベルのときオン状態になる
    第１のトランジスタと、一端がグランドに接続される一
    方、他端が上記出力端子に接続され、ベース電位がＨレ
    ベルのときオン状態になり、ベース電位がＬレベルのと
    きオフ状態になる第２のトランジスタと、入力信号がＬ
    レベルの場合には、上記第１のトランジスタのベース端
    子を電源に接続し、入力信号がＨレベルの場合には、上
    記第１のトランジスタのベース端子を上記出力端子に接
    続する第１のベース電位制御手段と、入力信号がＬレベ
    ルの場合には、上記第２のトランジスタのベース端子を
    上記出力端子に接続し、入力信号がＨレベルの場合に
    は、上記第２のトランジスタのベース端子をグランドに
    接続する第２のベース電位制御手段とを備えたバッファ
    回路。
  2. 【請求項２】 第１のベース電位制御手段は、入力信号
    がＬレベルからＨレベルに変化すると、フィードバック
    期間経過後に第１のトランジスタのベース端子をグラン
    ドに接続することを特徴とする請求項１記載のバッファ
    回路。
  3. 【請求項３】 第２のベース電位制御手段は、入力信号
    がＨレベルからＬレベルに変化すると、フィードバック
    期間経過後に第２のトランジスタのベース端子を電源に
    接続することを特徴とする請求項１記載のバッファ回
    路。
  4. 【請求項４】 第１のベース電位制御手段は、フィード
    バック期間を選定する選定手段を備えることを特徴とす
    る請求項２記載のバッファ回路。
  5. 【請求項５】 第２のベース電位制御手段は、フィード
    バック期間を選定する選定手段を備えることを特徴とす
    る請求項３記載のバッファ回路。
  6. 【請求項６】 第１のベース電位制御手段は、第１のト
    ランジスタのベース端子に対する出力信号のフィードバ
    ック量を選定する選定手段を備えることを特徴とする請
    求項１記載のバッファ回路。
  7. 【請求項７】 第２のベース電位制御手段は、第２のト
    ランジスタのベース端子に対する出力信号のフィードバ
    ック量を選定する選定手段を備えることを特徴とする請
    求項１記載のバッファ回路。
  8. 【請求項８】 イネーブル信号が入力されると、第１の
    ベース電位制御手段は、第１のトランジスタのベース端
    子を電源に接続し、第２のベース電位制御手段は、第２
    のトランジスタのベース端子をグランドに接続すること
    を特徴とする請求項１記載のバッファ回路。
JP10295687A 1998-10-16 1998-10-16 バッファ回路 Pending JP2000124789A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10295687A JP2000124789A (ja) 1998-10-16 1998-10-16 バッファ回路
US09/266,591 US6215328B1 (en) 1998-10-16 1999-03-11 Buffer circuit with small delay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10295687A JP2000124789A (ja) 1998-10-16 1998-10-16 バッファ回路

Publications (1)

Publication Number Publication Date
JP2000124789A true JP2000124789A (ja) 2000-04-28

Family

ID=17823889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10295687A Pending JP2000124789A (ja) 1998-10-16 1998-10-16 バッファ回路

Country Status (2)

Country Link
US (1) US6215328B1 (ja)
JP (1) JP2000124789A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335638B1 (en) * 2000-06-29 2002-01-01 Pericom Semiconductor Corp. Triple-slope clock driver for reduced EMI
US6781422B1 (en) * 2003-09-17 2004-08-24 System General Corp. Capacitive high-side switch driver for a power converter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2922028B2 (ja) * 1991-08-30 1999-07-19 株式会社東芝 半導体集積回路の出力回路
JPH05122049A (ja) 1991-10-25 1993-05-18 Nec Ic Microcomput Syst Ltd 出力バツフア回路
JP3093380B2 (ja) * 1991-11-15 2000-10-03 株式会社東芝 半導体集積回路における信号出力回路
US5319252A (en) * 1992-11-05 1994-06-07 Xilinx, Inc. Load programmable output buffer
US5760620A (en) * 1996-04-22 1998-06-02 Quantum Effect Design, Inc. CMOS limited-voltage-swing clock driver for reduced power driving high-frequency clocks
US5973512A (en) * 1997-12-02 1999-10-26 National Semiconductor Corporation CMOS output buffer having load independent slewing

Also Published As

Publication number Publication date
US6215328B1 (en) 2001-04-10

Similar Documents

Publication Publication Date Title
US6522193B2 (en) Internal voltage generator for semiconductor memory device
US7449917B2 (en) Level shifting circuit for semiconductor device
JP4985212B2 (ja) 半導体集積回路装置及びレベルシフト回路
CN111105759B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
TW200814528A (en) Output buffer circuit
KR100991386B1 (ko) 배타적 논리합 회로
JPH03223918A (ja) 出力回路
JP2000124789A (ja) バッファ回路
JPH03206709A (ja) パワーオン・リセット回路
JP2888200B2 (ja) 半導体装置
JP4083946B2 (ja) 論理回路
JP2618209B2 (ja) アドレス遷移検出回路
US20080100343A1 (en) Source Driver and Level Shifting Apparatus Thereof
US6850110B2 (en) Voltage generating circuit and method
JP3299071B2 (ja) 出力バッファ回路
JP3153029B2 (ja) 遅延回路
TWI415060B (zh) 影像顯示系統
KR100486200B1 (ko) 반도체장치의비트라인전압발생기
JPS62292015A (ja) 出力バツフア回路
JP2002314400A (ja) 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器
KR100637099B1 (ko) 내부전원 발생장치를 구비하는 반도체메모리소자
JP3031223B2 (ja) 半導体集積回路
JPH0563879B2 (ja)
JPH11136108A (ja) 出力回路
JPH08330938A (ja) レベルシフト回路