JPH08330938A

JPH08330938A - レベルシフト回路

Info

Publication number: JPH08330938A
Application number: JP7136493A
Authority: JP
Inventors: Kazuyoshi Nishi; 和義西
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-06-02
Filing date: 1995-06-02
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】あるレベル範囲の入力信号を異なったレベル
範囲の出力信号に変換するレベルシフト回路において、
構成するトランジスタの数を削減する。【構成】プリチャージ信号生成回路１８からのプリチ
ャージ信号ＰＲＥを共通に入力する複数のレベルシフト
基本回路９ａ〜９ｃを有し、複数のレベルシフト基本回
路の各々は、電位ＶＤＤ１とこのＶＤＤ１より高い電位
ＶＤＤ２の間を振幅する入力信号に応じて点Ｙ１とＶＤ
Ｄ１との間の導通・非導通を切り換えるトランジスタ２
と、プリチャージ信号ＰＲＥに応じて点Ｙ１とＶＤＤ２
より高い電位ＶＤＤ３との導通・非導通を切り換えるト
ランジスタ１と、点Ｙ１の電位が所定値より高い場合に
ＶＤＤ３を点Ｙ１に供給するトランジスタ５を備え、プ
リチャージ信号ＰＲＥによってレベルシフト基本回路９
ａ〜９ｃをプリチャージした後で、レベルシフト動作を
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、あるレベル範囲の入力
信号を異なったレベル範囲の出力信号に変換するレベル
シフト回路に関するものであり、とくに多出力を有する
ドライバーチップ内のレベルシフト回路として利用する
と有用なレベルシフト回路に関するものである。

【０００２】

【従来の技術】あるレベル範囲の入力信号を異なったレ
ベル範囲の出力信号に変換するレベルシフト回路は、各
種ドライバーチップ内に使用されており、ドライバーピ
ン１ビットに対して１つのレベルシフト回路が使用され
るのが一般的である。しかし、液晶ドライバーなどの多
出力を有するドライバーチップにおいては、出力の数だ
けレベルシフト回路が必要になるので、全てのレベルシ
フト回路部を合わせると、その面積が大きくなり、全チ
ップに占める割合も高い。このため、１出力分のレベル
シフト回路部の面積を削減すればチップ全体の面積は大
きく削減でき、チップの低価格化を図ることができる。
すなわちレベルシフト回路部の面積の削減は重要になっ
てくる。

【０００３】以下に、従来のレベルシフト回路について
説明する。図３は従来のレベルシフト回路の回路図であ
る。同図は、３つの出力ＯＵＴ１、ＯＵＴ２、ＯＵＴ３
を示した例であり、それぞれの出力に３１ａ、３１ｂ、
３１ｃのレベルシフト基本回路を接続している。同図に
おいて、３つのレベルシフト基本回路の回路構成は同じ
であるので、図中では、３１ｂと３１ｃの回路構成を省
略している。

【０００４】レベルシフト基本回路３１ａを例に構成を
説明する。レベルシフト基本回路３１ａは、インバータ
回路２８および３０と、電位保持回路２９から構成され
ている。これらのうちインバータ回路２８は、電源電位
ＶＤＤ１と電源電位ＶＤＤ１よりも高い電源電位ＶＤＤ
２との間を振幅する入力信号ＩＮ１と、入力信号ＩＮ１
のレベルを反転させてＸＩＮ１として出力する機能を有
するＰチャネル型ＭＯＳトランジスタ２０とＮチャネル
型ＭＯＳトランジスタ２１とにより構成される。また、
電位保持回路２９は、入力信号ＩＮ１と信号ＸＩＮ１と
の入力により、電源電位ＶＤＤ１と電源電位ＶＤＤ２よ
りも高い電源電位ＶＤＤ３との間を振幅する出力信号を
点Ｙ３に出力する機能を有するＰチャネル型ＭＯＳトラ
ンジスタ２２、２４とＮチャネル型ＭＯＳトランジスタ
２３、２５とにより構成される。さらにインバータ回路
３０は、点Ｙ３からの入力信号のレベルを反転させて出
力信号ＯＵＴ１として出力し、後段の負荷回路をドライ
ブする機能を有するＰチャネル型ＭＯＳトランジスタ２
６とＮチャネル型ＭＯＳトランジスタ２７とにより構成
されている。

【０００５】次に、以上のように構成されたレベルシフ
ト回路について、図３および図４を参照しながらその動
作を説明する。なお、ここでは電源電位ＶＤＤ１と電源
電位ＶＤＤ２との間を振幅する入力信号ＩＮ１の入力に
より、電源電位ＶＤＤ１と電源電位ＶＤＤ３との間を振
幅する出力信号ＯＵＴ１を出力するレベルシフト動作に
ついて説明する。

【０００６】図４は、図３に示したレベルシフト回路の
動作を示すタイミング図であり、ＩＮ１やＸＩＮ１等の
符号は、図３中の同じ符号を付した点での信号の変化を
意味する。

【０００７】まず、区間Ｓ１では入力信号ＩＮ１＝ＶＤ
Ｄ１が入力され、Ｎチャネル型ＭＯＳトランジスタ２５
はオフしている。また、入力信号ＩＮ１＝ＶＤＤ１によ
り、インバータ回路２８の出力ＸＩＮ１＝ＶＤＤ２とな
り、Ｎチャネル型ＭＯＳトランジスタ２３がオンする。
Ｎチャネル型ＭＯＳトランジスタ２３がオンし、Ｎチャ
ネル型ＭＯＳトランジスタ２５がオフすると、点Ｙ２か
ら電位ＶＤＤ１の入力によりＰチャネル型ＭＯＳトラン
ジスタ２４がオンして、点Ｙ３の電位はＶＤＤ３とな
る。また点Ｙ３がＶＤＤ３になることによりＰチャネル
型ＭＯＳトランジスタ２２はオフしており、点Ｙ３の電
位ＶＤＤ３の入力によりインバータ回路３０の出力ＯＵ
Ｔ１＝ＶＤＤ１となる。

【０００８】区間Ｓ２では入力信号ＩＮ１＝ＶＤＤ２が
入力され、Ｎチャネル型ＭＯＳトランジスタ２５がオン
し、点Ｙ３の電位はＶＤＤ１となる。この点Ｙ３の電位
ＶＤＤ１の入力によりインバータ回路３０の出力ＯＵＴ
１＝ＶＤＤ３となる。この時、インバータ回路２８の出
力ＸＩＮ１＝ＶＤＤ１となるため、Ｎチャネル型ＭＯＳ
トランジスタ２３はオフしている。また点Ｙ３の電位Ｖ
ＤＤ１の入力によりＰチャネル型ＭＯＳトランジスタ２
２がオンし、点Ｙ２の電位がＶＤＤ３となり、Ｐチャネ
ル型ＭＯＳトランジスタ２４がオフする。このため点Ｙ
３の電位はＶＤＤ１の状態で保持される。

【０００９】次に区間Ｓ３では入力信号ＩＮ１＝ＶＤＤ
１が入力され、Ｎチャネル型ＭＯＳトランジスタ２５は
オフする。また、入力信号ＩＮ１＝ＶＤＤ１により、イ
ンバータ回路２８の出力ＸＩＮ１＝ＶＤＤ２となり、Ｎ
チャネル型ＭＯＳトランジスタ２３がオンし、点Ｙ２の
電位はＶＤＤ１となり、このＶＤＤ１の入力によりＰチ
ャネル型ＭＯＳトランジスタ２４がオンし、点Ｙ３の電
位はＶＤＤ３となる。点Ｙ３の電位ＶＤＤ３によりＰチ
ャネル型ＭＯＳトランジスタ２２はオフし、また、点Ｙ
３の電位ＶＤＤ３の入力によりインバータ回路３０の出
力ＯＵＴ１＝ＶＤＤ１となる。

【００１０】このようにして、電源電位ＶＤＤ１と電源
電位ＶＤＤ２との間を振幅する入力信号ＩＮ１を入力し
て、電位保持回路で電源電位ＶＤＤ１と電源電位ＶＤＤ
３との間を振幅する信号に変えて出力信号ＯＵＴ１とし
て出力し、レベル変換を行なうことができる。

【００１１】また、図３における３１ｂおよび３１ｃも
同様の動作をし、それぞれの入力信号ＩＮ２およびＩＮ
３の変化に応じて出力信号ＯＵＴ２およびＯＵＴ３を出
す。

【００１２】なお、出力段のインバータであるインバー
タ回路３０の入力に直接に入力信号ＩＮ１を入力せず、
図３に示すようにインバータ回路２８や電位保持回路２
９を介している理由は次の通りである。通常、インバー
タ回路３０のように、より高い電源電位ＶＤＤ３を出力
信号として出す場合は、インバータ回路３０を構成する
ために高耐圧用のトランジスタ（２６、２７）を使用す
る。高耐圧用のトランジスタは、通常のトランジスタと
比べてスイッチング特性が異なるので、そのゲート電圧
を通常のトランジスタよりも大きく変化させないと、確
実にスイッチングしない。すなわち、通常のトランジス
タであれば確実にオン又はオフにスイッチングするよう
な電圧（ＶＤＤ２）を高耐圧用のトランジスタのゲート
電極に印加しても、Ｐチャネル型ＭＯＳトランジスタ２
６は完全にオフせず、Ｎチャネル型ＭＯＳトランジスタ
２７は完全にオンしないで、これら２つのトランジスタ
は中間状態になり、貫通電流が発生する。しかし、その
点、図３に示す回路のように電位保持回路２９を設けて
いれば、中間電位であるＶＤＤ２が入力しても、ＶＤＤ
１とＶＤＤ２の差を検知して、点Ｙ３の電位はＶＤＤ３
かＶＤＤ１の一方の電位に引き込まれて安定するので、
トランジスタ２６と２７は確実にスイッチングを行い、
貫通電流等が発生する問題はない。

【００１３】

【発明が解決しようとする課題】上記従来の構成では、
１つのレベルシフト回路に対して８個のＭＯＳトランジ
スタが必要である。このため、多出力を有するドライバ
ーチップにこのレベルシフト回路を用いると、出力数Ｎ
に対してＮ×８個のＭＯＳトランジスタが必要となる。
液晶ドライバーの場合の一例を挙げると、出力数は約２
４０であるので、レベルシフト回路に必要なトランジス
タの数は２４０×８＝１９２０個になる。しかし、これ
ではレベルシフト回路部の面積が非常に大きくなり、全
チップに占めるレベルシフト回路の割合が高くなるた
め、チップ面積が大きくなるという課題を有していた。

【００１４】本発明は上記従来の課題を解決するもの
で、１つのレベルシフト回路（レベルシフト基本回路）
内のトランジスタ数を削減することにより、レベルシフ
ト回路部全体の面積を削減できるレベルシフト回路を提
供することを目的とする。

【００１５】

【課題を解決するための手段】この目的を達成するため
に、まず、請求項１に記載のレベルシフト回路は、基準
信号を昇圧して所定電圧以上の振幅のプリチャージ信号
を出力するプリチャージ信号生成回路と、プリチャージ
信号生成回路から出力されるプリチャージ信号を共通に
入力する複数のレベルシフト基本回路とを有し、複数の
レベルシフト基本回路の各々は、出力段インバータと、
第１の電位とこの第１の電位より高い第２の電位の間を
振幅する入力信号に応じて出力段インバータの入力端子
と第１の電位との間の導通・非導通を切り換える第１の
トランジスタと、プリチャージ信号に応じて出力段イン
バータの入力端子と第２の電位より高い第３の電位との
導通・非導通を切り換える第２のトランジスタと、出力
段インバータの入力端子の電位が所定値より高い場合に
第３の電位を出力段インバータの入力端子に供給する第
３のトランジスタを備え、プリチャージ信号生成回路か
ら出力するプリチャージ信号によってレベルシフト基本
回路をプリチャージした後で、入力信号の変化に応じて
出力段インバータが前記第１の電位から第３の電位の間
の電位を出力することを特徴とするものである。

【００１６】また、請求項２に記載のレベルシフト回路
は、請求項１の構成において、第３のトランジスタが、
ゲート電極を出力段インバータの出力端子に接続し、ソ
ース電極を第３の電位に接続し、かつドレイン電極を出
力段インバータの入力端子に接続したＰチャネル型ＭＯ
Ｓトランジスタであることを特徴とするものである。

【００１７】また、請求項３に記載のレベルシフト回路
は、請求項１あるいは２のいずれかの構成において、複
数のレベルシフト基本回路が３個以上あることを特徴と
するものである。

【００１８】

【作用】以上の請求項１から３の構成により、レベルシ
フト動作前に行われたプリチャージ信号の制御によるプ
リチャージ動作により、出力段インバータの入力端子の
電位が高くなった場合には、この高い電位を第３のトラ
ンジスタによって保持することができる。このため従来
と同様のレベルシフト動作をより少ないトランジスタ数
で可能とすることができる。

【００１９】

【実施例】図１は本発明の一実施例におけるレベルシフ
ト回路の構成図である。

【００２０】同図に示すように本発明のレベルシフト回
路は、プリチャージ信号生成回路（１８）と、複数のレ
ベルシフト基本回路（９ａ、９ｂ、９ｃ）から構成され
る。なお、本実施例では、レベルシフト基本回路が３つ
の場合を例に説明する。

【００２１】プリチャージ信号生成回路１８は、電源電
位ＶＤＤ１から電源電位ＶＤＤ２の間を振幅する基準信
号ＰＲＥ０に基づいて、電源電位ＶＤＤ１から電源電位
ＶＤＤ４の間を振幅するプリチャージ信号ＰＲＥを生成
し出力する。なお、本実施例で用いる電源電位ＶＤＤ
１、ＶＤＤ２およびＶＤＤ３の関係は従来例と同じで、
ＶＤＤ１＜ＶＤＤ２＜ＶＤＤ３の関係になっている。ま
た、電源電位ＶＤＤ４はＶＤＤ３と同じかそれよりも高
い電位である。プリチャージ信号生成回路１８の回路構
成は、図３に示した従来のレベルシフト回路の１つ（例
えば３１ａ）とほぼ同じである。異なる点は、図３の従
来のレベルシフト回路で電源電位ＶＤＤ３を供給してい
るところが、図１の本実施例のプリチャージ信号生成回
路１８では、電源電位ＶＤＤ４を供給している点であ
る。また、従来のレベルシフト回路では、出力が複数あ
る場合には図３の３１ａのような多くのトランジスタで
構成される回路を出力数と同じ数だけ設けていたが、本
実施例の場合は、出力が複数ある場合でも、１つのプリ
チャージ信号生成回路１８と、比較的トランジスタ数の
少ない（５個）レベルシフト基本回路９ａ、９ｂ、９ｃ
を設ければよい。それ以外の点については、図１に示し
たプリチャージ信号生成回路１８の構成は、図３のレベ
ルシフト基本回路３１ａと同じであるので説明を省略す
る。

【００２２】図１において、レベルシフト基本回路９
ａ、９ｂ、９ｃは、出力数と同じ数だけ設けられてい
る。従って、出力が複数存在する場合にはレベルシフト
基本回路も複数設けられる。これらのレベルシフト基本
回路９ａ、９ｂ、９ｃの回路構成はすべて同じであるの
で、図１では、９ａについてのみ具体的な回路構成を示
し、９ｂ、９ｃについては省略している。レベルシフト
基本回路９ａを例にその構成を説明する。

【００２３】６は出力段に設けられたインバータ回路で
あり、Ｐチャネル型ＭＯＳトランジスタ３とＮチャネル
型ＭＯＳトランジスタ４から構成されている。Ｐチャネ
ル型ＭＯＳトランジスタ３は出力端子ＯＵＴ１と電源電
位ＶＤＤ３との導通・非導通（オン・オフ）を切り換え
る役割であり、またＮチャネル型ＭＯＳトランジスタ４
は出力端子ＯＵＴ１と電源電位ＶＤＤ１との導通・非導
通（オン・オフ）を切り換える役割である。また、これ
らの２つのトランジスタ３および４のゲート電極は点Ｙ
１に接続されている。

【００２４】１はＰチャネル型ＭＯＳトランジスタであ
り、そのゲート電極がプリチャージ信号生成回路１８の
出力に接続されている。すなわち、このＰチャネル型Ｍ
ＯＳトランジスタ１は、プリチャージ信号ＰＲＥの変化
に基づいて、電源電位ＶＤＤ３と点Ｙ１との導通・非導
通を切り換える。また、２はＮチャネル型ＭＯＳトラン
ジスタであり、そのゲート電極には入力信号ＩＮ１が入
力される。すなわち、Ｎチャネル型ＭＯＳトランジスタ
２は、入力信号ＩＮ１の変化に基づいて、電源電位ＶＤ
Ｄ１と点Ｙ１との導通・非導通を切り換える。

【００２５】５はＰチャネル型ＭＯＳトランジスタであ
り、そのゲート電極がインバータ回路６の出力端子ＯＵ
Ｔ１に接続されている。すなわち、このＰチャネル型Ｍ
ＯＳトランジスタ５は、出力信号ＯＵＴ１の電位の変化
に基づいて、電源電位ＶＤＤ３と点Ｙ１との導通・非導
通を切り換える。

【００２６】以上の構成を採用すれば、図３に示した従
来のレベルシフト回路よりもトランジスタ数を減らすこ
とができるという効果がある。特に出力数が多くなれば
その効果も大きくなる。すなわち、従来であれば、出力
の数だけ設けるレベルシフト基本回路１つ当りに８個の
トランジスタを使用していたので、出力数Ｎ×８個のト
ランジスタが必要であったが、本実施例では、１つだけ
設けるプリチャージ信号生成回路に８個のトランジスタ
と、出力の数だけ設けるレベルシフト基本回路１つ当り
に５個のトランジスタを使用するので、（出力数Ｎ×５
個）＋８個のトランジスタ数でよい。例えば、出力数Ｎ
＝３とすると、従来では、３×８＝２４個のトランジス
タが必要であったが、本実施例では、３×５＋８＝２３
個のトランジスタでよい。また、出力数Ｎ＝４とする
と、従来では、４×８＝３２個のトランジスタが必要で
あったが、本実施例では、４×５＋８＝２８個のトラン
ジスタでよい。さらに、液晶ドライバの場合等は、例え
ば出力数Ｎ＝２４０であるので、従来では、２４０×８
＝１９２０個のトランジスタが必要であったが、本実施
例では、２４０×５＋８＝１２０８個のトランジスタで
よいことになる。

【００２７】このように本実施例の構成では、出力数が
多くなるほどトランジスタ数の減少数も大きくなる。特
に本実施例では、出力数が３以上の場合に従来の構成よ
りもトランジスタ数が減るという効果が得られるが、プ
リチャージ信号生成回路や、従来のレベルシフト基本回
路の構成のしかたによっては、出力数が２の場合にも本
発明の効果が得られることもある。

【００２８】次に、以上のように構成されたレベルシフ
ト回路について、図１および図２を参照しながらその動
作を説明する。図２は、図１に示したレベルシフト回路
の動作を示すタイミング図でありＩＮ１やＩＮ２等の符
号は、図１中の同じ符号を付した点での信号の変化を意
味する。

【００２９】まず、プリチャージ信号生成回路１８に電
源電位ＶＤＤ１と電源電位ＶＤＤ２との間を振幅するプ
リチャージ基準信号ＰＲＥ０が入力する。図２における
区間Ｓ１はプリチャージ区間であり、プリチャージ基準
信号ＰＲＥ０は電位ＶＤＤ１のレベルになっている。プ
リチャージ信号生成回路１８の動作は図３に示した従来
のレベルシフト基本回路３１ａと同様である。電位ＶＤ
Ｄ１のプリチャージ基準信号ＰＲＥ０がプリチャージ信
号生成回路１８に入力すると、Ｎチャネル型ＭＯＳトラ
ンジスタ１５はオフ状態になる。また、Ｐチャネル型Ｍ
ＯＳトランジスタ１０がオンとなり、Ｎチャネル型ＭＯ
Ｓトランジスタ１１がオフになるので、Ｎチャネル型Ｍ
ＯＳトランジスタ１３がオンする。このためＰチャネル
型ＭＯＳトランジスタ１４のゲート電極の電位が下が
り、Ｐチャネル型ＭＯＳトランジスタ１４はオンする。
従って、トランジスタ１６および１７で構成されるイン
バータ回路には電源電位ＶＤＤ４が入力し、その出力は
ＶＤＤ１となる。すなわち、図２に示すように区間Ｓ１
でプリチャージ信号ＰＲＥの電位レベルはＶＤＤ１とな
る。

【００３０】電位ＶＤＤ１のプリチャージ信号ＰＲＥが
レベルシフト基本回路９ａに入力すると、Ｐチャネル型
ＭＯＳトランジスタ１がオン状態になるので、点Ｙ１の
電位がＶＤＤ３にプリチャージされる。なお、この区間
Ｓ１はプリチャージ区間であるので、入力信号ＩＮ１等
はすべてＶＤＤ１に設定されている（従って、Ｎチャネ
ル型ＭＯＳトランジスタ２はオフ状態になっている）。
点Ｙ１の電位がＶＤＤ３になると、インバータ回路６を
介して出力信号ＯＵＴ１はＶＤＤ１になる。出力信号Ｏ
ＵＴ１の電位がＶＤＤ１のように低くなると、Ｐチャネ
ル型ＭＯＳトランジスタ５はオン状態になるので、点Ｙ
１に電源電位ＶＤＤ３を供給しつづけ、点Ｙ１は電位Ｖ
ＤＤ３を安定に維持することができる。すなわち、出力
信号ＯＵＴ１が安定する。このように、Ｐチャネル型Ｍ
ＯＳトランジスタ５は点Ｙ１の電位が高くなっている場
合（すなわち出力信号ＯＵＴ１の電位が低くなっている
場合）に、点Ｙ１の電位を保持する電位保持回路として
機能する。

【００３１】区間Ｓ２はレベルシフト動作区間であり、
入力信号ＩＮ１＝ＶＤＤ２の場合を例に説明する。レベ
ルシフト動作区間ではプリチャージ基準信号ＰＲＥ０＝
ＶＤＤ２がプリチャージ信号生成回路１８に入力する。
電位ＶＤＤ２のプリチャージ基準信号ＰＲＥ０が入力す
ると、Ｎチャネル型ＭＯＳトランジスタ１５はオン状態
になる。また、Ｐチャネル型ＭＯＳトランジスタ１０が
オフとなり、Ｎチャネル型ＭＯＳトランジスタ１１がオ
ンになるので、Ｎチャネル型ＭＯＳトランジスタ１３が
オフする。このためＰチャネル型ＭＯＳトランジスタ１
４のゲート電極の電位が上がり、Ｐチャネル型ＭＯＳト
ランジスタ１４はオフする。従って、トランジスタ１６
および１７で構成されるインバータ回路には電源電位Ｖ
ＤＤ１が入力し、その出力はＶＤＤ４となる。すなわ
ち、図２に示すように区間Ｓ２では、プリチャージ信号
ＰＲＥ＝ＶＤＤ４となる。

【００３２】レベルシフト基本回路９ａにプリチャージ
信号ＰＲＥ＝ＶＤＤ４が入力すると、Ｐチャネル型ＭＯ
Ｓトランジスタ１がオフし、また、入力信号ＩＮ１＝Ｖ
ＤＤ２の入力により、Ｎチャネル型ＭＯＳトランジスタ
２がオンする。このため点Ｙ１の電位はＶＤＤ１とな
る。点Ｙ１の電位がＶＤＤ１になるとインバータ回路６
の出力信号ＯＵＴ１＝ＶＤＤ３となる。この時、出力信
号ＯＵＴ１＝ＶＤＤ３の入力によりＰチャネル型ＭＯＳ
トランジスタ５はオフする。すなわち点Ｙ１の電位をＶ
ＤＤ１に維持することができ、出力信号ＯＵＴ１が安定
する。

【００３３】区間Ｓ３は区間Ｓ１と同様にプリチャージ
区間であり、プリチャージ基準信号ＰＲＥ０＝ＶＤＤ１
が入力され、また入力信号ＩＮ１＝ＶＤＤ１が入力され
る。区間Ｓ１での動作と同様に、Ｎチャネル型ＭＯＳト
ランジスタ２がオフし、また、プリチャージ信号ＰＲＥ
＝ＶＤＤ１により、Ｐチャネル型ＭＯＳトランジスタ１
がオンする。このため点Ｙ１の電位はＶＤＤ３となり、
インバータ回路６の出力信号ＯＵＴ１＝ＶＤＤ１とな
る。また、この出力信号ＯＵＴ１＝ＶＤＤ１の入力によ
りＰチャネル型ＭＯＳトランジスタ５がオンし、点Ｙ１
の電位はＶＤＤ３を維持することができる。

【００３４】区間Ｓ４は、再びレベルシフト動作区間で
あり、入力信号ＩＮ１＝ＶＤＤ１の場合を例に説明す
る。プリチャージ信号ＰＲＥ＝ＶＤＤ４が入力され、Ｐ
チャネル型ＭＯＳトランジスタ１がオフし、また、入力
信号ＩＮ１＝ＶＤＤ１の入力により、Ｎチャネル型ＭＯ
Ｓトランジスタ２はオフしている。この時、点Ｙ１の電
位はオンしているＰチャネル型ＭＯＳトランジスタ５に
より、電位ＶＤＤ３を維持する。点Ｙ１の電位がＶＤＤ
３を維持すると、インバータ回路６も出力信号ＯＵＴ１
＝ＶＤＤ１を維持する。

【００３５】最後に区間Ｓ５は区間Ｓ１、Ｓ３と同様に
プリチャージ区間であり、プリチャージ基準信号ＰＲＥ
０＝ＶＤＤ１と、入力信号ＩＮ＝ＶＤＤ１が入力され
る。Ｎチャネル型ＭＯＳトランジスタ２はオフし、ま
た、プリチャージ信号ＰＲＥ＝ＶＤＤ１により、Ｐチャ
ネル型ＭＯＳトランジスタ１がオンする。このため点Ｙ
１の電位はＶＤＤ３となり、インバータ回路６の出力信
号ＯＵＴ１＝ＶＤＤ１となる。この出力信号ＯＵＴ１＝
ＶＤＤ１の入力によりＰチャネル型ＭＯＳトランジスタ
５がオンし、点Ｙ１の電位はＶＤＤ３を維持する。

【００３６】このように、図１に示すレベルシフト回路
を用いて、レベルシフト動作の前に区間Ｓ１、Ｓ３等の
様にプリチャージ動作を行なうことにより、従来と同様
の安定したレベルシフト動作を実現することができる。

【００３７】また、本実施例のようにプリチャージ信号
生成回路がすべての出力に共通であっても、図２のＩＮ
１やＩＮ２に示すように、レベルシフト基本回路ごとに
入力信号を変化させることで、従来と同様に独立の出力
が得られる。

【００３８】以上のように本実施例で示した回路を用い
ることにより、従来と同様の動作や機能を維持しつつ、
回路構成に必要なトランジスタ数を減らすことができ
る。このため、半導体チップ全体の面積を小さくするこ
とができる。また出力数が多くなり、レベルシフト基本
回路の数が多くなればより大きな効果が得られる。

【００３９】なお、本実施例ではプリチャージ信号ＰＲ
Ｅの入力部にＰチャネル型ＭＯＳトランジスタ（１）を
使用したが、Ｎチャネル型ＭＯＳトランジスタを使用し
てもよい、この場合はプリチャージ信号ＰＲＥの入力波
形として、本実施例の波形を反転させた波形を入力すれ
ばよく、本実施例と同様の効果が得られる。

【００４０】また、本実施例ではインバータ回路として
ＣＭＯＳ型インバータ回路を使用したが、Ｅ／Ｄ型イン
バータ回路など、同様の機能を有する回路を使用しても
よい、この場合も本実施例と同様の効果が得られる。

【００４１】

【発明の効果】本発明によれば、従来のレベルシフト回
路と同じ機能や動作を維持しつつ、より少ないトランジ
スタでレベルシフト回路を構成することができる。具体
的には、従来では１個のレベルシフト基本回路当たり８
個のトランジスタを使用していたのに対して、本実施例
の場合は５個でよく、３個のトランジスタを削減でき
る。このため特に本発明のレベルシフト回路を液晶ドラ
イバーなどの多出力を有し、且つ多くのレベルシフト回
路を必要とするチップに使用すれば、従来構成のレベル
シフト回路に比べて、レベルシフト回路部分の面積を大
幅に削減できる。

【００４２】また、プリチャージ信号を共通化すること
により、プリチャージ信号生成回路による面積増加分は
ほとんど無視することができるため、チップ全体として
面積を大幅に削減することができる。

【００４３】このように、チップ面積の削減によりチッ
プコストを削減できるので極めて有用な発明である。

【図面の簡単な説明】

【図１】本発明の実施例におけるレベルシフト回路の構
成図

【図２】本発明の実施例におけるレベルシフト回路のタ
イミング図

【図３】従来のレベルシフト回路の構成図

【図４】従来のレベルシフト回路のタイミング図

【符号の説明】

１、３、５、１０、１２、１４、１６Ｐチャネル型Ｍ
ＯＳトランジスタ２、４、１１、１３、１５、１７Ｎチャネル型ＭＯＳ
トランジスタ６インバータ回路９ａ、９ｂ、９ｃレベルシフト基本回路１８プリチャージ信号生成回路ＶＤＤ１〜ＶＤＤ４電源電位ＰＲＥ０プリチャージ基準信号ＰＲＥプリチャージ信号ＩＮ１〜ＩＮ３入力信号ＯＵＴ１〜ＯＵＴ３出力信号

Claims

【特許請求の範囲】

【請求項１】基準信号を昇圧して所定電圧以上の振幅の
プリチャージ信号を出力するプリチャージ信号生成回路
と、前記プリチャージ信号生成回路から出力されるプリ
チャージ信号を共通に入力する複数のレベルシフト基本
回路とを有し、前記複数のレベルシフト基本回路の各々
は、出力段インバータと、第１の電位と前記第１の電位
より高い第２の電位の間を振幅する入力信号に応じて前
記出力段インバータの入力端子と前記第１の電位との間
の導通・非導通を切り換える第１のトランジスタと、前
記プリチャージ信号に応じて前記出力段インバータの入
力端子と前記第２の電位より高い第３の電位との導通・
非導通を切り換える第２のトランジスタと、前記出力段
インバータの入力端子の電位が所定値より高い場合に前
記第３の電位を前記出力段インバータの入力端子に供給
する第３のトランジスタを備え、前記プリチャージ信号
生成回路から出力するプリチャージ信号によって前記レ
ベルシフト基本回路をプリチャージした後で、前記入力
信号の変化に応じて前記出力段インバータが前記第１の
電位から第３の電位の間の電位を出力することを特徴と
するレベルシフト回路。
【請求項２】第３のトランジスタは、ゲート電極を出力
段インバータの出力端子に接続し、ソース電極を第３の
電位に接続し、かつドレイン電極を前記出力段インバー
タの入力端子に接続したＰチャネル型ＭＯＳトランジス
タであることを特徴とする請求項１に記載のレベルシフ
ト回路。
【請求項３】複数のレベルシフト基本回路は３個以上あ
ることを特徴とする請求項１または２に記載のレベルシ
フト回路。