KR20040099649A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20040099649A
KR20040099649A KR1020030031696A KR20030031696A KR20040099649A KR 20040099649 A KR20040099649 A KR 20040099649A KR 1020030031696 A KR1020030031696 A KR 1020030031696A KR 20030031696 A KR20030031696 A KR 20030031696A KR 20040099649 A KR20040099649 A KR 20040099649A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
shift register
liquid crystal
signal
Prior art date
Application number
KR1020030031696A
Other languages
English (en)
Other versions
KR100707022B1 (ko
Inventor
정경훈
김하숙
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020030031696A priority Critical patent/KR100707022B1/ko
Publication of KR20040099649A publication Critical patent/KR20040099649A/ko
Application granted granted Critical
Publication of KR100707022B1 publication Critical patent/KR100707022B1/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/34—Scaffold constructions able to be folded in prismatic or flat parts or able to be turned down
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/28—Scaffolds primarily resting on the ground designed to provide support only at a low height

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치에 관한 것으로서, 액정표시장치의 패널 하판상에 집적되어 화소 어레이의 게이트 라인에 인가되는 전압을 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스터의 동작에 필요한 클락신호 및 초기화 신호를 인가하는 제어부로 구성된다.
본 발명에 의한 쉬프트 레지스터 및 그 제어부를 이용하는 경우 종래의 일반적인 쉬프트 레지스터의 동작에 영향을 미치지 않으면서, 쉬프트 레지스터의 초기화 동작을 가능하도록 함으로써 안정적인 동작이 가능하게 된다.

Description

액정표시장치{Liquid Crystal Display}
본 발명은 액정표시장치에 관한 것으로, 특히 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치의 게이트 구동장치는 액정 패널과는 별도로 액정표시장치의 게이트 라인 각각에 대응하는 쉬프트 레지스터, 레벨 쉬프터 및 버퍼로구성되지만, 본 발명에서 제안하는 초기화 기능이 내재된 게이트 구동 장치는 액정 패널상에 직접 집적되며, 이 경우 종래의 경우와는 달리 액정 패널상에 인가되는 신호 레벨로 맞추기 위한 레벨 쉬프터 및 버퍼는 필요하지 않으며, 따라서 이하에서는 쉬프트 레지스터에 초점을 맞추어 설명하기로 한다.
도 1 은 일반적으로 사용되는 쉬프트 레지스터의 회로도를 도시한다.
동작에 있어서, 하이 레벨의 입력신호(n-1)가 시작 신호로 입력되면 트랜지스터(Tc)가 턴온되고, 신호(n-1)는 노드(a)로 전달되어 노드(a)를 충전시킨다. 노드(a)는 트랜지스터(Tf)의 게이트에 연결되어 있으므로 노드(a)가 충전되면 트랜지스터(Tf)가 턴온되며, 트랜지스터(Tf)의 소오스는 클락신호(clk1)를 따라가게 된다.
다음, 클락신호(clk2)가 로우 레벨이 되면 트랜지스터(Td)가 턴오프되고, 입력신호(n-1)도 로우레벨로 천이하면 트랜지스터(Tc)는 턴오프되고, 따라서 노드(a)는 충전된 상태를 유지한다.
다음, 클락신호(clk1)가 고전압 레벨 상태로 되면서 커패시터(C)를 통한 부츠트랩 효과를 발생시켜 노드(a)의 전압을 더욱 상승시키게 된다. 따라서, 클락신호(clk1)가 고전압 레벨 상태가 출력 노드(n)로 전달되며, 액정 패널 어레이의 해당 게이트 라인(즉, n 번째 로우 라인)을 턴온시키게 된다.
다음, 클락신호(clk1)가 저전압 레벨 상태로 되면 트랜지스터(Tf)를 통해 패널 어레이의 해당 게이트 라인을 방전시켜 로우 레벨로 떨어뜨리게 되고, 클락신호(clk2)가 고전압 레벨 상태로 되면서 트랜지스터(Td)를 통해 노드(a)를 방전시켜 로우 레벨로 떨어뜨려 트랜지스터(Tf)를 턴오프시킨다.
그러나, 전술한 회로의 동작은 회로 내부의 각 노드의 초기 전압이 로우 레벨로 되어 있다고 가정했을 때의 동작이며, 만약 그렇지 않을 경우에는 회로가 비정상적으로 동작하게 되어 액정표시장치의 화면에 악영향을 끼칠 수 있었다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 구동 회로에 필요한 클락 신호와 초기화에 필요한 신호중 하나를 선택하는 제어회로를 패널의 외부 또는 패널상에 추가한 다음, 그 선택된 신호를 쉬프트 레지스터에 인가함으로써 액정표시장치의 동작을 초기화하고자 하는 것이다.
또한, 본 발명에서는 종래의 쉬프트 레지스터에 초기화 신호를 수신하는 소정의 트랜지스터를 추가하여 쉬프트 레지스터의 각 노드 전압을 로우 레벨로 초기화할 수 있도록 하고자 한다.
도 1 은 일반적으로 사용되는 쉬프트 레지스터의 회로도.
도 2 는 본 발명의 초기화 기능이 내재된 게이트 구동 장치의 일시시예.
도 3 과 도 4 는 본 발명의 제어부에 사용된 멀티플렉서의 일예.
도 5 는 본 발명의 초기화 기능이 내재된 게이트 구동 장치의 일시시예.
도 6 은 도 5 에 사용된 멀티플렉서의 일예.
도 7 은 도 5 에 도시된 멀티플렉서와 출력버퍼를 일체로 구현한 경우의 일예.
도 8은 본 발명의 초기화 기능이 내재된 게이트 구동 장치의 또 다른 실시예.
본 발명의 일 실시예인 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치는 액정표시장치의 패널 하판상에 집적된 쉬프트 레지스터와, 쉬프트 레지스터에 필요한 클락신호 및 초기화 신호를 인가하는 제어부를 포함한다.
본 발명에 있어서, 제어부는 제 1 클락신호와 전원전압을 선택적으로 출력하는 제 1 멀티플렉서와, 상기 제 1 멀티플렉서의 출력신호의 출력 레벨을 조절하는 제 1 레벨 쉬프터와, 상기 제 1 레벨 쉬프터의 출력 신호를 버퍼링하는 제 1 버퍼; 및 제 2 클락신호와 상기 전원전압을 선택적으로 출력하는 제 2 멀티플렉서와, 상기 제 2 멀티플렉서의 출력신호의 출력 레벨을 조절하는 제 2 레벨 쉬프터와, 상기 제 2 레벨 쉬프터의 출력 신호를 버퍼링하는 제 2 버퍼를 포함한다.
본 발명에 있어서, 제어부는 제 1 클락신호의 수신하여 그 전위 레벨을 조절하는 제 1 레벨 쉬프터와, 상기 제 1 레벨 쉬프터의 출력신호와 내부 구동 전압을 수신하여 선택적으로 출력하는 제 1 멀티플렉서와, 상기 제 1 멀티플렉서의 출력신호를 버퍼링하는 제 1 버퍼; 및 제 2 클락신호의 수신하여 그 전위 레벨을 조절하는 제 2 레벨 쉬프터와, 상기 제 2 레벨 쉬프터의 출력신호와 내부 구동 전압을 수신하여 선택적으로 출력하는 제 2 멀티플렉서와, 상기 제 2 멀티플렉서의 출력신호를 버퍼링하는 제 2 버퍼를 포함한다.
본 발명에 있어서, 제 1 및 제 2 버퍼의 출력신호는 상기 쉬프트 레지스터에 인가되며, 상기 초기화 신호는 상기 제 1 및 제 2 멀티플렉서에 의하여 선택된 상기 전원전압 및 내부 구동 전압으로 상기 쉬프트 레지스터의 출력전압을 로우 레벨로 초기화한다.
본 발며의 다른 실시예인 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치는 액정표시장치의 패널 하판상에 집적되어 화소 어레이의 게이트 라인에 인가되는 전압을 출력하는 쉬프트 레지스터를 구비하며, 이 경우 쉬프트 레지스터는 그 출력전압을 로우 레벨로 초기화하기 위하여 제 1 제어신호의 인가시 상기 쉬프트 레지스터의 출력전압을 로우 레벨로 초기화시키는 트랜지스터 수단을 더 구비한다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 2 는 본 발명의 일시시예에 따른 초기화 기능이 내재된 게이트 구동 장치의 블록도이다. 참고로, 도 2 는 하나의 게이트 라인에 대응하는 게이트 구동 장치의 블록도이다.
도시된 바와같이, 본 발명의 게이트 구동 장치는 액정표시장치의 패널 하판상에 집적되어 화소 어레이의 게이트 라인에 인가되는 전압을 출력하는 쉬프트 레지스터(도 1 의 회로임)와, 쉬프트 레지스터의 동작에 필요한 클락신호 및 초기화 신호를 인가하는 제어부로 구성되어 있다.
쉬프트 레지스터는 직렬 연결된 제 1 트랜지스터(Tc)와 제 2 트랜지스터(Td), 직렬 연결된 제 3 트랜지스터(Tf)와 제 4 트랜지스터(To)를 구비한다. 제 1 트랜지스터의 드레인과 게이트는 공통연결 단자이며, 제 1 트랜지스터의 소오스는 제 3 트랜지스터의 게이트와 연결되며, 제 3 트랜지스터의 게이트와 소오스간에는 커패시터가 배치되며, 제 1 트랜지스터의 드레인에는 (n-1)번째 게이트 라인 전압 공급단자와 연결되며, 제 3 트랜지스터의 드레인에는 제 1 클락신호(clk1)가 인가되고, 제 2 및 제 4 트랜지스터의 게이트에는 제 2 클락신호(clk2)가 인가되며, 제 3 및 제 4 트랜지스터의 소오스에는 저전압 구동전압안 Voff 가 인가되며, 제 3 트랜지스터의 소오스 단자는 n 번째 게이트 라인으로 공급되는 전압을 출력하는 단자이다.
다음, 제어부는 제 1 클락신호(CLK1)와 전원전압(VDD)을 선택적으로 출력하는 제 1 멀티플렉서(MUX)와, 상기 제 1 멀티플렉서의 출력신호의 출력 레벨을 조절하는 제 1 레벨 쉬프터와, 상기 제 1 레벨 쉬프터의 출력 신호를 버퍼링하는 제 1 버퍼; 및 제 2 클락신호(CLK2)와 상기 전원전압(VDD)을 선택적으로 출력하는 제 2 멀티플렉서(MUX)와, 상기 제 2 멀티플렉서의 출력신호의 출력 레벨을 조절하는 제 2 레벨 쉬프터와, 상기 제 2 레벨 쉬프터의 출력 신호를 버퍼링하는 제 2 버퍼를 포함한다.
동작에 있어서, 멀티플렉서의 제어신호(clear)에 의하여 클락신호(CLK1, CLK2)와 전원전압(VDD)중 하나를 선택하고, 선택된 신호를 패널 구동에 맞는 전압으로 바꿔주는 레벨 쉬프터를 통과시킨 후, 구동에 필요한 전류확보 및 전압 안정화를 위해 출력버퍼를 통과시켜 최종적으로 패널상에 집적되어 형성된 쉬프트 레지스터(도 1 의 회로)의 해당 입력단자로 입력하여 준다.
이때, 클락신호 CLK1 또는 CLK2 는 0V 에서 VDD 전압 사이를 스윙하는 2 개의 클락으로서, 서로 반전된 형태를 갖는 단일 위상 클락(one-phase clock) 또는 동시에 고전압 레벨을 갖지 않는 이중 위상 클락(two-phase clock) 형태를 가진다.
다음, 제어신호 clear 는 0V 도는 VDD 의 값을 갖는 신호로서 멀티플렉서의 출력신호를 선택한다. VDD 는 도 2 의 제어부가 집적되어 있는 칩의 구동전압을 나타낸다.
레벨쉬프터는 입력이 0V 인 경우 트랜지스터를 오프시키는 오프전압인 Voff 를 출력하고, 입력이 VDD 인 경우 트랜지스터를 온시키는 온전압인 Von 를 출력한다. 따라서, 클락신호(CLK1, CLK2)가 레벨쉬프터에 인가되면 출력은 쉬프트 레지스터의 구동에 사용되는 클락신호인 (clk1, clk2)가 된다. 이러한 레벨 쉬프터의 회로는 당업자에게 널리 알려진 바, 그 구체적인 회로의 제시는 생략한다.
도 3 과 도 4 는 본 발명의 제어부에 사용된 멀티플렉서의 일예를 도시한 것으로, 당업자에게 있어서는 제시된 일예이외의 다양한 변형이 가능할 것이다. 참고로, 도 4 는 멀티플렉서의 최종출력전압이 VDD 가 되도록 하기 위한 회로이다.
이하에서는 도 2 및 도 3 에 도시된 회로를 참조하여, 본 발명이 동작에 대하여 전체적으로 살펴보기로 한다.
먼저, 제 2 멀티플렉서의 제어신호(clear)가 VDD 인 경우, 멀티플렉서의 출력신호는 VDD-Vth(트랜지스터의 문턱전압)이 되며, 이는 레벨 쉬프터를 통하여 Von 으로 변환되며, 버퍼의 최종 출력전압 Von 은 도1 의 입력단자(clk2)에 인가된다. 따라서, 트랜지스터(Td, To)가 턴온되고 노드(a, n)를 Voff 로 초기화시킨다.
다음, 멀티플렉서의 제어신호(clear)가 0V 인 경우, 멀티플렉서의 출력신호는 클럭신호로서 0V 에서 VDD-Vth 사이에서 스윙하며, 이는 레벨 쉬프터를 통하면서 Voff 에서 Von 사이에서 스윙한다. 이 신호가 버퍼로 전달된 후, 최종적으로 도 1의 입력단자(clk1, clk2)에 인가되면 쉬프트 레지스터는 정상 동작을 수행하게 된다.
이상에서 알 수 있듯이, 액정표시장치에 전원이 공급된 후, 초기의 unstable 상태동안 clear 신호를 VDD 로 하였다가 0V 로 유지해 준다면, 쉬프트 레지스터가 동작하기 전에 각 노드를 Voff 로 초기화할 수 있다. 본 발명에 의할 경우, 액정 패널상에 집적된 쉬프트 레지스터에 소정의 제어부를 추가함으로써, 쉬프트 레지스터의 초기화 및 정상 동작을 모두 안정하게 수행할 수 있다.
도 5 는 본 발명의 다른 실시예를 도시한다. 도 2 와 다른점은 멀티플렉서와 레벨 쉬프터의 위치가 바꿔 있다는 것이다.
도시된 바와같이, 도 5 의 제어부는 제 1 클락신호(CLK1)의 수신하여 그 전위 레벨을 조절하는 제 1 레벨 쉬프터와, 상기 제 1 레벨 쉬프터의 출력신호와 내부 구동 전압(Von)을 수신하여 선택적으로 출력하는 제 1 멀티플렉서(MUX)와, 상기 제 1 멀티플렉서의 출력신호를 버퍼링하는 제 1 버퍼; 및 제 2 클락신호(CLK2)의 수신하여 그 전위 레벨을 조절하는 제 2 레벨 쉬프터와, 상기 제 2 레벨 쉬프터의 출력신호와 내부 구동 전압(Von)을 수신하여 선택적으로 출력하는 제 2 멀티플렉서(MUX)와, 상기 제 2 멀티플렉서의 출력신호를 버퍼링하는 제 2 버퍼를 포함한다.
도 5 에 있어서, Von 전압은 칩 외부로부터 인가되는 것이 일반적이므로 초기화 동작을 할 경우 레벨 쉬프터를 통하여 VDD 에서 Von 으로 전압을 변화시킬 필요없이 외부로부터 입력되는 Von 을 그대로 멀티플렉서의 입력신호로 사용한다.
또한, 도 5 의 레벨쉬프터는 입력되는 클락신호(CLK1, CLK2)를 소정의 전압 레벨을 갖는 HCLK1, HCLK2 로 변환하는 기능을 갖는다. 레벨쉬프터의 출력인 HCLK1, HCLK2 과 칩의 외부 입력전압인 Von 이 멀티플렉서에 인가되고, 이들 신호는 Hclear 신호에 의하여 선택된 후, 출력버퍼를 통하여 도 1 의 쉬프트 레지스터에 인가된다. 이때, Hclear 신호는 도 2 의 clear 신호와 동일한 역할을 하는 제어신호로 Voff 또는 Von 의 값을 가진다. 도 2 의 경우와 달리 다른 전압 레벨을사용하는 이유는 멀티플렉서의 하이 레벨의 출력이 Von에 근접하도록 하기 위함이다.
도 6 은 도 5 에 사용된 멀티플렉서의 일예를 도시하며, 그 동작은 도 3 및 도 4 와 동일하므로 반복적인 설명은 생략하기로 한다.
도 7 은 도 5 에 도시된 멀티플렉서와 출력버퍼를 일체로 구현한 경우의 일예이다. 즉, 도 7 의 회로는 쉬프트 레지스터와 함께 패널상에 직접 구현되는 경우를 나타낸 것이다.
도시된 바와같이, 레벨쉬프터의 출력신호(HCLK1, HCLK2)는 제어신호(Uclear, /Uclear)의 선택에 의하여 쉬프트 레지스터(도 1의 회로)에 직접인가되는 신호(clk1, clk2)를 출력한다. 여기에서, 제어신호 Uclear, /Uclear 는 각각 Von+Vth, Voff 이상의 값을 가진다. 이렇게 하는 이유는 도 7 회로를 사용하는 경우 출력버퍼를 사용하지 않으므로 제어신호 Uclear 의 고전압 레벨값이 Von+Vth 이상이 되도록 하여 레벨쉬프터의 출력신호(HCLK1, HCLK2)의 고전압 레벨값인 Von(초기화에 필요한 전압과 동일)을 손실없이 쉬프트 레지스터에 전달하기 위해서이다.
도 5 내지 도 7에 개시된 본 발명 실시예의 구체적인 동작은 도 2 내지 도 4 에서 기술한 동작과 사실상 동일하므로 반복적인 설명은 생략하기로 한다.
도 8은 액정 패널 하판상에 집적되어 형성되는 "초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치"의 또 다른 실시예를 도시한다.
도시된 바와같이, 직렬 연결된 제 1 트랜지스터(Tc)와 제 2 트랜지스터(Td), 직렬 연결된 제 3 트랜지스터(Tf)와 제 4 트랜지스터(To)를 구비하며, 제 1 트랜지스터의 드레인과 게이트는 공통연결 단자이며, 제 1 트랜지스터의 소오스는 제 3 트랜지스터의 게이트와 연결되며, 제 3 트랜지스터의 게이트와 소오스간에는 커패시터가 배치되며, 제 1 트랜지스터의 드레인에는 (n-1)번째 게이트 라인 전압 공급단자와 연결되며, 제 3 트랜지스터의 드레인에는 제 1 클락신호(clk1)가 인가되고, 제 2 및 제 4 트랜지스터의 게이트에는 제 2 클락신호(clk2)가 인가되며, 제 3 및 제 4 트랜지스터의 소오스에는 저전압 구동전압안 Voff 가 인가되며, 제 3 트랜지스터의 소오스 단자는 n 번째 게이트 라인으로 공급되는 전압을 출력하는 단자인 쉬프트 레지스터(액정 패널 하판상에 집적됨)로서 제 3 트랜지스터의 드레인과 소오스간 및 제 4 트랜지스터의 드레인과 소오스사이에 병렬로 각각 연결된 제 5 트랜지스터(Tr1)와 제 6 트랜지스터(Tr2)를 추가로 구비하며, 제 5 트랜지스터(Tr1)와 제 6 트랜지스터(Tr2)의 게이트에 인가되는 리셋 신호(reset)가 인에이블되는 경우 제 3 트랜지스터의 게이트 단자인 노드(a)와 제 3 트랜지스터의 소오스 단자인 출력단자(n)는 저전압 레벨인 Voff 로 초기화 된다. 즉, 동작에 있어서, 액정표시장치의 전원이 인가된 후, 초기 약간의 기간동안 리셋 신호에 Von 값을 인가한 후 Voff 로 전환함으로써, 쉬프트 레지스터가 동작하기 전에 회로의 각 노드(출력 노드 포함)를 Voff 로 초기화할 수 있다.
본 발명에 의한 쉬프트 레지스터 및 그 제어부를 이용하는 경우 종래의 일반적인 쉬프트 레지스터의 동작에 영향을 미치지 않으면서, 쉬프트 레지스터의 초기화 동작을 가능하도록 함으로써 안정적인 동작이 가능하게 된다.

Claims (5)

  1. 액정표시장치에 있어서,
    액정표시장치의 패널 하판상에 집적되어 화소 어레이의 게이트 라인에 인가되는 전압을 출력하는 쉬프트 레지스터와,
    상기 쉬프트 레지스터의 동작에 필요한 클락신호 및 초기화 신호를 인가하는 제어부로 구성되는 초기화 기능이 내재된 게이트 구동 장치를 구비하며,
    상기 제어부는
    제 1 클락신호와 전원전압을 선택적으로 출력하는 제 1 멀티플렉서와, 상기 제 1 멀티플렉서의 출력신호의 출력 레벨을 조절하는 제 1 레벨 쉬프터와, 상기 제 1 레벨 쉬프터의 출력 신호를 버퍼링하는 제 1 버퍼; 및
    제 2 클락신호와 상기 전원전압을 선택적으로 출력하는 제 2 멀티플렉서와, 상기 제 2 멀티플렉서의 출력신호의 출력 레벨을 조절하는 제 2 레벨 쉬프터와, 상기 제 2 레벨 쉬프터의 출력 신호를 버퍼링하는 제 2 버퍼를 포함하는 것을 특징으로 하는 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치.
  2. 액정표시장치에 있어서,
    액정표시장치의 패널 하판상에 집적되어 화소 어레이의 게이트 라인에 인가되는 전압을 출력하는 쉬프트 레지스터와,
    상기 쉬프트 레지스터의 동작에 필요한 클락신호 및 초기화 신호를 인가하는제어부로 구성되는 초기화 기능이 내재된 게이트 구동 장치를 구비하며,
    상기 제어부는
    제 1 클락신호의 수신하여 그 전위 레벨을 조절하는 제 1 레벨 쉬프터와, 상기 제 1 레벨 쉬프터의 출력신호와 내부 구동 전압을 수신하여 선택적으로 출력하는 제 1 멀티플렉서와, 상기 제 1 멀티플렉서의 출력신호를 버퍼링하는 제 1 버퍼; 및
    제 2 클락신호의 수신하여 그 전위 레벨을 조절하는 제 2 레벨 쉬프터와, 상기 제 2 레벨 쉬프터의 출력신호와 내부 구동 전압을 수신하여 선택적으로 출력하는 제 2 멀티플렉서와, 상기 제 2 멀티플렉서의 출력신호를 버퍼링하는 제 2 버퍼를 포함하는 것을 특징으로 하는 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치.
  3. 제 1 또는 제 2 항에 있어서, 상기 제 1 및 제 2 버퍼의 출력신호는 상기 쉬프트 레지스터에 인가되며, 상기 초기화 신호는 상기 제 1 및 제 2 멀티플렉서에 의하여 선택된 상기 전원전압 및 내부 구동 전압으로 상기 쉬프트 레지스터의 출력전압을 로우 레벨로 초기화하는 것을 특징으로 하는 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치.
  4. 액정표시장치의 패널 하판상에 집적되어 화소 어레이의 게이트 라인에 인가되는 전압을 출력하는 쉬프트 레지스터를 구비하며,
    상기 쉬프트 레지스터는 그 출력전압을 로우 레벨로 초기화하기 위하여 제 1 제어신호의 인가시 상기 쉬프트 레지스터의 출력전압을 로우 레벨로 초기화시키는 트랜지스터 수단을 더 구비하는 것을 특징으로 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치.
  5. 직렬 연결된 제 1 트랜지스터와 제 2 트랜지스터, 직렬 연결된 제 3 트랜지스터와 제 4 트랜지스터를 구비하며, 제 1 트랜지스터의 드레인과 게이트는 공통연결 단자이며, 제 1 트랜지스터의 소오스는 제 3 트랜지스터의 게이트와 연결되며, 제 3 트랜지스터의 게이트와 소오스간에는 커패시터가 배치되며, 제 1 트랜지스터의 드레인에는 (n-1)번째 게이트 라인 전압 공급단자와 연결되며, 제 3 트랜지스터의 드레인에는 제 1 클락신호가 인가되고, 제 2 및 제 4 트랜지스터의 게이트에는 제 2 클락신호가 인가되며, 제 3 및 제 4 트랜지스터의 소오스에는 저전압 구동전압안 Voff 가 인가되며, 제 3 트랜지스터의 소오스 단자는 n 번째 게이트 라인으로 공급되는 전압을 출력하는 단자를 구비하며, 액정표시장치의 패널 하판상에 집적되어는 쉬프트 레지스터로서,
    제 3 트랜지스터의 드레인과 소오스간 및 제 4 트랜지스터의 드레인과 소오스사이에 병렬로 각각 연결된 제 5 트랜지스터와 제 6 트랜지스터를 추가로 구비하며, 제 5 트랜지스터와 제 6 트랜지스터의 게이트에 인가되는 리셋 신호가 인에이블되는 경우 제 3 트랜지스터의 게이트 단자와 제 3 트랜지스터의 소오스 단자는 저전압 레벨로 초기화되는 것을 특징으로 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치.
KR1020030031696A 2003-05-19 2003-05-19 액정표시장치 KR100707022B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030031696A KR100707022B1 (ko) 2003-05-19 2003-05-19 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030031696A KR100707022B1 (ko) 2003-05-19 2003-05-19 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040099649A true KR20040099649A (ko) 2004-12-02
KR100707022B1 KR100707022B1 (ko) 2007-04-11

Family

ID=37377156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030031696A KR100707022B1 (ko) 2003-05-19 2003-05-19 액정표시장치

Country Status (1)

Country Link
KR (1) KR100707022B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254503A (zh) * 2010-05-19 2011-11-23 北京京东方光电科技有限公司 移位寄存器单元、显示器用栅极驱动装置及液晶显示器
CN108109592A (zh) * 2016-11-25 2018-06-01 株式会社半导体能源研究所 显示装置及其工作方法
CN110910808A (zh) * 2019-11-20 2020-03-24 Tcl华星光电技术有限公司 电平转换电路
CN111599299A (zh) * 2020-06-18 2020-08-28 京东方科技集团股份有限公司 电平转换电路、显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745404B1 (ko) * 2002-07-02 2007-08-02 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254503A (zh) * 2010-05-19 2011-11-23 北京京东方光电科技有限公司 移位寄存器单元、显示器用栅极驱动装置及液晶显示器
CN102254503B (zh) * 2010-05-19 2013-06-12 北京京东方光电科技有限公司 移位寄存器单元、显示器用栅极驱动装置及液晶显示器
US9224498B2 (en) 2010-05-19 2015-12-29 Beijing Boe Optoelectronics Technology Co., Ltd. Shift register unit, gate driving device for display and liquid crystal display
CN108109592A (zh) * 2016-11-25 2018-06-01 株式会社半导体能源研究所 显示装置及其工作方法
US11361726B2 (en) 2016-11-25 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device and operating method thereof
US11715438B2 (en) 2016-11-25 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Display device and operating method thereof
CN110910808A (zh) * 2019-11-20 2020-03-24 Tcl华星光电技术有限公司 电平转换电路
CN110910808B (zh) * 2019-11-20 2022-07-12 Tcl华星光电技术有限公司 电平转换电路
CN111599299A (zh) * 2020-06-18 2020-08-28 京东方科技集团股份有限公司 电平转换电路、显示面板
US11715403B2 (en) 2020-06-18 2023-08-01 Beijing Boe Display Technology Co., Ltd. Level conversion circuit, and display panel
CN111599299B (zh) * 2020-06-18 2023-12-12 京东方科技集团股份有限公司 电平转换电路、显示面板

Also Published As

Publication number Publication date
KR100707022B1 (ko) 2007-04-11

Similar Documents

Publication Publication Date Title
US7233308B2 (en) Shift register
JP4359038B2 (ja) レベル・シフタを内蔵したシフト・レジスタ
US6483889B2 (en) Shift register circuit
US8085236B2 (en) Display apparatus and method for driving the same
US6339631B1 (en) Shift register
US6335721B1 (en) LCD source driver
KR101497250B1 (ko) 시프트 레지스터, 구동 회로, 및 디스플레이 장치
KR100574363B1 (ko) 레벨 쉬프터를 내장한 쉬프트 레지스터
EP1052617B1 (en) Image display device including a two-way shift register and
US7983379B2 (en) Shift register and liquid crystal display using same
US8373637B2 (en) Shift register and liquid crystal display using same
JP5527647B2 (ja) シフトレジスタ
US20040125069A1 (en) Bi-directional driving circuit of flat panel display device and method for driving the same
JP3588033B2 (ja) シフトレジスタおよびそれを備えた画像表示装置
US20180190173A1 (en) Shift Register and Driving Method Thereof, Gate Driving Circuit and Display Apparatus
KR100375751B1 (ko) 전압 레벨 시프터 및 폴리실리콘 디스플레이
KR100896404B1 (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
JP2002008388A (ja) 液晶表示装置及びそれに用いるシフトレジスタ
KR100707022B1 (ko) 액정표시장치
JP3430155B2 (ja) 電源昇圧回路
WO2008063477A2 (en) Shifter register for low power consumption application
KR100835518B1 (ko) 레벨 쉬프트 회로
US6300801B1 (en) Or gate circuit and state machine using the same
US7088165B2 (en) Voltage level shifter and sequential pulse generator
KR100600087B1 (ko) 레벨 쉬프터와 그를 내장한 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 13