CN111599299A - 电平转换电路、显示面板 - Google Patents

Abstract

本发明涉及显示技术领域，提出一种电平转换电路、显示面板，该电平转换电路包括：信号生成电路、第一运算放大电路、多个开关电路、寄存器、控制电路。信号生成电路用于通过多个信号输出端分别输出驱动信号；第一运算放大电路用于将输入端的电压进行电平转换并通过输出端输出，信号生成电路的信号输出端与第一运算放大电路的输入端一一对应连接；开关电路用于响应控制信号端的信号连通信号生成电路的信号输出端和所第一运算放大电路的输入端；寄存器用于存储控制信号组；控制电路连接寄存器、与多个开关电路连接的多个控制信号端，用于根据控制信号组控制多个开关电路的断通。该电平转换电路可以调节能输出驱动信号的输出端个数。

Description

电平转换电路、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种电平转换电路、显示面板。

背景技术

在显示面板中，栅极驱动电路需要在时钟信号的控制下向栅线输入栅极驱动信号。该时钟信号通常由电平转换电路根据时序控制器输出的时钟控制信号生成。

相关技术中，电平转换电路一般包括有信号生成电路和运算放大电路，信号生成电路用于根据时序控制器输出的时钟控制信号向其多个信号输出端输出原始时钟信号；运算放大电路包括多个输入端和与所述输入端一一对应的多个输出端，用于将输入端的电压进行电平转换并通过输出端输出。信号生成电路的信号输出端可以与运算放大电路的输入端一一对应连接，运算放大电路可以对原始时钟信号进行电平转换以获取时钟信号。

相关技术中，电平转换电路输出的时钟信号个数固定，然而，在显示面板中，不同结构的栅极驱动电路需要不同数量的时钟信号，因此，各种栅极驱动电路需要配置不同结构的电平转换电路，从而增加了电平转换电路的设计成本。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一种电平转换电路、显示面板，该电平转换电路可以调节用于输出时钟信号的输出端个数，从而该电平转换电路能够匹配不同的结构的栅极驱动电路。

本发明的其他特性和优点将通过下面的详细描述变得显然，或区分地通过本发明的实践而习得。

根据本发明的一个方面，提供一种电平转换电路，该电平转换电路包括：信号生成电路、第一运算放大电路、多个开关电路、寄存器、控制电路。信号生成电路包括多个信号输出端，用于通过多个所述信号输出端分别输出驱动信号；第一运算放大电路包括多个输入端和与所述输入端一一对应的多个输出端，用于将输入端的电压进行电平转换并通过与该输入端对应的输出端输出，且所述信号生成电路的信号输出端与所述第一运算放大电路的输入端一一对应连接；所述开关电路与所述第一运算放大电路的输入端、所述信号生成电路的信号输出端一一对应设置，所述开关电路连接所述信号生成电路的信号输出端、所第一运算放大电路的输入端、控制信号端，用于响应所述控制信号端的信号连通所述信号生成电路的信号输出端和所第一运算放大电路的输入端；寄存器用于存储控制信号组；控制电路连接所述寄存器、与多个所述开关电路连接的多个控制信号端，用于根据所述控制信号组控制多个所述开关电路的断通。

本公开一种示例性实施例中，所述寄存器连接一控制信号生成电路，所述控制信号生成电路用于向所述寄存器配置所述控制信号组。

本公开一种示例性实施例中，所述开关电路用于响应高电平信号以连通所述信号生成电路的信号输出端和所第一运算放大电路的输入端；所述控制信号组包括第一控制信号和第二控制信号，多个所述开关电路包括第一到第十开关电路，所述控制电路包括：第一与门、或门、第二与门、第三与门。第一与门的第一输入端和第二输入端连接高电平信号端，输出端连接与所述第一到第四开关电路连接的控制信号端；或门的第一输入端接收所述第一控制信号，第二输出端接收所述第二控制信号，输出端连接与所述第五开关电路、第六开关电路连接的控制信号端；第二与门的第一输入端接收所述第一控制信号，第二输入端接收所述第一控制信号，输出端连接与第七开关电路、第八开关电路连接的控制信号端；第三与门的第一输入端接收所述第一控制信号，第二输入端接收所述第二控制信号，输出端连接与第九开关电路、第十开关电路连接的控制信号端。

本公开一种示例性实施例中，所述开关电路包括开关晶体管，开关晶体管的第一端连接所述所述第一运算放大电路的输入端，第二端连接所述信号生成电路的信号输出端，控制端连接所述控制信号端。

本公开一种示例性实施例中，所述电平转换电路应用于显示面板，该显示面板包括栅极驱动电路，所述电平转换电路用于向所述栅极驱动电路提供时钟信号。

本公开一种示例性实施例中，所述显示面板还包括时序控制器，所述信号生成电路用于在所述时序控制器控制下生成所述驱动信号，所述驱动信号为原始时钟时钟信号，所述第一运算放大电路用于对所述原始时钟信号进行电平转换以形成所述时钟信号。

本公开一种示例性实施例中，所述寄存器连接一控制信号生成电路，所述控制信号生成电路共用所述时序控制器。

本公开一种示例性实施例中，所述控制信号组包括多个控制信号，所述寄存器包括多个触发器，每个所述触发器存储有一个所述控制信号。

本公开一种示例性实施例中，所述控制信号生成电路与所述寄存器通过I2C总线连接。

本公开一种示例性实施例中，所述显示面板还包括电源管理电路，所述电源管理电路包括第一低电平输出端、高电平输出端，所述第一运算放大电路的供电端分别连接所述第一低电平输出端和高电平输出端，所述第一运算放大电路还包括低电平输出端。

本公开一种示例性实施例中，所述电源管理电路还包括第二低电平输出端，所述电平转换电路还包括第二运算放大电路，第二运算放大电路包括低电平输出端，所述第二运算放大电路的供电端分别连接所述第二低电平输出端和高电平输出端。

根据本发明的一个方面，提供一种显示面板，该显示面板包括上述的电平转换电路。

本公开提供一种电平转换电路和显示面板。该电平转换电路包括：信号生成电路、第一运算放大电路、多个开关电路、寄存器、控制电路。信号生成电路包括多个信号输出端，用于通过多个所述信号输出端分别输出驱动信号；第一运算放大电路包括多个输入端和与所述输入端一一对应的多个输出端，用于将输入端的电压进行电平转换并通过与该输入端对应的输出端输出，且所述信号生成电路的信号输出端与所述第一运算放大电路的输入端一一对应连接；所述开关电路与所述第一运算放大电路的输入端、所述信号生成电路的信号输出端一一对应设置，所述开关电路连接所述信号生成电路的信号输出端、所第一运算放大电路的输入端、控制信号端，用于响应所述控制信号端的信号连通所述信号生成电路的信号输出端和所第一运算放大电路的输入端；寄存器用于存储控制信号组；控制电路连接所述寄存器、与多个所述开关电路连接的多个控制信号端，用于根据所述控制信号组控制多个所述开关电路的断通。该控制电路可以根据控制信号组控制所述开关电路的断通，从而控制第一运算放大电路与信号生成电路连通通道的数量，即控制了第一运算放大电路能够输出驱动信号的输出端的数量。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一区分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中一种显示面板部分结构示意图；

图2为本公开电平转换电路一种示例性实施例的结构示意图；

图3为本公开电平转换电路另一种示例性实施例的结构示意图；

图4为本公开电平转换电路一种示例性实施例中信号生成电路各节点的时序图；

图5为本公开电平转换电路另一种示例性实施例的结构示意图；

图6为本公开显示面板一种示例性实施例的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成区分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成区分/等之外还可存在另外的要素/组成区分/等。

如图1所示，为相关技术中一种显示面板部分结构示意图。该显示面板包括电源管理电路1、时序控制器3、电平转换电路2、栅极驱动电路4。栅极驱动电路4需要在时钟信号的控制下向栅线输入栅极驱动信号。电平转换电路2用于在电源管理电路1提供的电源驱动下根据时序控制器3提供的时钟控制信号向栅极驱动电路4提供上述时钟信号。如图1所示，该电平转换电路2包括信号生成电路21和运算放大电路22，信号生成电路21用于根据时序控制器输出的时序信号向其多个信号输出端输出原始时钟信号；运算放大电路22包括多个输入端和与所述输入端一一对应的多个输出端，用于将输入端的电压进行电平转换并通过输出端输出。信号生成电路21的信号输出端可以与运算放大电路22的输入端一一对应连接，运算放大电路可以对原始时钟信号进行电平转换以向栅极驱动电路4输出时钟信号。相关技术中，电平转换电路2输出时钟信号的个数即为运算放大电路22输出输出时钟信号的个数，该相关技术中电平转换电路2输出时钟信号的个数为固定值。然而，在显示面板中，不同结构的栅极驱动电路4需要不同数量的时钟信号，因此，不同结构的栅极驱动电路需要配置不同结构的电平转换电路，从而在相关技术中，电平转换电路的设计成本较高。

基于此，本示例性实施例提供一种电平转换电路，如图2所示，为本公开电平转换电路一种示例性实施例的结构示意图。该电平转换电路可以包括：信号生成电路21、第一运算放大电路22、多个开关电路23、寄存器24、控制电路25。信号生成电路21可以包括多个信号输出端，用于通过多个所述信号输出端分别输出原始时钟信号；第一运算放大电路22可以包括多个输入端和与所述输入端一一对应的多个输出端，用于将一输入端的电压进行电平转换并通过与该输入端对应的输出端输出，且所述信号生成电路21的信号输出端与所述第一运算放大电路22的输入端一一对应连接，即第一运算放大电路22可以对信号生成电路21输出的原始时钟信号进行电平转换从而生成时钟信号；所述开关电路23与所述第一运算放大电路22的输入端、所述信号生成电路21的信号输出端一一对应设置，所述开关电路23可以连接所述信号生成电路21的信号输出端、所第一运算放大电路22的输入端、控制信号端CN，用于响应所述控制信号端CN的信号连通所述信号生成电路21的信号输出端和所第一运算放大电路22的输入端；寄存器24用于存储控制信号组；控制电路25连接所述寄存器24、与多个所述开关电路23连接的多个控制信号端CN，用于根据所述控制信号组控制多个所述开关电路23的断通。

该控制电路可以根据控制信号组控制所述开关电路的断通，从而控制第一运算放大电路与信号生成电路连通通道的数量，即控制了第一运算放大电路输出时钟信号的输出端数量。该电平转换电路可以通过配置寄存器存储的控制信号组选择第一运算放大电路中不同输出端输出时钟信号，从而匹配不同的栅极驱动电路。

应该理解的是，该电平转换电路不仅可以应用于显示面板，还可以应用于其他电子装置，同时，该电平转换电路不仅可以输出时钟信号，还可以输出其他驱动信号，相应的，该电平转换电路可以控制其他驱动信号输出的数量。

本示例性实施例中，所述寄存器24可以连接一控制信号生成电路，所述控制信号生成电路用于向所述寄存器配置所述控制信号组。该控制信号生成电路可以为电平转换电路以外的电路，例如，该控制信号生成电路可以共用显示面板中的时序控制器，显示面板在每一次开机时可以通过时序控制器向寄存器配置控制信号组。该设置可以避免电平转换电路中设置额外的存储空间以及处理单元，从而降低了电平转换电路的成本。其中，所述控制信号生成电路可以与所述寄存器通过I2C总线连接。

以下本示例性实施例提供一种控制电路根据控制信号组控制不同开关电路断通的一种实施方式。本示例性实施例中，所述开关电路23可以用于响应高电平信号以连通所述信号生成电路21的信号输出端和所第一运算放大电路22的输入端，例如，开关电路可以包括N型晶体管。所述寄存器可以由多个触发器组成，每个触发器可以存储一个控制信号，多个触发器存储的控制信号可以组成所述控制信号组。如图3所示，为本公开电平转换电路另一种示例性实施例的结构示意图。本示例性实施例中，寄存器24可以为两位寄存器，即该寄存器包括有两个触发器，该两个触发器的输出端分别储存有两个控制信号：第一控制信号CN1和第二控制信号CN2。多个所述开关电路23可以包括第一到第十开关电路，第一开关电路可以包括N型晶体管T1，第二开关电路可以包括N型晶体管T2，第三开关电路可以包括N型晶体管T3，依次类推第十开关电路可以包括N型晶体管T10。上述N型开关晶体管的第一端可以连接所述所述第一运算放大电路22的输入端，第二端可以连接所述信号生成电路21的信号输出端，控制端连接所述控制信号端。信号生成电路21可以通过十个输出端CLK1’、CLK2’、CLK3’……CLK10’分别输出十个原始时钟信号，相应的，第一运算放大电路22包括十个输入端和十个输出端，第一运算放大电路22的十个输入端与信号生成电路21的十个输出端一一对应连接。其中，第一运算放大电路22可以包括十个输入端CLK1、CLK2、CLK3……CLK10，N型晶体管T1与输入端CLK1、输出端CLK1’对应连接，N型晶体管T2与输入端CLK2、输出端CLK2’对应连接，N型晶体管T3与输入端CLK3、输出端CLK3’对应连接，依次类推，N型晶体管T10与输入端CLK10、输出端CLK10’对应连接。如图3所示，所述控制电路25可以包括：第一与门ANDG1、或门ORG、第二与门ANDG2、第三与门ANDG3。第一与门ANDG1的第一输入端和第二输入端连接高电平信号端VGH，输出端连接N型晶体管T1、T2、T3、T4的控制信号端；或门ORG的第一输入端接收所述第一控制信号CN1，第二输出端接收所述第二控制信号CN2，输出端连接N型晶体管T5、T6的控制信号端；第二与门ANDG2的第一输入端接收所述第一控制信号CN1，第二输入端接收所述第一控制信号CN1，输出端连接N型晶体管T7、T8的控制信号端；第三与门ANDG3的第一输入端接收所述第一控制信号CN1，第二输入端接收所述第二控制信号CN2，输出端连接N型晶体管T9、T10的控制信号端。

如图3所示，当寄存器储存的第一控制信号CN1和第二控制信号CN2分别为逻辑0、0时，N型晶体管T1、T2、T3、T4导通，N型晶体管T5、T6、T7、T8、T9、T10关断，此时，信号生成电路21的输出端与第一运算放大电路22的输入端CLK1、CLK2、CLK3、CLK4连接，相应的，第一运算放大电路22输出四个时钟信号。当寄存器储存的第一控制信号CN1和第二控制信号CN2分别为逻辑0、1时，N型晶体管T1、T2、T3、T4、T5、T6导通，N型晶体管T7、T8、T9、T10关断，此时，信号生成电路21的输出端与第一运算放大电路22的输入端CLK1、CLK2、CLK3、CLK4、CLK5、CLK6连接，相应的，第一运算放大电路22输出六个时钟信号。当寄存器储存的第一控制信号CN1和第二控制信号CN2分别为逻辑1、0时，N型晶体管T1、T2、T3、T4、T5、T6、T7、T8导通，N型晶体管T9、T10关断，此时，信号生成电路21的输出端与第一运算放大电路22的输入端CLK1、CLK2、CLK3、CLK4、CLK5、CLK6、CLK7、CLK8连接，相应的，第一运算放大电路22输出八个时钟信号。当寄存器储存的第一控制信号CN1和第二控制信号CN2分别为逻辑1、1时，N型晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10导通，此时，信号生成电路21的输出端与第一运算放大电路22的输入端CLK1、CLK2、CLK3、CLK4、CLK5、CLK6、CLK7、CLK8、CLK9、CLK10连接，相应的，第一运算放大电路22输出十个时钟信号。

如图4所示，为本公开电平转换电路一种示例性实施例中信号生成电路各节点的时序图。本示例性实施例中，信号生成电路可以根据显示面板中时序控制器输出的时钟控制信号生成多个原始时钟信号，如图4所示，该时钟控制信号可以包括时钟信号CLK in1、CLK in1，初始化信号STV in，信号生成电路可以根据上述时钟控制信号生成时钟信号CLK1’、CLK2’、CLK3’……CLK10’。此外，时钟控制信号还可以包括截止信号TERMINATE，截止信号TERMINATE用于在显示面板相邻帧之间输出有效电平，以使信号生成电路的输出端停止输出时钟信号CLK1’、CLK2’、CLK3’……CLK10’，从而避免帧与帧之间信号干扰。

应该理解的是，在其他示例性实施例中，控制电路还可以有其他的结构，相应的，控制电路可以控制第一运算放大电路22输出其他数量的时钟信号。所述控制信号组还可以包括其他数量的控制信号，所述寄存器可以包括相应数量的触发器，每个所述触发器可以存储有一个所述控制信号。

本示例性实施例中，如图5所示，为本公开电平转换电路另一种示例性实施例的结构示意图。该电平转换电路可以应用于显示面板，该显示面板还可以包括电源管理电路1，所述电源管理电路1可以包括第一低电平输出端LVGL、第二低电平输出端VGL、高电平输出端VGH，所述第一运算放大电路22的供电端可以分别连接所述第一低电平输出端LVGL和高电平输出端VGH，第一低电平输出端LVGL可以作为时钟信号中方波的低电平信号，高电平输出端VGH可以作为时钟信号中方波的高电平信号。所述第一运算放大电路22还可以包括低电平输出端LS-LVGL，该低电平输出端LS-LVGL的电压可以与第一低电平输出端LVGL的电压相同，该低电平输出端LS-LVGL可以在栅极驱动电路驱动过程中控制晶体管的开关。

本示例性实施例中，如图5所示，所述电平转换电路还可以包括：第二运算放大电路26，第二运算放大电路26可以包括低电平输出端LS-VGL，所述第二运算放大电路26的供电端分别连接所述第二低电平输出端VGL和高电平输出端VGH，该低电平输出端LS-VGL的电压可以与第二低电平输出端VGL的电压相同，该第二低电平输出端VGL可以用于在显示面板关闭时给显示面板放电。

本示例性实施例中，信号生成电路21还可以在时序控制器控制下生成原始初始化信号，该原始初始化信号可以在第一运算放大电路22放大作用下生成作用于栅极驱动电路的初始化信号。

本示例性实施例中，该电平转换电路还可以包括其他寄存器，其他寄存器可以对该电平转换电路的过流、过温参数进行配置。

本公开的一示例性实施例还提供一种显示面板，如图6所示，为本公开显示面板一种示例性实施例的结构示意图。该显示面板包括上述的电平转换电路以及电源管理电路1、时序控制器3。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (12)

1.一种电平转换电路，其特征在于，包括：

信号生成电路，包括多个信号输出端，用于通过多个所述信号输出端分别输出驱动信号；

第一运算放大电路，包括多个输入端和与所述输入端一一对应的多个输出端，用于将一输入端的电压进行电平转换并通过与该输入端对应的输出端输出，且所述信号生成电路的信号输出端与所述第一运算放大电路的输入端一一对应连接；

多个开关电路，所述开关电路与所述第一运算放大电路的输入端、所述信号生成电路的信号输出端一一对应设置，所述开关电路连接所述信号生成电路的信号输出端、所第一运算放大电路的输入端、控制信号端，用于响应所述控制信号端的信号连通所述信号生成电路的信号输出端和所第一运算放大电路的输入端；

寄存器，用于存储控制信号组；

控制电路，连接所述寄存器、与多个所述开关电路连接的多个控制信号端，用于根据所述控制信号组控制多个所述开关电路的断通。

2.根据权利要求1所述的电平转换电路，其特征在于，所述寄存器连接一控制信号生成电路，所述控制信号生成电路用于向所述寄存器配置所述控制信号组。

3.根据权利要求1所述的电平转换电路，其特征在于，所述开关电路用于响应高电平信号以连通所述信号生成电路的信号输出端和所第一运算放大电路的输入端；

所述控制信号组包括第一控制信号和第二控制信号，多个所述开关电路包括第一到第十开关电路，所述控制电路包括：

第一与门，第一输入端和第二输入端连接高电平信号端，输出端连接与所述第一到第四开关电路连接的控制信号端；

或门，第一输入端接收所述第一控制信号，第二输出端接收所述第二控制信号，输出端连接与所述第五开关电路、第六开关电路连接的控制信号端；

第二与门，第一输入端接收所述第一控制信号，第二输入端接收所述第一控制信号，输出端连接与第七开关电路、第八开关电路连接的控制信号端；

第三与门，第一输入端接收所述第一控制信号，第二输入端接收所述第二控制信号，输出端连接与第九开关电路、第十开关电路连接的控制信号端。

4.根据权利要求1所述的电平转换电路，其特征在于，所述开关电路包括：

开关晶体管，第一端连接所述所述第一运算放大电路的输入端，第二端连接所述信号生成电路的信号输出端，控制端连接所述控制信号端。

5.根据权利要求1-4任一项所述的电平转换电路，其特征在于，所述电平转换电路应用于显示面板，该显示面板包括栅极驱动电路，所述电平转换电路用于向所述栅极驱动电路提供时钟信号。

6.根据权利要求5所述的电平转换电路，其特征在于，所述显示面板还包括时序控制器，所述信号生成电路用于在所述时序控制器控制下生成所述驱动信号，所述驱动信号为原始时钟时钟信号，所述第一运算放大电路用于对所述原始时钟信号进行电平转换以形成所述时钟信号。

7.根据权利要求6所述的电平转换电路，其特征在于，所述寄存器连接一控制信号生成电路，所述控制信号生成电路共用所述时序控制器。

8.根据权利要求1所述的电平转换电路，其特征在于，所述控制信号组包括多个控制信号，所述寄存器包括多个触发器，每个所述触发器存储有一个所述控制信号。

9.根据权利要求2所述的电平转换电路，其特征在于，所述控制信号生成电路与所述寄存器通过I2C总线连接。

10.根据权利要求5所述的电平转换电路，其特征在于，所述显示面板还包括电源管理电路，所述电源管理电路包括第一低电平输出端、高电平输出端，所述第一运算放大电路的供电端分别连接所述第一低电平输出端和高电平输出端，所述第一运算放大电路还包括低电平输出端。

11.根据权利要求10所述的电平转换电路，其特征在于，所述电源管理电路还包括第二低电平输出端，所述电平转换电路还包括：

第二运算放大电路，包括低电平输出端，所述第二运算放大电路的供电端分别连接所述第二低电平输出端和高电平输出端。

12.一种显示面板，其特征在于，包括权利要求1-11任一项所述的电平转换电路。

Images