KR100707022B1 - 액정표시장치 - Google Patents
액정표시장치 Download PDFInfo
- Publication number
- KR100707022B1 KR100707022B1 KR1020030031696A KR20030031696A KR100707022B1 KR 100707022 B1 KR100707022 B1 KR 100707022B1 KR 1020030031696 A KR1020030031696 A KR 1020030031696A KR 20030031696 A KR20030031696 A KR 20030031696A KR 100707022 B1 KR100707022 B1 KR 100707022B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- voltage
- gate
- signal
- multiplexer
- Prior art date
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G1/00—Scaffolds primarily resting on the ground
- E04G1/34—Scaffold constructions able to be folded in prismatic or flat parts or able to be turned down
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G1/00—Scaffolds primarily resting on the ground
- E04G1/28—Scaffolds primarily resting on the ground designed to provide support only at a low height
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Mechanical Engineering (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
제 1 트랜지스터(Tc)의 드레인은 (n-1)번째 게이트 라인 전압 공급 단자와 연결되며, 제 2 트랜지스터(Td)의 소오스에는 저전압 구동 전압 Voff가 인가되고, 제 1 트랜지스터의 소오스와 제 2 트랜지스터(Td)의 드레인은 서로 연결되어 제 1 직렬 연결 노드(a)를 이루며, 제 1 트랜지스터(Tc)는 드레인과 게이트가 공통으로 연결되고, 제 2 트랜지스터의 게이트에는 제 2 클락신호(clk2)가 인가된다.
그리고, 제 3 트랜지스터(Tf)의 드레인에는 제 1 클락신호(clk1)가 인가되고, 제 4 트랜지스터(To)의 소오스에는 저전압 구동 전압 Voff가 인가되며, 제 3 트랜지스터(Tf)의 소오스와 제 4 트랜지스터(To)의 드레인은 서로 연결되어 제 2 직렬 연결 노드를 이루며, 제 3 트랜지스터(Tf)의 게이트는 제 1 직렬 연결 노드(a)와 연결되며, 제 4 트랜지스터(To)의 게이트에는 제 2 클락신호(clk2)가 인가된다. 그리고, 제 3 트랜지스터(Tf)의 소오스(제 2 직렬 연결 노드)와 게이트 사이에는 캐패시터(C)가 구성된다.
그리고, 제 2 트랜지스터(Td)의 드레인과 소오스 사이에 병렬로 제 5 트랜지스터(Tr1)가 연결되고, 제 4 트랜지스터(To)의 드레인과 소오스 사이에 병렬로 제 6 트랜지스터(Tr2)가 연결되며, 제 5 트랜지스터(Tr1)와 제 6 트랜지스터(Tr2)의 각 게이트에는 리셋 신호(Reset)가 인가된다.
이상과 같이 구성됨으로써, 제 5 트랜지스터(Tr1)와 제 6 트랜지스터(Tr2)의 게이트에 인가되는 리셋 신호(reset)가 인에이블되는 경우, 제 1 직렬 연결 노드(a)와 제 2 직렬 연결 노드(n 번째 게이트 라인으로 공급되는 전압을 출력하는 단자(n))는 저전압 레벨인 Voff 로 초기화 된다.
즉, 동작에 있어서, 액정표시장치의 전원이 인가된 후, 초기 약간의 기간동안 리셋 신호에 Von 값을 인가한 후 Voff 로 전환함으로써, 쉬프트 레지스터가 동작하기 전에 회로의 각 노드(출력 노드 포함)를 Voff 로 초기화할 수 있다.
Claims (5)
- 액정표시장치에 있어서,액정표시장치의 패널 하판상에 집적되어 화소 어레이의 게이트 라인에 인가되는 전압을 출력하는 쉬프트 레지스터와,상기 쉬프트 레지스터의 동작에 필요한 클락신호 및 초기화 신호를 인가하는 제어부로 구성되는 초기화 기능이 내재된 게이트 구동 장치를 구비하며,상기 제어부는제 1 클락신호와 전원전압을 선택적으로 출력하는 제 1 멀티플렉서와, 상기 제 1 멀티플렉서의 출력신호의 출력 레벨을 조절하는 제 1 레벨 쉬프터와, 상기 제 1 레벨 쉬프터의 출력 신호를 버퍼링하는 제 1 버퍼; 및제 2 클락신호와 상기 전원전압을 선택적으로 출력하는 제 2 멀티플렉서와, 상기 제 2 멀티플렉서의 출력신호의 출력 레벨을 조절하는 제 2 레벨 쉬프터와, 상기 제 2 레벨 쉬프터의 출력 신호를 버퍼링하는 제 2 버퍼를 포함하는 것을 특징으로 하는 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치.
- 액정표시장치에 있어서,액정표시장치의 패널 하판상에 집적되어 화소 어레이의 게이트 라인에 인가되는 전압을 출력하는 쉬프트 레지스터와,상기 쉬프트 레지스터의 동작에 필요한 클락신호 및 초기화 신호를 인가하는 제어부로 구성되는 초기화 기능이 내재된 게이트 구동 장치를 구비하며,상기 제어부는제 1 클락신호를 수신하여 그 전위 레벨을 조절하는 제 1 레벨 쉬프터와, 상기 제 1 레벨 쉬프터의 출력신호와 내부 구동 전압을 수신하여 이들 중 어느 하나를 선택적으로 출력하는 제 1 멀티플렉서와, 상기 제 1 멀티플렉서의 출력신호를 버퍼링하는 제 1 버퍼; 및제 2 클락신호를 수신하여 그 전위 레벨을 조절하는 제 2 레벨 쉬프터와, 상기 제 2 레벨 쉬프터의 출력신호와 내부 구동 전압을 수신하여 이들 중 어느 하나를 선택적으로 출력하는 제 2 멀티플렉서와, 상기 제 2 멀티플렉서의 출력신호를 버퍼링하는 제 2 버퍼를 포함하는 것을 특징으로 하는 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치.
- 제 1 또는 제 2 항에 있어서, 상기 제 1 및 제 2 버퍼의 출력신호는 상기 쉬프트 레지스터에 인가되며, 상기 초기화 신호는 상기 제 1 및 제 2 멀티플렉서에 의하여 선택된 상기 전원전압 및 내부 구동 전압으로 상기 쉬프트 레지스터의 출력전압을 로우 레벨로 초기화하는 것을 특징으로 하는 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치.
- 삭제
- 드레인은 (n-1)번째 게이트 라인 전압 공급 단자와 연결되며, 소오스는 제 1 직렬 연결 노드(a)를 이루며, 드레인과 게이트는 공통으로 연결된 제 1 트랜지스터(Tc);드레인은 상기 제 1 직렬 연결 노드(a)에 연결되고, 소오스에는 저전압 구동 전압 Voff가 인가되고, 게이트에는 제 2 클락신호(clk2)가 인가되는 제 2 트랜지스터(Td);드레인에는 제 1 클락신호(clk1)가 인가되고, 소오스는 제 2 직렬 연결 노드를 이루며, 게이트는 상기 제 1 직렬 연결 노드(a)에 연결되는 제 3 트랜지스터(Tf);소오스에는 상기 저전압 구동 전압 Voff가 인가되며, 드레인은 상기 제 2 직렬 연결 노드에 연결되고, 게이트에는 상기 제 2 클락신호(clk2)가 인가되는 제 4 트랜지스터(To);상기 제 1 직렬 연결 노드와 연결되는 상기 제 3 트랜지스터의 게이트와 상기 제 2 직렬 연결 노드를 이루는 상기 제 3 트랜지스터의 소오스 사이에 구성되는 캐패시터(C);상기 제 2 트랜지스터(Td)의 드레인과 소오스 사이에 병렬로 연결되고 게이트에 리셋 신호(Reset)가 인가되는 제 5 트랜지스터(Tr1); 및상기 제 4 트랜지스터(To)의 드레인과 소오스 사이에 병렬로 연결되고 게이트에 리셋 신호(Reset)가 인가되는 제 6 트랜지스터(Tr2);를 구비하며,상기 제 5 트랜지스터(Tr1)와 상기 제 6 트랜지스터(Tr2)의 게이트에 인가되는 리셋 신호(reset)가 인에이블되는 경우, 상기 제 1 직렬 연결 노드(a)와 상기 제 2 직렬 연결 노드(n 번째 게이트 라인으로 공급되는 전압을 출력하는 단자(n))는 저전압 레벨인 Voff 로 초기화 됨을 특징으로 하는 초기화 기능이 내재된 게이트 구동 장치를 갖는 액정표시장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030031696A KR100707022B1 (ko) | 2003-05-19 | 2003-05-19 | 액정표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030031696A KR100707022B1 (ko) | 2003-05-19 | 2003-05-19 | 액정표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040099649A KR20040099649A (ko) | 2004-12-02 |
KR100707022B1 true KR100707022B1 (ko) | 2007-04-11 |
Family
ID=37377156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030031696A KR100707022B1 (ko) | 2003-05-19 | 2003-05-19 | 액정표시장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100707022B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254503B (zh) | 2010-05-19 | 2013-06-12 | 北京京东方光电科技有限公司 | 移位寄存器单元、显示器用栅极驱动装置及液晶显示器 |
CN114115609A (zh) | 2016-11-25 | 2022-03-01 | 株式会社半导体能源研究所 | 显示装置及其工作方法 |
CN110910808B (zh) * | 2019-11-20 | 2022-07-12 | Tcl华星光电技术有限公司 | 电平转换电路 |
CN111599299B (zh) | 2020-06-18 | 2023-12-12 | 京东方科技集团股份有限公司 | 电平转换电路、显示面板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040003285A (ko) * | 2002-07-02 | 2004-01-13 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
-
2003
- 2003-05-19 KR KR1020030031696A patent/KR100707022B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040003285A (ko) * | 2002-07-02 | 2004-01-13 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20040099649A (ko) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7233308B2 (en) | Shift register | |
US6483889B2 (en) | Shift register circuit | |
US7436923B2 (en) | Shift register circuit and image display apparatus containing the same | |
US6335721B1 (en) | LCD source driver | |
JP4912023B2 (ja) | シフトレジスタ回路 | |
US6664943B1 (en) | Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same | |
EP1052617B1 (en) | Image display device including a two-way shift register and | |
KR100574363B1 (ko) | 레벨 쉬프터를 내장한 쉬프트 레지스터 | |
US7190342B2 (en) | Shift register and display apparatus using same | |
US6836269B2 (en) | Precharge circuit and image display device using the same | |
JP2003248470A (ja) | レベル・シフタを内蔵したシフト・レジスタ | |
US20080150875A1 (en) | Shift register and liquid crystal display using same | |
JP3588033B2 (ja) | シフトレジスタおよびそれを備えた画像表示装置 | |
JP2010152967A (ja) | シフトレジスタ回路 | |
US20070290983A1 (en) | Output circuit of a source driver, and method of outputting data in a source driver | |
JP2010033690A (ja) | シフトレジスタ回路 | |
KR100896404B1 (ko) | 레벨 쉬프터를 갖는 쉬프트 레지스터 | |
JP3879671B2 (ja) | 画像表示装置および画像表示パネル | |
KR100707022B1 (ko) | 액정표시장치 | |
US7283116B2 (en) | Scan driver and scan driving system with low input voltage, and their level shift voltage circuit | |
US20090202033A1 (en) | Shifter register for low power consumption application | |
JP5358449B2 (ja) | 低電力消費用途のためのシフトレジスタ | |
US8319769B2 (en) | LCD panel driver with self masking function using power on reset signal and driving method thereof | |
JP5610778B2 (ja) | 走査線駆動回路 | |
JP2002233133A (ja) | 電源昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160323 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170321 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190326 Year of fee payment: 13 |