JP2005236996A

JP2005236996A - 低電圧領域信号の高電圧領域への変換

Info

Publication number: JP2005236996A
Application number: JP2005040458A
Authority: JP
Inventors: Jian H Jiang; エイチジアンジエヌ
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2004-02-20
Filing date: 2005-02-17
Publication date: 2005-09-02
Also published as: EP1566889A1; US7002392B2; CN100369380C; KR100765875B1; KR20060042105A; CN1658505A; US20050184789A1

Abstract

【課題】信号の電圧領域の変換を高速かつ効率的に行うことが重要となっている。高い周波数で変換して消費パワーを低減することが望ましい。
【解決手段】信号を低電圧領域から高電圧領域に変換する方法は、低電圧領域の入力信号を受け取るステップと、前記入力信号を用いて、第１のキャリアタイプを有する第１のトランジスタと、前記第１のキャリアタイプとは異なる第２のキャリアタイプを有する第２のトランジスタと、前記第２のキャリアタイプを有する第３のトランジスタを制御するステップを有する。前記第１のトランジスタは前記出力端子に結合され、高電圧領域の第１の値に対応する第１の電圧とさらに結合される。前記第２のトランジスタと前記第３のトランジスタは前記出力端子と第２の電圧であって前記高電圧領域の第２の値に対応する電圧の間に直列に結合される。前記出力電圧は前記入力信号に基づき前記第１の電圧または前記第２の電圧に対応するように選択される。
【選択図】図１

Description

本発明は信号の変換に関し、特に信号の低電圧領域から高電圧領域への変換に関する。

情報通信レートが高くなるにしたがって、信号の電圧領域の変換を高速に行うことが重要となっている。この種の変換は大きなパワーを消費するので、変換を効率的に行うことが重要である。したがって、高い周波数で変換して消費パワーを低減することが望ましい。

本発明の一実施形態によると、信号を低電圧領域から高電圧領域に変換する方法は、低電圧領域の入力信号を受け取るステップと、前記入力信号を用いて、第１のキャリアタイプを有する第１のトランジスタと、前記第１のキャリアタイプとは異なる第２のキャリアタイプを有する第２のトランジスタと、前記第２のキャリアタイプを有する第３のトランジスタを制御するステップを有する。前記第１のトランジスタは前記出力端子に結合され、高電圧領域の第１の値に対応する第１の電圧とさらに結合される。前記第２のトランジスタと前記第３のトランジスタは前記出力端子と第２の電圧であって前記高電圧領域の第２の値に対応する電圧の間に直列に結合される。前記出力電圧は前記入力信号に基づき前記第１の電圧または前記第２の電圧に対応するように選択される。

本発明の一実施形態が有する重要な技術的特長は、高速動作が可能なことである。一実施形態による、低電圧領域から高電圧領域に信号を変換する回路は、高速トランジスタ、具体的にはNMOSトランジスタを含む。これにより、部品の応答時間を低減し、回路がギガヘルツオーダーの周波数に応答することができるようになる。上記の部品構成により、本回路は高周波数信号をより正確に処理することができるようになる。

本発明の一実施形態の他の特徴は、パワー消費を削減できることである。本発明の一実施形態による回路は、動作サイクル中、部品に常時パワーを供給する必要がない。上記実施形態は全体としてより少ないパワーしか消費せず、これによりシステムの他の要素が使用するパワーを節約し、あるいはシステム全体の動作にかかるコストを削減することも可能である。これは、部品に絶えずパワーを供給しなければならない、電流ミラーローディングを用いるコンバータ等の回路と比較して有利である。上記その他の態様により高速通信等への応用が可能であるかもしれない。当業者には添付した図面、説明、請求項から他の技術的特徴が容易に明らかとなるであろう。さらにまた、特定の特長を上で列記したが、本発明の実施形態はこれらの特長の一部を含むものもあれば、全部を含むものもある。また、上に列記した特長は含まないものもある。

図１は、本発明の一実施形態による、入力信号１０１を低電圧領域から高電圧領域に変換する回路１００を示す回路図である。回路１００は、高電圧１１０とグランド電圧あるいは共通電圧１１２に結合している。回路１００は入力信号１１０を低電圧領域から高電圧領域に変換する。例えば、低電圧領域とは約１．２５ボルトであり、高電圧領域とは約２．５ボルトである。高電圧領域は高電圧１１０に対応する。本実施形態の回路１００は、反転NANDゲート１０２、インバータ１０４、金属酸化物半導体電界効果トランジスタ（MOSFET）１０６、１０８、１１４、１１６、１１８を含む。また、出力アンプ１２０も含む。

反転NANDゲート１０２は入力信号１０１とパワーダウン信号の論理的NAND演算を行う。パワーダウン信号は回路１００を閉じたり起動したりして、回路１００が動作していないときには消費パワーを削減する。一実施形態において、パワーダウン信号のハイとローは低電圧領域と対応する。反転NANDゲート１０２はトランジスタ、抵抗等、好適な部品を含む。

インバータ１０４は反転NANDゲート１０２の出力を反転する好適な部品であれば何でもよい。反転された出力はトランジスタ１１４と１１８のゲートに供給され、これらトランジスタを制御するのに用いられる。インバータ１０４は反転NANDゲート１０２の出力信号を遅らせ、反転NANDゲート１０２から制御デバイスに直接行く制御信号の方がインバータ１０４を介して行く制御信号よりも１サイクル以上早くなる。

制御トランジスタ１０６と１０８は、いかなるタイプのトランジスタでもよく、そのキャリアはいかなるタイプでもよい。例えば、制御トランジスタ１０６と１０８は、金属酸化物半導体電界効果トランジスタ（MOSFET）でもよく、そのキャリアタイプは正（PMOS）でも負（NMOS）でもよい。図示した実施形態において、制御トランジスタ１０６と１０８はそれぞれPMOSトランジスタとNMOSトランジスタである。制御トランジスタ１０６と１０８のゲート端子は反転NANDゲート１０２の出力に結合している。このように、制御トランジスタ１０６と１０８は反転NANDゲート１０２の出力により制御される。制御トランジスタ１０６はインバータ１０４の出力とも結合しており、制御トランジスタ１０６がインバータ１０４の出力を制御できるようになっている。制御トランジスタ１０８は共通電圧１１２と結合しており、制御トランジスタ１０８が駆動されたとき、電圧が共通電圧１１２に低下する。制御トランジスタ１０６と１０８の組み合わせによりトランジスタ１１８の動作を制御することができる。

トランジスタ１１４、１１６、１１８は好適なトランジスタであればどのようなものでもよく、主キャリアのタイプ（一般的に「キャリアタイプ」と呼ぶ）もどちらでもよい。例えば、トランジスタ１１４、１１６、１１８は、金属酸化物半導体電界効果トランジスタ（MOSFET）でもよく、そのキャリアタイプは正（PMOS）でも負（NMOS）でもよい。トランジスタ１１４はトランジスタ１１６と１１８とはキャリアタイプが反対であることが多い。このように、例えば、トランジスタ１１４がPMOSのとき、トランジスタ１１６と１１８はNMOSトランジスタであってもよい。一般的にNMOSトランジスタはPMOSトランジスタより応答時間が短いので、回路１００の応答性を高めるため、トランジスタ１１６と１１８はNMOSトランジスタであることが望ましい。図示した実施形態において、トランジスタ１１４と１１６は出力端子１１９のところで結合している。トランジスタ１１４は高電圧１１０および出力アンプ１２０の入力とさらに結合している。このように、トランジスタ１１４は出力アンプ１２０に印加される電圧を高電圧１１０に上げる。トランジスタ１１６と１１８は出力端子１１９と共通電圧１１２の間に直列に結合している。このように構成されたトランジスタ１１６と１１８は出力アンプ１２０の入力に印加される電圧を共通電圧１１２にする。

出力アンプ１２０は、トランジスタ１１４、１１６、１１８により出力アンプ１２０の入力に生成された電圧の振幅を増幅する増幅手段であれば何でもよい。出力アンプ１２０の特徴応答時間は一般的に回路１００の特徴応答時間よりも大幅に短い。したがって、出力アンプ１２０に信号を増幅する適切な時間を与えるために、出力アンプ１２０により回路１００から出力される電圧は、通常、電圧領域間の電圧差より非常に小さい。出力アンプ１２０の入力は、トランジスタ１１４、１１６、１１８の集まった出力端子１１９に対応する。

動作中に、回路１００は入力信号１０１が低電圧になるとそれに応じて高電圧１１０の出力信号を生成する。入力信号１０１が低いと、反転NANDゲート１０２がハイ出力となり、そのハイ出力はインバータ１０４でロー出力に反転され、トランジスタ１１４が活性化される。反転NANDゲート１０２がハイ出力となると、トランジスタ１０６がオフとなり、トランジスタ１０８はオンとなり、トランジスタ１１８はオフとなる。こうして、出力端子１１９は高電圧１１０に引き上げられる。

入力信号１０１がハイのとき、反転NANDゲート１０２はロー出力となり、インバータ１０４の出力はハイとなる。トランジスタ１１４の活性化は弱い。反転NANDゲート１０２の出力はトランジスタ１０６をオンとし、トランジスタ１０８をオフとする。こうしてトランジスタ１１８がオンとなる。トランジスタ１１６と１１８の効果が一緒になって出力端子１１９が共通電圧１１２に引き下げ、ロー出力となる。

本発明には多数の実施形態があり、各実施形態には多数のバリエーションがある。具体的に示した回路１００はその一例に過ぎない。例えば、反転NANDゲート１０２とインバータ１０４の替わりに他の好適な部品、例えばインバータやダイオード等を用いてトランジスタ１１４、１１６、１１８に好適な制御信号とタイミングを供給してもよい。また、トランジスタ１１４、１１６、１１８は他のタイプのトランジスタと取り替えてもよく、例えば異なるキャリアタイプを有するトランジスタでもよい。このような実施形態も上で説明した回路１００の範囲内に入ると理解すべきである。

図２は、回路１００の動作方法の一例を示すフローチャート２００を示す。ステップ２０２において、回路１００は入力信号１０１を受け取る。判断ステップ２０４に示したように、入力信号１０１がハイかローかにより回路１００の動作は異なる。入力信号１０１がローのとき、高電圧に結合されたトランジスタ１１４はステップ２０６で活性化される。入力信号１０１はステップ２０８でトランジスタ１０６を不活性化し、トランジスタ１０８を活性化する。ステップ２１０において、制御トランジスタ１０６と１０８はトランジスタ１１８のゲート電圧を下げ、一連のトランジスタ１１６と１１８を不活性化する。一連のトランジスタ１１６と１１８は不活性化されるので、トランジスタ１１４は活性化される一方、ステップ２１２においてトランジスタ１１４は出力端子の電圧をハイに引き上げる。

一方、入力信号がハイのとき、ステップ２１４においてトランジスタ１１４はあまり活性化されない。ステップ２１６において、制御トランジスタ１０６は活性化され、トランジスタ１０８は不活性化される。ステップ２１８において、インバータ１０４からの出力信号がトランジスタ１１８を活性化可能となる。ステップ２２０において、トランジスタ１１８の活性化とトランジスタ１１４の不活性化により、一連のトランジスタ１１６と１１８が出力端子１１９の電圧を共通電圧１１２に引き下げる。

出力端子１１９の電圧がハイまたはローに設定されると、出力アンプ１２０はステップ２２２においてその信号を増幅する。判断ステップ２２４に示したように、回路１００に入力信号１０１が継続して入力されるときは、ステップ２０２からステップを繰り返す。入力信号１０１が継続しないときは、終了する。説明した動作方法は本発明の多様な実施形態である多数の動作方法のほんの一例であることを理解すべきである。特に、上で説明した実施形態に当てはまる動作方法は、本発明の実施形態の範囲内にある。

本発明の実施形態を説明したが、当業者は無数の変更、バリエーション、改変、変換、修正を考えられるであろう。本発明は、添付した請求の範囲に入る無数の変更、バリエーション、改変、変換、修正をも含むことを意図するものである。

なお、本発明の開示にあたり、以下の付記を記す。
（付記１）
信号を低電圧領域から高電圧領域に変換する方法であって、
低電圧領域の入力信号を受け取るステップと、
前記入力信号を用いて、第１のキャリアタイプを有する第１のトランジスタと、前記第１のキャリアタイプとは異なる第２のキャリアタイプを有する第２のトランジスタと、前記第２のキャリアタイプを有する第３のトランジスタを制御して出力端子に出力電圧を生成するステップとを有し、
前記第１のトランジスタは前記出力端子に結合され、高電圧領域の第１の値に対応する第１の電圧とさらに結合され、
前記第２のトランジスタと前記第３のトランジスタは前記出力端子と第２の電圧であって前記高電圧領域の第２の値に対応する電圧の間に直列に結合され、
前記出力電圧は前記入力信号に基づき前記第１の電圧または前記第２の電圧に対応するように選択されることを特徴とする方法。
（付記２）
付記１に記載の方法であって、高電圧領域と低電圧領域の最大値の間の差より小さい電圧値になるまで前記出力電圧を少なくとも２倍増幅するステップをさらに有することを特徴とする方法。
（付記３）
付記１に記載の方法であって、
前記入力信号は論理演算を前記入力信号に適用するように動作可能な論理ゲートで受け取られ、
前記方法は、前記トランジスタが前記入力信号を用いて制御される前に前記論理ゲートの前記論理演算を前記入力信号に適用するステップをさらに有することを特徴とする方法。
（付記４）
付記１に記載の方法であって、
前記低電圧領域のハイは１．２５ボルトであり、
前記高電圧領域のハイは２．５ボルトであることを特徴とする方法。
（付記５）
付記１に記載の方法であって、前記制御するステップは、前記第２のトランジスタまたは第３のトランジスタの少なくとも一方を制御するよう動作可能な、少なくとも１つの制御トランジスタに前記入力信号を印加するステップを有することを特徴とする方法。
（付記６）
付記５に記載の方法であって、前記方法は、
前記入力信号を２つの部分に分け、前記入力信号の第１の部分を前記制御トランジスタに印加するステップと、
前記入力信号の第２の部分を反転するステップと、
前記入力信号の前記第２の部分を前記第１のトランジスタのゲート端子に印加するステップとを有することを特徴とする方法。
（付記７）
付記１に記載の方法であって、前記入力信号は１ギガヘルツより大きい周波数であることを特徴とする方法。
（付記８）
信号を低電圧領域から高電圧領域へ変換する回路であって、
低電圧領域の入力信号を受け取るように動作するレシーバと、
第１のキャリアタイプの第１のトランジスタであって、出力端子と結合し、高電圧領域の第１の値に対応する第１の電圧とさらに結合したトランジスタと、
前記第１のキャリアタイプとは異なる第２のキャリアタイプの第２のトランジスタと、
前記第２のキャリアタイプの第３のトランジスタであって、前記第２のトランジスタと前記第３のトランジスタは前記出力端子と前記高電圧領域の第２の値に対応する第２の電圧との間に直列に結合されたところの第３のトランジスタと、
前記第１、第２、第３のトランジスタを制御して、前記入力信号に応じて前記第１の電圧または前記第２の電圧のいずれかに対応する出力を前記出力端末に生成するように動作する制御構造とを有することを特徴とする回路。
（付記９）
付記８に記載の回路であって、前記高電圧領域と前記低電圧領域の最大値間の差より少ない電圧になるまで前記出力電圧を少なくとも２倍増幅するように動作する出力アンプをさらに有することを特徴とする回路。
（付記１０）
付記８に記載の回路であって、前記レシーバは前記入力信号に演算を適用するように動作する論理ゲートをさらに有することを特徴とするレシーバ。
（付記１１）
付記８に記載の回路であって、
前記低電圧領域のハイは１．２５ボルトであり、
前記高電圧領域のハイは２．５ボルトであることを特徴とする回路。
（付記１２）
付記８に記載の回路であって、前記制御構造は、前記第２のトランジスタまたは第３のトランジスタの少なくとも一方を制御するよう動作可能な、少なくとも１つの制御トランジスタを有することを特徴とする回路。
（付記１３）
付記１２に記載の回路であって、
前記制御構造は、前記入力信号を２つの部分に分けるように動作し、
前記制御構造は、前記入力信号の第１の部分を前記制御トランジスタに印加するようにさらに動作し、
前記制御構造は、前記入力信号の第２の部分を反転するように動作するインバータをさらに有し、
前記制御構造は、前記入力信号の前記第２の部分を前記第１のトランジスタのゲート端子に印加するようにさらに動作することを特徴とする回路。
（付記１４）
付記８に記載の回路であって、前記入力信号は１ギガヘルツより大きい周波数であることを特徴とする回路。
（付記１５）
信号を低電圧領域から高電圧領域に変換する回路であって、
低電圧領域の入力信号を受け取る手段と、
前記入力信号を用いて、第１のキャリアタイプを有する第１のトランジスタと、前記第１のキャリアタイプとは異なる第２のキャリアタイプを有する第２のトランジスタと、前記第２のキャリアタイプを有する第３のトランジスタを制御して出力端子に出力電圧を生成する手段とを有し、
前記第１のトランジスタは前記出力端子に結合され、高電圧領域の第１の値に対応する第１の電圧とさらに結合され、
前記第２のトランジスタと前記第３のトランジスタは前記出力端子と第２の電圧であって前記高電圧領域の第２の値に対応する電圧の間に直列に結合され、
前記出力電圧は前記入力信号に基づき前記第１の電圧または前記第２の電圧に対応するように選択されることを特徴とする回路。
（付記１６）
付記１５に記載の回路であって、高電圧領域と低電圧領域の最大値の間の差より小さい電圧値になるまで前記出力電圧を少なくとも２倍増幅する手段をさらに有することを特徴とする回路。
（付記１７）
付記１５に記載の回路であって、
前記トランジスタが前記入力信号を用いて制御される前に前記論理ゲートの前記論理演算を前記入力信号に適用する手段をさらに有することを特徴とする回路。
（付記１８）
信号を低電圧領域から高電圧領域へ変換する回路であって、
反転NANDゲートと、
前記反転NANDゲートに結合したインバータと
第１のキャリアタイプの第１のトランジスタであって、出力端子と結合し、高電圧領域の第１の値に対応する第１の電圧とさらに結合したトランジスタと、
前記第１のキャリアタイプとは異なる第２のキャリアタイプの第２のトランジスタと、
前記第２のキャリアタイプの第３のトランジスタであって、前記第２のトランジスタと前記第３のトランジスタは前記出力端子と前記高電圧領域の第２の値に対応する第２の電圧との間に直列に結合されたところの第３のトランジスタと、
第４のトランジスタであって、前記第４のトランジスタのゲート端子で前記インバータに結合し、前記第３のトランジスタのゲート端子にさらに結合したトランジスタと、
第５のトランジスタであって、前記第５のトランジスタのゲート端子で前記反転NANDゲートと結合し、前記第２の電圧と前記第３のトランジスタのゲート端子にさらに結合したところのトランジスタとを有することを特徴とする回路。
（付記１９）
付記１８に記載の回路であって、
前記第１、第２、第３、第４、第５のトランジスタはすべて金属酸化物半導体電界効果トランジスタ（MOSFET）であり、
前記第１と第４のトランジスタは正キャリアタイプのMOSFETであり、
前記第２、第３、第５のトランジスタは負キャリアタイプのMOSFETであることを特徴とする回路。
（付記２０）
付記１８に記載の回路であって、前記高電圧領域と前記低電圧領域の最大値間の差より実質的に小さい量になるまで前記出力電圧を増幅するように動作する出力アンプをさらに有することを特徴とする回路。

本発明の一実施形態による、信号を低電圧領域から高電圧領域へ変換する回路を示す回路図である。本発明の一実施形態による、図１の回路の動作方法を示すフローチャートである。

符号の説明

１００回路
１０２反転NANDゲート
１０４インバータ
１０６、１０８、１１４、１１６、１１８ MOS電界効果トランジスタ
１１０高電圧電源
１１２共通電圧
１２０出力アンプ

Claims

信号を低電圧領域から高電圧領域に変換する方法であって、
低電圧領域の入力信号を受け取るステップと、
前記入力信号を用いて、第１のキャリアタイプを有する第１のトランジスタと、前記第１のキャリアタイプとは異なる第２のキャリアタイプを有する第２のトランジスタと、前記第２のキャリアタイプを有する第３のトランジスタを制御して出力端子に出力電圧を生成するステップとを有し、
前記第１のトランジスタは前記出力端子に結合され、高電圧領域の第１の値に対応する第１の電圧とさらに結合され、
前記第２のトランジスタと前記第３のトランジスタは前記出力端子と第２の電圧であって前記高電圧領域の第２の値に対応する電圧の間に直列に結合され、
前記出力電圧は前記入力信号に基づき前記第１の電圧または前記第２の電圧に対応するように選択されることを特徴とする方法。
信号を低電圧領域から高電圧領域へ変換する回路であって、
低電圧領域の入力信号を受け取るように動作するレシーバと、
第１のキャリアタイプの第１のトランジスタであって、出力端子と結合し、高電圧領域の第１の値に対応する第１の電圧とさらに結合したトランジスタと、
前記第１のキャリアタイプとは異なる第２のキャリアタイプの第２のトランジスタと、
前記第２のキャリアタイプの第３のトランジスタであって、前記第２のトランジスタと前記第３のトランジスタは前記出力端子と前記高電圧領域の第２の値に対応する第２の電圧との間に直列に結合されたところの第３のトランジスタと、
前記第１、第２、第３のトランジスタを制御して、前記入力信号に応じて前記第１の電圧または前記第２の電圧のいずれかに対応する出力を前記出力端末に生成するように動作する制御構造とを有することを特徴とする回路。
請求項２に記載の回路であって、前記高電圧領域と前記低電圧領域の最大値間の差より少ない電圧になるまで前記出力電圧を少なくとも２倍増幅するように動作する出力アンプをさらに有することを特徴とする回路。
請求項２または３に記載の回路であって、前記レシーバは前記入力信号に演算を適用するように動作する論理ゲートをさらに有することを特徴とするレシーバ。
請求項２ないし４いずれか一項に記載の回路であって、
前記低電圧領域のハイは１．２５ボルトであり、
前記高電圧領域のハイは２．５ボルトであることを特徴とする回路。
請求項２ないし５いずれか一項に記載の回路であって、前記制御構造は、前記第２のトランジスタまたは第３のトランジスタの少なくとも一方を制御するよう動作可能な、少なくとも１つの制御トランジスタを有することを特徴とする回路。
請求項６に記載の回路であって、
前記制御構造は、前記入力信号を２つの部分に分けるように動作し、
前記制御構造は、前記入力信号の第１の部分を前記制御トランジスタに印加するようにさらに動作し、
前記制御構造は、前記入力信号の第２の部分を反転するように動作するインバータをさらに有し、
前記制御構造は、前記入力信号の前記第２の部分を前記第１のトランジスタのゲート端子に印加するようにさらに動作することを特徴とする回路。
請求項２ないし７いずれか一項に記載の回路であって、前記入力信号は１ギガヘルツより大きい周波数であることを特徴とする回路。
信号を低電圧領域から高電圧領域に変換する回路であって、
低電圧領域の入力信号を受け取る手段と、
前記入力信号を用いて、第１のキャリアタイプを有する第１のトランジスタと、前記第１のキャリアタイプとは異なる第２のキャリアタイプを有する第２のトランジスタと、前記第２のキャリアタイプを有する第３のトランジスタを制御して出力端子に出力電圧を生成する手段とを有し、
前記第１のトランジスタは前記出力端子に結合され、高電圧領域の第１の値に対応する第１の電圧とさらに結合され、
前記第２のトランジスタと前記第３のトランジスタは前記出力端子と第２の電圧であって前記高電圧領域の第２の値に対応する電圧の間に直列に結合され、
前記出力電圧は前記入力信号に基づき前記第１の電圧または前記第２の電圧に対応するように選択されることを特徴とする回路。
信号を低電圧領域から高電圧領域へ変換する回路であって、
反転NANDゲートと、
前記反転NANDゲートに結合したインバータと
第１のキャリアタイプの第１のトランジスタであって、出力端子と結合し、高電圧領域の第１の値に対応する第１の電圧とさらに結合したトランジスタと、
前記第１のキャリアタイプとは異なる第２のキャリアタイプの第２のトランジスタと、
前記第２のキャリアタイプの第３のトランジスタであって、前記第２のトランジスタと前記第３のトランジスタは前記出力端子と前記高電圧領域の第２の値に対応する第２の電圧との間に直列に結合されたところの第３のトランジスタと、
第４のトランジスタであって、前記第４のトランジスタのゲート端子で前記インバータに結合し、前記第３のトランジスタのゲート端子にさらに結合したトランジスタと、
第５のトランジスタであって、前記第５のトランジスタのゲート端子で前記反転NANDゲートと結合し、前記第２の電圧と前記第３のトランジスタのゲート端子にさらに結合したところのトランジスタとを有することを特徴とする回路。