JP2010504004A - Ｄ級音声増幅器 - Google Patents

Abstract

Ｄ級増幅器（１）は、デジタル入力信号（Ｖ_ｉｎ）を受信する入力ユニット（１１）、入力信号（Ｖ_ｉｎ）に基づいてパルス整形信号を生成するパルス整形ユニット（１２）、パルス整形信号を比較し、また比較器信号を生成する比較器ユニット（１３）、比較器信号に基づいてドライバ信号を生成するドライバユニット（１４）、ドライバ信号に基づいてパルス幅変調出力信号（Ｖ_ｏｕｔ ）を生成する切り替え出力ユニット（１５）、および出力信号（Ｖ_ｏｕｔ ）をパルス整形ユニット（１２）にフィードバックするフィードバックユニット（１６）を有する。入力ユニット（１１）は、パルス幅変調出力信号（Ｖ_ｏｕｔ ）のデューティサイクルを制御するクリッピング制御ユニット（１０）を有する。

Description

本発明は、音声増幅器に関する。とくに、本発明は、パルス幅変調出力信号を生成することができるＤ級増幅器に関する。

Ｄ級増幅器において、出力段は、入力信号に基づいて出力信号を正、負の電源電圧間で切り替えるスイッチとして使用される。従って、結果として生じる出力信号は、パルス幅変調両極性（バイポーラ）信号であり、復調フィルタによって復調することができ、そしてスピーカによって可聴となる。

出力段の切り替えは、概して１対の出力トランジスタにおける一方をスイッチオンし、他方をスイッチオフする。一方の出力トランジスタをオフにするとき、その電流およびこれに基づく消費電力はゼロであり、結果として高効率をもたらし、比較的低電力であり、冷却の必要性も低い。

Ｄ級増幅器には、概して積分アナログフィードバックループを設け、出力段によって生ずるいかなる歪みをも減少する。このために、出力信号は概してパルス整形回路にフィードバックされ、出力信号に従ってパルス整形を調整する。

しかし、フィードバックループのゲインは、出力信号の変調度に影響を与える。例えば供給電圧が減少するとき、フィードバックループはパルス幅（およびそれに基づく変調度）を調整し、振幅損失を補正する。これにより、増幅器の出力信号は入力信号より大きな変調度を有する。最終的に、増加した変調度によって、出力信号を供給電圧でクリッピングし、また正負符号変化を停止させる。このとき、フィードバックループに設けた積分器は、通常の動作範囲から逸脱させ、やはり供給電圧でクリッピングする。Ｄ級増幅器は、概してこの状態から回復するのが緩慢であり、またデューティサイクルが正常な動作値に戻るとき、復調出力信号は初期的には歪んだものとなる。

特許文献１（米国特許第６，５７７，１８６号）は、パルス幅変調段と切り替え段を有するＤ級増幅器を開示している。振動子によりパルス幅変調段の第２積分器にクロック信号を供給するとともに、フィードバックループにより出力信号をパルス幅変調段の第１積分器にフィードバックする。クリッピングを防止する、または制限するため、パルス幅変調リミッタを設け、効率的に変調度を制限する。従来技術のパルス幅変調リミッタは、パルス幅変調段と切り替え段との間に配置し、また比較器信号およびクロック信号の双方を受信し、クロック信号のエッジで最小幅の出力パルスを生成する。これら最小幅の出力パルスは、搬送周波数が常に出力信号に存在することを確実にし、また、切り替え出力ユニットに存在するあらゆるブートストラップキャパシタを規則的に再充電することができ、従って、切り替え出力ユニットが適正に機能することを確実にする。

米国特許第６，５７７，１８６号明細書

しかし、特許文献１の構成はよく動作するが、その用途はクロック発生器を有するＤ級増幅器に限定される。入力信号が、デジタル信号、例えばＰＤＭ（パルス密度変調）信号やＰＷＭ（パルス幅変調）信号である場合、クロック発生器は省略できることが分かっている。さらに、この従来技術の解決法は、出力を効果的に正負符号変化させるが、依然として積分器を動作範囲から逸脱させ、従って課題に対する部分的な解決法しかもたらさない。
本発明の目的は、従来技術における、これらおよび他の課題を解決し、出力信号の正負符号変化を保証するとともに、パルス整形ユニットの挙動を制御するＤ級増幅器を得るにある。

従って、本発明は請求項１に記載のＤ級増幅器を提供する。

入力信号を制御するクリッピング制御ユニットを備えることによって、極めて高いまたは極めて低いデューティサイクルであっても、増幅器を適正に機能させ続けることを保証できる。すなわち、クリッピング制御ユニットは、増幅器全体を正常動作範囲で動作させる。この結果、出力信号が正負符号変化し続けることを確実にする。クリッピング（すなわち、復調した出力信号が供給電圧に達すること）を常に防止することはできないが、規則的な正負符号変化は出力信号の復調を可能にする。

本発明によるＤ級増幅器の効果は、フィードバックループの一部をなすことができるあらゆる積分器が正常な動作範囲にあり続け、極めて改善されたクリッピング回復をもたらす点である。さらに、増幅器に存在してパルス幅変調出力信号を生成する、あらゆるブートストラップキャパシタが、規則的に再充電される。

本発明によるＤ級増幅器の他の効果は、振動子はクロック周波数を供給するためには必要ないことであり、これはすなわち、デジタル入力信号を受信するからである。さらに、適当なＡ／Ｄ（アナログ／デジタル）変換器を設ける場合、増幅器は、アナログ入力信号を受信するのにも適合できることに留意されたい。デジタル入力信号は、例えばＰＤＭ（パルス密度変調）信号やＰＷＭ（パルス幅変調）信号とすることができる。

上記のように、クリッピング制御ユニットは、望ましくは増幅器の入力の近傍に配置し、入力信号のデューティサイクルを制御することによって、パルス幅変調出力信号のデューティサイクルを制限するように設計する。これは様々な方法で達成することができるが、クリッピング制御ユニットは、出力信号を表す出力表示信号を受信し、そして、出力表示信号が入力信号の先行移行に応答するまで入力信号の移行を遅らせるよう構成することが好ましい。このようにして、出力信号が正負符号変化し続けることが確実となる。入力信号のパルス幅は、出力信号の正負符号変化をもたらす最小値に効果的に調整される。

上述の出力表示信号は、望ましくは比較器信号と同一またはそれに由来するものとする。すなわち、望ましくは、比較器信号またはその等価物を、クリッピング制御ユニットによって出力信号の表示として受信する。代案として、出力表示信号は、出力信号自体と同一、またはそれに由来するものとする。出力表示信号は、比較器信号、または電圧分圧もしくは他の電気的操作、もしくは反転のような論理演算による出力信号から導出できることは理解できるであろう。

上述のように、本発明の入力ユニットは、クリッピング制御ユニットを有する。入力ユニットは、デジタル（二極性）入力信号をパルス整形ユニットによって処理できるアナログ信号に変換するためのＤ／Ａ（デジタル／アナログ）変換器のような、他のコンポーネントを有することができる。

クリッピング制御ユニットは様々な実施形態が可能である。例えば、クリッピング制御ユニットは、状態マシン、ヒステリシスループまたは論理回路を有することができる。

パルス整形ユニットは、少なくとも1個の積分器を有することができる。好適な実施形態においては、パルス整形ユニットは２個の積分器を備える。

本発明の増幅器はさらに、出力信号を復調するための復調フィルタを有し、スピーカのような適切な変換器によって発現する可聴復調信号を生成する。

本発明は、さらに、上述のように定義したＤ級増幅器を有するオーディオシステム、上述のように定義したＤ級増幅器を有する消費者向けデバイス、上述のように定義したＤ級増幅器で使用するためのクリッピング制御ユニットを提供する。消費者向けデバイスは、携帯用ＣＤプレーヤまたはＤＶＤプレーヤなどの携帯用消費者向けデバイスとすることができる。

本発明はさらに、デジタル入力信号を受信することができ、出力信号をフィードバックしてパルスを整形するＤ級増幅器を駆動する方法であって、入力信号を制御することによってパルス幅変調出力信号のデューティサイクルを制限するステップを有する方法を提供する。

好適な実施形態において、本発明の方法は、出力信号を表す出力表示信号を受信するステップと、および出力表示信号が入力信号の先行移行に応答するまで入力信号の移行を遅らせるステップとを有する。

本発明を、さらに、以下に添付図面で示した例示的実施形態を説明する。

従来技術による例示的なＤ級増幅器を図式的に示す。 本発明による例示的なＤ級増幅器を図式的に示す。 本発明によるパルス幅制御ユニットの作動を図式的に示す。 本発明によるパルス幅制御ユニットで制御される時間信号を図式的に示す。 本発明によるパルス幅制御ユニットの実施形態を図式的に示す。 本発明によるパルス幅制御ユニットのさらなる実施形態を図式的に示す。 本発明によるオーディオシステムを図式的に示す。 本発明による消費者向けデバイスを図式的に示す。

図１に示される従来技術のＤ級増幅器１′は、入力ユニット１１、パルス整形ユニット１２、比較器ユニット１３、ドライバユニット１４、切り替え出力ユニット１５、フィードバック抵抗１６、パルス幅変調リミッタ１７、および振動子（クロックパルス生成器）１８を有する。増幅器１′の出力は復調フィルタ１９に連結し、続いてスピーカ２に接続する。増幅器１′は上記の特許文献１においてさらに詳細に記載されている。

増幅器１′において、入力ユニット１１は、アナログ入力電圧をアナログ入力電流に変換する。パルス幅変調ユニット１２は２個の積分器を有し、各積分器は、オペアンプおよびコンデンサによって構成する。各積分器の出力は、比較器ユニット１３の対応する入力に接続する。振動子１８が生成するクロック信号を、第２積分器の入力に供給する。

比較器ユニット１３とドライバユニット１４との間に、パルス幅変調リミッタ１７を配置し、変調幅を制限するのに使用する。パルス幅変調リミッタ１７は、さらに、振動子１８からクロック信号を受信し、そして調整した比較器信号をドライバユニット１４に供給する。このドライバユニット１４は、調整した比較器信号から適切なドライバ信号を取り出し、これらドライバ信号を切り替え出力ユニット１５に供給する。切り替え出力ユニット１５における２個のスイッチのうち１個のみが常に導通状態になるようにし、出力信号Ｖ_ｏｕｔ を正電源電圧＋Ｖ_Ｓと負電源電圧−Ｖ_Ｓの間で効率的に切り替える。

復調フィルタ１９は、図示の実施例においてはインダクタおよびキャパシタにより構成し、パルス幅変調出力信号Ｖ_ｏｕｔ を復調し、スピーカ２によって発現することができる音声信号を生成する。
デジタル出力信号Ｖ_ｏｕｔは、通常は規則的に正負の符号が変化し、概して再生すべき最高音声周波数より高いオーダーの周波数で変化する。これにより、切り替え出力ユニット１５のあらゆるブートストラップキャパシタ（図１には示していない）を規則的に再充電される。しかし、この再充電は、（デジタル）出力信号Ｖ_ｏｕｔ が正負符号変化し続けるときのみ可能である。デューティサイクルが連続するいくつかのパルスのために０％または１００％である場合、このようなキャパシタの再充電は不可能であり、その結果として切り替え出力ユニット１５は適切に作動できない。

これを防ぐために、図１の従来技術のＤ級増幅器１′においては、パルス幅リミッタ１７を設け、このパルス幅リミッタ１７は、クロック信号Ｖ_{ｃｌｏｃｋ} に基づいて比較器信号Ｖ_Ｃ の所定最大パルス幅を生ずるのに使用する。したがって、従来技術のパルス幅リミッタは、比較器信号Ｖ_Ｃを効果的に修正する。比較器信号Ｖ_Ｃ の修正が必要である場合、前段、つまりこの実施例におけるパルス幅ユニット１２で、不適正なパルス幅を生じたはずである。ここことは、通常の動作値に復帰させることができないパルス幅ユニット１２における一方または双方の積分器によって生ずるものであることが多い。その代わりに、積分器の出力電圧は供給電圧に達し、この供給電圧にとどまり、この結果、比較器信号Ｖ_Ｃ、およびこれに従う出力信号Ｖ_ｏｕｔ の不適正パルス幅を生ずる。

本発明においては、パルス整形ユニットのあらゆる不適正な挙動を、比較器信号の代わりに入力信号を制御することによって防止する。このことを図２で説明し、この場合、パルス幅制御（ＰＷＣ）ユニット１０を入力ユニット１１に設ける。入力信号を制御することにより、後でより詳細に説明するように、あらゆる望ましくないパルス幅を、できる限り最も早い段階で、パルス整形ユニットのあらゆる積分器の動作に悪影響を与える前に除去する。

図２に示すように、本発明のＤ級増幅器は、デジタル入力信号Ｖ_ｉｎを受信する入力ユニット１１、入力信号Ｖ_ｉｎに従ってパルス整形信号を生成するパルス整形ユニット１２、パルス整形信号を比較して比較器信号を生成する比較器ユニット１３、比較器信号Ｖ_Ｃ に基づいてドライバ信号を生成するドライバユニット１４、ドライバ信号に基づいてパルス幅変調出力信号Ｖ_ｏｕｔ を生成する切り替え出力ユニット１５、および出力信号Ｖ_ｏｕｔ をパルス整形ユニット１２にフィードバックするフィードバックユニット１６を有する。

切り替え出力ユニット１５は、図示の実施形態において、直列に接続した２個のＭＯＳＦＥＴ（金属酸化シリコン電界効果トランジスタ）を有する。これらトランジスタは、交互に導通するよう駆動し、それによって正電源電圧＋Ｖ_Ｓ に等しい、またはほぼ等しい電圧、および負電源電圧−Ｖ_Ｓ に等しい、またはほぼ等しい電圧を交互に出力する出力信号Ｖ_ｏｕｔ を生ずる。当業者は、例えば４個のトランジスタのいわゆるブリッジ配列を利用するユニットなど、代替の切り替え出力ユニットが可能であることは理解できるであろう。

フィードバックユニットは、切り替え出力ユニット１５の出力とパルス整形回路１２の入力との間における抵抗器１６により構成し、出力信号Ｖ_ｏｕｔ をフィードバックすることが分かる。抵抗器１６の代わりに、例えばフィルタ回路などの代替の回路を使用できる。
パルス整形ユニット１２は、図２に示した例示的な実施形態において、直列に接続した２個の積分器を有する。しかし、代替の実施形態も考えられ、この場合、パルス整形ユニット１２を１個の積分器のみで構成する、または適切に整形パルスを生成する代替の回路を使用する。

入力ユニット１１は、入力信号Ｖ_ｉｎを受信するのに供し、図示の実施形態では、Ｄ／Ａ（デジタル／アナログ）変換器１６を有し、デジタル（二極性）入力信号Ｖ_ｉｎ をアナログ信号に変換し、パルス整形ユニット１２によって処理できるようにする。本発明によれば、入力ユニット１１は、さらに、パルス幅制御（ＰＷＣ）ユニット１０を有し、入力信号Ｖ_ｉｎを制御することによってパルス幅変調出力信号Ｖ_ｏｕｔ のデューティサイクルを制限する。このことは、入力信号Ｖ_ｉｎおよび比較器１３によって生成される比較器信号Ｖ_Ｃ のエッジを比較することによって達成される。

入力信号Ｖ_ｉｎが低（「−Ｖ_ｉｎ」）から高（「＋Ｖ_ｉｎ」）に変化する場合、この信号には立ち上がりエッジが生じる。中間回路により生ずる短い遅延の後、比較器信号Ｖ_Ｃ には相当の立ち下りエッジが生じるはずである。（増幅器は、入力信号Ｖ_ｉｎに対して比較器信号Ｖ_Ｃの反転を引き起こす。）比較器信号に上述の立ち下りエッジが生じる前に、入力信号が高から低に戻る（立ち下りエッジ）場合、入力信号における短パルスが出力信号に反映されない可能性がある。言い換えれば、比較器信号およびこれに従う出力信号に何らの正負符号変化もなく、入力信号は２回の正負符号変化（１個の立ち上がりエッジおよび１個の立ち下りエッジ）することがあり得る。上述したように、このことは明らかに望ましくない。

このため、パルス幅制御（ＰＷＣ）ユニット１０は、比較器信号Ｖ_Ｃ（あるいは出力信号Ｖ_ｏｕｔ）に正負符号変化があるまで、比較器信号Ｖ_Ｃにおけるあらゆるパルスを「ストレッチ」する（引き伸ばす）。言い換えれば、本発明のパルス幅制御ユニット１０は、比較器信号が先行正負符号変化に続く符号変化があるまで、入力信号の正負符号変化を遅らせる。ほとんどの場合、入力信号パルス持続時間はパルス整形回路１２および比較器１３の固有の遅延よりも大きいため、遅延を導入する必要はない。しかし、極めて短いパルスの場合、遅延を導入することにより、これら短いパルスを増幅器１の切り替え出力段階によって再生されることを確実にする。パルス幅制御（ＰＷＣ）ユニット１０は、さらに、クリッピング制御ユニットと称すこともでき、なぜなら、増幅器１のクリッピング挙動を制御するからである。ＰＷＣユニット１０は、入力信号の変調度（したがって、デューティサイクル）を効果的に制御（すなわち、必要に応じて変更）してから、入力信号をパルス整形ユニット１２に供給し、これにより、出力信号の変調度（およびこれに従うデューティサイクル）を制御し、またそれによって増幅器のクリッピング挙動を制御する。

本発明の増幅器１は、クロックパルス生成器（図１における振動子）を必要としないことに留意されたい。なぜなら、デジタル入力信号がすでに十分なタイミング情報を供給するからである。しかし、例えばアナログ信号を受信するときには、振動子を使用する実施形態も考えられる。このような実施形態では、比較器信号Ｖ_Ｃ または出力信号Ｖ_ｏｕｔ 由来の信号を、増幅器の入力に配置するクリッピング制御ユニットに供給することができる。

増幅器１の切り替え出力ユニットをブートストラップキャパシタにより構成することができることも指摘しておくが、それは図を明解にするために図２には示していない。このブートストラップキャパシタは、トランジスタ１５１が導通するとき、このトランジスタの非接地電源として作用する。従来のＤ級増幅器の場合のように、出力信号Ｖ_ｏｕｔ が規則的に正負符号変化しないとき、このブートストラップキャパシタは再充電されず、そして切り替え出力段階は適切に機能しなくなることがある。本発明の増幅器では、出力信号が正負符号変化し続け、ブートストラップキャパシタが再充電されることを保証する。

パルス幅制御（ＰＷＣ）ユニット１０の動作は、状態図によって図３で説明する。状態Ｓ_０ において、パルス幅制御ユニット１０の出力信号Ｖ_ＰＷＣ は低い（Ｖ_ＰＷＣ ＝０）。入力信号Ｖ_ｉｎが高くなる（Ｖ_ｉｎ＝１）場合、ユニットは状態Ｓ_１ に移り、信号Ｖ_ＰＷＣ は高くなる。

状態Ｓ_１ において、ユニットは入力信号Ｖ_ｉｎに無反応であり、第２入力信号つまり比較器信号Ｖ_Ｃ が低位になってから、状態Ｓ_２ にジャンプする。ＰＷＣユニット出力信号Ｖ_ＰＷＣ は高位（Ｖ_ＰＷＣ ＝１）を維持する。状態Ｓ_２ において、ユニットは再び（第１）入力信号Ｖ_ｉｎに反応する。この入力信号Ｖ_ｉｎが低位になる場合、ユニットは状態Ｓ_３ に進み、そして信号Ｖ_ＰＷＣ も同様に低位になる。状態Ｓ_３ において、ユニットは比較器信号Ｖ_Ｃが高位になるのを待ってから、常態Ｓ_０ に戻る。このサイクルを無限に繰り返す。

従って、ＰＷＣユニット１０は、入力信号Ｖ_ｉｎにおける変化に応答して出力信号Ｖ_ＰＷＣを変化する前に、比較器信号Ｖ_Ｃ が正負符号変化するのを待つ。当業者は、状態マシンを適切なハードウェア回路によって実施することができることは理解できるであろう。

このことを、図４においてさらに説明し、この図４では様々な時間信号を示す。初期的には、入力信号Ｖ_ｉｎおよびクリッピング制御ユニット出力信号Ｖ_ＰＷＣ は低位（信号レベル−１）であり、一方比較器信号Ｖ_Ｃは高位（信号レベル＋１）である。時刻ｔ_０ において、入力信号Ｖ_ｉｎは立ち上がりエッジを示し、高位（＋１）になる。これにより、ユニット１０の出力信号Ｖ_ＰＷＣ も同様に高位（＋１）になる。ｔ_１ において、入力信号Ｖ_ｉｎは再び低位（信号レベル−１）になる。しかし、比較器信号Ｖ_Ｃ はまだ正負符号変化せず、高位（＋１）のままである。本発明によれば、ユニット１０の出力信号Ｖ_ＰＷＣ は、比較器信号Ｖ_Ｃ が低位になるまで高位を維持する。

若干の遅延後、比較器信号Ｖ_Ｃ は時刻ｔ_２ で低位（−１）になる（図３において状態Ｓ_１ から状態Ｓ_２ に移行する）。このとき、クリッピングユニット出力信号Ｖ_ＰＷＣ は同様に低位になる。入力パルスは、効果的的に「ストレッチ」し、その結果比較器（図２における「１３」）は追随することができる。時刻ｔ_３で、比較器信号Ｖ_Ｃは時刻ｔ_２ におけるＶ_ＰＷＣ の立ち下りエッジに応答して再び高位になる。

ＰＷＣユニット１０は、状態マシンの代わりに、ヒステリシスループを用いて実施することができる。この実施形態では、ユニット１０は、加算器５１およびヒステリシスユニット５２を有する。加算器５１は入力信号Ｖ_ｉｎおよび比較器信号Ｖ_Ｃ を受信する。この実施形態では、高信号レベルと＋１、低信号レベルを−１と仮定する。当業者であれば、「５２」で表されるヒステリシスループが信号Ｖ_ｄ （水平軸）の関数とする出力信号Ｖ_ＰＷＣ （垂直軸）を表し、またＶ_ＰＷＣ が反時計回りのヒステリシスループで循環することを理解できるであろう。

初期的にＶ_ｉｎが低位（−１）であり、Ｖ_Ｃ が高位（＋１）である場合、結果として生じる信号Ｖ_ｄ は０に等しく（ヒステリシスユニット５２の記憶モード）、クリッピング制御（またはパルス幅制御）ユニット出力信号Ｖ_ＰＷＣ は低位（−１）を維持する。これは図４の時刻ｔ_０ より前の状態に相当する。Ｖ_ｉｎが高く（＋１）なると、Ｖ_ｄ は＋２に等しく、ヒステリシスユニット５２は高位（＋１）に等しい信号Ｖ_ＰＷＣ 出力し、これは図４の時刻ｔ₀ （切り替えモード）と同様である。Ｖ_ｉｎが時刻ｔ_１で低位（−１）になると、Ｖ_ｄ は再び０になり（記憶モード）、Ｖ_ＰＷＣ は高位（＋１）のままである。続いて、Ｖ_Ｃ が時刻ｔ_２ で低位になると、Ｖ_ｄ は−２になり、Ｖ_ＰＷＣ は低位（−１）に切り替わる。時刻ｔ_３ でＶ_Ｃ が再び高位になると、Ｖ_ｄ は０になり（記憶モード）Ｖ_ＰＷＣ は低い（−１）を維持する。

代案として、ＰＷＣユニット１０は論理回路として実施でき、図６で示すように、インバータ、ＡＮＤゲート、およびフリップフロップを有する論理回路とする。入力信号Ｖ_ｉｎおよび比較器信号Ｖ_Ｃ の反転（インバータ６１）を第１ＡＮＤゲート６３に供給し、Ｖ_ｉｎが高位、およびＶ_Ｃ が低位のとき、第１ＡＮＤゲート６３の出力は高い。同様に、入力信号Ｖ_ｉｎの反転（インバータ６２）と比較器信号Ｖ_Ｃ を第１ＡＮＤゲート６３に供給し、Ｖ_ｉｎが低位、およびＶ_Ｃ が高位のとき、第１ＡＮＤゲート６３の出力は高い。ＡＮＤゲート６３、６４によって生ずる信号を、Ｓ−Ｒフリップフロップ６５のＳ入力およびＲ入力に供給する。出力Ｑは信号Ｖ_ＰＷＣ を生成する。

本発明によるオーディオシステム３を、図７で図式的に示し、入力信号Ｖ_ｉｎ１ およびＶ_ｉｎ２ をそれぞれ受信する２個のＤ級増幅器１を有する。復調フィルタ１９は、増幅器１の出力信号を復調し、各スピーカ２に復調信号を供給する。オーディオシステム３は、アナログ入力信号をデジタル入力信号（Ｖ_ｉｎ１ とＶ_ｉｎ２ ）に変換するＡ／Ｄ変換器を随意的に有するものとすることができる。オーディオシステムは、さらに、音源（例えば、ＤＶＤステーション）、他の増幅器、および他の拡声器（図示せず）を有することができる。

本発明による消費者向けデバイス４を、図８に図式的に示し、Ｄ級増幅器１、復調フィルタ１９、およびスピーカ２を有する。消費者向けデバイスは携帯可能とし、さらにＤＶＤステーションまたはＭＰ３記憶ユニット（図示せず）のような音源を有するものとすることができる。

本発明のＤ級増幅器はまた、プッシュプル増幅器やスイッチング増幅器と称すこともできる。なぜなら、出力電圧Ｖ_ｏｕｔ は＋Ｖ_ｓ （「＋Ｖ_ｓ に引き上げ」）と−Ｖ_ｓ （「−Ｖ_ｓ に押し下げ」）の間で切り替わるからである。

本発明は、Ｄ級増幅器の正しい動作が増幅器の入力信号におけるパルス幅を制御することによって最も保証できるという洞察に基づく。本発明は、入力信号におけるパルス幅を制御するために比較器信号を有利に利用できるというさらなる洞察によるものである。

要約すると、本発明は、デジタル入力信号Ｖ_ｉｎを受信する入力ユニット１１、入力信号Ｖ_ｉｎに基づいてパルス整形信号を生成するパルス整形ユニット１２、パルス整形信号を比較し、また比較器信号を生成する比較器ユニット１３、比較器信号に基づいてドライバ信号を生成するドライバユニット１４、ドライバ信号に基づいてパルス幅変調出力信号Ｖ_ｏｕｔ を生成する切り替え出力ユニット１５、および出力信号Ｖ_ｏｕｔ をパルス整形ユニット１２にフィードバックするフィードバックユニット１６を有するＤ級増幅器１に関する。入力ユニット１１は、パルス幅変調出力信号Ｖ_ｏｕｔ のデューティサイクルを制御するクリッピング制御ユニット１０を有する。

本明細書で使用するあらゆる用語は、本発明の範囲を限定するよう解釈すべきではないことに留意されたい。特に「備える」または「有する」（comprises/comprising）という語は、特に述べられていない要素を除外することは意図しない。１個の（回路）要素は、複数の（回路）要素または等価物によって置換できる。

当業者には、本発明が上述の実施形態に限定されず、特許請求の範囲に記載の本発明の範囲から外れることなく多くの変更および付加をすることができることは理解できるであろう。

Claims (15)

1. Ｄ級増幅器（１）において、
   デジタルの入力信号（Ｖ_ｉｎ）を受信し、この入力信号（Ｖ_ｉｎ）に基づいてパルス整形信号を生成し、前記パルス整形信号に基づいてパルス幅変調出力信号（Ｖ_ｏｕｔ ）を生成するよう構成し、さらに、
   前記パルス整形信号を整形するために前記出力信号（Ｖ_ｏｕｔ ）をフィードバックし、
   クリッピング制御ユニット（１０）によって前記入力信号を制御することにより、前記パルス幅変調出力信号のデューティサイクルを制限するよう構成した
   Ｄ級増幅器。
2. 請求項１に記載の増幅器において、前記デジタル入力信号（Ｖ_ｉｎ）を受信する入力ユニット（１１）と、
   前記入力信号（Ｖ_ｉｎ）に基づいて前記パルス整形信号を生成するパルス整形ユニット（１２）と、
   前記パルス整形信号を比較し、また比較器信号を生成する比較器ユニット（１３）と、
   前記比較器信号（Ｖ_Ｃ）に基づいてドライバ信号を生成するドライバユニット（１４）と、
   前記ドライバ信号に基づいて前記出力信号（Ｖ_ｏｕｔ ）を生成する切り替え出力ユニット（１５）と、
   前記出力信号（Ｖ_ｏｕｔ ）を前記パルス整形ユニット（１２）にフィードバックするフィードバックユニット（１６）と
   を備え、前記入力ユニット（１１）は、
   前記入力信号（Ｖ_ｉｎ）を制御することによって、前記パルス幅変調出力信号（Ｖ_ｏｕｔ ）のデューティサイクルを制限するクリッピング制御ユニット（１０）を有する増幅器。
3. 請求項２に記載の増幅器において、前記クリッピング制御ユニット（１０）は、前記出力信号（Ｖ_ｏｕｔ ）を表す出力表示信号を受信し、またこの出力表示信号が前記入力信号（Ｖ_ｉｎ）の先行移行に応答するまで入力信号（Ｖ_ｉｎ）の移行を遅らせるよう構成した増幅器。
4. 請求項３に記載の増幅器において、前記出力表示信号は、前記比較器信号（Ｖ_Ｃ）と同一または前記比較器信号（Ｖ_Ｃ）に由来するものとした増幅器。
5. 請求項３に記載の増幅器において、前記出力表示信号は、前記出力信号（Ｖ_ｏｕｔ ）と同一または前記出力信号（Ｖ_ｏｕｔ ）に由来するものとした増幅器。
6. 請求項２に記載の増幅器において、前記入力ユニット（１１）は、さらにＤ／Ａ変換器（１９）を有するものとした増幅器。
7. 請求項２に記載の増幅器において、前記クリッピング制御ユニット（１０）は、状態マシン、ヒステリシスループ、または論理回路を有するものとした増幅器。
8. 請求項２に記載の増幅器において、前記パルス整形ユニット（１２）は、少なくとも１個の積分器（１２１）を有するものとした増幅器。
9. 請求項２に記載の増幅器において、さらに、前記出力信号（Ｖ_ｏｕｔ ）を復調する復調フィルタ（１７）を備えた増幅器。
10. 請求項１〜９のいずれかに記載のＤ級増幅器（１）を有するオーディオシステム（３）。
11. 請求項１〜９のいずれかに記載のＤ級増幅器（１）を有する消費者向けデバイス（４）。
12. 請求項１に記載の前記増幅器（１）に使用するクリッピング制御ユニット（１０）。
13. デジタルの入力信号（Ｖ_ｉｎ）を受信することができ、前記出力信号をフィードバックしてパルスを整形するＤ級増幅器（１）を動作させる方法において、前記入力信号を制御することによりパルス幅変調出力信号のデューティサイクルを制限するステップを有する方法。
14. 請求項１３に記載の方法において、さらに、前記出力信号を表す出力表示信号を受信するステップと、前記出力表示信号が前記入力信号の先行の移行に応答するまで前記入力信号の移行を遅らせるステップとを有する方法。
15. 請求項１３に記載の方法において、前記デジタル入力信号（Ｖ_ｉｎ）は、パルス密度変調入力信号またはパルス幅変調入力信号とした方法。

Images