JP4043430B2 - オーディオ再生装置及びオーディオ再生方法 - Google Patents

オーディオ再生装置及びオーディオ再生方法 Download PDF

Info

Publication number
JP4043430B2
JP4043430B2 JP2003361489A JP2003361489A JP4043430B2 JP 4043430 B2 JP4043430 B2 JP 4043430B2 JP 2003361489 A JP2003361489 A JP 2003361489A JP 2003361489 A JP2003361489 A JP 2003361489A JP 4043430 B2 JP4043430 B2 JP 4043430B2
Authority
JP
Japan
Prior art keywords
power supply
audio signal
circuit
bridge output
silence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003361489A
Other languages
English (en)
Other versions
JP2005130061A (ja
Inventor
勝稔 久保
宏幸 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003361489A priority Critical patent/JP4043430B2/ja
Publication of JP2005130061A publication Critical patent/JP2005130061A/ja
Application granted granted Critical
Publication of JP4043430B2 publication Critical patent/JP4043430B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Description

本発明は、ブリッジ出力回路を備えたオーディオ再生装置に関するものである。
近年、変復調技術の進歩やパワー素子の応答性改善等を背景として、アナログアンプ(A級アンプ等)より電力効率の高いディジタルアンプ(D級アンプ等)がオーディオ再生装置に搭載され始めている。特に、本願出願人は、アナログオーディオ信号や多ビットディジタルオーディオ信号を1ビットディジタルオーディオ信号に変換するΔΣ変換部と、該1ビットディジタルオーディオ信号を電力増幅(振幅変換)するスイッチング増幅部と、増幅された1ビットディジタルオーディオ信号をアナログ変換するディジタル/アナログ変換部と、を有して成る1ビットディジタルアンプを開示・提案するとともに(例えば、特許文献1を参照)、該アンプを搭載したオーディオ再生装置の実用化を果たしている。
特開2002−246852号公報 特開昭62−277814号公報 特開2000−295049号公報
確かに、上記構成から成るオーディオ再生装置であれば、アナログアンプや多ビットディジタルアンプを搭載したオーディオ再生装置よりも原音を忠実に再生することができる上、消費電力の低減を実現することも可能となる。
しかしながら、オーディオ再生装置の消費電力は、1ビットディジタルアンプへの供給電圧(特に、スイッチング増幅部への供給電圧)に大きく依存するところ、従来のオーディオ再生装置では、オーディオ信号の入力がない場合や、入力されたオーディオ信号に含まれる無音部を再生する場合など、1ビットディジタルアンプでの増幅動作が不必要な場合であっても、そのスイッチング増幅部に対して電源供給が継続されていた。そのため、該スイッチング増幅部での電力浪費がオーディオ再生装置の省電力化を阻害する一要因となっていた。
特に、ミューティング機能(入力されたオーディオ信号に依存せず、その再生出力を無音とする機能)を備えたオーディオ再生装置(例えば、特許文献2を参照)では、ミューティング中もアンプ各部への電源供給が継続されていたため、再生出力が無音であるにも拘わらず、アンプで不必要に電力が消費されていた。
なお、従来より、スイッチング増幅部への供給電圧が可変制御されるディジタルスイッチングアンプについては、数多くの開示・提案がなされていたが(例えば、本願出願人による特許文献3を参照)、これらの従来技術は、あくまで再生音量調節を目的として電源制御を行うものであり、上記課題については、何ら考慮・言及されていなかった。
本発明は、上記の問題点に鑑み、不要な消費電力を極力低減することが可能なオーディオ再生装置及びオーディオ再生方法を提供することを目的とする。
上記目的を達成するために、本発明に係るオーディオ再生装置は、電源電圧ラインと基準電圧ラインとの間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、ブリッジ出力回路への電源供給を制御する電源回路と、入力されたオーディオ信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記オーディオ信号の無音判定を行う無音判定部と、該無音判定部の判定結果に基づいて、前記ブリッジ出力回路の電源電圧を可変制御する制御部と、を有して成る構成としている。
より具体的に述べると、上記構成から成るオーディオ再生装置において、前記無音判定部は、前記オーディオ信号の入力がないこと、或いは、再生しようとするオーディオ信号の振幅がゼロであること、のいずれかに該当することを無音判定条件としており、前記制御部は、前記無音判定条件が満たされた場合に、前記電源回路に対して前記ブリッジ出力回路への電源供給を遮断するように指示し、前記電源供給の遮断中に前記無音判定条件が満たされなくなった場合は、前記電源供給を再開するように指示する構成にするとよい。このような構成とすることにより、オーディオ信号の入力がない場合や、入力されたオーディオ信号に含まれる無音部を再生する場合など、ブリッジ出力回路の動作が不必要な場合には、該ブリッジ出力回路への電源供給が遮断されるので、不要な消費電力を極力低減することが可能となる。なお、本構成は、意図しないノイズが存在しない純粋オーディオ信号が入力される場合に好適であると言える。
また、上記構成から成るオーディオ再生装置において、前記無音判定部は、前記オーディオ信号の入力がないこと、或いは、再生しようとするオーディオ信号の振幅が所定閾値以下であること、のいずれかに該当することを無音判定条件としており、前記制御部は、前記無音判定条件が満たされた場合に、前記電源回路に対して、前記ブリッジ出力回路への電源供給を遮断するように指示し、前記電源供給の遮断中に前記無音判定条件が満たされなくなった場合は、前記電源供給を再開するように指示する構成にしてもよい。このような構成とすることにより上記と同様、不要な消費電力を極力低減することが可能となる。なお、本構成は意図しないノイズが存在する非純粋オーディオ信号が入力される場合に好適であると言える。
また、上記構成から成るオーディオ再生装置において、前記無音判定部は、前記オーディオ信号の入力がないことの他、再生しようとするオーディオ信号の振幅がゼロであることを無音判定条件とする第1の判定モードと、同じく再生しようとするオーディオ信号の振幅が所定閾値以下であることを無音判定条件とする第2の判定モードと、を択一可能に備えており、前記制御部は、選択された判定モードにおける無音判定条件が満たされた場合に、前記電源回路に対して、前記ブリッジ出力回路への電源供給を遮断するように指示し、前記電源供給の遮断中に前記無音判定条件が満たされなくなった場合は、前記電源供給を再開するように指示する構成にしてもよい。このような構成とすることにより、純粋オーディオ信号を再生する場合は第1の判定モードを選択し、非純粋オーディオ信号を再生する場合は第2の判定モードを選択する、といった具合に、ユーザの意思に沿った省電力動作を実現することが可能となる。
また、上記構成から成るオーディオ再生装置は、前記ドライブ回路よりも前段に設けられ、入力されたオーディオ信号を一時的に格納する信号記憶部を有して成る構成にするとよい。より具体的に述べると、前記信号記憶部の容量は、前記ブリッジ出力回路の起動所要時間内に入力されるオーディオ信号を格納可能な大きさにするとよい。このような構成とすることにより、ブリッジ出力回路の起動中(再生不能期間)に入力されたオーディオ信号の再生タイミングを起動完了後まで遅延させることができるので、電源供給の再開に際して、再生出力の頭切れが生じるのを回避することが可能となる。
また、上記構成から成るオーディオ再生装置において、前記制御部は、前記無音判定部において前記信号記憶部に格納されたオーディオ信号の再生所要時間以上継続して前記無音判定条件が満たされた場合に限り、前記電源回路に対して前記ブリッジ出力回路への電源供給を遮断するように指示する構成にするとよい。このような構成とすることにより、未再生のオーディオ信号が信号記憶部内に残されたまま、ブリッジ出力回路への電源供給が遮断されることがなくなるため、電源供給の遮断に際して、再生出力の尻切れが生じるのを回避することが可能となる。
また、上記構成から成るオーディオ再生装置において、前記制御部は、ボリューム調節操作に応じた前記ブリッジ出力回路の電源制御よりも、前記無音判定部の判定結果に基づく電源制御を優先して実行する構成にするとよい。このような構成とすることにより、前記ブリッジ出力回路の電源制御によってボリューム調節を実現するオーディオ再生装置への適用に際しても、本発明の実効を図ることが可能となる。
また、本発明に係るオーディオ再生方法は、電源回路による電源供給を受けてブリッジ出力回路のスイッチ素子を制御し、オーディオ信号を増幅して再生するオーディオ信号再生方法であって、入力されたオーディオ信号が無音であるか否かを判定する工程と、無音であると判定した場合に前記電源回路の電圧供給を停止する工程とを含む構成としている。このような構成とすることにより、不要な消費電力を極力低減することが可能となる。
上記したように、本発明に係るオーディオ再生装置及びオーディオ再生方法であれば、オーディオ信号の入力がない場合や、入力されたオーディオ信号に含まれる無音部を再生する場合など、ブリッジ出力回路の動作が不必要な場合には、該ブリッジ出力回路への電源供給が遮断されるので、不要な消費電力を極力低減することが可能となる。
図1は本発明に係るオーディオ再生装置の一実施形態を示すブロック図(一部に回路図を含む)である。本図に示す通り、本実施形態のオーディオ再生装置1は、入力されたオーディオ信号をバッファするメモリ10と、メモリ10に格納されたオーディオ信号を読み出して復調処理等を施すデコーダ20と、デコーダ20の出力信号をディジタル増幅する1ビットディジタルアンプ30と、ユーザ操作を受け付ける入力部40と、該ユーザ操作に応じて装置各部の動作を統括制御するマイコン50と、マイコン50から送出されるボリュームコントロール信号をアナログ変換するボリュームコントロール用ディジタル/アナログ変換器60(以下、ボリュームコントロールDAC[Digital/Analog Converter]60と呼ぶ)と、装置各部への給電制御を行う可変電圧電源回路70と、を有して成る。
1ビットディジタルアンプ30は、本図に示すように、ΔΣ変換部31と、上側、下側ゲートドライブ回路32、33と、スイッチング増幅回路34と、ディジタル/アナログ変換回路35、36(以下、D/A[Digital/Analog]変換回路35、36と呼ぶ)と、を有して成る。
ΔΣ変換部31は、ΔΣ変調方式を用いて、デコーダ20から入力される多ビットディジタルオーディオ信号(本実施形態では、16ビットのPCM[Pulse Code Modulation]信号とする)を、1ビットディジタルオーディオ信号であるPDM[Pulse Density Modulation]信号やPWM[Pulse Width Modulation]信号に変換して、後段の上側、下側ゲートドライブ回路32、33に送出する。
スイッチング増幅回路34の構造は、4つのNチャネルMOS型電界効果トランジスタ341〜344から成るフルブリッジ型(H型)とされている。トランジスタ341、342のドレインは互いに接続されており、その接続ノードは第3電源ラインE3に接続されている。トランジスタ341、342のソースは、各々トランジスタ343、344のドレインに接続されている。トランジスタ343、344のソースは各々接地されている。このような平衡出力回路とすることにより、歪みやノイズが互いに相殺されるので、原音に対する忠実度を向上することが可能となる。
上側ゲートドライブ回路32は、EXORゲート321、322と、抵抗323、324と、コンデンサ325と、を有して成る。抵抗323、324は、第1電源ラインE1と接地ラインとの間に直列接続されており、それらの接続ノードは、EXORゲート321、322の一入力端に各々接続される一方、コンデンサ325を介してΔΣ変換部31の第1出力端にも接続されている。EXORゲート321の他入力端は、第1電源ラインE1に接続されており、EXORゲート322の他入力端は接地されている。EXORゲート321の出力端は、トランジスタ342のゲートに接続されており、EXORゲート322の出力端はトランジスタ341のゲートに接続されている。なお、EXORゲート321、322の電源入力端は、いずれも第1電源ラインE1に接続されている。
一方、下側ゲートドライブ回路33は、EXORゲート331、332から成る。EXORゲート331、332の一入力端同士は互いに接続されており、その接続ノードは、ΔΣ変換部31の第2出力端に接続されている。EXORゲート331、332の他入力端同士も互いに接続されており、その接続ノードは、第2電源ラインE2に接続されている。EXORゲート331の出力端は、トランジスタ343のゲートに接続されており、EXORゲート332の出力端は、トランジスタ344のゲートに接続されている。なお、EXORゲート331、332の各電源入力端は、いずれも第2電源ラインE2に接続されている。
上記構成から成る上側、下型ゲートドライブ回路32、33は、ΔΣ変換部31で生成された1ビットディジタルオーディオ信号に基づいて、トランジスタ341〜344の制御信号を生成する。トランジスタ341、342のゲートには上側ゲートドライブ回路32で生成された制御信号が入力されており、トランジスタ343、344のゲートには、下側ゲートドライブ回路33で生成された制御信号が入力されている。これらの制御信号によって、対角位置のトランジスタ341、344同士、並びにトランジスタ342、343同士は互いに同相駆動され、上側のトランジスタ341、342同士、並びに下側のトランジスタ343、344同士は互いに逆相駆動される。その結果、スイッチング増幅回路34のプッシュプル動作が実現され、1ビットディジタルオーディオ信号は必要な出力レベルに増幅される。
D/A変換回路35、36は、スイッチング増幅回路34で得られた増幅1ビットディジタルオーディオ信号をアナログ変換して、後段に送出するローパスフィルタであり、コイル351、361と、コンデンサ352、362と、を各々有して成る。コイル351、361の各一端は、スイッチング増幅回路34の正相出力端(トランジスタ341のソースとトランジスタ343のドレインとの接続ノード)、及び逆相出力端(トランジスタ342のソースとトランジスタ344のドレインとの接続ノード)に各々接続されている。また、コイル351、361の各他端は、各々外部出力端子に接続される一方、コンデンサ352、362を介して各々接地されている。
なお、上記1ビットディジタルアンプ30の第1〜第3電源ラインE1〜E3は、可変電圧電源回路70に接続されている。可変電圧電源回路70から上側ゲートドライブ回路32への第1電源ラインE1には、可変電圧V1(例えば2.5〜4.5[V])が印加されており、下側ゲートドライブ回路33への第2電源ラインE2には、固定電圧V2(例えば2.5[V])が印加されている。また、可変電圧電源回路70からスイッチング増幅回路34への第3電源ラインE3には、可変電圧V3(例えば0〜2[V])が印加されている。
従って、スイッチング増幅回路34で得られる増幅1ビットディジタルオーディオ信号の出力振幅(すなわち再生ボリューム)は、可変電圧V3に応じて適宜制御することが可能である。
また、本実施形態の可変電圧電源回路70は、可変電圧V3の可変制御に併せて、上側ゲートドライブ回路32に印加する可変電圧V1についても可変制御する構成としている。例えば、本実施形態のように、スイッチング増幅回路34を構成するスイッチ素子がNチャネルMOS型電界効果トランジスタである場合には、オン時のゲート電圧が常にソース電圧よりも所定値だけ高くなるように、可変電圧V1を制御する。このような電源制御を行うことにより、スイッチング増幅回路34の増幅動作に影響を与えることなく、その駆動電圧を必要最小限に抑えることができるので、小出力振幅時における1ビットディジタルアンプ10の消費電力を削減することが可能となる。
続いて、本発明の特徴動作であるオーディオ信号再生時におけるスイッチング増幅回路34の省電力動作について詳細な説明を行う。図2は本発明に係る省電力動作の一実施形態を示すフロー図である。
本フロー図に示すように、本実施形態のオーディオ再生装置1では、オーディオ信号を再生するに際し、まずステップS10において、入力されたオーディオ信号がメモリ10にバッファされる。なお、本ステップS10におけるバッファ動作の効果については、後ほど説明する。
次に、ステップS20において、マイコン50は、デコーダ20に対してメモリ10に格納されたオーディオ信号の読出し要求を行い、再生しようとするオーディオ信号の無音判定を行う。本ステップS20における無音判定では、オーディオ信号の入力がないこと(メモリ10にオーディオ信号がバッファされていないこと)、或いは、再生しようとするオーディオ信号の振幅がゼロであること、のいずれかに該当することを無音判定条件としている。
なお、本実施形態のオーディオ再生装置1では、オーディオ信号として16ビットのPCM信号が入力されるため、「再生しようとするオーディオ信号の振幅がゼロであること」とは、「再生しようとするオーディオ信号の16ビットが全てゼロであること(いわゆる、−∞オーディオ信号であること)」を意味する。もちろん、入力オーディオ信号がアナログ信号であれば、文字通り、その振幅が0であることを意味する。
上記した判定動作の結果、ステップS30にて、再生しようとするオーディオ信号が無音ではないと判定された場合は、フローがステップS40に進められ、無音であると判定された場合は、フローがステップS60に進められる。
ステップS30にて、再生しようとするオーディオ信号が無音ではないと判定された場合、ステップS40において、マイコン50は、入力部40へのユーザ操作(ボリューム操作)に応じたボリューム制御信号を生成する。そして、続くステップS50において、可変電圧電源回路70は、ボリュームコントロールDAC60を介して入力される前記ボリューム制御信号に基づいて、ユーザの所望する再生ボリュームが得られるように、スイッチング増幅回路34への可変電圧V3を制御する。その後、フローは前出のステップS10に戻される。
一方、ステップS30にて、再生しようとするオーディオ信号が無音であると判定された場合、ステップS60において、マイコン50は、該オーディオ信号が所定時間継続して無音と判定され続けているか否かを判定する。ここで、所定時間継続していると判定された場合は、フローが続くステップS70に進められる。それに対して、所定時間継続していないと判定された場合は、フローが前出のステップS40に進められ、前述の通り、ユーザ操作に応じたスイッチング増幅回路34の電源電圧制御が行われる。なお、本ステップS60における所定時間継続判定の効果については、後ほど説明する。
ステップS60にて、再生しようとするオーディオ信号が所定時間継続して無音と判定され続けていると判定された場合、ステップS70において、マイコン50は、入力部40へのユーザ操作(ボリューム操作)を無視して、可変電圧V3をゼロとするボリューム制御信号を生成する。そしてフローは前出のステップS50に進められ、可変電圧電源回路70は、ボリュームコントロールDAC60を介して入力される前記ボリューム制御信号に基づいて、スイッチング増幅回路34への電源供給を遮断する。
このような構成とすることにより、オーディオ信号の入力がない場合や、入力されたオーディオ信号に含まれる無音部を再生する場合など、スイッチング増幅回路34の動作が不必要な場合には、該スイッチング増幅回路34への電源供給が遮断されるので、不要な消費電力を極力低減することが可能となる。
ステップS50におけるスイッチング増幅回路34への電源供給遮断後、フローは再び前出のステップS10に戻される。このように、上記したフロー(ステップS10〜ステップS70)をループする間に、ミュート解除等が為され、ステップS30にて、再生しようとするオーディオ信号が無音ではないと判定された場合、スイッチング増幅回路34への電源供給状態は、ステップS40において、ユーザ操作に応じた電源電圧制御に復帰される。
ここで、本実施形態のオーディオ再生装置1は、オーディオ信号再生に際し、前出のステップ10において、入力されたオーディオ信号をメモリ10にバッファする構成である。また、メモリ10の容量は、スイッチング増幅回路34の起動所要時間(スイッチング増幅回路34への電源供給を再開してから正常動作が可能となるまでに要する時間)内に入力されるオーディオ信号を格納可能な大きさとされている。このような構成とすることにより、スイッチング増幅回路34の起動中(再生不能期間)に入力されたオーディオ信号の再生タイミングを、スイッチング増幅回路34の起動完了後まで遅延させることができるので、電源供給の再開に際して、再生出力の頭切れが生じるのを回避することが可能となる。
また、上記のようにメモリ10を用いてオーディオ信号の再生タイミングを遅延させる構成を採用した場合には、前出のステップS60で説明したように、再生しようとするオーディオ信号が所定時間継続して無音と判定され続けている場合(より具体的には、メモリ10に格納されたオーディオ信号を全て再生し終えるまでの再生所要時間継続して無音と判定され続けている場合)に限り、スイッチング増幅回路34への電源供給を遮断する構成にするとよい。このような構成とすることにより、未再生のオーディオ信号がメモリ10内に残されたまま、スイッチング増幅回路34への電源供給が遮断されることがなくなるため、電源供給の遮断に際して、再生出力の尻切れが生じるのを回避することが可能となる。
なお、本実施形態の省電力動作では、再生しようとするオーディオ信号の振幅がゼロであること(すなわち完全無音であること)をステップS20での無音判定条件としたが、このような条件設定は、意図しないノイズが存在しない純粋オーディオ信号(CD等を音源とするミュージック再生信号など)が入力される場合に好適であると言える。
一方、意図しないノイズが存在する非純粋オーディオ信号(ディクテーションマシン等を音源とするミーティング録音信号など)が入力される場合であれば、再生しようとするオーディオ信号の振幅が所定閾値以下であることをステップS20での無音判定条件とすればよい。なお、本実施形態のオーディオ再生装置1では、オーディオ信号として16ビットのPCM信号が入力されるため、「再生しようとするオーディオ信号の振幅が所定閾値以下であること」とは、例えば、「再生しようとするオーディオ信号の上位13ビットが全てゼロであること」を意味する。もちろん、入力オーディオ信号がアナログ信号であれば、文字通り、その振幅が所定閾値以下であることを意味する。このような条件設定を行うことにより、本来無音であるべき部分に意図しないノイズが重畳していた場合でも、該ノイズ部分を無音と判定し、適正な省電力動作を行うことが可能となる。
なお、上記の実施形態では、スイッチング増幅回路34を4つのNチャネルMOS型電界効果トランジスタ341〜344から成るフルブリッジ型(H型)とした場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、2つのトランジスタから成るハーフブリッジ型としてもよいし、PチャネルMOS型電界効果トランジスタを用いた構成としても構わない。
また、上記の実施形態では、スイッチング増幅回路34について、上側トランジスタ341、342を電源ラインに接続し、下側トランジスタ343、344を接地した正電源構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、上側トランジスタ341、342を接地し、下側トランジスタ343、344を電源ラインに接続した負電源構成としても構わない。
また、上記の実施形態では、上側、下側ゲートドライブ回路32、33の回路構成を具体的に例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、入力されるオーディオ信号に応じてトランジスタ341〜344をプッシュプル駆動できる構成であれば、どのような回路構成を用いても構わない。
また、本発明の別実施形態としては、オーディオ信号の入力がないことの他、再生しようとするオーディオ信号の振幅がゼロであることを無音判定条件とする第1の判定モードと、同じく再生しようとするオーディオ信号の振幅が所定閾値以下であることを無音判定条件とする第2の判定モードと、を設けるとともに、ステップS30より前段に上記判定モードを択一するステップを追加し、該新規ステップで選択された判定モードにおける無音判定条件が満たされているか否かをステップS30で判定する構成としてもよい。このような構成とすることにより、純粋オーディオ信号を再生する場合は第1の判定モードを選択し、非純粋オーディオ信号を再生する場合は第2の判定モードを選択する、といった具合に、ユーザの意思に沿った省電力動作を実現することが可能となる。
本発明に係るオーディオ再生装置の一例を示すブロック図である。 本発明に係る省電力動作の一実施形態を示すフロー図である。
符号の説明
1 オーディオ再生装置
10 メモリ
20 デコーダ
30 1ビットディジタルアンプ
31 ΔΣ変換部
32 上側ゲートドライブ回路
321、322 EXORゲート
323、324 抵抗
325 コンデンサ
33 上側ゲートドライブ回路
331、332 EXORゲート
34 スイッチング増幅回路
341〜344 NチャネルMOS型電界効果トランジスタ
35、36 ローパスフィルタ
351、361 コイル
352、362 コンデンサ
40 入力部
50 マイコン
60 ボリュームコントロール用DAC
70 可変電圧電源回路
E1〜E3 第1〜第3電源ライン

Claims (8)

  1. 電源電圧ラインと基準電圧ラインとの間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、該ブリッジ出力回路への電源供給を制御する電源回路と、入力されたオーディオ信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記オーディオ信号の無音判定を行う無音判定部と、該無音判定部の判定結果に基づいて、前記ブリッジ出力回路の電源電圧を可変制御する制御部と、で構成されるオーディオ再生装置であって、
    前記無音判定部は、前記オーディオ信号の入力がないことの他、再生しようとするオーディオ信号の振幅がゼロであることを無音判定条件とする第1の判定モードと、同じく再生しようとするオーディオ信号の振幅が所定閾値以下であることを無音判定条件とする第2の判定モードと、を択一可能に備えており、
    前記制御部は、選択された判定モードにおける無音判定条件が満たされた場合に、前記電源回路に対して、前記ブリッジ出力回路への電源供給を遮断するように指示し、前記電源供給の遮断中に前記無音判定条件が満たされなくなった場合は、前記電源供給を再開するように指示することを特徴とするオーディオ再生装置。
  2. 前記ドライブ回路よりも前段に設けられ、入力されたオーディオ信号を一時的に格納する信号記憶部を有して成ることを特徴とする請求項1に記載のオーディオ再生装置。
  3. 前記信号記憶部の容量は、前記ブリッジ出力回路の起動所要時間内に入力されるオーディオ信号を格納可能な大きさであることを特徴とする請求項2に記載のオーディオ再生装置。
  4. 前記制御部は、前記無音判定部において前記信号記憶部に格納されたオーディオ信号の再生所要時間以上継続して前記無音判定条件が満たされた場合に限り、前記電源回路に対して、前記ブリッジ出力回路への電源供給を遮断するように指示することを特徴とする請求項2または請求項3に記載のオーディオ再生装置。
  5. 前記制御部は、ボリューム調節操作に応じた前記ブリッジ出力回路の電源制御よりも、前記無音判定部の判定結果に基づく電源制御を優先して実行することを特徴とする請求項1〜請求項4のいずれかに記載のオーディオ再生装置。
  6. 電源電圧ラインと基準電圧ラインとの間に少なくとも一対のスイッチ素子を直列接続して成るブリッジ出力回路と、該ブリッジ出力回路への電源供給を制御する電源回路と、入力されたオーディオ信号に応じて前記スイッチ素子をプッシュプル駆動するドライブ回路と、前記オーディオ信号の無音判定を行う無音判定部と、該無音判定部の判定結果に基づいて、前記ブリッジ出力回路の電源電圧を可変制御する制御部と、前記ドライブ回路よりも前段に設けられ、入力されたオーディオ信号を一時的に格納する信号記憶部と、で構成されるオーディオ再生装置であって、
    前記無音判定部は、前記オーディオ信号の入力がないこと、若しくは、再生しようとするオーディオ信号の振幅がゼロまたは所定閾値以下であること、のいずれかに該当することを無音判定条件とするものであり、
    前記制御部は、前記無音判定条件が満たされた場合に、前記電源回路に対して、前記ブリッジ出力回路への電源供給を遮断するように指示し、前記電源供給の遮断中に前記無音判定条件が満たされなくなった場合は、前記電源供給を再開するように指示するものであって、かつ、
    前記制御部は、前記無音判定部において前記信号記憶部に格納されたオーディオ信号の再生所要時間以上継続して前記無音判定条件が満たされた場合に限り、前記電源回路に対して、前記ブリッジ出力回路への電源供給を遮断するように指示するものであることを特徴とするオーディオ再生装置。
  7. 前記信号記憶部の容量は、前記ブリッジ出力回路の起動所要時間内に入力されるオーディオ信号を格納可能な大きさであることを特徴とする請求項6に記載のオーディオ再生装置。
  8. 前記制御部は、ボリューム調節操作に応じた前記ブリッジ出力回路の電源制御よりも、前記無音判定部の判定結果に基づく電源制御を優先して実行することを特徴とする請求項6または請求項7に記載のオーディオ再生装置。
JP2003361489A 2003-10-22 2003-10-22 オーディオ再生装置及びオーディオ再生方法 Expired - Fee Related JP4043430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003361489A JP4043430B2 (ja) 2003-10-22 2003-10-22 オーディオ再生装置及びオーディオ再生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003361489A JP4043430B2 (ja) 2003-10-22 2003-10-22 オーディオ再生装置及びオーディオ再生方法

Publications (2)

Publication Number Publication Date
JP2005130061A JP2005130061A (ja) 2005-05-19
JP4043430B2 true JP4043430B2 (ja) 2008-02-06

Family

ID=34641417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003361489A Expired - Fee Related JP4043430B2 (ja) 2003-10-22 2003-10-22 オーディオ再生装置及びオーディオ再生方法

Country Status (1)

Country Link
JP (1) JP4043430B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120108570A (ko) 2011-03-24 2012-10-05 삼성전자주식회사 오디오 장치, 및 그 동작 방법
JP5982864B2 (ja) * 2012-02-23 2016-08-31 ヤマハ株式会社 オーディオアンプ
JP6090395B1 (ja) * 2015-09-01 2017-03-08 オンキヨー株式会社 音楽再生装置
CN116112846B (zh) * 2022-10-08 2024-01-30 广东保伦电子股份有限公司 一种重启冲击声消除电路和音频电路

Also Published As

Publication number Publication date
JP2005130061A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
US6919771B2 (en) Digital amplifier
JP4787742B2 (ja) 信号出力回路、それを用いたオーディオ信号出力装置、電子機器
JP4662860B2 (ja) ポップノイズ低減回路
JP4513021B2 (ja) ディジタルアンプ装置及びディジタルアンプ装置のミュート方法
US8315408B2 (en) Prevention of audio pop in a digital audio device
JP4143605B2 (ja) デジタルアンプおよびデジタル信号再生装置
JPWO2003005570A1 (ja) 音声再生装置および方法、オーディオアンプ、オーディオアンプ用集積回路
JP4043430B2 (ja) オーディオ再生装置及びオーディオ再生方法
US7492218B2 (en) Digital amplifier apparatus and method of resetting a digital amplifier apparatus
TW201838326A (zh) 數位脈衝寬度調變調變器
JP4461631B2 (ja) スイッチングアンプ装置
JP4027276B2 (ja) ディジタルアンプ及びこれを用いたオーディオ再生装置
JP2005123784A (ja) 信号処理装置、信号処理方法
JP2005006093A (ja) ディジタルアンプ及びこれを用いたオーディオ再生装置
JP2001202696A (ja) デジタルアンプ
JPH11112255A (ja) ディジタルオーディオシステム
JP4861117B2 (ja) ミュート回路、それを用いたオーディオ信号増幅回路ならびに電子機器
WO2017154051A1 (ja) D級増幅器および音声再生装置
JP2002158550A (ja) デジタルパワーアンプ
JP4025303B2 (ja) デジタルアンプ
JP4295604B2 (ja) オーディオ信号再生装置
JP2003229768A (ja) パルス符号変調信号再生装置
JP4044451B2 (ja) 情報再生装置
JP3332219B2 (ja) 音場拡大装置
JP2004186820A (ja) 1ビット信号処理装置およびそれを備えるディスク再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees