JP2005123784A - 信号処理装置、信号処理方法 - Google Patents

Abstract

【課題】ＤＣパワーアンプにおいて、ミュートオン／オフの指示信号に応じた信号出力の停止／停止解除の切り換えに伴って生じるノイズを低減する。
【解決手段】音声ミュートオンを指示する信号が得られたら、ΔΣ変調信号を積分し、さらにこの積分値を２５６サンプル分取り込んで平均値を出力する。以降は、これら積分値と平均値が等しくなったタイミングで、ΔΣ変調信号の出力を遮断し、ＤＣパワーアンプからの音声出力を停止させる。
【選択図】図３

Description

本発明は、デジタル信号処理を行う信号処理装置と、その方法に関するものである。

例えば信号処理装置として、Ｄ級アンプといわれる信号増幅装置が知られている。Ｄ級アンプは、その動作原理上から、Ａ級アンプ、Ｂ級アンプなどと比較した場合に、より低損失である点で有利とされている。また、音響再生に適用した場合には、より高いハイファイ性も実現可能であるとされている。

図９は、Ｄ級アンプを音響再生のパワーアンプ（音声出力用アンプ）に適用した、Ｄ級パワーアンプの構成例を示している。なお、この図に示すＤ級パワーアンプ１００は、デジタルオーディオ信号を入力して音声として出力するように構成される。また、この場合には、出力音声をミュート（停止）させるためのミュート機能に対応した構成とされている。

所定のサンプリング周波数及び量子化ビットによりデジタル信号化されたデジタルオーディオ信号は、デジタルフィルタ１１に入力される。デジタルフィルタ１１では、入力されるデジタルオーディオ信号について、所定倍のサンプリング周波数によるいわゆるオーバーサンプリング等の処理を施して、ΔΣ変調器１２に対して出力する。

ΔΣ変調器１２では、周知のようにして量子化器等を備えて、入力されたデジタルオーディオ信号の量子化ビットとしての語長を短くするとともに、このときに生じる量子化ノイズ成分をオーディオ帯域よりも高い帯域に移動させる処理を実行する。

この場合、上記ΔΣ変調器１２にてΔΣ変調が施されたデジタルオーディオ信号であるΔΣ変調信号Ｓdsは、ＡＮＤゲート１３に入力される。
ＡＮＤゲート１３は、この図に示すＤ級パワーアンプ１００から出力する音声（楽音）をミュートするためのミュート機能に応じて設けられるもので、上記ΔΣ変調信号Ｓdsと、ミュートON/OFF信号が入力される。この場合のミュートON/OFF信号は、ミュートオフ（音声出力停止解除）に対応してＨレベルで、ミュートオン（音声出力停止）に対応してＬレベルとなる信号である。

例えばミュートオフの状態では、ＡＮＤゲート１３にはＨレベルのミュートON/OFF信号が入力されているから、ΔΣ変調器１２から出力されるΔΣ変調信号Ｓdsは、ＡＮＤゲート１３をそのまま通過するものとしてみることができる。
これに対して、例えばミュートオフからミュートオンに切り換えられたとして、ＬレベルのミュートON/OFF信号がＡＮＤゲート１３に入力されると、ＡＮＤゲート１３の出力は、ΔΣ変調器１２からのΔΣ変調信号Ｓdsの出力にかかわらず、Ｌレベルが継続される。つまり、ＡＮＤゲート１３からは、ΔΣ変調信号Ｓdsが出力されないことになる。

ＡＮＤゲート１３の出力はＰＷＭ（Pulse Width Moduration)変調器１４に対して入力される。
ＰＷＭ変調器１４では、ミュートがオフの状態では、ＡＮＤゲート１３から入力されるΔΣ変調信号Ｓdsに応じてパルス幅が可変のＰＷＭ信号を出力する。
また、ミュートがオンの状態では、ＡＮＤゲート１３から定常的にＬレベルが入力されるが、これに応じては、この場合には、デューティが５０％のＰＷＭ信号を継続して出力するように動作するものとする。

ＰＷＭ変調器１４から出力されたＰＷＭ信号は、増幅出力部１５に入力される。
増幅出力部１５は、周知のようにして、ＰＷＭ信号をスイッチングして増幅するスイッチング増幅回路と、この増幅出力を音声信号波形とするためのローパスフィルタとから成る。
ミュートオフのとき、増幅出力部１５には、上記のようにして、ΔΣ変調信号Ｓdsに応じてパルス幅が可変のＰＷＭ信号が入力される。増幅出力部１５では、入力されたＰＷＭ信号をスイッチングしてローパスフィルタに通過させた増幅出力により、スピーカ１６を駆動する。これにより、スピーカ１６からは例えば楽音などとしての音声が出力されることになる。
また、ミュートオンのときには、ディーティが５０％のＰＷＭ信号が入力される。増幅出力部１５が、このようなＰＷＭ信号をスイッチングしてローパスフィルタに通過させることで、スピーカ１６には、ほぼ０レベルの増幅出力が供給されることになる。つまり、無音の状態が得られることになり、出力音声にミュートがかかっている状態が得られる。

特開２００２−１５８５４３号公報

ここで、上記図９に示したＤ級パワーアンプ１００において、ミュートオフからミュートオンに切り換えられるときの状態遷移を、図１０に概念的に示す。図１０（ａ）に示す波形図は、例えば入力されたデジタルオーディオ信号を元として、スピーカ１６により音声として出力される音声信号の波形を示している。また、図１０（ｂ）は、上記図１０（ａ）に示す音声信号波形に応じて、ＰＷＭ変調器１４にて生成されるＰＷＭ信号波形を示す。

例えば先ず、ミュートオンがかけられる前のミュートオフの状態では、ΔΣ変調されたデジタルオーディオ信号（ΔΣ変調信号Ｓds）がＰＷＭ変調器１４に入力されている状態にある。この状態に対応しては、楽音に応じた音声信号波形が得られていることになる。図１０（ａ）では、この状態を、正弦波状の波形が現れていることで示している。また、この正弦波状の音声信号に対応するΔΣ変調信号ＳdsがＰＷＭ変調器１４に入力されることで、ＰＷＭ変調器１４からは、図１０（ｂ）に示すようにして、音声信号波形の振幅に応じて、パルスの粗密が変化するようにして、パルス幅が可変制御されたＰＷＭ信号が出力される。

そして、図１０（ａ）に示すタイミングで、ミュートオフの状態からミュートオンの状態に切り換えられたとすると、先に図９により説明したようにして、ＡＮＤゲート１３からのΔΣ変調信号Ｓdsの出力が遮断され、ＰＷＭ変調器１４にはＬレベルの入力が継続されることになる。これにより、図１０（ｂ）に示すようにして、ＰＷＭ変調器１４から出力されるＰＷＭ信号は、これまでのオーディオ信号の波形振幅に応じてパルス幅が変化していた状態から、デューティが５０％で維持される波形に変化する。このようにして、ＰＷＭ信号の波形のデューティが５０％となることで、先に図９によって説明したように、スピーカ１６に供給される増幅出力は、図１０（ａ）にも示されるようにして、ほぼ０レベルとなり、音声出力が停止されることになる。

しかしながら、図１０においてミュートオフにある状態では、例えば楽曲などとされる音声信号波形に応じたＰＷＭ信号のパルス幅の変化は、或る程度の相関性（連続性）を持った変化であるということがいえる。これに対して、ある時点で、ミュートオンとなって突然にデューティが５０％のＰＷＭ信号波形に変化するときには、パルス幅が急峻に、かつ大幅に変化して、上記した相関性が失われる可能性が高い。
このようにして、パルス幅の変化が大きなものとなるのは、上記したミュートオフからミュートオンの状態遷移のときだけではなく、同様の理由から、ミュートオンからミュートオフの状態に遷移するときにも生じ得るものである。

そして、上記のような相関性の少ないＰＷＭ信号のパルス幅変化となる場合には、いわゆるポップノイズといわれるノイズが発生しやすい。例えばオーディオ再生にあって、このようなポップノイズは耳障りである。また、このノイズ成分によりスピーカが駆動されることで、スピーカに衝撃が生じるような振動を与える場合があり、スピーカにストレスを与えるという点でも好ましいことではない。

そこで本発明は上記した課題を考慮して、信号処理装置として次のように構成することとした。
つまり、第１の所定のデジタル信号処理を実行する第１の信号処理手段から出力され、第２の所定のデジタル信号処理を実行する第２の信号処理手段に入力されるべき中間処理信号についての第１の所定時間ごとの平均値とされる、第１の平均値を得る第１の平均値出力手段と、この信号処理装置からの信号出力についての停止又は停止解除の指示信号が入力されて以降の所定タイミングで、第１の所定時間よりも長く設定された第２の所定時間において得られる第１の平均値についての平均値を、第２の平均値として得るための平均値取得動作を開始する、第２の平均値出力手段と、この第２の平均値出力手段により上記第２の平均値が得られた以降のタイミングで、第２の平均値と第１の平均値とについて、等しいか否かについての比較動作を開始する比較手段と、この比較手段により第２の平均値と１の平均値が等しいとされる比較結果が得られたタイミングに応じて、第２の信号処理手段に入力されるべき中間処理信号を遮断する、又は通過させるように信号切り換えを実行する信号切換手段とを備えることとした。

また、信号処理方法として次のように構成することとした。
つまり、第１の所定のデジタル信号処理により得られ、第２の所定のデジタル信号処理が施されるべき中間処理信号についての第１の所定時間ごとの平均値とされる、第１の平均値を得る第１の平均値出力手順と、信号出力についての停止又は停止解除の指示信号が入力されて以降の所定タイミングで、第１の所定時間よりも長く設定された第２の所定時間において得られる第１の平均値についての平均値を、第２の平均値として得るための平均値取得動作を開始する、第２の平均値出力手順と、この第２の平均値出力手順により第２の平均値が得られた以降のタイミングで、第２の平均値と記第１の平均値とについて等しいか否かについての比較動作を開始する比較手順と、この比較手順により第２の平均値と第１の平均値が等しいとされる比較結果が得られたタイミングに応じて、第２のデジタル信号処理のための中間処理信号の入力経路を遮断する、又は通過させるように信号切り換えを実行する信号切換手順とを実行するように構成するものである。

上記各構成によれば、第１のデジタル信号処理により得られて、次に第２のデジタル信号処理が施されるべき中間処理信号について、第１の所定時間ごとに第１の平均値を出力させるとともに、信号処理装置からの信号出力についての停止又は停止解除の指示信号（ミュートON/OFF信号）が入力されて以降の所定タイミングで、第１の所定時間よりも長いとされる第２の所定時間でもって、上記第１の平均値をさらに平均して得た第２の平均値とを得るようにされる。そして、以降においては、これら第１の平均値と第２の平均値とが等しいか否かについての比較を行うようにされる。
ここで、第１の平均値と第２の平均値とが等しくなるということは、１つには、上記中間処理信号を音声信号波形としてみた場合に、上記中間処理信号は、第２の平均値を基準レベルとしてみたときに、或る程度の期間にわたってこの基準レベルに近い状態にあるということがいえる。本発明としては、信号出力についての停止又は停止解除のために、上記のような信号波形の状態となっているときに第２の信号処理手段への中間処理信号の入力の遮断又は通過をコントロールすることになる。これにより、第２のデジタル信号処理が施される信号としては、ノイズ要因となるような信号状態の変化が抑制される。

このことから本発明は、信号処理装置からの信号出力の停止／停止解除の指示信号に応じた信号出力の停止／停止解除の切り換えに伴って生じるノイズを低減することができるという効果を有する。

以下、本発明を実施するための最良の形態（以下、単に実施の形態ともいうことにする）について説明を行う。本実施の形態としては、本発明の信号処理装置を、音響再生のためのＤ級パワーアンプに適用している。

図１は、第１の実施の形態としてのＤ級パワーアンプの構成例を示している。
この図に示すＤ級パワーアンプ１には、所定のサンプリング周波数及び量子化ビットによるデジタルオーディオ信号を入力することとしている。このデジタルオーディオ信号は、先ず、デジタルフィルタ１１に入力される。
デジタルフィルタ１１では、入力されるデジタルオーディオ信号について、元のサンプリング周波数に対する所定倍のサンプリング周波数によりリサンプリングを行う、いわゆるオーバーサンプリング等をはじめとする所要のデジタル信号処理を施す。このようにしてデジタルフィルタ１１にて信号処理が施されたデジタルオーディオ信号は、ΔΣ変調器１２に対して出力される。

ΔΣ変調器１２は、周知のようにして積分器、量子化器等を備えるとともに、量子化器の出力を積分器の入力に対して負帰還をかけるようにして構成される。このような構成により、入力されたデジタルオーディオ信号の量子化ビットの語長を所定ビット数に短くするようにされる。また、このときに生じる量子化ノイズ成分をオーディオ帯域よりも高い帯域に移動させる、いわゆるノイズシェイピングといわれる処理を実行する。これが、ΔΣ変調といわれ、このようにして、ΔΣ変調されたデジタルオーディオ信号としては、周知のようにして、そのデジタルオーディオ信号を音声信号波形としてみたときに、この音声信号波形の振幅の時間軸的変化に応じて１，０の密度が変化する１ビットのパルス列となる。このようにして得られた１ビットのパルス列は、ΔΣ変調信号ＳdsとしてＡＮＤゲート１３に入力される。

ＡＮＤゲート１３は、この図１に示すＤ級パワーアンプ１からの音声（楽音）の出力（信号出力）を停止（ミュート）するための音声ミュート機能に応じて、上記ΔΣ変調器１２から出力されたΔΣ変調信号Ｓds（中間信号）を、後段のＰＷＭ変調器１４に入力するための信号経路の間に挿入されるようにして設けられる。
そして、ＡＮＤゲート１３は、後述するようにして、制御回路２０から出力されるミュートコントロール信号Ｓcntに応じて、ΔΣ変調器１２から出力されるΔΣ変調信号Ｓdsを遮断してＰＷＭ制御回路１４に入力させないように動作する。或いは、ΔΣ変調信号Ｓdsを通過させてＰＷＭ制御回路１４に入力させるように動作する。つまり、制御回路２０による音声ミュートのオン／オフコントロールに応じて、ＰＷＭ制御回路１４に入力させるべきΔΣ変調信号Ｓdsの遮断／通過を切り換えるようにして、信号切換を行う。
制御回路２０及びこのＡＮＤゲート１３による、音声信号についてのミュートオン（停止）／ミュートオフ（停止解除）の切り換えのための動作は後述する。

ここで、音声ミュートがオフとされて、信号を出力させるべきときには、後述するようにしてΔΣ変調器１２から出力されたΔΣ変調信号Ｓdsは、そのままＡＮＤゲート１３を通過してＰＷＭ変調器１４に入力されるものとなる。
ＰＷＭ変調器１４では、このようにして入力されたΔΣ変調信号Ｓdsについて、ＰＷＭ(Pulse Width Moduraton)変調処理を施す。前述もしたように、このときのΔΣ変調信号Ｓdsは、音声信号波形の振幅に応じて"１"，"０"の密度が変化する１ビットのパルス列である。そして、この信号がＰＷＭにより変調されることによっては、"１"，"０"の密度に応じてパルス幅が変化する（振幅は一定である）ＰＷＭ信号が生成される。つまり、ΔΣ変調信号Ｓdsに対応する音声信号波形の振幅に応じて、パルス幅が可変された信号が得られる。

また、これについても後述するが、音声ミュートがオンとされて信号を出力させないときには、ΔΣ変調器１２から出力されたΔΣ変調信号Ｓdsは、ＡＮＤゲート１３を通過して出力されることはなく、ＡＮＤゲート１３からはＬレベル相当の信号が継続的にＰＷＭ変調器１４に入力されることになる。
上記のようにしてＬレベル入力（信号無入力）が継続されるとき、本実施の形態のＰＷＭ変調器１４では、先に図１０（ｂ）によっても説明したように、デューティ５０％によるＰＷＭ信号を出力するようにされている。

ＰＷＭ変調器１４から出力されたＰＷＭ信号は、増幅出力部１５に入力される。
増幅出力部１５は、周知のようにして、ＰＷＭ信号をスイッチングして増幅するスイッチング増幅回路と、この増幅出力を音声信号波形とするためのローパスフィルタとから成る。スイッチング増幅回路は、例えば高圧でスイッチングを行うことのできるＮチャンネルのパワーＭＯＳ−ＦＥＴを備えて構成することができる。また、ローパスフィルタは、周知のようにして、ＬＣローパスフィルタが採用される。

先ず、ミュートオフのときには、上記のようにして、音声信号波形の振幅に応じてパルス幅が可変のＰＷＭ信号が増幅出力部１５に入力されることになる。このようなＰＷＭ信号を入力して、増幅出力部１５におけるスイッチング増幅回路がスイッチングを行って増幅し、ローパスフィルタに通過させるように増幅動作を行うことで、スピーカ１６には、音声信号波形による駆動電流が流れることになる。これにより、スピーカ１６からは例えば楽音としての音声が出力されることになる。

これに対して、ミュートオンのときには、増幅出力部１５には、パルス幅のデューティが５０％のＰＷＭ信号が入力される。増幅出力部１５が、このＰＷＭ信号について上記と同様にして増幅を行うと、ローパスフィルタの出力波形としてはほぼ０レベルとなり、従って、スピーカ１６に供給される駆動電流もほぼ０レベルとなる。つまり、スピーカ１６からは音声が出力されない。このようにしてミュートをオンとしているときには無音の状態が得られるようにされている。
なお、このようにして、入力信号が無いときにＰＷＭ変調器からデューティ５０％によるＰＷＭ信号を出力させ、このＰＷＭ信号を増幅することで、信号出力を停止させるようにしたＤ級アンプの構成は既に知られている。

そして図１に示す本実施の形態のＤ級パワーアンプ１では、上記した基本構成に対して制御回路２０が備えられる。この制御回路２０によって生成されたミュートオン／オフの切り換えタイミングに応じて、ＡＮＤゲート１３では、入力されるΔΣ変調信号Ｓdsについての遮断／通過の信号切り換えを行うようにされる。これにより、以降の説明から理解されるようにして、ミュートオン／オフの切り換え（即ちＰＷＭ変調器１４へのΔΣ変調信号Ｓdsの入力停止、入力開始）に伴って発生するポップノイズは大幅に低減される。

図１に示す制御回路２０には、ミュートON/OFF信号が入力されている。このミュートON/OFF信号は、例えば、本実施の形態のＤ級パワーアンプ１が搭載されるオーディオ機器に対して行われたミュートオン／オフのための操作に応じて、ミュートオン、又はミュートオフを指示するためのコマンド（指示信号）とされる。

また、制御回路２０に対しては、ΔΣ変調器１２からＡＮＤゲート１３に対して出力されるべきΔΣ変調信号Ｓdsが、分岐して入力される。制御回路２０は、後述するようにして、ミュートON/OFF信号によるミュートオン／オフの指示がされたタイミングに応じて、ΔΣ変調信号Ｓdsを利用して、実際にミュートオン／オフすべきタイミングを決定するようにされている。

制御回路２０において、上記のようにして実際にミュートオン／オフすべきタイミングが決定されるのに応じて、ＡＮＤゲート１３に対して、ミュートコントロール信号ＳｃｎｔのＨ／Ｌレベルを切り換えて出力するようにされる。ここでのミュートコントロール信号Ｓｃｎｔは、ミュートオンに対応してはＬレベルで、ミュートオフに対応してはＨレベルとなるようにされている。

ミュートオフであることに対応して、制御回路２０からＨレベルのミュートコントロール信号Ｓｃｎｔが出力されているとき、ＡＮＤゲート１３の出力としては、ΔΣ変調信号Ｓdsが"１"のときはＨレベルで、"０"のときはＬレベルになる。これは、ΔΣ変調信号Ｓdsが、ＡＮＤゲート１３をそのまま通過してＰＷＭ変調器１４に入力されているものとしてみてよい。
これに対して、ミュートオンであることに対応して、制御回路２０からＬレベルのミュートコントロール信号Ｓｃｎｔを出力しているとすると、ＡＮＤゲート１３の出力としては、ΔΣ変調信号Ｓdsが"１"，"０"で変化するのにかかわらず、常にＬレベルになる。つまり、ＰＷＭ変調器１４対しては信号が無入力の状態となる。
このようにして、ＡＮＤゲート１３は、制御回路２０から出力されるミュートコントロール信号Ｓｃｎｔのレベル（Ｈ／Ｌ）に応じて、先にも述べたようにして、ＰＷＭ制御回路１４の入力段において、ΔΣ変調信号Ｓdsの遮断／通過を切り換えるようにされる。

上記図１に示される制御回路２０の内部構成例を、図２に示す。なお、この図２においては、ＡＮＤゲート１３も共に示している。
制御回路２０としては、例えば図示するようにして、大きくは、タイミング発生器２１と、ミュートタイミング決定部２２とから成る。

タイミング発生器２１には、ミュートON/OFF信号が入力される。ミュートON/OFF信号が例えば、ミュートオンからミュートオフを示す状態、又はミュートオフからミュートオンを示す状態に切り換わるのに応じて、タイミング発生器２１では、ミュートタイミング決定部２２を構成する機能部位の動作タイミングをコントロールするためのタイミング信号Stm1，Stm2，Stm3を発生して出力する。
つまり、タイミング発生器２１は、ミュートON/OFF信号によるミュートオン／オフの指示を入力したのに応じて、ミュートタイミング決定部２２が実行すべき動作タイミングを設定する。なお、タイミング発生器２１としては、例えばミュートON/OFF信号のＨ（ミュートオン）／Ｌ（ミュートオフ）の切り換えを検知したのに応じて、しかるべきタイミングで、例えばパルス信号によるタイミング信号Stm1，Stm2，Stm3を発生して出力するように、論理回路などを組み合わせて構成することができる。

ミュートタイミング決定部２２は、積分ブロック２３、平均値算出ブロック２４、及び比較ブロック２５から成る。
積分ブロック２３では、ΔΣ変調器１２から出力されるΔΣ変調信号Ｓdsを入力して、その入力された値についての積分を行う。この積分処理は、タイミング信号Stm1に応じて開始／終了するようにされる。
この積分ブロック２３における積分結果である積分値Ｓdtは、平均値算出ブロック２４と、比較ブロック２５に対して分岐して入力される。

平均値算出ブロック２４は、タイミング信号Stm2の入力に応じて、平均値算出のための動作を開始する。この場合の平均値算出の動作としては次のようになる。
積分ブロック２３では、所定のサンプルタイミングで積分値Ｓdtを出力し、平均値算出ブロック２４では、このサンプルタイミングに応じてサンプル単位で積分値Ｓdtを取り込むようにされる。ここでは、平均値算出ブロック２４は、２５６サンプル分を取り込んで、この２５６サンプル分の積分値Ｓdtについての平均値Ｓavを算出するようにされる。平均値算出ブロック２４は、この２５６サンプル分の積分値Ｓdtの平均値Ｓavを算出すると、以降の平均値算出のための動作については停止し、この２５６サンプル分の積分値Ｓdtによる平均値Ｓavを継続して出力するようにされる。

比較ブロック２５は、タイミング信号Stm3の入力に応じて下記のようにして比較動作を開始する。
なお、タイミング信号Stm3は、この場合には、タイミング信号Stm2の発生出力時点から、上記２５６サンプル分の期間を経過した後に出力されるように、タイミング発生器２１にて発生される。また、タイミング信号Stm1の発生出力タイミングは、タイミング信号Stm2と同様となる。
比較ブロック２５には、比較対象となる信号として、平均値算出ブロック２４からの平均値Ｓavと、積分ブロック２３からリアルタイム的に出力されており、現時点でのΔΣ変調信号Ｓdsについての積分結果を示す積分値Ｓdtとが入力される。比較ブロック２５では、これら平均値Ｓavと積分値Ｓdtの値についての比較を行い、次のようにして比較結果に応じて、Ｈ／Ｌレベルの論理値による出力を行う。
比較ブロック２５は、入力される平均値Ｓavと積分値Ｓdtの値について比較を行うことで、両者の値が等しくなる（一致する）状態が得られたか否かについて判定するようにしている。
そして、比較結果として、平均値Ｓavと積分値Ｓdtの値が異なっている状態にあるときは、これまで出力していた論理値を維持するようにされる。つまり、これより以前においてＨレベルを出力していたのであれば、このＨレベルの出力を継続し、Ｌレベルを出力していたのであれば、このＬレベルの出力を継続する。
これに対して、平均値Ｓavと積分値Ｓdtの値が等しくなって一致した状態が得られたことを判定すると、この判定結果をトリガとして、これまでの論理値出力を反転させ、以降は、この反転した論理値を維持するようにされる。つまり、比較ブロック２５は、上記一致の判定が得られる以前においてＬレベルを出力していたのであれば、一致の判定を得たタイミングでＨレベルに反転させて出力を継続させる。逆に、一致の判定が得られる以前においてＨレベルを出力していたのであれば、一致の判定を得たタイミングでＨレベルに反転させて出力を継続させることになる。

上記のようにして比較ブロック２５から出力される論理値による信号は、図１においても説明した、ミュートコントロール信号ＳcntとしてＡＮＤゲート１３に対して入力される。また、分岐してΔΣ変調器１２の動作を停止させるための停止コントロール信号Ｓstとして、ΔΣ変調器１２にも入力される。

ここで、上記比較ブロック２５にて比較される積分値Ｓdtと平均値Ｓavであるが、先ず、積分値Ｓdtは、この場合には、"１"又は"０"となるパルス列であるΔΣ変調信号Ｓdsを積分するのであるから、実際の演算としては、入力された値を順次加算することで得ることができる。これに対して、平均値Ｓavは、積分値Ｓdtをさらに、２５６サンプル分集めて平均して得られるものとなる。
このことから、相対的な関係として、積分値ＳdtはΔΣ変調信号Ｓdsについての短期間における平均値に相当するのに対して、平均値ＳavはΔΣ変調信号Ｓdsについての長時間における平均値に相当するものであるということがいえる。

そして、上記した比較ブロック２５では、このような関係を有する平均値Ｓavと、積分値Ｓdtとについて、その値が一致しているか否かについての比較結果を得るようにされているが、この場合において、平均値Ｓavと積分値Ｓdtの値が一致しているということは、次のようなことを意味する。
ここで、積分値Ｓdtは入力されるΔΣ変調信号Ｓdsに対応する音声波形の振幅を直流化した出力であり、上記しているように、ΔΣ変調信号Ｓdsについての短時間平均値ということがいえる。これに対して、平均値Ｓavとしては、この積分値Ｓdtとしての平均値よりも、さらに長時間にわたってサンプリングした積分値Ｓdtを平均化した、長時間平均値とされる。従って、積分値Ｓdtにおける変動成分をより抑制して直流化したものであることになる。
そして、このような積分値Ｓdtと平均値Ｓavが一致するタイミングというのは、ΔΣ変調器１２からのΔΣ変調信号Ｓdsの出力を音声信号波形としてみた場合に、平均値Ｓavに対応する音声信号波形のレベルを基準レベルとして、ΔΣ変調信号Ｓdsが示すレベルが、この基準レベルとほぼ一致しているときであるということがいえる。
そして、このような信号状態であるときに対応して、本実施の形態では、ミュートのオン／オフの切り換えのために、比較ブロック２５から出力するミュートコントロール信号Ｓcntにより、ＡＮＤゲート１３からＰＷＭ変調器１４に入力されるΔΣ変調信号Ｓdsの遮断／通過をコントロールすることになる。上記したような信号状態であるときに、ＰＷＭ変調器１４へのΔΣ変調信号Ｓdsの入力の停止／開始を行うようにすれば、例えば図１０にて説明したようなＰＷＭ信号のパルス幅変化の相関性が保たれた状態で、ＰＷＭ信号はデューティ５０％の状態に移行することになる。或いは逆に、デューティ５０％の状態からΔΣ変調信号Ｓdsに応じたパルス幅変化を示す状態に移行することになる。そして、このような状態でＰＷＭ信号が変化することで、従来において問題となっているような、ミュートオン／オフの切り換えのときに生じるポップノイズが有効に抑制されることになる。

また、特に本実施の形態の場合においては、上記積分値Ｓdtと平均値Ｓavを得るための元となっている信号が、ΔΣ変調器１２から出力されるΔΣ変調信号Ｓdsとされている。そして、上記のようにして積分値Ｓdtと平均値Ｓavが一致して最も振幅変化が少ないとされている状態では、元のΔΣ変調信号Ｓdsの状態として、アイドリングノイズの重畳量が最も少なくなっている状態となっている。

周知のようにして、ΔΣ変調では、その出力を負帰還している原理上から、アイドリングノイズが重畳されることが避けられない。そして、このアイドリングノイズ成分の重畳レベルが相応に高くなっているときに、ミュートオン／オフの切り換え動作として、ＰＷＭ復調器へのΔΣ変調信号の入力停止／開始が行われると、これがポップノイズを発生させる原因となることも知られている。
本実施の形態では、このようなアイドリングノイズの重畳量が最も少ないときにミュートオン／オフの切り換え（ＰＷＭ復調器１４へのΔΣ変調信号Ｓdsの入力停止／開始）が行われるということにもなるので、ポップノイズ低減の効果はさらに有効なものとなっている。

なお、本実施の形態において、平均値算出ブロック２４の平均値算出処理として、積分値Ｓdtのサンプル数を２５６としているのは、あくまでも一例である。つまり、前述もしたように、積分値Ｓdtとしての短時間平均値よりも相対的に長時間平均値が得られるようにしたうえで、この長時間平均値として安定的な信頼性のあるとされる値が得られるようにサンプル数が設定されればよい。
また、上記信頼性という観点からすれば、できるだけ多くのサンプル数とすることが好ましいということになるのであるが、サンプル数が多くなるほど、平均値算出ブロック２５において、サンプルしたデータ値を保持しておくためのレジスタの段数が増加することになって、例えば回路規模が大きくなる。また、サンプルをレジスタに取り込んでいる期間は、比較のための準備期間であり確実に、実際にミュートオン／オフ切換が行われるまでのタイムラグとなるから、聴覚上気になる程度にまでこのタイムラグが長くなることも好ましくない。そこで、実際としては、上記した長時間平均値としての実用的信頼性と、回路規模、タイムラグとの兼ね合いを考慮してサンプル数を決定すべきということになる。

上記のようにして構成される本実施の形態のＤ級パワーアンプ１における、ミュートON/OFF信号に応じたミュートオン／オフの切り換え動作の流れについて、図３及び図４のタイミングチャートを参照して説明する。

先ず、図３により、ミュートON/OFF信号が、ミュートオフからミュートオンを指示する状態に変化した場合の動作から説明する。
この場合、ミュートON/OFF信号は、例えばＨ／Ｌレベルに応じて、ミュートのオン／オフを示すような信号とされればよい。また、ミュートのオン／オフとＨ／Ｌの論理値との対応も、ここでは特に指定しない。
そして、例えば図３（ａ）の時点ｔ１として示すようにして、この時点以前ではミュートオフを示していたミュートON/OFF信号が、ミュートオンを示す状態に変化したとする。

このミュートON/OFF信号の変化に応じて、制御回路２０内のタイミング発生器２１では、図３（ｂ）の時点ｔ１に示すように、タイミング信号Stm1を出力する。これに応じて、積分ブロック２３では、例えば前述したようにサンプル周期ごとに入力されるΔΣ変調信号Ｓdsについて継続的に積分を行って積分値Ｓdtを出力する動作を開始させる。
また、同じ時点ｔ１のタイミングで、タイミング発生器２１は、図３（ｃ）の時点ｔ１に示すように、タイミング信号Stm2も出力させる。この時点ｔ１でのタイミング信号Stm2は平均値算出ブロック２３の動作を開始させることを指示する信号である。平均値算出ブロック２３は、このタイミング信号Stm2に応じて、時点ｔ１から、２５６サンプル分の積分値Ｓdtの平均値算出のための動作を開始する。つまり、時点ｔ１直後からは、先ず、積分値Ｓdtを取り込んで、２５６サンプル分を保持していくための処理を行っていくことになる。

また、比較ブロック２５は、後述するようにして、検出結果の場合分けに応じて、図３（ｄ）（ｅ）のそれぞれにおいて異なる動作タイミングが示されているが、この時点ｔ１を経過した段階では、いずれの場合においても、未だ比較動作を開始してはいない状態にある。また、このときには、比較ブロック２５は、時点ｔ１以前においてミュートオフの状態とされていたことに対応して、Ｈレベルを出力させていた状態を継続させている。

先に説明したように、平均値算出ブロック２４では、２５６サンプル分の積分値Ｓdtを取り込んで、これらの平均値Ｓavを算出するようにされる。この２５６サンプル分の積分値Ｓdtの取り込みを完了して、平均値Ｓavを算出するタイミングが、図３（ｃ）の時点ｔ２となる。この時点ｔ２を経過したタイミングで、平均値算出ブロック２４は、これまでの平均値の算出動作（積分値Ｓdtの取り込み）を停止し、時点ｔ２において得られた平均値Ｓavを継続的に出力する。

この時点ｔ２は、タイミング信号Stm1，Stm2の出力タイミングである時点ｔ１から積分値Ｓdt出力の２５６サンプル分を経過した時点であり、従って、タイミング発生器２１からは、時点ｔ２に対応してタイミング信号Stm3を発生させて比較ブロック２５に対して出力する。

比較ブロック２５では、この時点ｔ２から前述した比較動作を実行するようにされる。つまり、時点ｔ２以降において、平均値算出ブロック２４から固定値として出力される平均値Ｓavと、現在のΔΣ変調信号Ｓdsの変化に応じてリアルタイム性を有して出力される積分値Ｓdtとを入力して、これら平均値Ｓavと積分値Ｓdtが一致して等しくなったか否かについての判定を行うものである。
この場合において、時点ｔ２を経過した直後の段階では、まだ、平均値Ｓavと積分値Ｓdtが一致していない状態であることから、比較ブロック２５からの出力としては、時点ｔ２以前からのＨレベルを維持させている。

そして、例えば、図３（ｄ）に示すように、時点ｔ２から積分値Ｓdtの出力の２５６サンプル分の期間を経過する時点ｔ４に至るよりも以前のタイミングとなる時点ｔ３において、比較ブロック２５において、平均値Ｓavと積分値Ｓdtが一致したことが判定されたとする。この比較ブロック２５自身による判定結果に応じて、比較ブロック２５では、これまでのＨレベルの出力をＬレベルに反転させるようにして切り換えることになる。

ここで、時点ｔ３以前の比較ブロック２５からＨレベルが出力されているということは、図２に示すミュートコントロール信号Ｓcntと、停止コントロール信号ＳstがＨレベルとなっているということである。
Ｈレベルの停止コントロール信号Ｓstに応じては、ΔΣ変調器１２は、その変調動作を継続するようにされる。これにより、ΔΣ変調器１２からはΔΣ変調信号Ｓdsの出力を継続することになる。
また、Ｈレベルのミュートコントロール信号ＳcntがＡＮＤゲート１３に対して入力されているときには、ＡＮＤゲート１３では、もう一方の入力であるΔΣ変調信号Ｓdsに応じた論理値を出力することになる。つまり、入力されるΔΣ変調信号Ｓdsをそのまま通過させてＰＷＭ変調器１４に入力させていることになる。
これにより、図１に示すＤ級パワーアンプ１としては、入力されたデジタルオーディオ信号を増幅して音声として出力している状態にあることになる。つまり、ミュートオフの状態が得られていることになる。

これに対して、先の説明のようにして時点ｔ３において比較ブロック２５からの出力がＬレベルに反転されたことによっては、ミュートコントロール信号Ｓcnt及び停止コントロール信号ＳstについてもＬレベルに反転することになる。
先ず、Ｌレベルのミュートコントロール信号Ｓcntが入力されると、ＡＮＤゲート１３では、もう一方の入力に供給されるΔΣ変調信号Ｓdsの値にかかわらず、Ｌレベルを定常的に出力することになる。これは、たとえΔΣ変調器１２からΔΣ変調信号Ｓdsが出力されているとしても、ＰＷＭ変調器１４への信号入力が無い（遮断された）状態であるということになる。

このようにして、ＰＷＭ変調器１４への入力がＬレベルで固定されると、前述もしたように、ＰＷＭ変調器１４からはデューティ５０％のＰＷＭ信号を出力することとなって、スピーカ１６を駆動する電流レベルも０となるので音声出力は停止されることになる。つまり、時点ｔ３以降は、ミュートオンの状態が開始される。
そして、このミュートオンのタイミングは、積分値Ｓdtと平均値Ｓavが一致して等しいときであり、従って、前述した理由により、音声出力停止時のポップノイズは抑制されることになる。

また、ミュートコントロール信号ＳcntがＬレベルとなると、ΔΣ変調器１２では、自身において信号処理のために備えるレジスタに保持されている値をクリアすることを行う。つまり、ミュートコントロール信号Ｓcntは、レジスタクリアをＬレベルにより指示するための信号である。そして、このようにしてΔΣ変調器１２が自身のレジスタをクリアすることで、ΔΣ変調器１２としては変調動作を停止することになる。つまり、ΔΣ変調器１２は変調信号を出力しない状態となる。このようにして、本実施の形態では、ミュートオン状態に対応して、ΔΣ変調器１２の動作を停止させることとしている。これにより、ミュートオン時においてもΔΣ変調器１２が動作することによる電力消費を無くし、また、無音であるのにかかわらずΔΣ変調器１２から信号が出力されることによる不要なノイズの輻射などを避けることができる。

ところで、ここまで説明した本実施の形態のミュートオンの動作によると、ミュートオンを指示するミュートON/OFF信号の入力があったとされる時点ｔ１から、或る程度の時間を経過してから、実際にミュートがオンとなって音声出力が停止されることになっている。つまり、ミュートON/OFF信号によるミュートオンの指示タイミングから、実際にミュートがオンとなるまでにはタイムラグが生じる。しかしながら、このタイムラグは、次の説明からも理解されるように、積分値Ｓdtの５１２（＝２５６×２）サンプル分に相当する時間内に収まるものである。この積分値Ｓdtのサンプル周期は、例えばΔΣ変調信号Ｓdsのサンプル周期と同じであり、従って、上記した５１２サンプル分に相当する期間のタイムラグは、ユーザの聴覚上は非常に短時間であり、その遅れはほとんど認識できないので問題にはならない。

ただし、実際においては、例えば時点ｔ２からある程度の時間を経過しても、平均値Ｓavと積分値Ｓdtが一致する状態とならない場合がある。このような場合において、時間的に無制限に、平均値Ｓavと積分値Ｓdtが一致する状態になることを待機するようにすると、例えばミュートオンの操作を行ったのにもかかわらず、実際にミュートがオンとなって音声出力が停止されるまでに、ユーザがストレスに成る程度に時間がかかる。若しくは、いつになっても、ミュートがオンにならないなどの不都合を招く。

そこで、本実施の形態では、比較ブロック２５が比較動作を開始する時点ｔ２から一定時間経過しても、平均値Ｓavと積分値Ｓdtが一致する状態が得られないときには、強制的にミュートをオンとするようにされる
本実施の形態では、この強制ミュートオンのタイミングを、時点ｔ２により比較ブロック２５が比較動作を開始してから、さらに積分値Ｓdtの２５６サンプル分に相当する時間長を経過したタイミングである、時点ｔ４に設定することとしている。

この時点ｔ４は、ミュートON/OFF信号がミュートオンの指示に切り換わった時点ｔ１を起点とすれば、積分値Ｓdtの５１２（＝２５６＋２５６）サンプル分に相当する期間を経過した時点であるということになる。タイミング発生器２１は、時点ｔ１から、この５１２サンプル分相当の期間についてのカウントを行っており、このカウントが終了して時点ｔ４に至ったとされると、図３（ｂ）に示すようにして、積分ブロック２３に対して、動作停止を指示するタイミング信号Stm1を出力する。これにより、積分ブロック２３は、時点ｔ１から開始させていた積分のための処理を停止する。
また、タイミング発生器２１は、同じ時点ｔ４において、図３（ｃ）に示すようにして、平均値算出ブロック２４の動作を停止させるためのタイミング信号Stm2を出力する。これにより、平均値算出ブロック２４は、時点ｔ２から継続していた平均値Ｓavの出力を停止する。

そして、タイミング発生器２１は、同じ時点ｔ４において、図３（ｄ）に示すようにして、比較ブロック２５に対して、その比較動作の停止を指示するためのタイミング信号Stm3を出力する。
なお、確認のために述べておくと、この時点ｔ４におけるタイミング発生器２１による、上記タイミング信号Stm1，Stm2，Stm3の出力動作は、図３（ｄ）に示したようにして、時点ｔ３において既にミュートがオンとされた場合においても、これにかかわらず必ず実行されるものとなる。

そして、比較ブロック２５において積分値Ｓdtと平均値Ｓavとが一致しているとの判定結果が未だ得られていなのにかかわらず、上記のようにして時点ｔ４においてタイミング信号Stm3が出力された場合には、図３（ｅ）に示すようにして、この時点ｔ４のタイミング信号Stm3に応じて、比較ブロック２５は、時点ｔ２から開始した比較処理を停止させる。また、この場合には、比較処理を停止するだけではなく、これまで出力させていたＨレベルをＬレベルに反転させて出力する。これにより、時点ｔ４以降において、実際にミュートがオンとなって音声出力が停止される状態が得られる。

続いては、図４を参照して、ミュートON/OFF信号が、ミュートオンからミュートオフを指示する状態に変化した場合の動作について説明する。
この図４において、時点ｔ１より以前は、例えば上記図３での時点ｔ４以降における状態に対応している。つまり、制御回路２０におけるタイミング発生器２１、及びミュートタイミング決定部２２としての積分ブロック２３、平均値算出ブロック２４が動作を停止している状態である。そして、比較ブロック２５は比較動作を停止していると共に、Ｌレベルの出力を継続しており、これによりミュートがオンとされて音声出力が停止されている状態にある。

そして、この状態から時点ｔ１を経過したときに、図４（ａ）に示すようにして、ミュートON/OFF信号が、ミュートオンからミュートオフを示すようにして変化したとする。
この時点ｔ１におけるミュートON/OFF信号の変化に応じた動作として、タイミング発生器２１では、図３に示した場合と同様にして、タイミング信号Stm1，Stm2を出力する。これに応じて、時点ｔ１以降においては、積分ブロック２３、平均値算出ブロック２４は、図３と同様にして動作する。

さらに、時点ｔ１から積分値Ｓdtの２５６サンプル分に相当する期間を経過した時点ｔ２においても、図３の場合と同様にして、比較ブロック２５では比較処理を開始する。

そして、この時点ｔ２から、さらに上記２５６サンプル分の時間を経過した時点ｔ４以前のタイミングである、時点ｔ３において、図４（ｄ）に示すようにして、比較ブロック２５により一致の比較結果が得られたとする。
これに応じて、比較ブロック２５は以降の比較動作は停止する。そして、この場合においては、時点ｔ３以前においてＬレベルを出力していたので、時点ｔ３以降からは、Ｈレベルに反転させた出力を継続する。
これにより、先ず、停止コントロール信号ＳstがＨレベルとされることになるが、これによっては、ΔΣ変調器１２におけるレジスタクリアのための動作が解除されることになる。レジスタクリアが解除されてレジスタへのデータセットが有効になれば、ΔΣ変調器１２としての変調動作が開始されることになり、ΔΣ変調器１２からは入力デジタルオーディオ信号に応じたΔΣ変調信号Ｓdsの出力が開始されることになる。
また、比較ブロック２５の出力がＨレベルとなることで、ＡＮＤゲート１３の一方の入力端子にもＨレベルが入力されることになる。これにより、ΔΣ変調信号Ｓdsから出力されたΔΣ変調信号Ｓdsは、ＡＮＤゲート１３を通過するようにしてＰＷＭ変調器１４に対して入力される。この結果、スピーカ１６からは音声出力が開始されることになる。つまり、音声ミュートがオフ（解除）とされたことになる。
そして、このようなミュートオフのタイミングとしても、積分値Ｓdtと平均値Ｓavが一致して等しい状態が得られているときに対応しており、従って、音声出力開始時のポップノイズも抑制されることになる。

また、このようなミュートオフの場合においても、先のミュートオンの場合と同様の理由から、比較ブロック２５が比較動作を開始する時点ｔ２から一定時間経過しても、平均値Ｓavと積分値Ｓdtが一致する状態が得られないときには、強制的にミュートをオフとするようにされる。

本実施の形態としては、ミュートオフの場合においても、例えば、時点ｔ２により比較ブロック２５が比較動作を開始してから、さらに積分値Ｓdtの２５６サンプル分に相当する時間長を経過したタイミングである、時点ｔ４を強制ミュートオフのタイミングとして設定する。

そしてタイミング発生器２１は、このときにも、時点ｔ１から５１２サンプル分相当の期間についてのカウントを行うことで、上記時点ｔ４のタイミングを得るようにされる。そして、この時点ｔ４のタイミングに至ったとされると、図４（ｂ）（ｃ）に示すようにして、積分ブロック２３、平均値算出ブロック２４に対して、それぞれ動作停止を指示するタイミング信号Stm1，Stm2を出力する。
これにより、積分ブロック２３は、時点ｔ１から開始させていた積分のための処理を停止し、平均値算出ブロック２４、時点ｔ２から開始させていた平均値Ｓavの出力を停止する。

そして、タイミング発生器２１は、同じ時点ｔ４において、図４（ｄ）に示すようにして、比較ブロック２５に対して、その比較動作の停止を指示するためのタイミング信号Stm3を出力する。
なお、この場合においても、時点ｔ４におけるタイミング発生器２１によるタイミング信号Stm1，Stm2，Stm3の出力は、強制ミュートオフとしての動作に対応するから、時点ｔ３においてミュートがオフとされたか否かにかかわらず実行されるものとなる。

そして、比較ブロック２５としては、積分値Ｓdtと平均値Ｓavとが一致しているとの判定を得ていない状態で、時点ｔ４においてタイミング信号Stm3を入力した場合には、図４（ｅ）に示すようにして、時点ｔ２から開始した比較処理を停止させる。そして、これまで出力させていたＬレベルをＨレベルに反転させて出力する。これにより、時点ｔ４以降において、実際にミュートがオフとなって音声が再び出力される状態が得られる。

続いては、本発明の第２の実施の形態について説明する。
図５は、第２の実施の形態としてのＤ級パワーアンプ１Ａとしての構成を示している。なお、図１に示した第１の実施の形態のＤ級パワーアンプ１と同一とされる構成部位については同一符号を付してここでの説明は省略する。

周知のようにして、ΔΣ変調器にはＤＣディザといわれる直流のノイズ成分を加えるようにした技術が知られている。このＤＣディザは、例えばΔΣ変調器において積分器及び量子化器から成る負帰還回路に入力さすべきデジタルオーディオ信号に対して加算するようにして重畳する。これにより、ビートノイズといわれる発振現象が抑制され、より高性能なΔΣ変調器とすることができる。
第２の実施の形態としては、このようにしてΔΣ変調器において、ＤＣディザを加える構成を採る場合に対応している。

このために、図５に示すＤ級パワーアンプ１Ａにおいては、ＤＣディザ発生器３０が備えられる。この場合のＤＣディザ発生器３０は、或る一定レベルのＤＣディザ成分として信号を発生させ、ＤＣディザ信号Ｓdiz1として出力する。
通常であれば、このＤＣディザ発生器３０から出力されるＤＣディザ信号Ｓdiz1は、ΔΣ変調器１２に対して直接入力してよい。しかしながら、この場合には、ＤＣディザ信号Ｓdiz1を、一旦、制御回路２０Ａに入力することとしている。詳しいことは後述するが、制御回路２０Ａでは、入力したＤＣディザ信号Ｓdiz1についてレベル調整が可能とされており、レベル調整後のＤＣディザ信号Ｓdiz1を、調整ＤＣディザ信号Ｓdiz2としてΔΣ変調器１２に入力する。
ΔΣ変調器１２では、上記したようにして、調整ＤＣディザ信号Ｓdiz2を加算するようにして重畳した入力デジタルオーディオ信号について、ΔΣ変調処理を行うようにされる。

図６は、上記図５に示される制御回路２０Ａの内部構成例を示している。なお、この図において、図２に示した第１の実施の形態の制御回路２０の構成と同一部分には同一符号を付して説明を省略する。
図６によると、第２の実施の形態の制御回路２０Ａとしては、先に図２に示した制御回路２０に対して、フェーダブロック２６が追加された構成となっていることが分かる。このフェーダブロック２６には、ＤＣディザ発生回路３０から出力される一定レベル（規定量）のＤＣディザ信号Ｓdiz1が入力される。フェーダブロック２６では、入力されたＤＣディザ信号Ｓdiz1について、フェードアウトさせるようにして徐々にディザ量（信号レベル）を低下させ、最終的に下限値である０レベルとすることが可能とされている。また逆に、フェードインさせることも可能とされている。つまり、例えば０レベルの状態から徐々にディザ量（信号レベル）を増加させ、最終的にＤＣディザ信号Ｓdiz1に対応する一定レベルにまで増加させる。そして、このようにしてフェーダブロック２６を経由したＤＣディザ信号Ｓdiz1を、調整ＤＣディザ信号Ｓdiz2として、ΔΣ変調器１２に出力するようにされる。このようなＤＣディザ量を可変する処理は、制御回路２０Ａが実行すべき処理として、ΔΣ変調器１２におけるΔΣ変調処理に関連した、１つの信号処理ということがいえる。
なお、上記のようにして、フェードイン／フェードアウトの処理は、入力されたＤＣディザ信号Ｓdiz1に対して、一定値を加算／減算していくことで実現可能である。また、このときに、加算／減算のための上記一定値を設定するための時定数を予めいくつか用意して選択可能とすることで、フェードイン／フェードアウトに要する時間を可変することが可能である。

また、この場合のタイミング発生器２１では、タイミング信号Stm1，Stm2，Stm3に加えて、タイミング信号Stm4も発生して出力可能とされている。フェーダブロック２６のフェードイン／フェードアウトの動作の開始は、このタイミング信号Stm4の入力に応じたものとなる。

また、この制御回路２０Ａにおいては、比較ブロック２５からミュートコントロール信号Ｓcnt、停止コントロール信号Ｓstとして出力される信号をさらに分岐して、解除通知信号Ｓtuとしてフェーダブロック２６に出力するようにもされている。

続いて、上記図５及び図６のようにして構成される第２の実施の形態のＤ級パワーアンプ１Ａにおける、ミュートオン／オフの切り換え動作の流れについて、図７及び図８のタイミングチャートを参照して説明する。
先ず、図７は、ミュートON/OFF信号が、ミュートオフからミュートオンを指示する状態に変化した場合の動作を示している。
この場合、時点ｔ０以前においては、図７（ａ）に示すように、ミュートON/OFF信号はミュートオフを示しており、このとき、比較ブロック２５では、図７（ｅ）（ｆ）に示されるように、比較動作を停止した状態で、Ｈレベルを出力している。これにより、ミュートがオフとされて音声が出力されている状態となっている。また、積分ブロック２３及び平均値算出ブロック２４は、図７（ｅ）（ｆ）に示すようにして、動作を停止している状態にある。

さらに、このようにしてミュートオフとされて音声を出力させている状態に対応しては、制御回路２０Ａ内のフェーダブロック２６では、入力されたＤＣディザ信号Ｓdiz1のレベルをそのまま調整DCディザ信号Ｓdiz2として出力している。このとき、ΔΣ変調器１２では、前述した発振現象の抑制に適合したレベル（規定量）のＤＣディザが入力されていることになり、有効にビートノイズを抑制して変調処理を実行している状態となっている。

そして時点ｔ０に至ったタイミングで、ミュートON/OFF信号がオンを示す状態に変化したとすると、この場合のタイミング発生器２１では、先ず、図７（ｂ）に示すようにして、この時点ｔ０において、フェーダブロック２６にタイミング信号Stm4を出力する。

フェーダブロック２６では、上記のようにして、規定量の調整ＤＣディザ信号Ｓdiz2を出力させていた状態においてタイミング信号Stm4の入力を受けると、調整ＤＣディザ信号Ｓdiz2をフェードアウトさせていくための処理を開始する。これにより、例えば、時点ｔ０から一定期間経過した時点ｔ１において、フェーダブロック２６からΔΣ変調器１２に入力される調整ＤＣディザ信号Ｓdiz2のレベルは０となる。つまり、ΔΣ変調器１２に対して調整ＤＣディザ信号Ｓdiz2は入力されなくなる。

このようにして、時点ｔ０からフェードアウトが開始されて調整ＤＣディザ信号Ｓdiz2のレベルが０となる時点ｔ１までの時間は、予め定められているものである。そして、タイミング発生器２１では、時点ｔ１に至ったタイミングで、図７（ｃ）（ｄ）に示すようにして、積分ブロック２３及び平均値算出ブロック２４に対して、それぞれ、タイミング信号Stm1，Stm2を発生して出力する。

この図７における時点ｔ１以降の動作として、タイミング発生器２１によるタイミング信号Stm1，Stm2，Stm3の出力タイミングと、これに応じての図７（ｃ）（ｄ）（ｅ）（ｆ）に示される積分ブロック２３，平均値算出ブロック２４、比較ブロック２５の動作は、図３（ｂ）（ｃ）（ｄ）（ｅ）による説明と同様である。

このようにして、第２の実施の形態において、ミュートオフからミュートオンの状態に切り換えるときには、先ず、ΔΣ変調器１４に入力するＤＣディザ量を徐々に０にまで減少させ、この後において、先の図３の場合と同様の手順により、一定時間内に積分値Ｓdtと平均値Ｓavとについて一致したときには、このタイミングで以てミュートオンとして音声出力を停止させるようにしている。

ここで、上記のようにして、ミュートオンとするのにあたり、最初にＤＣディザ量を減少させているのは次のような理由による。
ΔΣ変調器において規定の適正量のＤＣディザを加えることで、前述したようにビートノイズとしての発振現象は抑制される。しかしながら、このようなＤＣディザを加えてΔΣ変調した場合においては、ΔΣ変調信号Ｓdsとしての出力にも、このＤＣディザの成分が含まれている。このために、ミュートオン／オフに応じて、ΔΣ変調信号Ｓdsのオン／オフを行った場合には、ＤＣディザ成分が含まれている分、ポップノイズが生じやすくなる。
これは、例えば先の第１の実施の形態としての手順によりミュートオン／オフをした場合にもいえる。つまり、積分値Ｓdtと平均値Ｓavの一致に応じたミュートオン／オフの切り換えは、結果的にはΔΣ変調器１４におけるアイドリングノイズの影響によるポップノイズを主として排除する効果を有しているものだからである。

そこで、第２の実施の形態のようにして、ΔΣ変調器１２にＤＣディザを入力する構成としている場合において、ミュートオンとするのにあたっては、先ず、ΔΣ変調器１４に入力するＤＣディザ量を０とすることが行われる。ここで、ＤＣディザ量を急峻に０レベルに減衰させるとポップノイズが発生するため、本実施の形態では、或る一定の時間長を以てフェードアウトさせるようにして徐々に０レベルにしていくようにされる。
そして、このようにしてＤＣディザ量を０とした後に、先の第１の実施の形態と同様の手順によりΔΣ変調信号Ｓdsを遮断するタイミングを決定するようにされる。これにより、第１の実施の形態と同様にして、主にアイドリングノイズに対応して生じるポップノイズを抑制してミュートオンの状態に移行させることができる。

続いて、図８により、ミュートON/OFF信号が、ミュートオンからミュートオフを指示する状態に変化した場合の動作を説明する。
この図において、時点ｔ１より以前は、例えば上記図７での時点ｔ４以降における状態に対応している。つまり、制御回路２０Ａにおけるタイミング発生器２１、及びミュートタイミング決定部２２としての積分ブロック２３、平均値算出ブロック２４が動作を停止している状態である。そして、比較ブロック２５は比較動作を停止していると共に、Ｌレベルの出力を継続しており、これによりミュートがオンとされて音声出力が停止されている状態にある。さらに、この場合には、ΔΣ変調器１２に入力されるべき調整ＤＣディザ信号Ｓdiz2は、図８（ｂ）に示されているようにして、０レベルとなっている。

そして、この状態から時点ｔ１に至って、図８（ａ）に示すようにして、ミュートオンからミュートオフを示すようにしてミュートON/OFF信号が変化したものとする。
この場合において、時点ｔ１以降におけるタイミング発生器２１によるタイミング信号Stm1，Stm2，Stm3の出力タイミングと、これに応じた図８（ｃ）（ｄ）（ｅ）（ｆ）に示される積分ブロック２３，平均値算出ブロック２４、比較ブロック２５の動作は、図４（ｂ）（ｃ）（ｄ）（ｅ）による説明と同様にして行われることになる。

ただし、この第２の実施の形態においては、例えば時点ｔ３において積分値Ｓdtと平均値Ｓavが一致したとされて、実際にミュートオフの状態に移行したとされるときには、このときに比較ブロック２５から出力された、ＬレベルからＨレベルに立ち上がった信号が、解除通知信号Ｓtuとしてフェーダブロック２６に入力されるようになっている。
フェーダブロック２６では、０レベルを出力させている状態において解除通知信号Ｓtuが立ち上がると、調整ＤＣディザ信号Ｓdiz2の出力レベルをフェードインさせる。つまり、調整ＤＣディザ信号Ｓdiz2の出力レベルを、入力のＤＣディザ信号Ｓdiz1の本来のレベルに対応する規定レベルにまで徐々に増加させるように動作する。

あるいは、時点ｔ４に至るまでに積分値Ｓdtと平均値Ｓavが一致せずに、強制的にミュートオンとされた場合にも、比較ブロック２５の出力がＬレベルからＨレベルに変化するのに応じて、解除通知信号ＳtuもＬレベルからＨレベルに立ち上がることになるので、この時点から、フェーダブロック２６では、調整ＤＣディザ信号Ｓdiz2の出力レベルを上記と同様にしてフェードインさせる動作が実行される。

このような図８に示す動作によれば、調整ＤＣディザ信号については０レベルのままとしたうえで、先に、ΔΣ変調信号ＳdsをＡＮＤゲート１３から通過させてＰＷＭ変調器１４に入力させることで、ミュートをオフ（解除）として音声出力を開始させるようにしている。
従って、このときには、ΔΣ変調信号ＳdsにはＤＣディザ成分は含まれていないので、ＤＣディザ成分に起因するポップノイズが発せられることはない。つまり、音声出力を開始させるときには、ＤＣディザ成分をΔΣ変調信号Ｓdsに含ませないことで、ポップノイズの抑制効果が最も高い状態となるようにしている。そして、この後において、ΔΣ変調器１２に対して入力させる調整ＤＣディザ信号Ｓdiz2を、フェードインさせて徐々に増加させていくようにされる。なお、ここで調整ＤＣディザ信号Ｓdiz2を急峻に規定量となるようにはせず、徐々に増加させているのも、フェードインの場合と同様にして、急峻なレベル増加によるポップノイズの発生を避けることを目的としている。そして、この後において、ΔΣ変調器１２では、適正量のＤＣディザを加えたΔΣ変調処理を実行していくようにされる。

なお、本発明としては、これまでに説明した実施の形態としての構成に限定されるべきものではない。例えば各図としてのタイミングチャートに示した処理タイミングなども必要に応じて適宜変更されてよい。例えば、図７では、調整ＤＣディザ信号Ｓdiz2を０レベルにまでフェードアウトさせた後の段階で、積分ブロック２３、及び平均値算出ブロック２４などの動作を開始させているが、例えば、平均値算出ブロック２４が積分値を取り込んでいる時点ｔ１〜ｔ２間での期間において、調整ＤＣディザ信号Ｓdiz2が０レベルになるようなフェードアウトの終了タイミングとすることも考えられる。

また、上記実施の形態としては、本発明をオーディオ機器における音声信号増幅のためのＤ級パワーアンプ１，１Ａとして適用した場合を示している。しかしながら、いわゆるＤ級アンプといわれる構成は、オーディオ機器以外の分野でも適用されている、或いは、将来的に適用することが考えられている。本発明としても、その適用分野は、音声信号増幅に限定されない。
一例として、ＤＣアンプの出力によりモータを駆動する構成も知られているが、本発明をこのようなモータ駆動回路に適用することができる。
つまり、例えばモータ駆動信号を入力してΔΣ変調処理、ＰＷＭ変調処理を行い、ＰＷＭ信号を増幅出力部により増幅して得られる出力電流（若しくは電圧）によりモータを回転駆動する回路である。このような回路に本発明を適用すれば、モータの停止、及び回転開始の際に、ポップノイズやアイドリングノイズなどに相当するノイズ成分、及びＤＣディザ成分に起因するノイズなどがモータ駆動信号に発生することが抑制される。これにより、スムーズなモータの停止動作又は回転開始動作を得ることが可能である。

本発明の第１の実施の形態としてのＤ級パワーアンプの構成例を示すブロック図である。 第１の実施の形態のＤ級パワーアンプが備える制御回路の構成例を示すブロック図である。 第１の実施の形態のＤ級パワーアンプにおける音声ミュートオンのための動作タイミングを示すタイミングチャートである。 第１の実施の形態のＤ級パワーアンプにおける音声ミュートオフのための動作タイミングを示すタイミングチャートである。 本発明の第２の実施の形態としてのＤ級パワーアンプの構成例を示すブロック図である。 第２の実施の形態のＤ級パワーアンプが備える制御回路の構成例を示すブロック図である。 第２の実施の形態のＤ級パワーアンプにおける音声ミュートオンのための動作タイミングを示すタイミングチャートである。 第２の実施の形態のＤ級パワーアンプにおける音声ミュートオフのための動作タイミングを示すタイミングチャートである。 従来例としてのＤ級パワーアンプの構成例を示すブロック図である。 音声ミュートオフからミュートオンに切り換わるときの、ＰＷＭ信号波形と音声出力波形との関係により、ポップノイズの発生原理を説明するための図である。

符号の説明

１ Ｄ級パワーアンプ、１１ デジタルフィルタ、１２ ΔΣ変調器、１３ ＡＮＤゲート、１４ ＰＷＭ変調器、１５ 増幅出力部、１６ スピーカ、２０ 制御回路、２１ タイミング発生器、２２ ミュートタイミング決定部、２３ 積分ブロック、２４ 平均値算出ブロック、２５ 比較ブロック、２６ フェーダブロック、３０ ＤＣディザ発生回路

Claims (8)

1. 第１の所定のデジタル信号処理を実行する第１の信号処理手段から出力され、第２の所定のデジタル信号処理を実行する第２の信号処理手段に入力されるべき中間処理信号についての第１の所定時間ごとの平均値とされる、第１の平均値を得る第１の平均値出力手段と、
   信号処理装置からの信号出力についての停止又は停止解除の指示信号が入力されて以降の所定タイミングで、上記第１の所定時間よりも長く設定された第２の所定時間において得られる第１の平均値についての平均値を、第２の平均値として得るための平均値取得動作を開始する、第２の平均値出力手段と、
   上記第２の平均値出力手段により上記第２の平均値が得られた以降のタイミングで、この第２の平均値と、上記第１の平均値とについて、等しいか否かについての比較動作を開始する比較手段と、
   上記比較手段により上記第２の平均値と上記第１の平均値が等しいとされる比較結果が得られたタイミングに応じて、上記第２の信号処理手段に入力されるべき上記中間処理信号を遮断する、又は通過させるように信号切り換えを実行する信号切換手段と、
   を備えていることを特徴とする信号処理装置。
2. 上記第２の平均値出力手段は、
   上記指示信号が入力されたタイミングに応じて、上記平均値取得動作を開始するようにされている、
   ことを特徴とする請求項１に記載の信号処理装置。
3. 上記指示信号が入力されたタイミングに応じて、先ず、信号処理装置において、少なくとも、上記第１のデジタル信号処理に関連する所定の関連信号処理を実行する関連信号処理手段をさらに備えると共に、
   上記第２の平均値出力手段は、
   上記関連信号処理手段による上記所定の信号処理が実行された後のタイミングで、上記平均値取得動作を開始するようにされている、
   ことを特徴とする請求項１に記載の信号処理装置。
4. 上記第１の信号処理手段は、上記第１のデジタル信号処理としてΔΣ変調処理を実行するように構成され、
   上記関連信号処理手段は、上記関連信号処理として、上記ΔΣ変調処理の対象となるデジタル信号に加えるディザを、所定の規定量から所定の下限量まで、所定の時間経過を伴って減少させる処理を実行するようにされている、ことを特徴とする請求項３に記載の信号処理装置。
5. 上記比較手段により上記第２の平均値と上記第１の平均値が等しいとされる比較結果が得られたタイミングに応じて、信号処理装置において、少なくとも、上記第１のデジタル信号処理に関連する所定の関連信号処理を実行する関連信号処理手段をさらに備える、
   ことを特徴とする請求項１に記載の信号処理装置。
6. 上記第１の信号処理手段は、上記第１のデジタル信号処理としてΔΣ変調処理を実行するように構成され、
   上記関連信号処理手段は、上記関連信号処理として、上記ΔΣ変調処理の対象となるデジタル信号に加えるべきディザを、所定の下限量から所定の規定量まで、所定の時間経過を伴って増加させる処理を実行するようにされている、ことを特徴とする請求項５に記載の信号処理装置。
7. 上記信号切換手段は、
   上記比較手段の比較動作が開始されて以降において、上記第２の平均値と上記第１の平均値が等しいとされる比較結果が得られることなく所定時間経過した場合には、上記信号切り換えを実行するようにされている、
   ことを特徴とする請求項１に記載の信号処理装置。
8. 第１の所定のデジタル信号処理により得られ、第２の所定のデジタル信号処理が施されるべき中間処理信号についての第１の所定時間ごとの平均値とされる、第１の平均値を得る第１の平均値出力手順と、
   信号出力についての停止又は停止解除の指示信号が入力されて以降の所定タイミングで、上記第１の所定時間よりも長く設定された第２の所定時間において得られる第１の平均値についての平均値を、第２の平均値として得るための平均値取得動作を開始する、第２の平均値出力手順と、
   上記第２の平均値出力手順により上記第２の平均値が得られた以降のタイミングで、この第２の平均値と、上記第１の平均値とについて、等しいか否かについての比較動作を開始する比較手順と、
   上記比較手順により上記第２の平均値と上記第１の平均値が等しいとされる比較結果が得られたタイミングに応じて、上記第２のデジタル信号処理のための上記中間処理信号の入力経路を遮断する、又は通過させるように信号切り換えを実行する信号切換手順と、
   を実行することを特徴とする信号処理方法。
   

Images