JP2009044321A

JP2009044321A - 音声信号処理装置

Info

Publication number: JP2009044321A
Application number: JP2007205535A
Authority: JP
Inventors: Taisuke Yamamoto; 泰典山本
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2007-08-07
Filing date: 2007-08-07
Publication date: 2009-02-26
Anticipated expiration: 2027-08-07
Also published as: US20090041264A1; US8280074B2; JP5230139B2

Abstract

【課題】入力デジタル音声信号を正相側ＰＷＭ信号及び逆相側ＰＷＭ信号として出力する音声信号処理装置において、ミュート時の異音発生を抑制する。
【解決手段】入力デジタル音声信号の解像度を低解像度に変換し、さらにノイズシェイピング処理して正相側デジタル信号（ＲＥＦ＿Ｐ）及び逆相側デジタル信号（ＲＥＦ＿Ｎ）を生成する。ミュート時にバッファ２０、２２及びパターン比較部２４で両信号のパターンを比較し、一致する場合にセレクタ２６、２８はそれぞれのデジタル信号に代えて５０％デューティとなる設定値をＰＷＭ変調器３０、３２に出力することでミュート時の５０％デューテイへの切替タイミングを最適化する。
【選択図】図３

Description

本発明は音声信号処理装置、特にミュート時の処理に関する。

音声信号を増幅するためのＤ級アンプは、入力デジタルＰＣＭ信号に対してパルス幅変調（ＰＷＭ）方式を使用する。ＢＴＬ（Bridged TransformerlessあるいはBridged Tied LoadあるいはBalanced Transformerless）接続アンプでは一方のチャンネルに正相（ポジティブ）、他方のチャンネルにＧＮＤではなく逆相（ネガティブ）のＰＷＭ信号を出力して直接又は復調フィルタを介してスピーカを駆動する。

このようなＤ級アンプにおいてミュートを実行する場合、正相のＰＷＭ信号及び逆相のＰＷＭ信号をミュート時のＰＷＭ幅に近づけるが、ＰＷＭ変換演算を容易にして処理を高速化するために量子化ビットを低いビットに変換するリサンプリング、並びに量子化ノイズの分布を可聴域外にシフトさせるノイズシェイピング処理を行うと、ミュート時においてもＰＷＭ出力の振動が残存してしまい、可聴ノイズが生じてしまう。このため、ミュート時に正相のＰＷＭ信号及び逆相のＰＷＭ信号をともに５０％デューティ信号に切り替えることでノイズシェイピング動作に起因する可聴ノイズを除去する技術が提案されている。

図６に、正相（ポジティブ）側のＰＷＭ信号出力波形１００及び逆相（ネガティブ）側のＰＷＭ信号出力波形２００を示す。復調後のＰＷＭ出力波形である。また、図７に、ミュート時の信号波形１００、２００を示す。図において、横軸は時間軸であり、縦軸はそれぞれの信号のＰＷＭパルスの５０％デューティからのずれ量を示す。正相側及び逆相側それぞれにおけるノイズシェイピング結果は異なるため（ノイズシェイパの出力はそれまでの過去無限大時間の入力値から決まるため（フィードバック構造を持つため）通常、正相側と逆相側は全く相関をもたない波形となる）、それぞれの信号のずれ量も変動する。

したがって、ミュート開始後の任意のタイミングで正相側及び逆相側それぞれの信号を５０％デューティに切り替えてノイズを除去しようとしても、図８に示すように切り替えのタイミングでデューティが不連続的に変化することに伴い、意図しない音（いわゆる「プツ音」）が発生してしまう問題があり、適用分野によっては無視し得ない音となる。

なお、下記の特許文献には、ＰＷＭされた第２信号及びこの第２信号と同相または逆相のＰＷＭされた第１信号を増幅器に出力する処理回路において、ミュート信号を受信すると、減少したパルス幅の第１信号または減少したパルス幅の第２信号を出力するための選択信号を出力するミュート回路を備えることが開示されている。

特開２００４−３３６７６５号公報

ＰＷＭ分解能が高い場合には、ノイズ自体が小さいため、５０％デューティに切り替える必要がなく音の発生も生じない。しかしながら、低コスト化や量産を考慮してＰＷＭ分解能を低くするとノイズシェイピング処理に伴って上記のような問題が顕在化し、ミュート時にユーザに不快感を与えることになる。

本発明の目的は、ミュート時の音発生を抑制し得る装置を提供することにある。

本発明は、スピーカに直接もしくは復調フィルタを介してＢＴＬ接続され、入力音声信号を正相側のＰＭＷ信号及び逆相側のＰＷＭ信号として出力する音声信号処理回路であって、ミュート時に前記正相側のＰＷＭ信号及び逆相側のＰＷＭ信号をそれぞれ５０％デューティ信号に切り替える切替回路と、前記５０％デューティ信号に切り替えるタイミングを制御する制御回路とを有し、前記制御回路は、前記正相側のＰＷＭ信号と前記逆相側のＰＷＭ信号が同一パターンである場合に切り替えることを特徴とする。

本発明の１つの実施形態では、前記制御回路は、前記正相側のＰＷＭ信号と前記逆相側のＰＷＭ信号が所定許容範囲内において同一レベルであって５０％デューティである場合に同一パターンと判定する。

また、本発明は、スピーカに直接もしくは復調フィルタを介してＢＴＬ接続され、入力音声信号を正相側のＰＷＭ信号及び逆相側のＰＷＭ信号として出力する音声信号処理回路であって、入力デジタル音声信号を低解像度デジタル音声信号に量子化する量子化器と、低解像度デジタル音声信号の量子化ノイズ分布を高周波側にシフトさせるノイズシェイパと、ミュート時にノイズシェイパからの正相側デジタル信号と逆相側デジタル信号のパターンを比較するパターン比較回路と、ミュート時に、前記パターン比較回路でパターンが一致しないと判定された場合に前記正相側デジタル信号と逆相側デジタル信号を出力し、パターンが一致すると判定された場合に前記正相側デジタル信号と前記逆相側デジタル信号に代えて所定の設定値を出力するセレクタと、前記セレクタから出力された正相側デジタル信号、前記逆相デジタル信号、及び前記設定値をＰＷＭ変調して出力するＰＷＭ変調器とを有し、前記設定値は、前記ＰＷＭ変調器でＰＷＭ変調した場合に５０％デューティとなる値であることを特徴とする。

本発明の１つの実施形態では、前記パターン比較回路は、前記正相側デジタル信号及び前記逆相側デジタル信号のそれぞれ複数のサンプリングデータを比較し、所定許容範囲内において同一レベルでありかつＰＷＭ変調した場合に５０％デューティとなる場合にパターンが一致すると判定する。

本発明によれば、低解像度のデジタル音声信号に変換し、さらにノイズシェイピング処理を行った場合において、ミュート時に正相及び逆相のＰＷＭ信号によるノイズが生じた場合でも、両信号のパターンが一致するタイミング、より特定的には５０％デューティ近傍、すなわち出力電圧が０近傍のタイミングでそれぞれ５０％デューティ信号に切り替えるので、５０％デューティ信号への移行が連続的に行われ切替に伴う音発生を効果的に抑制できる。

以下、図面に基づき本発明の実施形態について説明する。

図１に、本実施形態における音声信号処理装置の全体構成図を示す。また、図２に、図１の各部ａ〜ｆにおける信号波形を示す。ＤＳＰ等からの音声信号は各種クロック信号とともにオーバサンプラ１０に供給される。オーバサンプラ１０に供給される音声信号はＰＣＭ信号であり、例えばサンプリング周波数ｆｓ＝３２〜１９２ｋＨｚの２４ビット信号である。図２（ａ）に入力音声信号の一波形を示す。オーバサンプラ１０は、入力音声信号のサンプリング周波数より高い周波数、例えばｆｓ＝３８４ｋＨｚでサンプリングし、オーバサンプリングした音声信号を出力する。図２（ｂ）に、オーバサンプラ１０からの出力信号波形を示す。

ゲインコントローラ１２は、オーバサンプリングされた入力音声信号のゲインを調整して出力する。図２（ｃ）に、ゲインコントローラ１２からの出力信号波形を示す。

量子化器１４は、ゲイン調整された入力音声信号を異なる分解能、すなわちより低い分解能（例えば４ビット）で再量子化して出力する。図２（ｄ）に、量子化器１４からの出力信号波形を示す。図２（ｃ）よりも分解能が低下していることを示す。

ノイズシェイパ１６は、既述したように低分解能化したことにより生じる量子化ノイズを人間の可聴帯域外の周波数領域に分布をシフトさせて出力する。図２（ｅ）にノイズシェイパ１６からの出力波形を示す。

ＰＷＭ変調部１８は、ノイズシェイパ１８からの入力音声信号をＰＷＭ変調して出力する。ＰＷＭ変調部１８は、基本的にはノイズシェイパ１８からの２つの信号、すなわち正相側の入力音声信号ＲＥＦ＿Ｐ及び逆相側の入力音声信号ＲＥＦ＿Ｎをそれぞれ片側三角波あるいは両側三角波を用いてＰＷＭ変調するか、所定のタイミングで５０％デューティ信号に切り替えて出力する。図２（ｆ）に、ＰＷＭ変調された信号波形（差動出力）を示す。

図３に、図１におけるＰＷＭ変調部１８の概略構成を示す。ＰＷＭ変調部１８は、正相側のバッファ（バッファＰ）２０、逆相側のバッファ（バッファＮ）２２、パターン比較部２４、正相側のセレクタ２６、逆相側のセレクタ２８、正相側のＰＷＭ変調器３０及び逆相側のセレクタ３２を有する。

バッファ２０は、正相側の入力音声信号を一定期間だけ保持する。バッファ２２は、逆相側の入力音声信号を同じ一定期間だけ保持する。一定期間だけ保持された正相側及び逆相側の入力音声信号は、パターン比較部２４に供給される。

パターン比較部２４は、一定期間の正相側の入力音声信号及び逆相側の入力音声信号とを比較し、一致しているか否かを判定する。具体的には、一定期間における２つの入力音声信号が同値（差動でゼロ出力）であり、かつ、それぞれの入力音声信号のＰＷＭデューティが５０％近傍に対応する値（が得られる設定値）である場合に一致していると判定する。より具体的には、２つの信号の差分値及び５０％デューティからのずれ量がいずれも所定の微小値以下である場合に一致していると判定する。微小値は、一致しているか否かを判定するための許容値として機能する。パターン判定部２４は、一致していると判定した場合に、パターン一致信号をセレクタ２６、２８に出力する。

セレクタ２６、２８は、パターンが一致しない場合、つまりパターン一致信号が供給されない場合には入力音声信号をそのままＰＷＭ変調器３０、３２にそれぞれ出力し、パターンが一致する場合、つまりパターン一致信号が供給された場合に入力音声信号の代わりに５０％デューティの信号が得られる設定値を出力する。

正相側のＰＷＭ変調器３０及び逆相側のＰＷＭ変調器３２は、それぞれ入力音声信号あるいは５０％デューティ設定値をＰＷＭ変調して出力する。正相側及び逆相側の入力音声信号のパターンが一致しない場合にはそれぞれの入力音声信号をＰＷＭ変調し、パターンが一致する場合に５０％デューティの設定値をＰＷＭ変調して出力するため、パターンが一致するタイミングでＰＷＭ出力が５０％デューティに切り替わる。

従って、図４に示されるように、ミュート開始後の適当なタイミングで正相側及び逆相側それぞれの信号を５０％デューティに切り替える場合のように音が発生することなく、かつ、ノイズシェイピング処理に伴うノイズも除去することができる。

図５に、図３に示すＰＷＭ変調部１８の詳細構成図を示す。正相側のバッファ（バッファＰ）２０は、互いにカスケード接続された３つの遅延素子（Ｄ型フリップフロップ：ＤＦＦ）２０ａ、２０ｂ、２０ｃから構成され、逆相側のバッファ（バッファＮ）２２も、互いにカスケード接続された３つの遅延素子（Ｄ型フリップフロップ：ＤＦＦ）２２ａ、２２ｂ、２２ｃから構成される。遅延素子２０ａには正相側の入力信号が供給されるとともにサンプルクロックが供給され、遅延素子２０ａは１サンプルクロック分だけ入力音声信号を遅延させてパターン比較部２４に供給するとともに次段の遅延素子２０ｂに供給する。遅延素子２０ｂには１サンプルクロック分だけ遅延させた入力音声信号とサンプルクロックが供給され、遅延素子２０ｂは１サンプルクロック分だけさらに入力音声信号を遅延させる、つまり合計２サンプルクロック分だけ入力音声信号を遅延させてパターン比較部２４に供給するとともに次段の遅延素子２０ｃに供給する。遅延素子２０ｃは入力音声信号をさらに１サンプルクロック分だけ遅延させ、合計３サンプルクロック分だけ入力音声信号を遅延させてパターン比較部２４に供給する。したがって、パターン比較部２４には正相側の入力音声信号を１サンプルクロック分だけ遅延させた信号、２サンプルクロック分だけ遅延させた信号、３サンプルクロック分だけ遅延させた信号の合計３サンプル分のデータが供給されることになる。逆相側のバッファ２２を構成する遅延素子２２ａ、２２ｂ、２２ｃも同様であり、パターン比較部２４には逆相側の入力音声信号を１サンプルクロック分だけ遅延させた信号、２サンプルクロック分だけ遅延させた信号、３サンプルクロック分だけ遅延させた信号の合計３サンプル分のデータが供給される。

パターン比較部２４は、正相側の３サンプル分のデータと逆相側の３サンプル分のデータを互いに比較し、それぞれの値が一致（許容範囲内において一致）し、かつ、その値がＰＷＭデューティ５０％に相当する値（後段のＰＷＭ変調器で５０％デューティに変換されるような値になっているという意味）に一致（許容範囲内において一致）するか否かを判定する。両条件を満たす場合にパターン一致信号をマルチプレクサ（ＭＵＸ）２７、２９に供給する。

正相側のマルチプレクサ２７及び逆相側のマルチプレクサ２９はそれぞれ図３のセレクタ２６、２８として機能し、パターン比較部２４からパターン一致信号が供給されない場合には入力音声信号をＰＷＭ変調器３０、３２に供給してＰＷＭ変調する。したがって、この場合には入力音声信号がそのままＰＷＭ変調され、低解像度化及びノイズシェイピング処理された信号をＰＷＭ変調するためミュート時においてもノイズが生じる可能性がある。一方、マルチプレクサ２７、２９はパターン比較部２４からパターン一致信号が供給されると、入力音声信号に代えて５０％デューティ設定値をＰＷＭ変調器３０、３２に供給する。したがって、このタイミングで正相側及び逆相側はともに５０％デューテイ信号となるためノイズが除去される。しかも、切替のタイミングはパターンが一致したタイミングであってそのデューテイも切替前後で連続的な変化となるため、「プツ音」の発生も抑制できる。

本実施形態では、正相側及び逆相側ともに３段にカスケード接続された遅延素子２０ａ〜２０ｃ、２２ａ〜２２ｃを用いているが、必要に応じて４段あるいはそれ以上としてもよい。量子化器１４で低解像度デジタル信号に変換する際に、量子化器１４の解像度を相対的に高めに設定することで遅延素子のカスケード段数を少なく設定することができるが、少なくとも３段のカスケード接続とすることが好適であろう。なお、あまりにカスケードの段数を多くすると、正相側のデジタル信号と逆相側のデジタル信号のパターンが一致せず、５０％デューティ信号に切り替えるタイミングがその分だけ遅れることになるので、カスケード段数は妥当な数（３段乃至５段）とするのが好ましい。正相側デジタル信号と逆相側デジタル信号のパターンが一致するか否かの判定許容範囲についても同様であり、正相側デジタル信号及び逆相側デジタル信号のデューティ（ＰＷＭ信号としてのデューティ）がともに厳密に５０％であることを要求するのではなく、例えば±２〜５％程度の範囲で一致するとみなせばよい。

実施形態の全体構成図である。図１各部の信号波形説明図である。実施形態のＰＷＭ変調部の概略構成図である。実施形態の切替タイミング説明図である。実施形態のＰＷＭ変調部の詳細構成図である。正相及び逆相の信号波形説明図である。ミュート時の正相及び逆相の信号の５０％デューティからのずれ量説明図である。従来の切替タイミング説明図である。

符号の説明

１０オーバサンプラ、１２ゲインコントローラ、１４量子化器、１６ノイズシェイパ、１８ＰＷＭ変調部、２０，２２バッファ、２４パターン比較部、２６，２８セレクタ、３０，３２ＰＷＭ変調器。

Claims

スピーカに直接もしくは復調フィルタを介してＢＴＬ接続され、入力音声信号を正相側のＰＭＷ信号及び逆相側のＰＷＭ信号として出力する音声信号処理回路であって、
ミュート時に前記正相側のＰＷＭ信号及び逆相側のＰＷＭ信号をそれぞれ５０％デューティ信号に切り替える切替回路と、
前記５０％デューティ信号に切り替えるタイミングを制御する制御回路と、
を有し、前記制御回路は、前記正相側のＰＷＭ信号と前記逆相側のＰＷＭ信号が同一パターンである場合に切り替えることを特徴とする音声信号処理装置。
請求項１記載の装置において、
前記制御回路は、前記正相側のＰＷＭ信号と前記逆相側のＰＷＭ信号が所定許容範囲内において同一レベルである場合に同一パターンと判定することを特徴とする音声信号処理装置。
請求項２記載の装置において、
前記制御回路は、前記正相側のＰＷＭ信号と前記逆相側のＰＷＭ信号が所定許容範囲内においてさらに５０％デューティである場合に同一パターンと判定することを特徴とする音声信号処理装置。
請求項２、３のいずれかに記載の装置において、
前記制御回路は、前記正相側のＰＭＷ信号と前記逆相側のＰＷＭ信号のそれぞれ複数のサンプリングデータを比較することで同一パターンと判定することを特徴とする音声信号処理装置。
スピーカに直接もしくは復調フィルタを介してＢＴＬ接続され、入力音声信号を正相側のＰＷＭ信号及び逆相側のＰＷＭ信号として出力する音声信号処理回路であって、
入力デジタル音声信号を低解像度デジタル音声信号に量子化する量子化器と、
低解像度デジタル音声信号の量子化ノイズ分布を高周波側にシフトさせるノイズシェイパと、
ミュート時にノイズシェイパからの正相側デジタル信号と逆相側デジタル信号のパターンを比較するパターン比較回路と、
ミュート時に、前記パターン比較回路でパターンが一致しないと判定された場合に前記正相側デジタル信号と逆相側デジタル信号を出力し、パターンが一致すると判定された場合に前記正相側デジタル信号と前記逆相側デジタル信号に代えて所定の設定値を出力するセレクタと、
前記セレクタから出力された正相側デジタル信号、前記逆相デジタル信号、及び前記設定値をＰＷＭ変調して出力するＰＷＭ変調器と、
を有し、前記設定値は、前記ＰＷＭ変調器でＰＷＭ変調した場合に５０％デューティとなる値であることを特徴とする音声信号処理装置。
請求項５記載の装置において、
前記パターン比較回路は、前記正相側デジタル信号及び前記逆相側デジタル信号のそれぞれ複数のサンプリングデータを比較し、所定許容範囲内において同一レベルとなる場合にパターンが一致すると判定することを特徴とする音声信号処理装置。
請求項６記載の装置において、
前記パターン比較回路は、前記正相側デジタル信号及び前記逆相側デジタル信号のそれぞれ複数のサンプリングデータを比較し、所定許容範囲内においてＰＷＭ変調した場合に５０％デューティとなる場合にパターンが一致すると判定することを特徴とする音声信号処理装置。
請求項５〜７のいずれかに記載の装置において、
前記パターン比較回路は、前記正相側デジタル信号及び前記逆相側デジタル信号をそれぞれサンプリングクロック数ｎ（但し、ｎは自然数）だけ順次遅延させる遅延回路を有し、遅延させて得られたそれぞれ複数個Ｎ（但し、Ｎは２以上の自然数）のサンプリングデータを用いて比較することを特徴とする音声信号処理装置。