JP2001203581A - ミュート回路及び電子装置並びにそのミュート方法 - Google Patents
ミュート回路及び電子装置並びにそのミュート方法Info
- Publication number
- JP2001203581A JP2001203581A JP2000013395A JP2000013395A JP2001203581A JP 2001203581 A JP2001203581 A JP 2001203581A JP 2000013395 A JP2000013395 A JP 2000013395A JP 2000013395 A JP2000013395 A JP 2000013395A JP 2001203581 A JP2001203581 A JP 2001203581A
- Authority
- JP
- Japan
- Prior art keywords
- mute
- analog
- digital signal
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 電源をオフにしてもクリック音が発生しない
ようにしたミュート回路などを提供すること。 【解決手段】 ゲインミュート回路１１は、入力される
デジタル信号に係数を乗算してその係数を徐々にゼロに
することによりミュートを行う。レベルミュート回路１
３は、デジタルフィルタ１２からの出力を入力し、その
入力したデジタル信号のレベルを電源のオフ時の電圧レ
ベルまで徐々に下げることによりミュートを行う。ま
た、アナログミュート回路２３は、アナログ部２の出力
端子を電源のオフ時の電圧レベルのに固定するミュート
を行う。ミュート制御部３は、ミュート動作の際に、ゲ
インミュート回路１１、レベルミュート回路１３、アナ
ログミュート回路２３の順で各ミュート動作を行わせ、
その後にアナログ部２への電源をオフにさせる。
ようにしたミュート回路などを提供すること。 【解決手段】 ゲインミュート回路１１は、入力される
デジタル信号に係数を乗算してその係数を徐々にゼロに
することによりミュートを行う。レベルミュート回路１
３は、デジタルフィルタ１２からの出力を入力し、その
入力したデジタル信号のレベルを電源のオフ時の電圧レ
ベルまで徐々に下げることによりミュートを行う。ま
た、アナログミュート回路２３は、アナログ部２の出力
端子を電源のオフ時の電圧レベルのに固定するミュート
を行う。ミュート制御部３は、ミュート動作の際に、ゲ
インミュート回路１１、レベルミュート回路１３、アナ
ログミュート回路２３の順で各ミュート動作を行わせ、
その後にアナログ部２への電源をオフにさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、ミュート回路に関
し、特にデジタル装置のミュート回路、さらにはデジタ
ル部とアナログ部とが混在した電子装置に適用されるミ
ュート回路に関するものである。そして、本発明は、好
適には、デジタル信号をアナログ信号に変換するオーバ
ーサンプリング型Ｄ／Ａ変換器に適用されるミュート回
路に関するものである。
し、特にデジタル装置のミュート回路、さらにはデジタ
ル部とアナログ部とが混在した電子装置に適用されるミ
ュート回路に関するものである。そして、本発明は、好
適には、デジタル信号をアナログ信号に変換するオーバ
ーサンプリング型Ｄ／Ａ変換器に適用されるミュート回
路に関するものである。
【０００２】
【従来の技術】近年、オーディオ用Ｄ／Ａ変換器は、線
形性の良さ、波形の滑らかさ、高ＳＮ比のために、オー
バーサンプリング技術を用いたＤ／Ａ変換器が主流とな
っている。このオーバーサンプリングＤ／Ａ変換器は、
例えば入力された１６ビットのデジタル信号を、デジタ
ルフィルタやサンプル・ホールド回路でサンプリング周
波数を８倍や６４倍に高くし、このデジタル信号を、デ
ジタル・デルタ・シグマ（ΔΣ）変調回路でノイズシェ
ーピングして量子化ノイズを高域においやり、１ビット
や数ビットの信号に変換し、この信号をアナログ信号に
変換したのち、アナログ信号に含まれる高域のノイズを
アナログローパスフィルタでカットするものである。
形性の良さ、波形の滑らかさ、高ＳＮ比のために、オー
バーサンプリング技術を用いたＤ／Ａ変換器が主流とな
っている。このオーバーサンプリングＤ／Ａ変換器は、
例えば入力された１６ビットのデジタル信号を、デジタ
ルフィルタやサンプル・ホールド回路でサンプリング周
波数を８倍や６４倍に高くし、このデジタル信号を、デ
ジタル・デルタ・シグマ（ΔΣ）変調回路でノイズシェ
ーピングして量子化ノイズを高域においやり、１ビット
や数ビットの信号に変換し、この信号をアナログ信号に
変換したのち、アナログ信号に含まれる高域のノイズを
アナログローパスフィルタでカットするものである。
【０００３】従来、このようなオーバーサンプリングＤ
／Ａ変換器のミュートを行う場合には、例えば出力端子
をアナロググランド端子にスイッチ等で接続するもの、
デジタル信号にゼロを乗算して信号を減衰させるもの、
あるいはアップダウンカウンタを用いて信号のレベルを
減衰させるもの等が知られている。
／Ａ変換器のミュートを行う場合には、例えば出力端子
をアナロググランド端子にスイッチ等で接続するもの、
デジタル信号にゼロを乗算して信号を減衰させるもの、
あるいはアップダウンカウンタを用いて信号のレベルを
減衰させるもの等が知られている。
【０００４】
【発明が解決しようとする課題】ところで、上記のよう
なＤ／Ａ変換器を電池で駆動させる場合において、長時
間にわたって使用するためには、消費電力を低減する必
要がある。この消費電力を低減するためには、ブロック
毎に電源から電力を供給し、不要ブロックには電力を供
給しないようにする場合や電力を消費しない状態（パワ
ーダウンモード）にする場合がある。
なＤ／Ａ変換器を電池で駆動させる場合において、長時
間にわたって使用するためには、消費電力を低減する必
要がある。この消費電力を低減するためには、ブロック
毎に電源から電力を供給し、不要ブロックには電力を供
給しないようにする場合や電力を消費しない状態（パワ
ーダウンモード）にする場合がある。
【０００５】前者の場合に、いきなり電源からの電力の
供給を止めると、信号の状態が急激に変化するため、ク
リック音（ボツという異常音）が発生する。また、例え
ば、Ｄ／Ａ変換器の出力端子を所定のレベルに固定して
も、前者の電力供給カットや後者のパワーダウンモード
の状態になると、出力端子のレベルをコントロールでき
なくなり、電圧が変動してしまうことになり、クリック
音を解消できないという不都合がある。
供給を止めると、信号の状態が急激に変化するため、ク
リック音（ボツという異常音）が発生する。また、例え
ば、Ｄ／Ａ変換器の出力端子を所定のレベルに固定して
も、前者の電力供給カットや後者のパワーダウンモード
の状態になると、出力端子のレベルをコントロールでき
なくなり、電圧が変動してしまうことになり、クリック
音を解消できないという不都合がある。
【０００６】また、Ｄ／Ａ変換器に０Ｖになるデジタル
コードが入力されても数ｍＶの電圧が出力されている場
合があり、これにより電源オフやパワーダウンモードに
するとクリック音が発生する不都合がある。さらに、入
力信号が変動している状態でレベルを低下させても、入
力信号が急激な変動を生ずることがあり、この場合に
は、同様にクリック音が発生するという不都合がある。
コードが入力されても数ｍＶの電圧が出力されている場
合があり、これにより電源オフやパワーダウンモードに
するとクリック音が発生する不都合がある。さらに、入
力信号が変動している状態でレベルを低下させても、入
力信号が急激な変動を生ずることがあり、この場合に
は、同様にクリック音が発生するという不都合がある。
【０００７】そこで、本発明の目的は、電源をオフにし
てもクリック音が発生しないようにしたミュート回路や
電子装置を提供することにある。また、本発明の他の目
的は、入力信号が変動していてもクリック音やノイズが
発生しないミュート回路や電子装置を提供することにあ
る。さらに、本発明の他の目的は、信号レベルを下げる
際に滑らかに変化させ、ノイズの発生を抑制できるミュ
ート回路や電子装置を提供することにある。
てもクリック音が発生しないようにしたミュート回路や
電子装置を提供することにある。また、本発明の他の目
的は、入力信号が変動していてもクリック音やノイズが
発生しないミュート回路や電子装置を提供することにあ
る。さらに、本発明の他の目的は、信号レベルを下げる
際に滑らかに変化させ、ノイズの発生を抑制できるミュ
ート回路や電子装置を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１から請求項７に記
載の各発明は以下のように構成した。請求項１に記載の
発明は、コード化されたデジタル信号を扱う電子装置に
使用され、前記デジタル信号のレベルを前記電子装置の
電源のオフ時の電圧レベルまで下げてミュートを行うミ
ュート回路において、前記デジタル信号のコードの範囲
を通常動作時よりも広くしておき、前記ミュートを行う
際に、前記デジタル信号のコードを前記電源のオフ時の
電圧レベルより下のコードまで下げるようにしたことを
特徴とするものである。
明の目的を達成するために、請求項１から請求項７に記
載の各発明は以下のように構成した。請求項１に記載の
発明は、コード化されたデジタル信号を扱う電子装置に
使用され、前記デジタル信号のレベルを前記電子装置の
電源のオフ時の電圧レベルまで下げてミュートを行うミ
ュート回路において、前記デジタル信号のコードの範囲
を通常動作時よりも広くしておき、前記ミュートを行う
際に、前記デジタル信号のコードを前記電源のオフ時の
電圧レベルより下のコードまで下げるようにしたことを
特徴とするものである。
【０００９】このように請求項１に記載の発明では、通
常の動作時に、例えば０．６Ｖを中心に±０．５Ｖに相
当するデジタル信号を出力するようにしておく。一方、
ミュート時には、そのデジタル信号のレベルを例えば０
Ｖ以下というように通常動作時よりも大きくする。この
ため、ミュート時に出力を接地電位に固定できるので、
ミュート時に電源をオフにしてもクリック音の発生を防
止できる上に、入力信号が変動してもその変動に伴なう
クリック音やノイズの発生を防止できる。
常の動作時に、例えば０．６Ｖを中心に±０．５Ｖに相
当するデジタル信号を出力するようにしておく。一方、
ミュート時には、そのデジタル信号のレベルを例えば０
Ｖ以下というように通常動作時よりも大きくする。この
ため、ミュート時に出力を接地電位に固定できるので、
ミュート時に電源をオフにしてもクリック音の発生を防
止できる上に、入力信号が変動してもその変動に伴なう
クリック音やノイズの発生を防止できる。
【００１０】また、請求項２に記載の発明は、入力され
るデジタル信号に係数を乗算し、前記係数を徐々にゼロ
にすることによりミュートを行うゲインミュート回路
と、このゲインミュート回路からの出力を入力し、前記
ゼロが乗算されたデジタル信号のレベルを電源のオフ時
の電圧レベルまで減算してミュートを行うレベルミュー
ト回路と、を備えたことを特徴とするものである。
るデジタル信号に係数を乗算し、前記係数を徐々にゼロ
にすることによりミュートを行うゲインミュート回路
と、このゲインミュート回路からの出力を入力し、前記
ゼロが乗算されたデジタル信号のレベルを電源のオフ時
の電圧レベルまで減算してミュートを行うレベルミュー
ト回路と、を備えたことを特徴とするものである。
【００１１】このように請求項２に記載の発明では、ゲ
インミュート回路が、入力されるデジタル信号に係数を
乗算してその係数を徐々にゼロにすることによりミュー
トを行う。また、レベルミュート回路は、ゲインミュー
ト回路からの出力を入力し、ゼロが乗算されたデジタル
信号のレベルを電源のオフ時の電圧レベルまで減算して
ミュートを行う。
インミュート回路が、入力されるデジタル信号に係数を
乗算してその係数を徐々にゼロにすることによりミュー
トを行う。また、レベルミュート回路は、ゲインミュー
ト回路からの出力を入力し、ゼロが乗算されたデジタル
信号のレベルを電源のオフ時の電圧レベルまで減算して
ミュートを行う。
【００１２】このため、この発明をＤ／Ａ変換器などに
適用した場合には、ミュート時に出力を接地電位または
それ以下に固定できるので、ミュート時に電源をオフに
してもクリック音の発生を防止できる上に、入力信号が
変動してもその変動に伴うクリック音やノイズの発生を
防止できる。さらに、請求項３に記載の発明は、請求項
２に記載のミュート回路において、前記ゲインミュート
回路と前記レベルミュート回路との間に、前記デジタル
信号のサンプリング周波数を高くして前記デジタル信号
を補完するインタポレーションフィルタを備えたことを
特徴とするものである。
適用した場合には、ミュート時に出力を接地電位または
それ以下に固定できるので、ミュート時に電源をオフに
してもクリック音の発生を防止できる上に、入力信号が
変動してもその変動に伴うクリック音やノイズの発生を
防止できる。さらに、請求項３に記載の発明は、請求項
２に記載のミュート回路において、前記ゲインミュート
回路と前記レベルミュート回路との間に、前記デジタル
信号のサンプリング周波数を高くして前記デジタル信号
を補完するインタポレーションフィルタを備えたことを
特徴とするものである。
【００１３】このように請求項３に記載の発明では、ゲ
インミュート回路とレベルミュート回路との間に、イン
タポレーションフィルタを備え、サンプリングレートを
上げてから、レベルミュート回路で出力レベルを変化さ
せるようにしている。このため、デジタル信号のステッ
プ幅が小さくなり、信号レベルを徐々に下げる際に、滑
らかに変化してノイズの発生を抑制できる。
インミュート回路とレベルミュート回路との間に、イン
タポレーションフィルタを備え、サンプリングレートを
上げてから、レベルミュート回路で出力レベルを変化さ
せるようにしている。このため、デジタル信号のステッ
プ幅が小さくなり、信号レベルを徐々に下げる際に、滑
らかに変化してノイズの発生を抑制できる。
【００１４】また、請求項４に記載の発明は、コード化
されたデジタル信号の処理を行うデジタル部と、このデ
ジタル部で処理されたデジタル信号をアナログ信号に変
換するアナログ部とを備えた電子装置であって、前記デ
ジタル部は、前記デジタル信号のコードを前記電子装置
の電源のオフ時の電圧レベルまで下げてミュートを行う
デジタルミュート回路を含み、前記アナログ部は、アナ
ログ部の出力端子を前記電源のオフ時の電圧レベルに固
定するミュートを行うアナログミュート回路を含み、か
つ、ミュートを行う際に、前記デジタルミュート回路の
ミュート動作をさせ、この動作の終了後に前記アナログ
ミュート回路のミュート動作をさせるミュート制御部を
備えていることを特徴とするものである。
されたデジタル信号の処理を行うデジタル部と、このデ
ジタル部で処理されたデジタル信号をアナログ信号に変
換するアナログ部とを備えた電子装置であって、前記デ
ジタル部は、前記デジタル信号のコードを前記電子装置
の電源のオフ時の電圧レベルまで下げてミュートを行う
デジタルミュート回路を含み、前記アナログ部は、アナ
ログ部の出力端子を前記電源のオフ時の電圧レベルに固
定するミュートを行うアナログミュート回路を含み、か
つ、ミュートを行う際に、前記デジタルミュート回路の
ミュート動作をさせ、この動作の終了後に前記アナログ
ミュート回路のミュート動作をさせるミュート制御部を
備えていることを特徴とするものである。
【００１５】このように請求項４に記載の発明では、デ
ジタルミュート回路が、デジタル信号のコードを電子装
置の電源のオフ時の電圧レベルまで下げてミュートを行
い、アナログミュート回路が、アナログ部の出力端子を
前記電源のオフ時の電圧レベルに固定するミュートを行
う。このため、ミュート状態で電源をオフしてもクリッ
ク音の発生を確実に防止できる上に、入力信号が変動し
てもその変動に伴うクリック音やノイズの発生を防止で
きる。
ジタルミュート回路が、デジタル信号のコードを電子装
置の電源のオフ時の電圧レベルまで下げてミュートを行
い、アナログミュート回路が、アナログ部の出力端子を
前記電源のオフ時の電圧レベルに固定するミュートを行
う。このため、ミュート状態で電源をオフしてもクリッ
ク音の発生を確実に防止できる上に、入力信号が変動し
てもその変動に伴うクリック音やノイズの発生を防止で
きる。
【００１６】さらに、請求項５に記載の発明は、コード
化されたデジタル信号の処理を行うデジタル部と、この
デジタル部で処理されたデジタル信号をアナログ信号に
変換するアナログ部とを備えた電子装置であって、前記
デジタル部は、入力されるデジタル信号に係数を乗算し
て前記係数を徐々にゼロにすることによりミュートを行
うゲインミュート回路と、このゲインミュート回路から
の出力を入力し、前記ゼロが乗算されたデジタル信号の
レベルを電源のオフ時の電圧レベルまで徐々に下げるこ
とによりミュートを行うレベルミュート回路とを含み、
前記アナログ部は、アナログ部の出力端子を前記電源の
オフ時の電圧レベルに固定するミュートを行うアナログ
ミュート回路を含み、かつ、ミュート動作の際に、前記
ゲインミュート回路、前記レベルミュート回路、前記ア
ナログミュート回路の順で各ミュート動作を行わせ、そ
の後に前記アナログ部への電源をオフにさせるミュート
制御部を備えていることを特徴とするものである。
化されたデジタル信号の処理を行うデジタル部と、この
デジタル部で処理されたデジタル信号をアナログ信号に
変換するアナログ部とを備えた電子装置であって、前記
デジタル部は、入力されるデジタル信号に係数を乗算し
て前記係数を徐々にゼロにすることによりミュートを行
うゲインミュート回路と、このゲインミュート回路から
の出力を入力し、前記ゼロが乗算されたデジタル信号の
レベルを電源のオフ時の電圧レベルまで徐々に下げるこ
とによりミュートを行うレベルミュート回路とを含み、
前記アナログ部は、アナログ部の出力端子を前記電源の
オフ時の電圧レベルに固定するミュートを行うアナログ
ミュート回路を含み、かつ、ミュート動作の際に、前記
ゲインミュート回路、前記レベルミュート回路、前記ア
ナログミュート回路の順で各ミュート動作を行わせ、そ
の後に前記アナログ部への電源をオフにさせるミュート
制御部を備えていることを特徴とするものである。
【００１７】このように請求項５に記載の発明では、ゲ
インミュート回路が、入力されるデジタル信号に係数を
乗算してその係数を徐々にゼロにすることによりミュー
トを行い、レベルミュート回路が、ゲインミュート回路
からの出力を入力し、そのゼロが乗算されたデジタル信
号のレベルを電源のオフ時の電圧レベルまで徐々に下げ
ることによりミュートを行う。また、アナログミュート
回路が、アナログ部の出力端子を電源のオフ時の電圧レ
ベルに固定するミュートを行う。さらに、ミュート制御
部が、ミュート動作の際に、ゲインミュート回路、レベ
ルミュート回路、アナログミュート回路の順で各ミュー
ト動作を行わせ、その後にアナログ部への電源をオフに
させる。
インミュート回路が、入力されるデジタル信号に係数を
乗算してその係数を徐々にゼロにすることによりミュー
トを行い、レベルミュート回路が、ゲインミュート回路
からの出力を入力し、そのゼロが乗算されたデジタル信
号のレベルを電源のオフ時の電圧レベルまで徐々に下げ
ることによりミュートを行う。また、アナログミュート
回路が、アナログ部の出力端子を電源のオフ時の電圧レ
ベルに固定するミュートを行う。さらに、ミュート制御
部が、ミュート動作の際に、ゲインミュート回路、レベ
ルミュート回路、アナログミュート回路の順で各ミュー
ト動作を行わせ、その後にアナログ部への電源をオフに
させる。
【００１８】このため、この発明では、ミュート状態で
アナログ部の電源をオフにしても、クリック音の発生を
確実に防止できる上に、入力信号が変動してもその変動
に伴うクリック音やノイズの発生を防止できる。また、
請求項６に記載の発明は、請求項５に記載の電子装置に
おいて、前記デジタル部は、前記ゲインミュート回路と
前記レベルミュート回路との間に、前記デジタル信号の
サンプリング周波数を高くして前記デジタル信号を補完
するインタポレーションフィルタを備えていることを特
徴とするものである。
アナログ部の電源をオフにしても、クリック音の発生を
確実に防止できる上に、入力信号が変動してもその変動
に伴うクリック音やノイズの発生を防止できる。また、
請求項６に記載の発明は、請求項５に記載の電子装置に
おいて、前記デジタル部は、前記ゲインミュート回路と
前記レベルミュート回路との間に、前記デジタル信号の
サンプリング周波数を高くして前記デジタル信号を補完
するインタポレーションフィルタを備えていることを特
徴とするものである。
【００１９】このように請求項６に記載の発明では、ゲ
インミュート回路とレベルミュート回路との間に、イン
タポレーションフィルタを備え、サンプリングレートを
上げてから、レベルミュート回路で出力レベルを変化さ
せるようにしている。このため、信号のステップ幅が小
さくなり、信号レベルを徐々に下げる際に、滑らかに変
化してノイズの発生を抑制できる。なお、この発明は、
オーバーサンプリングＤ／Ａ変換器に適用するのが好適
である。
インミュート回路とレベルミュート回路との間に、イン
タポレーションフィルタを備え、サンプリングレートを
上げてから、レベルミュート回路で出力レベルを変化さ
せるようにしている。このため、信号のステップ幅が小
さくなり、信号レベルを徐々に下げる際に、滑らかに変
化してノイズの発生を抑制できる。なお、この発明は、
オーバーサンプリングＤ／Ａ変換器に適用するのが好適
である。
【００２０】さらに、請求項７に記載の発明は、コード
化されたデジタル信号の処理を行うデジタル部と、この
デジタル部で処理されたデジタル信号をアナログ信号に
変換するアナログ部とを備えた電子装置に入力されるデ
ジタル信号のミュートを行う電子装置のミュート方法で
あって、ミュート動作の際には、前記デジタル部に入力
されるデジタル信号に係数を乗算して前記係数を徐々に
ゼロにすることによりゲインミュートを行うステップ
と、ゲインミュートされたデジタル信号のレベルを前記
電子装置の電源のオフ時の電圧レベルまで徐々に下げる
ステップと、前記アナログ部の出力端子を前記電源のオ
フ時の電圧レベルに固定するアナログミュートを行うス
テップと、前記アナログ部の電源をオフにするステップ
とからなり、ミュート動作を解除する際には、前記アナ
ログ部の電源をオンにするステップと、前記アナログ部
の出力端子を前記固定の電圧レベルから解除するステッ
プと、デジタル信号のレベルを徐々に上げてレベルミュ
ートを解除するステップと、デジタル信号に乗算する係
数を徐々に上げてゲインミュートを解除するステップ
と、からなることを特徴とするものである。
化されたデジタル信号の処理を行うデジタル部と、この
デジタル部で処理されたデジタル信号をアナログ信号に
変換するアナログ部とを備えた電子装置に入力されるデ
ジタル信号のミュートを行う電子装置のミュート方法で
あって、ミュート動作の際には、前記デジタル部に入力
されるデジタル信号に係数を乗算して前記係数を徐々に
ゼロにすることによりゲインミュートを行うステップ
と、ゲインミュートされたデジタル信号のレベルを前記
電子装置の電源のオフ時の電圧レベルまで徐々に下げる
ステップと、前記アナログ部の出力端子を前記電源のオ
フ時の電圧レベルに固定するアナログミュートを行うス
テップと、前記アナログ部の電源をオフにするステップ
とからなり、ミュート動作を解除する際には、前記アナ
ログ部の電源をオンにするステップと、前記アナログ部
の出力端子を前記固定の電圧レベルから解除するステッ
プと、デジタル信号のレベルを徐々に上げてレベルミュ
ートを解除するステップと、デジタル信号に乗算する係
数を徐々に上げてゲインミュートを解除するステップ
と、からなることを特徴とするものである。
【００２１】このように請求項７に記載の発明による方
法によれば、ミュート状態で電源アナログ部の電源をオ
フにしても、クリック音の発生を確実に防止できる上
に、入力信号が変動してもその変動に伴うクリック音や
ノイズの発生を確実に防止できる。
法によれば、ミュート状態で電源アナログ部の電源をオ
フにしても、クリック音の発生を確実に防止できる上
に、入力信号が変動してもその変動に伴うクリック音や
ノイズの発生を確実に防止できる。
【００２２】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。本発明のミュート回路を電子
装置であるオーバーサンプリング型Ｄ／Ａ変換器に適用
した場合について、図１を参照して説明する。図１は、
オーバーサンプリング型Ｄ／Ａ変換器の構成を示すブロ
ック図である。
図面を参照して説明する。本発明のミュート回路を電子
装置であるオーバーサンプリング型Ｄ／Ａ変換器に適用
した場合について、図１を参照して説明する。図１は、
オーバーサンプリング型Ｄ／Ａ変換器の構成を示すブロ
ック図である。
【００２３】このＤ／Ａ変換器は、図１に示すように、
デジタル信号を入力して所定の処理をするデジタル部１
と、このデジタル部１から出力されるデジタル信号を入
力してアナログ信号に変換するアナログ部２と、後述の
ようにミュート動作の制御を行うミュート制御部３と、
デジタル部１やアナログ部２に電力を供給する電源４
と、アナログ部２と電源４との接続を制御する電源供給
制御部５とを少なくとも備えている。この電源４は、以
下の例では接地電位Ｖｓｓを基準に電圧Ｖｄｄが出力さ
れるものとする。
デジタル信号を入力して所定の処理をするデジタル部１
と、このデジタル部１から出力されるデジタル信号を入
力してアナログ信号に変換するアナログ部２と、後述の
ようにミュート動作の制御を行うミュート制御部３と、
デジタル部１やアナログ部２に電力を供給する電源４
と、アナログ部２と電源４との接続を制御する電源供給
制御部５とを少なくとも備えている。この電源４は、以
下の例では接地電位Ｖｓｓを基準に電圧Ｖｄｄが出力さ
れるものとする。
【００２４】デジタル部１は、図１に示すように、ゲイ
ンミュート回路１１と、デジタルフィルタ１２と、レベ
ルミュート回路１３と、サンプルホールド回路１４と、
デルタシグマ変調回路１５とを少なくとも備えている。
また、アナログ部２は、図１に示すように、スイッチト
キャパシタＤ／Ａ変換回路２１と、アナログ信号用のロ
ーパスフィルタ（ＬＰＦ）２２と、アナログミュート回
路２３とを少なくとも備えている。
ンミュート回路１１と、デジタルフィルタ１２と、レベ
ルミュート回路１３と、サンプルホールド回路１４と、
デルタシグマ変調回路１５とを少なくとも備えている。
また、アナログ部２は、図１に示すように、スイッチト
キャパシタＤ／Ａ変換回路２１と、アナログ信号用のロ
ーパスフィルタ（ＬＰＦ）２２と、アナログミュート回
路２３とを少なくとも備えている。
【００２５】ミュート制御部３は、後述のように、ゲイ
ンミュート回路１１、レベルミュート回路１３、および
アナログミュート回路２３のミュート動作を制御すると
ともに、電源供給制御部５がアナログ部２との電源４と
の接続を行う際の指示を行うようになっている。電源４
は、デジタル部１やアナログ部２の各部に電力を供給す
るためのものである。電源供給制御部５は、ミュート制
御部３からの指示に基づき、アナログ部２と電源４との
接続を制御するようになっている。
ンミュート回路１１、レベルミュート回路１３、および
アナログミュート回路２３のミュート動作を制御すると
ともに、電源供給制御部５がアナログ部２との電源４と
の接続を行う際の指示を行うようになっている。電源４
は、デジタル部１やアナログ部２の各部に電力を供給す
るためのものである。電源供給制御部５は、ミュート制
御部３からの指示に基づき、アナログ部２と電源４との
接続を制御するようになっている。
【００２６】ゲインミュート回路１１は、通常動作時
に、入力されるデジタル信号をそのまま次段に通過さ
せ、ミュート動作時に、そのデジタル信号に係数を乗算
してその係数を徐々にゼロにすることによりミュートを
行うようになっている。ここで、ゲインミュート回路１
１の入力されるデジタル信号は、例えば、サンプリング
周波数Ｆｓが４８ＫＨｚで、２０ｂｉｔのデータであ
る。
に、入力されるデジタル信号をそのまま次段に通過さ
せ、ミュート動作時に、そのデジタル信号に係数を乗算
してその係数を徐々にゼロにすることによりミュートを
行うようになっている。ここで、ゲインミュート回路１
１の入力されるデジタル信号は、例えば、サンプリング
周波数Ｆｓが４８ＫＨｚで、２０ｂｉｔのデータであ
る。
【００２７】デジタルフィルタ１２は、ゲインミュート
回路１１から出力されるデジタル信号のサンプリング周
波数Ｆｓを８倍にして、そのデジタル信号を補完するイ
ンターポレーションである。レベルミュート回路１３
は、通常動作時に、入力されるデジタル信号をそのまま
次段に通過させ、ミュート動作時に、そのデジタル信号
のレベルを電源のオフ時の電圧レベルまで減算させるよ
うになっている。
回路１１から出力されるデジタル信号のサンプリング周
波数Ｆｓを８倍にして、そのデジタル信号を補完するイ
ンターポレーションである。レベルミュート回路１３
は、通常動作時に、入力されるデジタル信号をそのまま
次段に通過させ、ミュート動作時に、そのデジタル信号
のレベルを電源のオフ時の電圧レベルまで減算させるよ
うになっている。
【００２８】サンプルホールド回路１４は、デジタルフ
ィルタ１３の出力をさらに８倍に持ち上げ、サンプリン
グ周波数Ｆｓが６４倍のデジタル信号が出力されるよう
になっている。デルタシグマ変調回路１５は、サンプル
ホールド回路１４からのデジタル信号を量子化するよう
になっている。スイッチトキャパシタＤ／Ａ変換回路２
１は、デルタシグマ変調回路１５で量子化されたデジタ
ル信号をアナログ信号に変換するようになっている。こ
こで、デルタシグマ変調回路１５で変換されたアナログ
信号は、ノイズシェーピングにより高周波域に量子化ノ
イズがある。そのため、ローパスフィルタ２２は、その
量子化ノイズをカットするようになっている。
ィルタ１３の出力をさらに８倍に持ち上げ、サンプリン
グ周波数Ｆｓが６４倍のデジタル信号が出力されるよう
になっている。デルタシグマ変調回路１５は、サンプル
ホールド回路１４からのデジタル信号を量子化するよう
になっている。スイッチトキャパシタＤ／Ａ変換回路２
１は、デルタシグマ変調回路１５で量子化されたデジタ
ル信号をアナログ信号に変換するようになっている。こ
こで、デルタシグマ変調回路１５で変換されたアナログ
信号は、ノイズシェーピングにより高周波域に量子化ノ
イズがある。そのため、ローパスフィルタ２２は、その
量子化ノイズをカットするようになっている。
【００２９】アナログミュート回路２３は、アナログ部
２の出力端子と接地電位との間に設けられたスイッチ２
３１からなり、ミュート動作時に、その接点を閉じてア
ナログ部２の出力端子を接地電位Ｖｓｓに固定するよう
になっている。次に、ゲインミュート回路１１、レベル
ミュート回路１３、およびローパスフィルタ２２の構成
について、図２〜図４を参照して説明する。
２の出力端子と接地電位との間に設けられたスイッチ２
３１からなり、ミュート動作時に、その接点を閉じてア
ナログ部２の出力端子を接地電位Ｖｓｓに固定するよう
になっている。次に、ゲインミュート回路１１、レベル
ミュート回路１３、およびローパスフィルタ２２の構成
について、図２〜図４を参照して説明する。
【００３０】ゲインミュート回路１１は、図２に示すよ
うに、乗算回路１１１とゲインミュート係数発生回路１
１２とから構成されている。そして、ミュート動作時
に、ゲインミュート係数発生回路１１２が所定の係数を
発生し、乗算回路１１は、入力されるデジタル信号に対
してその発生する係数を乗算し、その乗算した結果を出
力するようになっている。
うに、乗算回路１１１とゲインミュート係数発生回路１
１２とから構成されている。そして、ミュート動作時
に、ゲインミュート係数発生回路１１２が所定の係数を
発生し、乗算回路１１は、入力されるデジタル信号に対
してその発生する係数を乗算し、その乗算した結果を出
力するようになっている。
【００３１】レベルミュート回路１３は、図３に示すよ
うに、加減算回路１３１とレベルミュート値発生回路１
３２とから構成されている。そして、ミュート動作時
に、レベルミュート値発生回路１３２が所定のレベルミ
ュート値を発生し、加減算回路１３１は、入力されたデ
ジタル信号に対してその発生するレベルミュート値を加
算または減算するようになっている。
うに、加減算回路１３１とレベルミュート値発生回路１
３２とから構成されている。そして、ミュート動作時
に、レベルミュート値発生回路１３２が所定のレベルミ
ュート値を発生し、加減算回路１３１は、入力されたデ
ジタル信号に対してその発生するレベルミュート値を加
算または減算するようになっている。
【００３２】ローパスフィルタ２２は、図４に示すよう
に、オペアンプ２２１、抵抗Ｒ１、Ｒ２、コンデンサＣ
１などから構成され、その出力端子にアナログミュート
回路２３のスイッチ２３１が接続されている。次に、こ
のような構成からなるこの実施形態にかかるＤ／Ａ変換
器の動作の一例について、図面を参照して説明する。
に、オペアンプ２２１、抵抗Ｒ１、Ｒ２、コンデンサＣ
１などから構成され、その出力端子にアナログミュート
回路２３のスイッチ２３１が接続されている。次に、こ
のような構成からなるこの実施形態にかかるＤ／Ａ変換
器の動作の一例について、図面を参照して説明する。
【００３３】まず、通常の動作の場合について説明す
る。この通常動作時には、ゲインミュート回路１１、レ
ベルミュート回路１３はミュート動作を行わないので、
両回路１１、１３では、入力されたデジタル信号がその
まま出力される。また、ゲインミュート回路２３のスイ
ッチ２３１は、図１のようにその接点が開状態のままで
ある。
る。この通常動作時には、ゲインミュート回路１１、レ
ベルミュート回路１３はミュート動作を行わないので、
両回路１１、１３では、入力されたデジタル信号がその
まま出力される。また、ゲインミュート回路２３のスイ
ッチ２３１は、図１のようにその接点が開状態のままで
ある。
【００３４】通常動作時に、ゲインミュート回路１１に
デジタル信号が入力されると、そのデジタル信号はゲイ
ンミュート回路１１からそのまま出力されてデジタルフ
ィルタ１２に入力されて、サンプル周波数Ｆｓが８倍に
インタポレーション（デジタル補完）される。このイン
タポレーションされた信号はレベルミュート回路１３に
入力されると、そのまま出力されてサンプルホールド回
路１４でサンプリング周波数Ｆｓがさらに８倍されて、
サンプリング周波数Ｆｓが６４倍のデジタル信号が出力
される。
デジタル信号が入力されると、そのデジタル信号はゲイ
ンミュート回路１１からそのまま出力されてデジタルフ
ィルタ１２に入力されて、サンプル周波数Ｆｓが８倍に
インタポレーション（デジタル補完）される。このイン
タポレーションされた信号はレベルミュート回路１３に
入力されると、そのまま出力されてサンプルホールド回
路１４でサンプリング周波数Ｆｓがさらに８倍されて、
サンプリング周波数Ｆｓが６４倍のデジタル信号が出力
される。
【００３５】サンプルホールド回路１４から出力される
デジタル信号は、デルタシグマ変調回路１５で量子化さ
れる。この量子化されたデジタル信号は、スイッチトキ
ャパシタＤ／Ａ変換回路２１でアナログ信号に変換され
る。アナログ信号に含まれる量子化ノイズは、ローパス
フィルタ２２でカットされ、所望のアナログ信号が出力
される。
デジタル信号は、デルタシグマ変調回路１５で量子化さ
れる。この量子化されたデジタル信号は、スイッチトキ
ャパシタＤ／Ａ変換回路２１でアナログ信号に変換され
る。アナログ信号に含まれる量子化ノイズは、ローパス
フィルタ２２でカットされ、所望のアナログ信号が出力
される。
【００３６】次に、ミュート動作時の各部の動作につい
て、図５および図６を参照して説明する。図５に示すよ
うに、時刻ｔ１になる以前には、上述した通常動作とな
り、いま、フルスケールの正弦波が出力される場合には
（例えば０．６Ｖを中心に±０．５Ｖの出力）、図５
（Ａ）に示すように、レベルミュート回路１３の出力
は、例えば＋３４０９０２〜−３４０９０３のデジタル
値（１６ｂｉｔ相当のデータ）が発生している。なお、
図５（Ａ）は、デジタル値で表すべきであるが、説明を
容易とするためにアナログ波形としている。
て、図５および図６を参照して説明する。図５に示すよ
うに、時刻ｔ１になる以前には、上述した通常動作とな
り、いま、フルスケールの正弦波が出力される場合には
（例えば０．６Ｖを中心に±０．５Ｖの出力）、図５
（Ａ）に示すように、レベルミュート回路１３の出力
は、例えば＋３４０９０２〜−３４０９０３のデジタル
値（１６ｂｉｔ相当のデータ）が発生している。なお、
図５（Ａ）は、デジタル値で表すべきであるが、説明を
容易とするためにアナログ波形としている。
【００３７】時刻ｔ１において、ミュート制御部３から
出力されるミュート信号が「Ｌ」レベルから「Ｈ」レベ
ルに変化すると、ミュート動作を開始し、まず時刻ｔ１
〜時刻ｔ２の期間Ｔ１では、ゲインミュート回路１１に
よるゲインミュートが行われる。すなわち、ゲインミュ
ート回路１１は、その期間Ｔ１（例えば２５ｍＳｅｃ）
に、入力されているフルスケールの正弦波に対応するデ
ジタル値（振幅レベル）を徐々に落とし、デジタルコー
ドを「０」とする（図５（Ａ）参照）。
出力されるミュート信号が「Ｌ」レベルから「Ｈ」レベ
ルに変化すると、ミュート動作を開始し、まず時刻ｔ１
〜時刻ｔ２の期間Ｔ１では、ゲインミュート回路１１に
よるゲインミュートが行われる。すなわち、ゲインミュ
ート回路１１は、その期間Ｔ１（例えば２５ｍＳｅｃ）
に、入力されているフルスケールの正弦波に対応するデ
ジタル値（振幅レベル）を徐々に落とし、デジタルコー
ドを「０」とする（図５（Ａ）参照）。
【００３８】さらに具体的に説明すると、図２に示すよ
うに、ゲインミュート係数発生回路１１２が、ゲインミ
ュート係数を発生するとともに、この発生するゲインミ
ュート係数を徐々に小さくしていき、最終的には「０」
とする。乗算回路１１１は、入力されるデジタル信号の
コードとそのゲインミュート係数との乗算を行い、その
デジタルコードは最終的に「０」となる。
うに、ゲインミュート係数発生回路１１２が、ゲインミ
ュート係数を発生するとともに、この発生するゲインミ
ュート係数を徐々に小さくしていき、最終的には「０」
とする。乗算回路１１１は、入力されるデジタル信号の
コードとそのゲインミュート係数との乗算を行い、その
デジタルコードは最終的に「０」となる。
【００３９】次に、時刻ｔ２になると、レベルミュート
回路１３がレベルミュート動作を開始し、このレベルミ
ュート動作は、時刻ｔ２から時刻ｔ３の期間Ｔ２（例え
ば５００ｍＳｅｃ）に行われる。すなわち、レベルミュ
ート回路１３は、その期間Ｔ２に、入力されるデジタル
信号のレベルを電源のオフ時の電圧レベルよりも下のレ
ベルまで減算していく。
回路１３がレベルミュート動作を開始し、このレベルミ
ュート動作は、時刻ｔ２から時刻ｔ３の期間Ｔ２（例え
ば５００ｍＳｅｃ）に行われる。すなわち、レベルミュ
ート回路１３は、その期間Ｔ２に、入力されるデジタル
信号のレベルを電源のオフ時の電圧レベルよりも下のレ
ベルまで減算していく。
【００４０】さらに具体的に説明すると、図３に示すよ
うに、レベルミュート値発生回路１３２がレベルミュー
ト値を発生し、このレベルミュート値が加減算回路１３
１に入力される。加減算回路１３１は、入力されるデジ
タル信号のデータ「０」からそのレベルミュート値を減
算していき（この減算値は徐々に大きくなっていく）、
図５（Ｂ）に示すように、例えばその出力データの値は
最終的に「−４８０５６０」となる。この最終値は、例
えばアナログ値の−０．１Ｖに相当する。
うに、レベルミュート値発生回路１３２がレベルミュー
ト値を発生し、このレベルミュート値が加減算回路１３
１に入力される。加減算回路１３１は、入力されるデジ
タル信号のデータ「０」からそのレベルミュート値を減
算していき（この減算値は徐々に大きくなっていく）、
図５（Ｂ）に示すように、例えばその出力データの値は
最終的に「−４８０５６０」となる。この最終値は、例
えばアナログ値の−０．１Ｖに相当する。
【００４１】次に、時刻ｔ３に達すると、アナログミュ
ート回路２３のスイッチ２３１の接点が閉じられてアナ
ログミュート動作状態になり、これによりアナログ部２
の出力端子は接地電位Ｖｓｓになる。スイッチ２３１の
接点が閉じるときには、アナログ部２の出力は接地電位
Ｖｓｓにあるので、アナログ部２の後段に接続されるス
ピーカからはノイズ（雑音）が発生しない。
ート回路２３のスイッチ２３１の接点が閉じられてアナ
ログミュート動作状態になり、これによりアナログ部２
の出力端子は接地電位Ｖｓｓになる。スイッチ２３１の
接点が閉じるときには、アナログ部２の出力は接地電位
Ｖｓｓにあるので、アナログ部２の後段に接続されるス
ピーカからはノイズ（雑音）が発生しない。
【００４２】アナログミュート回路２３のスイッチ２３
１の接点が閉じた後、ミュート制御部３の指示に基づ
き、電源供給制御部５は、電源４とアナログ部２との電
気的な接続を解除し、アナログ部２の電源をオフにす
る。このとき、アナログ部２の出力は接地電位Ｖｓｓに
固定されているので、アナログ部２の後段に接続される
スピーカからはクリック音（異音）が発生しない。
１の接点が閉じた後、ミュート制御部３の指示に基づ
き、電源供給制御部５は、電源４とアナログ部２との電
気的な接続を解除し、アナログ部２の電源をオフにす
る。このとき、アナログ部２の出力は接地電位Ｖｓｓに
固定されているので、アナログ部２の後段に接続される
スピーカからはクリック音（異音）が発生しない。
【００４３】以上述べたミュート動作時の手順をまとめ
ると、図６に示すフローチャートのステップＳ１〜Ｓ４
のようになる。次に、ミュートの解除動作について、図
５および図７を参照して説明する。時刻ｔ４において、
ミュート制御部３から出力されるミュート信号が「Ｈ」
レベルから「Ｌ」レベルに変化すると、ミュートの解除
動作を開始する。まず、ミュート制御部３の指示に基づ
き、電源供給制御部５は、電源４とアナログ部２との電
気的な接続を行い、アナログ部２の電源をオフからオン
にする。アナログ部２の電源のオンの後、アナログミュ
ート回路２３のスイッチ２３１の接点を開き、アナログ
ミュートを解除状態にする。
ると、図６に示すフローチャートのステップＳ１〜Ｓ４
のようになる。次に、ミュートの解除動作について、図
５および図７を参照して説明する。時刻ｔ４において、
ミュート制御部３から出力されるミュート信号が「Ｈ」
レベルから「Ｌ」レベルに変化すると、ミュートの解除
動作を開始する。まず、ミュート制御部３の指示に基づ
き、電源供給制御部５は、電源４とアナログ部２との電
気的な接続を行い、アナログ部２の電源をオフからオン
にする。アナログ部２の電源のオンの後、アナログミュ
ート回路２３のスイッチ２３１の接点を開き、アナログ
ミュートを解除状態にする。
【００４４】次に、そのアナログミュートが解除される
と、時刻ｔ４から時刻ｔ５の期間Ｔ３では、レベルミュ
ート回路１３がデジタル信号のレベルを徐々に上げて、
レベルミュートの解除動作を行う。すなわち、レベルミ
ュート値発生回路１３２がレベルミュート値を発生し、
このレベルミュート値が加減算回路１３１に入力され
る。加減算回路１３１は、入力されるデジタル信号のデ
ータ「０」にレベルミュート値を加算していく（この加
算値は徐々に小さくなっていく）。このため、図５
（Ｂ）に示すように、加減算回路１３１の出力データの
値は、「−４５０５６０」から徐々に増加していき最終
的に「０」となる。
と、時刻ｔ４から時刻ｔ５の期間Ｔ３では、レベルミュ
ート回路１３がデジタル信号のレベルを徐々に上げて、
レベルミュートの解除動作を行う。すなわち、レベルミ
ュート値発生回路１３２がレベルミュート値を発生し、
このレベルミュート値が加減算回路１３１に入力され
る。加減算回路１３１は、入力されるデジタル信号のデ
ータ「０」にレベルミュート値を加算していく（この加
算値は徐々に小さくなっていく）。このため、図５
（Ｂ）に示すように、加減算回路１３１の出力データの
値は、「−４５０５６０」から徐々に増加していき最終
的に「０」となる。
【００４５】次に、そのレベルミュートが解除される
と、時刻ｔ５から時刻ｔ６の期間Ｔ４では、ゲインミュ
ート回路１１がデジタル信号に乗算する係数を徐々に上
げていきゲインミュートを解除する。すなわち、ゲイン
ミュート係数発生回路１１２が、係数を徐々に大きくし
ていき、この係数が乗算回路１１１に入力される。乗算
回路１１１は、入力されるデジタル信号のコードとその
係数との乗算を行い、そのデジタルコードは最終的に所
定値になる。そして、時刻ｔ６に達すると、ミュートの
解除動作が完了して、通常の動作に復帰する。
と、時刻ｔ５から時刻ｔ６の期間Ｔ４では、ゲインミュ
ート回路１１がデジタル信号に乗算する係数を徐々に上
げていきゲインミュートを解除する。すなわち、ゲイン
ミュート係数発生回路１１２が、係数を徐々に大きくし
ていき、この係数が乗算回路１１１に入力される。乗算
回路１１１は、入力されるデジタル信号のコードとその
係数との乗算を行い、そのデジタルコードは最終的に所
定値になる。そして、時刻ｔ６に達すると、ミュートの
解除動作が完了して、通常の動作に復帰する。
【００４６】以上述べたミュートの解除動作の手順をま
とめると、図７に示すフローチャトのステップＳ１１〜
Ｓ１４のようになる。以上説明したように、この実施形
態にかかるＤ／Ａ変換器では、デジタル信号のコードの
範囲を通常動作時よりも広くとっておき、ミュート動作
時には、デジタル信号のコードを電源のオフ時の電圧レ
ベルより下のコードまで下げるようしている。すなわ
ち、アナログ部２は、通常動作時には、例えば０．６Ｖ
を中心に±０．５Ｖを出力している。一方、ミュート動
作時には、デジタル信号のコードは通常動作時よりも大
きくし、デジタル信号の出力レベルを０Ｖまたはそれ以
下（例えば−０．１Ｖ）のレベルに下げるようにしてい
る。このため、ミュート時に出力を接地電位に固定でき
るので、ミュート時に電源をオフにしてもクリック音の
発生を確実に防止できる上に、入力信号が変動してもそ
の変動に伴うクリック音やノイズの発生を確実に防止で
きる。
とめると、図７に示すフローチャトのステップＳ１１〜
Ｓ１４のようになる。以上説明したように、この実施形
態にかかるＤ／Ａ変換器では、デジタル信号のコードの
範囲を通常動作時よりも広くとっておき、ミュート動作
時には、デジタル信号のコードを電源のオフ時の電圧レ
ベルより下のコードまで下げるようしている。すなわ
ち、アナログ部２は、通常動作時には、例えば０．６Ｖ
を中心に±０．５Ｖを出力している。一方、ミュート動
作時には、デジタル信号のコードは通常動作時よりも大
きくし、デジタル信号の出力レベルを０Ｖまたはそれ以
下（例えば−０．１Ｖ）のレベルに下げるようにしてい
る。このため、ミュート時に出力を接地電位に固定でき
るので、ミュート時に電源をオフにしてもクリック音の
発生を確実に防止できる上に、入力信号が変動してもそ
の変動に伴うクリック音やノイズの発生を確実に防止で
きる。
【００４７】また、この実施形態にかかるＤ／Ａ変換器
では、デジタル部１がミュート回路としてゲインミュー
ト回路１１とレベルミュート回路１３とを含み、ゲイン
ミュート回路１１とレベルミュート回路１３との間にイ
ンタポレーションを行うデジタルフィルタ１２を設け、
デジタル信号のサンプリング周波数を上げてからレベル
ミュート回路１３でデジタル信号のレベルを低下させる
ようにした。このため、デイジタル信号のステップ幅が
小さくなり、そのレベルが滑らかに低下することができ
る。
では、デジタル部１がミュート回路としてゲインミュー
ト回路１１とレベルミュート回路１３とを含み、ゲイン
ミュート回路１１とレベルミュート回路１３との間にイ
ンタポレーションを行うデジタルフィルタ１２を設け、
デジタル信号のサンプリング周波数を上げてからレベル
ミュート回路１３でデジタル信号のレベルを低下させる
ようにした。このため、デイジタル信号のステップ幅が
小さくなり、そのレベルが滑らかに低下することができ
る。
【００４８】なお、上記の説明は電源供給をオフする例
で示したが、パワーダウンモードにする場合も同様に動
作できる。
で示したが、パワーダウンモードにする場合も同様に動
作できる。
【００４９】
【発明の効果】以上述べたように、本発明のミュート回
路によれば、ミュート時の出力を接地電位に固定できる
ので、ミュート時に電源をオフにしてもクリック音の発
生を防止できる上に、入力信号が変動してもその変動に
伴なうクリック音やノイズの発生を防止できる。
路によれば、ミュート時の出力を接地電位に固定できる
ので、ミュート時に電源をオフにしてもクリック音の発
生を防止できる上に、入力信号が変動してもその変動に
伴なうクリック音やノイズの発生を防止できる。
【００５０】また、本発明のミュート回路において、ゲ
インミュート回路とレベルミュート回路との間に、イン
タポレーションフィルタを備える場合には、デジタル信
号のステップ幅が小さくなり、信号レベルを徐々に下げ
る際に、滑らかに変化してノイズの発生を抑制できる。
本発明の電子装置によれば、ミュート時の出力を接地電
位に固定できるので、ミュート状態でアナログ部の電源
をオフしてもクリック音の発生を確実に防止できる上
に、入力信号が変動してもその変動に伴うクリック音や
ノイズの発生を防止できる。
インミュート回路とレベルミュート回路との間に、イン
タポレーションフィルタを備える場合には、デジタル信
号のステップ幅が小さくなり、信号レベルを徐々に下げ
る際に、滑らかに変化してノイズの発生を抑制できる。
本発明の電子装置によれば、ミュート時の出力を接地電
位に固定できるので、ミュート状態でアナログ部の電源
をオフしてもクリック音の発生を確実に防止できる上
に、入力信号が変動してもその変動に伴うクリック音や
ノイズの発生を防止できる。
【００５１】また、本発明の電子装置において、ゲイン
ミュート回路とレベルミュート回路との間に、インタポ
レーションフィルタを備える場合には、信号のステップ
幅が小さくなり、信号レベルを徐々に下げる際に、滑ら
かに変化してノイズの発生を抑制できる。本発明のミュ
ート方法によれば、ミュート状態で電源アナログ部の電
源をオフにしても、クリック音の発生を確実に防止でき
る上に、入力信号が変動してもその変動に伴うクリック
音やノイズの発生を確実に防止できる。
ミュート回路とレベルミュート回路との間に、インタポ
レーションフィルタを備える場合には、信号のステップ
幅が小さくなり、信号レベルを徐々に下げる際に、滑ら
かに変化してノイズの発生を抑制できる。本発明のミュ
ート方法によれば、ミュート状態で電源アナログ部の電
源をオフにしても、クリック音の発生を確実に防止でき
る上に、入力信号が変動してもその変動に伴うクリック
音やノイズの発生を確実に防止できる。
【図１】本発明のミュート回路の実施形態が適用される
オーバサンプリング型Ｄ／Ａ変換器のブロック図であ
る。
オーバサンプリング型Ｄ／Ａ変換器のブロック図であ
る。
【図２】ゲインミュート回路の構成を示すブロック図で
ある。
ある。
【図３】レベルミュート回路の構成を示すブロック図で
ある。
ある。
【図４】ローパスフィルタとアナログミュート回路の構
成を示す回路図である。
成を示す回路図である。
【図５】ゲインミュート回路やレベルミュート回路の動
作を説明する波形図である。
作を説明する波形図である。
【図６】ミュート動作の一例を示すフローチャートであ
る。
る。
【図７】ミュート解除動作の一例を示すフローチャート
である。
である。
１ デジタル部 ２ アナログ部 ３ ミュート制御部 ４ 電源 ５ 電源供給制御部 １１ ゲインミュート回路 １２ デジタルフィルタ １３ レベルミュート回路 １４ サンプルホールド回路 １５ デルタシグマ変調回路 ２１ スイッチトキャパシタＤ／Ａ変換回路 ２２ ローパスフィルタ ２３ アナログミュート回路 １１１ 乗算回路 １１２ ゲインミュート係数発生回路 １３１ 加減算回路 １３２ レベルミュート値発生回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J055 AX25 AX56 BX16 CX19 GX02 GX04 5J064 AA01 BA03 BA06 BB12 BC07 BC12 BC25 BD02
Claims (7)
- 【請求項１】 コード化されたデジタル信号を扱う電子
装置に使用され、前記デジタル信号のレベルを前記電子
装置の電源のオフ時の電圧レベルまで下げてミュートを
行うミュート回路において、 前記デジタル信号のコードの範囲を通常動作時よりも広
くしておき、前記ミュートを行う際に、前記デジタル信
号のコードを前記電源のオフ時の電圧レベルより下のコ
ードまで下げるようにしたことを特徴とするミュート回
路。 - 【請求項２】 入力されるデジタル信号に係数を乗算
し、前記係数を徐々にゼロにすることによりミュートを
行うゲインミュート回路と、 このゲインミュート回路からの出力を入力し、前記ゼロ
が乗算されたデジタル信号のレベルを電源のオフ時の電
圧レベルまで減算してミュートを行うレベルミュート回
路と、 を備えたことを特徴とするミュート回路。 - 【請求項３】 前記ゲインミュート回路と前記レベルミ
ュート回路との間に、前記デジタル信号のサンプリング
周波数を高くして前記デジタル信号を補完するインタポ
レーションフィルタを備えたことを特徴とする請求項２
に記載のミュート回路。 - 【請求項４】 コード化されたデジタル信号の処理を行
うデジタル部と、このデジタル部で処理されたデジタル
信号をアナログ信号に変換するアナログ部とを備えた電
子装置であって、 前記デジタル部は、前記デジタル信号のコードを前記電
子装置の電源のオフ時の電圧レベルまで下げてミュート
を行うデジタルミュート回路を含み、 前記アナログ部は、アナログ部の出力端子を前記電源の
オフ時の電圧レベルに固定するミュートを行うアナログ
ミュート回路を含み、 かつ、ミュートを行う際に、前記デジタルミュート回路
のミュート動作をさせ、この動作の終了後に前記アナロ
グミュート回路のミュート動作をさせるミュート制御部
を備えていることを特徴とする電子装置。 - 【請求項５】 コード化されたデジタル信号の処理を行
うデジタル部と、このデジタル部で処理されたデジタル
信号をアナログ信号に変換するアナログ部とを備えた電
子装置であって、 前記デジタル部は、入力されるデジタル信号に係数を乗
算して前記係数を徐々にゼロにすることによりミュート
を行うゲインミュート回路と、このゲインミュート回路
からの出力を入力し、前記ゼロが乗算されたデジタル信
号のレベルを電源のオフ時の電圧レベルまで徐々に下げ
ることによりミュートを行うレベルミュート回路とを含
み、 前記アナログ部は、アナログ部の出力端子を前記電源の
オフ時の電圧レベルに固定するミュートを行うアナログ
ミュート回路を含み、 かつ、ミュート動作の際に、前記ゲインミュート回路、
前記レベルミュート回路、前記アナログミュート回路の
順で各ミュート動作を行わせ、その後に前記アナログ部
への電源をオフにさせるミュート制御部を備えているこ
とを特徴とする電子装置。 - 【請求項６】 前記デジタル部は、前記ゲインミュート
回路と前記レベルミュート回路との間に、前記デジタル
信号のサンプリング周波数を高くして前記デジタル信号
を補完するインタポレーションフィルタを備えているこ
とを特徴とする請求項５に記載の電子装置。 - 【請求項７】 コード化されたデジタル信号の処理を行
うデジタル部と、このデジタル部で処理されたデジタル
信号をアナログ信号に変換するアナログ部とを備えた電
子装置に入力されるデジタル信号のミュートを行う電子
装置のミュート方法であって、 ミュート動作の際には、前記デジタル部に入力されるデ
ジタル信号に係数を乗算して前記係数を徐々にゼロにす
ることによりゲインミュートを行うステップと、ゲイン
ミュートされたデジタル信号のレベルを前記電子装置の
電源のオフ時の電圧レベルまで徐々に下げるステップ
と、前記アナログ部の出力端子を前記電源のオフ時の電
圧レベルに固定するアナログミュートを行うステップ
と、前記アナログ部の電源をオフにするステップとから
なり、 ミュート動作を解除する際には、前記アナログ部の電源
をオンにするステップと、前記アナログ部の出力端子を
前記固定の電圧レベルから解除するステップと、デジタ
ル信号のレベルを徐々に上げてレベルミュートを解除す
るステップと、デジタル信号に乗算する係数を徐々に上
げてゲインミュートを解除するステップと、からなるこ
とを特徴とする電子装置のミュート方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013395A JP4368477B2 (ja) | 2000-01-21 | 2000-01-21 | ミュート回路及び電子装置並びにそのミュート方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013395A JP4368477B2 (ja) | 2000-01-21 | 2000-01-21 | ミュート回路及び電子装置並びにそのミュート方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203581A true JP2001203581A (ja) | 2001-07-27 |
| JP4368477B2 JP4368477B2 (ja) | 2009-11-18 |
Family
ID=18540988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013395A Expired - Fee Related JP4368477B2 (ja) | 2000-01-21 | 2000-01-21 | ミュート回路及び電子装置並びにそのミュート方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4368477B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009545899A (ja) * | 2006-08-01 | 2009-12-24 | ヴェリジー（シンガポール） プライベート リミテッド | 非同期型シグマデルタデジタルアナログコンバータ |
| JP2011193233A (ja) * | 2010-03-15 | 2011-09-29 | Asahi Kasei Electronics Co Ltd | Ｄ／ａコンバータ |
| US8155349B2 (en) | 2008-02-05 | 2012-04-10 | Onkyo Corporation | Muting control device, muting control method, and muting control program |
| US8483407B2 (en) | 2009-07-31 | 2013-07-09 | Yamaha Corporation | Noise reducing circuit |
| JP2014014045A (ja) * | 2012-07-05 | 2014-01-23 | Sumitomo Electric Ind Ltd | 信号変換装置、及びこれを用いた送信機 |
-
2000
- 2000-01-21 JP JP2000013395A patent/JP4368477B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009545899A (ja) * | 2006-08-01 | 2009-12-24 | ヴェリジー（シンガポール） プライベート リミテッド | 非同期型シグマデルタデジタルアナログコンバータ |
| US8155349B2 (en) | 2008-02-05 | 2012-04-10 | Onkyo Corporation | Muting control device, muting control method, and muting control program |
| US8483407B2 (en) | 2009-07-31 | 2013-07-09 | Yamaha Corporation | Noise reducing circuit |
| JP2011193233A (ja) * | 2010-03-15 | 2011-09-29 | Asahi Kasei Electronics Co Ltd | Ｄ／ａコンバータ |
| JP2014014045A (ja) * | 2012-07-05 | 2014-01-23 | Sumitomo Electric Ind Ltd | 信号変換装置、及びこれを用いた送信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4368477B2 (ja) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7240962B2 (ja) | 切換可能な２次再生経路 | |
| US8362936B2 (en) | Circuit and method for optimizing dynamic range in a digital to analog signal path | |
| US6271780B1 (en) | Gain ranging analog-to-digital converter with error correction | |
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| US8324969B2 (en) | Delta-sigma modulator approach to increased amplifier gain resolution | |
| EP3229371B1 (en) | Audio amplifier system | |
| GB2592171A (en) | Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement | |
| JP3425344B2 (ja) | Ｄ／ａ変換器 | |
| KR100514340B1 (ko) | 디지털 데이터 변환 장치 | |
| JP4368477B2 (ja) | ミュート回路及び電子装置並びにそのミュート方法 | |
| CN110731050A (zh) | 控制信号路径的噪声传递函数以减少电荷泵噪声 | |
| US20080174362A1 (en) | Voltage supply circuit and circuit device | |
| JPS63238723A (ja) | デイジタル信号処理回路 | |
| JP3103908B2 (ja) | デジタル／アナログ変換回路 | |
| JP4885831B2 (ja) | Δς変調装置、遮断方法、プログラム、および、記録媒体 | |
| JP3885911B2 (ja) | Ｄ／ａ変換器 | |
| JP5230139B2 (ja) | 音声信号処理装置 | |
| US20130147552A1 (en) | Class-d amplifier | |
| JP2002141802A (ja) | Ａ／ｄ変換装置 | |
| JPH07297646A (ja) | デジタル／アナログ変換回路 | |
| JP3416477B2 (ja) | デルタ・シグマ型ｄ／ａ変換器 | |
| JP2001285070A (ja) | Δς型ａ／ｄ変換器 | |
| JP4361418B2 (ja) | デジタル／アナログ変換回路 | |
| Yu et al. | An FPGA-based digital class-D amplifier with power supply error correction | |
| KR20040013826A (ko) | 디지털 오디오 시스템의 클릭/팝 노이즈 제거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4368477 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |