JP3103908B2 - デジタル／アナログ変換回路 - Google Patents
デジタル／アナログ変換回路Info
- Publication number
- JP3103908B2 JP3103908B2 JP04044100A JP4410092A JP3103908B2 JP 3103908 B2 JP3103908 B2 JP 3103908B2 JP 04044100 A JP04044100 A JP 04044100A JP 4410092 A JP4410092 A JP 4410092A JP 3103908 B2 JP3103908 B2 JP 3103908B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- offset
- digital
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、１ビット方式のデジタ
ル／アナログ変換器と称されるデジタル／アナログ変換
回路に関する。
ル／アナログ変換器と称されるデジタル／アナログ変換
回路に関する。
【０００２】
【従来の技術】従来、デジタルオーディオ信号をアナロ
グオーディオ信号に変換するデジタル／アナログ変換回
路として、１ビット方式のデジタル／アナログ変換回路
が実用化されている。この１ビット方式のデジタル／ア
ナログ変換回路は、変換された出力として、数又は幅が
変化する１ビット系列のパルス信号が得られるもので、
このパルス信号の数又は幅が変化する出力を、ローパス
フィルタに供給して平均化することで、アナログオーデ
ィオ信号が得られる。この場合、デジタル／アナログ変
換回路が出力するパルス波形は、レベルがハイレベル又
はローレベルの２値の何れかであり、入力デジタルデー
タに応じてパルス波形の数が変化するものがパルス数変
調（ＰＮＭ）と称され、パルス波形の幅が変化するもの
がパルス幅変調（ＰＷＭ）と称される。このような方式
のデジタル／アナログ変換回路によると、変換時に発生
する歪みを最小限に抑えることができ、歪みのない良好
なアナログオーディオ信号に変換することができる。
グオーディオ信号に変換するデジタル／アナログ変換回
路として、１ビット方式のデジタル／アナログ変換回路
が実用化されている。この１ビット方式のデジタル／ア
ナログ変換回路は、変換された出力として、数又は幅が
変化する１ビット系列のパルス信号が得られるもので、
このパルス信号の数又は幅が変化する出力を、ローパス
フィルタに供給して平均化することで、アナログオーデ
ィオ信号が得られる。この場合、デジタル／アナログ変
換回路が出力するパルス波形は、レベルがハイレベル又
はローレベルの２値の何れかであり、入力デジタルデー
タに応じてパルス波形の数が変化するものがパルス数変
調（ＰＮＭ）と称され、パルス波形の幅が変化するもの
がパルス幅変調（ＰＷＭ）と称される。このような方式
のデジタル／アナログ変換回路によると、変換時に発生
する歪みを最小限に抑えることができ、歪みのない良好
なアナログオーディオ信号に変換することができる。
【０００３】この種の１ビット方式のデジタル／アナロ
グ変換回路の実際の構成について図３を参照して説明す
ると、図中１はコンパクトディスク（ＣＤ）から再生し
たデジタルオーディオデータなどが供給されるデジタル
オーディオデータ入力端子を示し、この入力端子１に得
られる所定ビット数（ここでは１サンプルを１６ビット
とする）のデジタルオーディオデータを、デジタルフィ
ルタ２に供給する。このデジタルフィルタ２では、供給
されるデジタルオーディオデータのオーバサンプリング
を行い、サンプリング周波数を整数倍に高くする。そし
て、デジタルフィルタ２でオーバサンプリングされたデ
ジタルオーディオデータを、加算器３を介してノイズシ
ェーパ４に供給し、ノイズシェーパ４で１サンプル当た
りのビット数を圧縮する処理を行う。ここでは、ノイズ
シェーパ４で１６ビットを４ビットに圧縮する処理が行
われ、ノイズシェーパ４でビット圧縮された４ビットデ
ータは、量子化ステップが０，±０．２５，±０．５，
±０．７５，±１．０の９値のデータとする。
グ変換回路の実際の構成について図３を参照して説明す
ると、図中１はコンパクトディスク（ＣＤ）から再生し
たデジタルオーディオデータなどが供給されるデジタル
オーディオデータ入力端子を示し、この入力端子１に得
られる所定ビット数（ここでは１サンプルを１６ビット
とする）のデジタルオーディオデータを、デジタルフィ
ルタ２に供給する。このデジタルフィルタ２では、供給
されるデジタルオーディオデータのオーバサンプリング
を行い、サンプリング周波数を整数倍に高くする。そし
て、デジタルフィルタ２でオーバサンプリングされたデ
ジタルオーディオデータを、加算器３を介してノイズシ
ェーパ４に供給し、ノイズシェーパ４で１サンプル当た
りのビット数を圧縮する処理を行う。ここでは、ノイズ
シェーパ４で１６ビットを４ビットに圧縮する処理が行
われ、ノイズシェーパ４でビット圧縮された４ビットデ
ータは、量子化ステップが０，±０．２５，±０．５，
±０．７５，±１．０の９値のデータとする。
【０００４】ここで加算器３では、オーバサンプリング
されたデジタルオーディオデータに、端子５に得られる
一定の直流成分を加算させる処理が行われる。この直流
成分の加算処理は、ノイズシェーパ４でのビット圧縮処
理を安定して行うために行われるもので、小レベルの直
流成分が常時加算される。
されたデジタルオーディオデータに、端子５に得られる
一定の直流成分を加算させる処理が行われる。この直流
成分の加算処理は、ノイズシェーパ４でのビット圧縮処
理を安定して行うために行われるもので、小レベルの直
流成分が常時加算される。
【０００５】そして、この直流オフセット成分が加算さ
れたデジタルオーディオデータを、ノイズシェーパ４で
ビット圧縮した後、パルス変換部６に供給し、１ビット
（２値）のパルスデータに変換する。この変換により、
パルス波形の数が変化するパルス数変調又はパルス波形
の幅が変化するパルス幅変調を行い、変換されたパルス
データを出力端子７に供給する。そして、この出力端子
７に得られるパルスデータを、ローパスフィルタ（図示
せず）で平均化し、アナログオーディオ信号とする。
れたデジタルオーディオデータを、ノイズシェーパ４で
ビット圧縮した後、パルス変換部６に供給し、１ビット
（２値）のパルスデータに変換する。この変換により、
パルス波形の数が変化するパルス数変調又はパルス波形
の幅が変化するパルス幅変調を行い、変換されたパルス
データを出力端子７に供給する。そして、この出力端子
７に得られるパルスデータを、ローパスフィルタ（図示
せず）で平均化し、アナログオーディオ信号とする。
【０００６】なお、パルス変換部６での変換処理によ
り、入力データが０データである場合（即ち無音状態で
ある場合）に、デューティ５０％のパルスが出力される
ようにしてある。
り、入力データが０データである場合（即ち無音状態で
ある場合）に、デューティ５０％のパルスが出力される
ようにしてある。
【０００７】
【発明が解決しようとする課題】一方、オーディオ機器
においては、出力されるオーディオ信号を強制的に無音
状態にするミュート動作が可能なものがある。ここで、
アナログオーディオ信号処理によりミュート動作を行う
場合には、単にレベルを０Ｖレベルに低下させるだけで
良い。これに対し、１ビット方式のデジタル／アナログ
変換回路を使用した機器でのデジタル信号処理によりミ
ュート動作を行う場合には、ノイズシェーパの出力を強
制的に０データにさせて、パルス変換部からデューティ
５０％のパルスが出力されるように制御させていた。
においては、出力されるオーディオ信号を強制的に無音
状態にするミュート動作が可能なものがある。ここで、
アナログオーディオ信号処理によりミュート動作を行う
場合には、単にレベルを０Ｖレベルに低下させるだけで
良い。これに対し、１ビット方式のデジタル／アナログ
変換回路を使用した機器でのデジタル信号処理によりミ
ュート動作を行う場合には、ノイズシェーパの出力を強
制的に０データにさせて、パルス変換部からデューティ
５０％のパルスが出力されるように制御させていた。
【０００８】ところで、このような強制的な制御でデュ
ーティ５０％のパルスを出力させるように切換えると、
切換え時に出力されるオーディオ信号にクリック音など
のノイズが含まれてしまう不都合があった。この切換え
時のクリック音などのノイズは、ノイズシェーパでのビ
ット圧縮処理を安定して行うために加算された直流オフ
セット成分の影響によるもので、ノイズシェーパの出力
が強制的に０データに切換わると、直流オフセット成分
が切換え時を境にして瞬時に除去されたことになり、過
渡応答としてクリック音となってしまう。
ーティ５０％のパルスを出力させるように切換えると、
切換え時に出力されるオーディオ信号にクリック音など
のノイズが含まれてしまう不都合があった。この切換え
時のクリック音などのノイズは、ノイズシェーパでのビ
ット圧縮処理を安定して行うために加算された直流オフ
セット成分の影響によるもので、ノイズシェーパの出力
が強制的に０データに切換わると、直流オフセット成分
が切換え時を境にして瞬時に除去されたことになり、過
渡応答としてクリック音となってしまう。
【０００９】本発明はかかる点に鑑み、ミュート動作時
にクリック音などのノイズが出力されない１ビット方式
のデジタル／アナログ変換回路を提供することを目的と
する。
にクリック音などのノイズが出力されない１ビット方式
のデジタル／アナログ変換回路を提供することを目的と
する。
【００１０】
【課題を解決するための手段】本発明は、例えば図１に
示すように、デジタルオーディオデータをデジタルフィ
ルタ２によりオーバーサンプリングし、このオーバーサ
ンプリングされたデータをノイズシェーパ４によりビッ
ト圧縮し、このビット圧縮されたデータをパルス変換部
６で出力パルスの数又は幅が変化する１ビットデータに
変換するデジタル／アナログ変換回路であって、ノイズ
シェーパ４の前段で、所定レベルの直流オフセット成分
が重畳されて、この直流オフセット成分によりノイズシ
ェーパの動作を安定させるようにしたデジタル／アナロ
グ変換回路において、出力データをミュート状態にさせ
るとき、デジタルオーディオデータを所定レベルの直流
オフセット成分に相当するデータに置き換えるようにし
たものである。
示すように、デジタルオーディオデータをデジタルフィ
ルタ２によりオーバーサンプリングし、このオーバーサ
ンプリングされたデータをノイズシェーパ４によりビッ
ト圧縮し、このビット圧縮されたデータをパルス変換部
６で出力パルスの数又は幅が変化する１ビットデータに
変換するデジタル／アナログ変換回路であって、ノイズ
シェーパ４の前段で、所定レベルの直流オフセット成分
が重畳されて、この直流オフセット成分によりノイズシ
ェーパの動作を安定させるようにしたデジタル／アナロ
グ変換回路において、出力データをミュート状態にさせ
るとき、デジタルオーディオデータを所定レベルの直流
オフセット成分に相当するデータに置き換えるようにし
たものである。
【００１１】また、この場合にパルス変換部６の前段
で、デジタルオーディオデータを、直流オフセット成分
に相当するデータに置き換えるようにしたものである。
で、デジタルオーディオデータを、直流オフセット成分
に相当するデータに置き換えるようにしたものである。
【００１２】
【作用】このようにしたことで、ミュート動作が行われ
るとき、直流オフセット成分に相当するデータが少なく
ともパルス変換部に供給され、ミュート状態でないとき
にパルス変換部に供給される０データとほぼ同様のデー
タが、ミュート時にパルス変換部に供給されるようにな
り、クリック音などのノイズのないスムーズなミュート
状態への切換わりが行われる。
るとき、直流オフセット成分に相当するデータが少なく
ともパルス変換部に供給され、ミュート状態でないとき
にパルス変換部に供給される０データとほぼ同様のデー
タが、ミュート時にパルス変換部に供給されるようにな
り、クリック音などのノイズのないスムーズなミュート
状態への切換わりが行われる。
【００１３】
【実施例】以下、本発明の一実施例を、図１及び図２を
参照して説明する。この図１及び図２において、図３に
対応する部分には同一符号を付し、その詳細説明は省略
する。
参照して説明する。この図１及び図２において、図３に
対応する部分には同一符号を付し、その詳細説明は省略
する。
【００１４】本例においては、上述した１ビット方式の
デジタル／アナログ変換回路に適用したもので、図１に
示すように構成する。即ち、本例においてはノイズシェ
ーパ４が出力するビット圧縮された４ビットデータをマ
ルチプレクサ８の一方の入力部に供給する。そして、通
常時はこのマルチプレクサ８の一方の入力部に得られる
４ビットデータを出力し、パルス変換部６に供給する。
また、マルチプレクサ８の他方の入力部には、オフセッ
トデータ発生回路１０が出力するオフセットデータを供
給する。また、図中１０ａはミュート制御信号入力端子
を示し、ミュート制御信号は、このデジタル／アナログ
変換回路が組み込まれたオーディオ装置の出力信号をミ
ュート状態にさせるとき、このオーディオ装置の中央制
御装置（図示せず）から出力される信号である。そし
て、端子１０ａに得られるミュート制御信号が、オフセ
ットデータ発生回路１０に供給されるとき、このオフセ
ットデータ発生回路１０でオフセットデータが作成さ
れ、マルチプレクサ８の他方の入力部に供給される。ま
た、端子１０ａに得られるミュート制御信号は、マルチ
プレクサ８にも供給され、このミュート制御信号がマル
チプレクサ８に供給されるとき、他方の入力部に得られ
るオフセットデータを出力してパルス変換部６に供給す
る。
デジタル／アナログ変換回路に適用したもので、図１に
示すように構成する。即ち、本例においてはノイズシェ
ーパ４が出力するビット圧縮された４ビットデータをマ
ルチプレクサ８の一方の入力部に供給する。そして、通
常時はこのマルチプレクサ８の一方の入力部に得られる
４ビットデータを出力し、パルス変換部６に供給する。
また、マルチプレクサ８の他方の入力部には、オフセッ
トデータ発生回路１０が出力するオフセットデータを供
給する。また、図中１０ａはミュート制御信号入力端子
を示し、ミュート制御信号は、このデジタル／アナログ
変換回路が組み込まれたオーディオ装置の出力信号をミ
ュート状態にさせるとき、このオーディオ装置の中央制
御装置（図示せず）から出力される信号である。そし
て、端子１０ａに得られるミュート制御信号が、オフセ
ットデータ発生回路１０に供給されるとき、このオフセ
ットデータ発生回路１０でオフセットデータが作成さ
れ、マルチプレクサ８の他方の入力部に供給される。ま
た、端子１０ａに得られるミュート制御信号は、マルチ
プレクサ８にも供給され、このミュート制御信号がマル
チプレクサ８に供給されるとき、他方の入力部に得られ
るオフセットデータを出力してパルス変換部６に供給す
る。
【００１５】ここで、オフセットデータ発生回路１０が
出力するオフセットデータとしては、端子５に得られる
直流オフセット成分をデジタルデータ化したもので、加
算器３での加算による直流オフセット量を＋２．５％と
すると、例えば図２に示す回路で作成される。即ち、図
２において、１１はノイズシェーパ４が出力するデジタ
ルデータのサンプリングパルスと同じ周期のクロックパ
ルスの入力端子を示し、この入力端子１１に得られるク
ロックパルスをカウンタ１２に供給する。このカウンタ
１２は例えば１０進カウンタとし、この１０進カウンタ
の４ビットのカウント出力Ａ，Ｂ，Ｃ，Ｄを、４入力Ｎ
ＯＲゲート１３に供給する。但し、カウンタ１２でのカ
ウント動作は、ミュート制御信号が供給されるときだけ
行う。
出力するオフセットデータとしては、端子５に得られる
直流オフセット成分をデジタルデータ化したもので、加
算器３での加算による直流オフセット量を＋２．５％と
すると、例えば図２に示す回路で作成される。即ち、図
２において、１１はノイズシェーパ４が出力するデジタ
ルデータのサンプリングパルスと同じ周期のクロックパ
ルスの入力端子を示し、この入力端子１１に得られるク
ロックパルスをカウンタ１２に供給する。このカウンタ
１２は例えば１０進カウンタとし、この１０進カウンタ
の４ビットのカウント出力Ａ，Ｂ，Ｃ，Ｄを、４入力Ｎ
ＯＲゲート１３に供給する。但し、カウンタ１２でのカ
ウント動作は、ミュート制御信号が供給されるときだけ
行う。
【００１６】そして、４入力ＮＯＲゲート１３に供給さ
れる１０進カウンタのカウント出力Ａ，Ｂ，Ｃ，Ｄが全
てローレベル信号“０”であるとき、ハイレベル信号
“１”をＮＯＲゲート１３から出力させる。このように
することで、端子１に供給されるデジタルデータの１０
サンプルに１回だけ、ハイレベル信号“１”がＮＯＲゲ
ート１３から出力されるようになる。そして、このＮＯ
Ｒゲート１３の出力パルスを、マルチプレクサ８の４ビ
ットの他方の入力部８0 ，８1 ，８2 ，８3 の内の最下
位ビットの入力部８0 に供給する。他のビットの入力部
８1 ，８2 ，８3には、常時ローレベル信号“０”を供
給する。
れる１０進カウンタのカウント出力Ａ，Ｂ，Ｃ，Ｄが全
てローレベル信号“０”であるとき、ハイレベル信号
“１”をＮＯＲゲート１３から出力させる。このように
することで、端子１に供給されるデジタルデータの１０
サンプルに１回だけ、ハイレベル信号“１”がＮＯＲゲ
ート１３から出力されるようになる。そして、このＮＯ
Ｒゲート１３の出力パルスを、マルチプレクサ８の４ビ
ットの他方の入力部８0 ，８1 ，８2 ，８3 の内の最下
位ビットの入力部８0 に供給する。他のビットの入力部
８1 ，８2 ，８3には、常時ローレベル信号“０”を供
給する。
【００１７】従って、ミュート制御信号が供給されてオ
フセットデータの作成が行われているときには、マルチ
プレクサ８の他方の入力部には、最下位ビットだけが１
０サンプルに１回だけハイレベル信号“１”となるオフ
セットデータが得られる。そして、マルチプレクサ８に
端子１０ａからのミュート制御信号が供給されるとき、
この１０サンプルに１回だけハイレベル信号“１”とな
るオフセットデータを、マルチプレクサ８からパルス変
換部６に供給する。そして、パルス変換部６では、この
１０サンプルに１回だけ最下位ビットがハイレベル信号
“１”となるオフセットデータが、１ビットのパルスデ
ータに変換されて、出力端子７にこのパルスデータが供
給される。
フセットデータの作成が行われているときには、マルチ
プレクサ８の他方の入力部には、最下位ビットだけが１
０サンプルに１回だけハイレベル信号“１”となるオフ
セットデータが得られる。そして、マルチプレクサ８に
端子１０ａからのミュート制御信号が供給されるとき、
この１０サンプルに１回だけハイレベル信号“１”とな
るオフセットデータを、マルチプレクサ８からパルス変
換部６に供給する。そして、パルス変換部６では、この
１０サンプルに１回だけ最下位ビットがハイレベル信号
“１”となるオフセットデータが、１ビットのパルスデ
ータに変換されて、出力端子７にこのパルスデータが供
給される。
【００１８】その他の部分は、図３に示した従来の１ビ
ット方式のデジタル／アナログ変換回路と同様に構成す
る。
ット方式のデジタル／アナログ変換回路と同様に構成す
る。
【００１９】次に、本例のデジタル／アナログ変換回路
のミュート時の動作を説明すると、ミュート制御信号が
供給されてミュート動作が行われるときには、入力端子
１に得られるデジタルオーディオデータの代わりに、オ
フセットデータ発生回路１０が出力するオフセットデー
タがパルス変換部６に供給され、このオフセットデータ
が１ビットのパルスデータに変換されて出力される。従
って、ミュート動作時にパルス変換部６から出力される
パルスデータは、デューティ５０％のパルスにはならな
いが、オフセットデータは１０サンプルに１回だけ最下
位ビットがハイレベル信号“１”になるだけであり、ノ
イズシェーパ４が出力するデジタルデータのサンプリン
グ周波数は通常１ＭＨｚ〜１０ＭＨｚ程度の非常に高い
周波数であるので、オフセットデータは１００ｋＨｚ〜
１ＭＨｚ程度の交流成分を持つデータとなる。このオフ
セットデータが持つ１００ｋＨｚ〜１ＭＨｚ程度の周波
数は、人間の可聴周波数帯域を大きく越える周波数であ
るので、例えパルス変換部６で１ビットのパルスデータ
への変換が行われて、出力端子７に得られるこのパルス
データをローパスフィルタで平均化しても、人間の可聴
周波数帯域よりも上の周波数成分を持つだけであると共
に、実際には後段の回路のアナログフィルタで減衰させ
られてしまい、完全な無音信号の場合と実質的に変化が
ない。
のミュート時の動作を説明すると、ミュート制御信号が
供給されてミュート動作が行われるときには、入力端子
１に得られるデジタルオーディオデータの代わりに、オ
フセットデータ発生回路１０が出力するオフセットデー
タがパルス変換部６に供給され、このオフセットデータ
が１ビットのパルスデータに変換されて出力される。従
って、ミュート動作時にパルス変換部６から出力される
パルスデータは、デューティ５０％のパルスにはならな
いが、オフセットデータは１０サンプルに１回だけ最下
位ビットがハイレベル信号“１”になるだけであり、ノ
イズシェーパ４が出力するデジタルデータのサンプリン
グ周波数は通常１ＭＨｚ〜１０ＭＨｚ程度の非常に高い
周波数であるので、オフセットデータは１００ｋＨｚ〜
１ＭＨｚ程度の交流成分を持つデータとなる。このオフ
セットデータが持つ１００ｋＨｚ〜１ＭＨｚ程度の周波
数は、人間の可聴周波数帯域を大きく越える周波数であ
るので、例えパルス変換部６で１ビットのパルスデータ
への変換が行われて、出力端子７に得られるこのパルス
データをローパスフィルタで平均化しても、人間の可聴
周波数帯域よりも上の周波数成分を持つだけであると共
に、実際には後段の回路のアナログフィルタで減衰させ
られてしまい、完全な無音信号の場合と実質的に変化が
ない。
【００２０】そして、本例の回路ではミュート動作時に
パルス変換部６に供給されるデータがオフセットデータ
に切換わったときにも、加算器３で加算される直流オフ
セット量に相当するデータが供給されるので、パルス変
換部６にはミュート動作の有無にかかわらず、実質的に
常時直流オフセット信号が供給されることになり、直流
オフセット信号の有無による過渡応答としてのクリック
音の発生が防止される。
パルス変換部６に供給されるデータがオフセットデータ
に切換わったときにも、加算器３で加算される直流オフ
セット量に相当するデータが供給されるので、パルス変
換部６にはミュート動作の有無にかかわらず、実質的に
常時直流オフセット信号が供給されることになり、直流
オフセット信号の有無による過渡応答としてのクリック
音の発生が防止される。
【００２１】なお、上述実施例において、直流オフセッ
ト量を＋２．５％としたときに、上述した１０サンプル
に１回だけ最下位ビットがハイレベル信号“１”になる
オフセットデータを作成するようにしたことについて説
明すると、本例のノイズシェーパ４でビット圧縮された
４ビットデータの最小量子化値は０．２５（従来例の説
明参照）としたので、この最小量子化値の０．２５を１
／１０にすると０．０２５（即ち２．５％）となる。従
って、直流オフセット量の２．５％は、１０サンプルに
１回だけ最下位ビットをハイレベル信号“１”にするこ
とで表現され、図２に示す構成のカウンタ１２とＮＯＲ
ゲート１３とで、直流オフセット量（２．５％）に相当
するオフセットデータが作成される。
ト量を＋２．５％としたときに、上述した１０サンプル
に１回だけ最下位ビットがハイレベル信号“１”になる
オフセットデータを作成するようにしたことについて説
明すると、本例のノイズシェーパ４でビット圧縮された
４ビットデータの最小量子化値は０．２５（従来例の説
明参照）としたので、この最小量子化値の０．２５を１
／１０にすると０．０２５（即ち２．５％）となる。従
って、直流オフセット量の２．５％は、１０サンプルに
１回だけ最下位ビットをハイレベル信号“１”にするこ
とで表現され、図２に示す構成のカウンタ１２とＮＯＲ
ゲート１３とで、直流オフセット量（２．５％）に相当
するオフセットデータが作成される。
【００２２】なお、直流オフセット量やノイズシェーパ
の最小量子化値が上述実施例と異なる場合には、カウン
タ１２のカウント数やゲート回路１３の構成を変えるこ
とで対処できる。
の最小量子化値が上述実施例と異なる場合には、カウン
タ１２のカウント数やゲート回路１３の構成を変えるこ
とで対処できる。
【００２３】また、上述実施例においては、ノイズシェ
ーパの出力をマルチプレクサでオフセットデータに切換
えるようにしたが、パルス変換部にオフセットデータが
供給されれば、デジタル／アナログ変換回路内のどの回
路の前段で、デジタルオーディオデータをオフセットデ
ータに切換えるようにしても良い。また、パルス変換部
自体で、このようなオフセットデータを生成させるよう
にして、パルス変換部内の処理で切換わるようにしても
良い。
ーパの出力をマルチプレクサでオフセットデータに切換
えるようにしたが、パルス変換部にオフセットデータが
供給されれば、デジタル／アナログ変換回路内のどの回
路の前段で、デジタルオーディオデータをオフセットデ
ータに切換えるようにしても良い。また、パルス変換部
自体で、このようなオフセットデータを生成させるよう
にして、パルス変換部内の処理で切換わるようにしても
良い。
【００２４】
【発明の効果】本発明によると、ミュート動作が行われ
るとき、直流オフセット成分に相当するデータが少なく
ともパルス変換部に供給され、ミュート状態でないとき
にパルス変換部に供給される０データとほぼ同様のデー
タが、ミュート時にパルス変換部に供給されるようにな
り、クリック音などのノイズのないスムーズなミュート
状態への切換わりが行われる。
るとき、直流オフセット成分に相当するデータが少なく
ともパルス変換部に供給され、ミュート状態でないとき
にパルス変換部に供給される０データとほぼ同様のデー
タが、ミュート時にパルス変換部に供給されるようにな
り、クリック音などのノイズのないスムーズなミュート
状態への切換わりが行われる。
【図１】本発明の一実施例を示す構成図である。
【図２】一実施例の要部を示す構成図である。
【図３】従来の１ビット方式のデジタル／アナログ変換
回路を示す構成図である。
回路を示す構成図である。
１ デジタルオーディオデータ入力端子 ２ デジタルフィルタ ３ 加算器 ４ ノイズシェーパ ５ 直流オフセット信号入力端子 ６ パルス変換部 ７ 出力端子 １０ オフセットデータ発生回路 １０ａ ミュート制御信号入力端子
フロントページの続き (56)参考文献 特開 平１−101027（ＪＰ，Ａ) 特開 平４−245717（ＪＰ，Ａ) 特開 平４−302222（ＪＰ，Ａ) 特開 昭63−191418（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02 H03M 1/08
Claims (1)
- 【請求項１】 入力されたマルチビットから成るデジタ
ルオーディオデータをオーバーサンプリングするデジタ
ルフィルタと、 上記デジタルフィルタにてオーバーサンプリングされた
デジタルオーディオデータに所定の直流成分を加算する
加算手段と、 上記加算手段にて加算されたデジタルオーディオデータ
と所定の直流成分に対してビット圧縮処理を施すノイズ
シェーパと、 上記加算手段にて加算された直流成分と同一な直流オフ
セットを発生する直流オフセット発生手段と、 上記直流オフセット発生手段にて発生した直流オフセッ
トと上記ノイズシェーパの出力とを選択する選択手段
と、 ミュート時に上記直流オフセット発生手段にて発生した
直流オフセットを選択手段にて選択するように制御する
制御手段と、 上記選択手段にて選択された出力を、１ビットデータに
変換する変換手段とから成るデジタル／アナログ変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04044100A JP3103908B2 (ja) | 1992-02-28 | 1992-02-28 | デジタル／アナログ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04044100A JP3103908B2 (ja) | 1992-02-28 | 1992-02-28 | デジタル／アナログ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05244010A JPH05244010A (ja) | 1993-09-21 |
| JP3103908B2 true JP3103908B2 (ja) | 2000-10-30 |
Family
ID=12682201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04044100A Expired - Fee Related JP3103908B2 (ja) | 1992-02-28 | 1992-02-28 | デジタル／アナログ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3103908B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7961020B2 (en) | 2006-03-31 | 2011-06-14 | Nxp B.V. | Digital signal converter |
| JP4966181B2 (ja) * | 2007-12-25 | 2012-07-04 | 株式会社東芝 | 通信装置 |
| US11409352B2 (en) * | 2019-01-18 | 2022-08-09 | Silicon Storage Technology, Inc. | Power management for an analog neural memory in a deep learning artificial neural network |
-
1992
- 1992-02-28 JP JP04044100A patent/JP3103908B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05244010A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
| CN100586026C (zh) | △-∑调制装置和信号放大设备 | |
| JP3593805B2 (ja) | 特殊効果処理装置 | |
| JP3238587B2 (ja) | 自動ミューティング機能を備えたオーバーサンプリング型デジタル−アナログ変換器 | |
| JP2010011463A (ja) | デジタルオーディオ信号をアナログオーディオ信号に変換する変換装置及びその変換方法 | |
| JP3214981B2 (ja) | Ａｇｃ機能付きデルタシグマ型ａ／ｄ変換器 | |
| US20030031245A1 (en) | Modulator for digital amplifier | |
| US6522278B1 (en) | Digital-to-analog converter with power up/down transient suppression and automatic rate switching | |
| KR910006755B1 (ko) | 디지탈 볼륨의 열화방지회로 | |
| JP3103908B2 (ja) | デジタル／アナログ変換回路 | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| US6624774B2 (en) | Delta sigma D/A converter | |
| JP3048262B2 (ja) | ミューティング装置 | |
| JP2002237729A (ja) | スイッチング増幅回路 | |
| JP2004080076A (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
| JP2002064384A (ja) | デルタシグマ変調器、デジタル信号処理装置及び方法 | |
| JPH07297646A (ja) | デジタル／アナログ変換回路 | |
| EP0635945B1 (en) | A/D converter having a variable integrator whose time constant can be changed | |
| JP2002141802A (ja) | Ａ／ｄ変換装置 | |
| JP3104099B2 (ja) | デジタル／アナログ変換回路 | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JP3145860B2 (ja) | Ｄａ変換器 | |
| JP2752284B2 (ja) | ビット圧縮回路 | |
| JP3416477B2 (ja) | デルタ・シグマ型ｄ／ａ変換器 | |
| JP2000232361A (ja) | Ｄ／ａコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |