JP4143605B2 - デジタルアンプおよびデジタル信号再生装置 - Google Patents
デジタルアンプおよびデジタル信号再生装置 Download PDFInfo
- Publication number
- JP4143605B2 JP4143605B2 JP2004527316A JP2004527316A JP4143605B2 JP 4143605 B2 JP4143605 B2 JP 4143605B2 JP 2004527316 A JP2004527316 A JP 2004527316A JP 2004527316 A JP2004527316 A JP 2004527316A JP 4143605 B2 JP4143605 B2 JP 4143605B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- signal
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005236 sound signal Effects 0.000 claims description 41
- 239000003990 capacitor Substances 0.000 claims description 34
- 230000008859 change Effects 0.000 claims description 18
- 238000009499 grossing Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 20
- 238000003199 nucleic acid amplification method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000006835 compression Effects 0.000 description 8
- 238000007906 compression Methods 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 8
- 230000006837 decompression Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 230000035939 shock Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- NDAUXUAQIAJITI-UHFFFAOYSA-N albuterol Chemical compound CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 NDAUXUAQIAJITI-UHFFFAOYSA-N 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/004—Control by varying the supply voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
- H03G3/3021—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable by varying the duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
図8および図9に示す構成では、デジタル信号源101から出力されたデジタルのオーディオ信号がΔΣ変調回路102でΔΣ変調されることで1ビットデジタル信号となり、ゲートドライブ回路103に供給される。ゲートドライブ回路103は、その1ビットデジタル信号に基づいたゲートドライブ信号を出力して、出力フルブリッジ回路104を構成するパワーMOSFETを駆動する。出力フルブリッジ回路104では、パワーMOSFETのスイッチング動作により、電力増幅された1ビットデジタル信号が得られる。そして、この増幅された1ビットデジタル信号は、ローパスフィルタ105を通過することでアナログオーディオ信号に変換され、ヘッドホンなどの出力装置106によって音声として出力される。
図8の構成では、マイクロコンピュータ107によって与えられる振幅調整信号により、デジタル信号源101において、オーディオ信号の振幅がボリュームステップ単位で制御される。また、出力フルブリッジ回路104では、その電源端子に固定電圧電源108から一定の電源電圧が付与されることによって、1ビットデジタル信号が振幅調整されない。
図8の構成に関連する先行技術文献としては、特開2000−332553号公報(公開日:2000年11月30日)が挙げられる。この文献に記載された1ビットデジタルアンプでは、入力信号としてデジタルのオーディオ信号やアナログのオーディオ信号をレベルコントロール装置で変更している。ただし、この1ビットデジタルアンプは、振幅レベルが変更された信号と、パルス増幅器から帰還回路を経て負帰還された帰還信号との差分をΔΣ変調部によって1ビットで量子化する点で、図8の構成と異なっている。
一方、図9の構成では、デジタル信号源101におけるオーディオ信号の振幅調整が行われない代わりに、マイクロコンピュータ107によって与えられるアナログの電源制御電圧により、可変電圧電源109の電源電圧がボリューム設定ステップ単位で制御される。これにより、出力フルブリッジ回路104では、その電源端子に固定電圧電源109で制御された可変の電源電圧が付与されることで、1ビットデジタル信号が振幅調整される。
図9の構成では、図10にΔにて示すように、デジタル信号源101からの入力信号の振幅レベル(入力レベル)は一定であり、□および◇にて示すように、可変電圧電源109の電源電圧のレベルと出力フルブリッジ回路104の出力の振幅レベル(出力レベル)とがほぼ一致して変化する。
なお、図9の構成に関連する先行技術文献は発見されなかった。
図11は、図9の構成に類似する高効率増幅器としての従来技術のデジタルアンプ201の構成を示すブロック図である。
このデジタルアンプ201は、アナログ音響信号を、ΔΣブロック202において1ビットデジタル信号に変換した後、電力増幅(振幅変換)し、ローパスフィルタ203,204によって再びアナログ信号に変換することで、前記のように高効率に電力増幅を行う。電力増幅は、出力ドライブ回路205において、ハイレベルの電源ライン206とローレベルの電源ライン207との間に介在されたNMOSFETからなる出力トランジスタQ201,Q202の直列回路と、NMOSFETからなる出力トランジスタQ203,Q204の直列回路とによるプッシュプル動作で行われる。これらの出力トランジスタQ201〜Q204が飽和域で動作することで、前記のように高効率な電力増幅が可能になる。
このため、ΔΣブロック202からの1ビット信号は上側ゲートドライブ回路208に入力され、ここで生成される正相成分および逆相成分によって出力トランジスタQ201,Q203が駆動される。ΔΣブロック202からのもう一方の1ビット信号は下側ゲートドライブ回路209に入力され、ここで生成される正相成分および逆相成分によって出力トランジスタQ202,Q204が駆動される。これらのゲートドライブ回路208,209によって、対角線同士の出力トランジスタQ201,Q204の組が同相で駆動され、出力トランジスタQ202,Q203の組が同相で駆動され、かつ出力トランジスタQ201,Q204の組と出力トランジスタQ202,Q203の組とは、相互に逆相で駆動されて、前記プッシュプル動作が実現される。
そして、出力トランジスタQ201,Q203のドレインには、電源ライン206を介して可変電圧電源210からの可変の直流電源電圧V00が入力される。出力トランジスタQ202,Q204のソースは、電源ライン207を介してGNDレベルとされる。また、出力トランジスタQ201のソースと出力トランジスタQ202のドレインとの接続点および出力トランジスタQ203のソースと出力トランジスタQ204のドレインとの接続点は出力端となり、ローパスフィルタ203,204を介して、それぞれ正相の出力端P201および逆相の出力端P202に接続される。出力端P201,P202間には、負荷抵抗R201が挿入されている。ローパスフィルタ203,204は、コイルL201,L202およびコンデンサC201,C202から構成されている。
一方、可変電圧電源210には、電源入力端T00から、VccレベルとGNDレベルとで切換わるPWM信号が入力されている。これらの電位Vcc/GNDが可変電圧電源210を構成するローパスフィルタ211で平滑化されると、PWM信号のデューティに応じた電圧が出力される。この電圧は、電源ライン206を介して出力トランジスタQ201,Q203のドレインに電源電圧V00として入力される。電源電圧V00を変化することで、出力されるデジタル信号の振幅レベルが変化し、ローパスフィルタ203,204で平滑化されると、再生されるアナログオーディオ信号のレベルを変化、すなわちボリューム調整を行うことができる。ローパスフィルタ211は、コイルL203およびコンデンサC203から構成されている。
また、上側ゲートドライブ回路208には、電源入力端T01に与えられる図示しない固定電圧電源からの直流電源電圧V01が入力される。同様に、下側ゲートドライブ回路209には、電源入力端T02に与えられる図示しない固定電圧電源からの直流電源電圧V02が入力される。
近年、上記のような高効率増幅器においては、さらなる省電力化が強く要望されるようになってきている。
しかしながら、図8および図9の構成では、消費電力の点で以下のような問題点がある。
図8の構成では、小ボリューム時でもΔΣ変調回路102からの出力信号をスッチング増幅する出力フルブリッジ回路104には電源電圧として一定電圧を与えるので、一般に消費電力は大ボリュームと同じに設定されていた(公知の事実で特にデータはなし)。消費電力を低減させるために、出力フルブリッジ回路104の電源電圧を低下させることが考えられる。しかしながら、電源電圧の低下は、出力レベルを低下させるので、最大出力(最大ボリューム)も低下してしまうという不都合がある。
図9の構成では、可変電圧電源109の電源電圧のレベルと出力フルブリッジ回路104の出力の振幅レベル(出力レベル)とがほぼ一致して変化するので、図8の構成のように消費電力が常に大ボリューム状態であることはない。ところが、図9の構成では、一般的に可変電圧電源109はサーボ回路の構成となっていることから、低電圧出力時はサーボゲインが取れなくなり、このためサーボが十分働いていない電圧をスイッチング増幅手段へ供給することとなり、歪率の増加、S/Nの低下、残留ノイズの増加などのオーディオ性能の低下を招いていた。このときの歪率のデータ例を図3のグラフに示す。図中◆にて示すように、出力ボリューム値が小さい範囲では、出力ボリューム値が小さくなるのに従い歪率が増加している。
また、デジタルアンプ201では、小ボリューム時には、上述のように電源入力端T00へのPWM信号のデューティを小さくすることで、実際にスピーカに与えられる電力レベル、すなわち出力ドライブ回路55において消費される電力レベルは小さくなるものの、残余の回路での消費電力は、大ボリューム時と同じである。これは、図9の構成でも同様であり、例えば、小ボリューム時のゲートドライブ回路103における消費電力は大ボリューム時と同じである。
本発明は、上記の問題点に鑑みてなされたものであって、デジタルアンプにおいて小ボリューム時の消費電力の低減を図ることを主な目的としている。本発明は、さらには、デジタルアンプにおけるオーディオ性能を改善することを目的としている。
上記の構成によれば、出力振幅の変化のためにデジタルアンプの電源電圧を可変電源電圧発生回路により変化可能とし、これに合わせて、駆動電圧変化手段は、MOSFETのゲート電圧などのスイッチング素子の駆動電圧も合わせて変化させる。すなわち、たとえば電源電圧が高いときには前記駆動電圧も高くし、電源電圧が低くなると前記駆動電圧も低くする。こうして、たとえばNMOSFETの場合には、オン時のゲート電圧を常にソース電圧よりも予め定める電圧だけ高く保持する。
したがって、スイッチング素子のスイッチング動作に影響を与えることなく、前記駆動電圧を必要最小限の電圧とすることができ、小出力振幅時における駆動回路の消費電力を削減することができる。
また、本発明のデジタルアンプでは、前記可変電源電圧発生手段は、前記スイッチング素子への可変電源電圧を作成するために、予め定める直流電圧がデューティ可変でスイッチングされてなるパルス幅変調信号を平滑化するローパスフィルタを有し、前記駆動電圧変化手段は、前記パルス幅変調信号が一方の端子に入力されるコンデンサと、前記コンデンサの他方の端子に予め定める定電圧を入力するダイオードと、前記コンデンサの他方の端子からの出力を平滑化するローパスフィルタとを有し、前記電源電圧に前記定電圧を加算した電圧を前記駆動回路に前記駆動電圧として供給することを特徴とする。
上記の構成によれば、直流電源のスイッチング出力がローレベル、たとえばGNDレベルであるときには、コンデンサの一方の端子の電位も該GNDレベルとなり、コンデンサの他方の端子の電位は前記ダイオードを介する定電圧V1となって該コンデンサは充電される。これに対して、直流電源のスイッチング出力がハイレベル、たとえばVccレベルとなると、コンデンサの一方の端子の電位も該Vccレベルとなり、コンデンサの他方の端子の電位はVcc+V1となって放電を開始する。そして、これらの電位V1/Vcc+V1をローパスフィルタで平滑化すると、直流電源からの変化された電源電圧をV0とすると、V0+V1となる。すなわち、電源電圧V0は、2つの電位Vcc/GNDをローパスフィルタで平滑化した電位であり、デューティに応じて変化する。
したがって、前記電源電圧V0の変化に連動して、常に定電圧V1を加算した駆動電圧を容易に作成することができる。
本発明の他のボリューム制御装置は、1ビット信号に変換されたオーディオ信号をスッチング増幅する増幅手段を有するアンプから出力される出力信号の振幅を制御するボリューム制御装置において、前記1ビット信号に変換される前の前記オーディオ信号の振幅を指定された倍率の大きさに変化させる振幅可変手段と、前記増幅手段に付与する電源電圧を指定された電圧値に変化させる電圧可変手段と、前記振幅が最大値と所定の中間値との間に設定されるときに、前記倍率を一定に設定するとともに、前記電圧値を指定された入力ボリューム値に応じた値に設定する一方、前記振幅が前記中間値と前記最小値との間に設定されるときに、前記電圧値を一定に設定するとともに、前記倍率を指定された入力ボリューム値に応じた値に設定する設定制御手段を含んでいる。
上記の構成では、出力信号の振幅が最大値と中間値との間に設定されるときに、設定制御手段により設定された一定の倍率と入力ボリューム値に応じた電圧値とが、それぞれ振幅可変手段と電圧可変手段とに与えられる。これにより、その倍率に応じた一定振幅のオーディオ信号が振幅可変手段から出力され、例えばΔΣ変調回路によって1ビット信号に変換された後、増幅手段でスイッチング増幅される。ここで、スイッチング増幅とは、1ビット信号を基に生成された駆動信号により複数のスイッチング素子を駆動して電源電圧をスイッチング出力することで1ビット信号の振幅が増幅された信号を出力することである。上記のスイッチング増幅のとき、増幅手段に付与される電源電圧は、入力ボリューム値に応じた電圧値として電圧可変手段から出力される。それゆえ、増幅手段からの出力信号の振幅は電源電圧によって調整される。この結果、出力信号の振幅が最大値から中間値に近づくように調整されるほど電源電圧が低下するので、振幅手段での電流消費もそれに応じて低減する。
一方、出力信号の振幅が中間値と最小値との間に設定されるときに、設定制御手段により設定された一定の電圧値と入力ボリューム値に応じた倍率とが、それぞれ電圧可変手段と振幅可変手段とに与えられる。これにより、入力ボリューム値に応じた振幅のオーディオ信号が振幅可変手段から出力され、1ビット信号に変換された後、増幅手段でスイッチング増幅される。このとき、増幅手段に付与される電源電圧は、一定の電圧値として電圧可変手段から出力される。それゆえ、増幅手段からの出力信号の振幅は倍率によって調整される。この結果、出力信号の振幅が中間値から最小値に近づくように調整されても、電源電圧が変わらないので、サーボ系の可変電源装置からなる電圧可変手段において、サーボが安定して動作することにより、電源電圧を安定して出力することができる。増幅手段は、安定した電源電圧が与えられることにより、歪率などのオーディオ性能の悪化が抑制される。
前記のボリューム制御装置において、前記設定制御手段は、前記入力ボリューム値に対応する前記倍率および前記電圧値とを記憶する記憶手段を有しており、指定された前記入力ボリューム値に基づいて、対応する前記倍率および前記電圧値を出力することが好ましい。これにより、単一の入力ボリューム値に基づいて倍率および電圧値が同時に得られるので、上記の2つの振幅調整範囲での倍率と電圧値との所望の組み合わせを容易に得ることができる。したがって、上記の2つの振幅調整範囲で容易にボリューム制御をすることができる。
前記のボリューム制御装置において、前記設定制御手段は、前記振幅が前記中間値と前記最小値との間に設定されるときに、前記電圧値を最大値の0.1倍に設定することが好ましい。これにより、増幅手段での消費電流を最大時の0.1倍程度に抑えることができるとともに、オーディオ性能の悪化も実用上不都合のない程度に抑えることができる。したがって、より高性能なボリューム制御装置を提供することができる。
本発明のデジタルアンプは、前記の各構成のボリューム制御装置のいずれかと、前記オーディオ信号を1ビット信号に変換する1ビット変換手段と、前記増幅手段とを備えている。これにより、低消費電力かつ高オーディオ性能を備えたデジタルアンプを提供することができる。
本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十分わかるであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になるであろう。
図2は、従来のデジタルアンプと図1のデジタルアンプとの電源電圧の関係を示すグラフである。
図3は、本発明の他の実施例のデジタルアンプの構成を示すブロック図である。
図4は、図3のデジタルアンプにおいてボリューム制御を行うための制御特性を示すグラフである。
図5は、図3のデジタルアンプおよび従来のデジタルアンプのボリューム制御による出力ボリューム値に対する歪率の変化を示すグラフである。
図6は、図3のデジタルアンプの変形例の構成を示すブロック図である。
図7は、本発明のさらに他の実施例のデジタル信号記録再生装置を示すブロック図である。
図8は、従来のデジタルアンプの構成を示すブロック図である。
図9は、従来の他のデジタルアンプの構成を示すブロック図である。
図10は、図9のデジタルアンプにおいてボリューム制御を行うための制御特性を示すグラフである。
図11は、従来のさらに他のデジタルアンプの構成を示すブロック図である。
図1は、本実施例のデジタルアンプ21の構成を示すブロック図である。
このデジタルアンプ21は、アナログオーディオ信号を、ΔΣブロック22において,PDMやPWMの1ビットデジタル信号に変換した後、電力増幅(振幅変換)し、ローパスフィルタ23,24によって再びアナログ信号に変換することで、高効率に電力増幅を行う。また、前記電力増幅は、出力ドライブ回路25において、ハイレベルの電源ライン26とローレベルの電源ライン27との間に介在されたNMOSFETからなる出力トランジスタQ21,Q22の直列回路と、NMOSFETからなる出力トランジスタQ23,Q24の直列回路とによるプッシュプル動作で行われる。
ΔΣブロック22からの1ビット信号は上側ゲートドライブ回路28に入力され、ここで生成される正相成分および逆相成分によって出力トランジスタQ21,Q23が駆動され、もう一方の1ビット信号は下側ゲートドライブ回路29に入力され、ここで生成される正相成分および逆相成分によって出力トランジスタQ22,Q24が駆動される。これらのゲートドライブ回路28,29によって、対角線同士のNMOSFETQ21,Q24の組が同相で駆動され、出力トランジスタQ22,Q23の組が同相で駆動され、かつ出力トランジスタQ21,Q24の組と出力トランジスタQ22,Q23の組とは、相互に逆相で駆動されて、前記プッシュプル動作が実現される。
上側ゲートドライブ回路28および下側ゲートドライブ回路29は、例えば、CMOSゲートICによって構成されている。上側ゲートドライブ回路28は、後述する可変電圧電源30からの出力電圧が電源電圧として与えられ、この電源電圧とほぼ等しいオン時のゲート電圧を出力する。下側ゲートドライブ回路29は、後述する可変電圧電源32からの出力電圧が電源電圧として与えられ、この電源電圧とほぼ等しいオン時のゲート電圧を出力する。
そして、出力トランジスタQ21,Q23のドレインには、前記電源ライン26を介して可変電圧電源30からの可変の直流電源電圧V0が入力され、出力トランジスタQ22,Q24のソースは、電源ライン27を介してGNDレベルとされる。また、出力トランジスタQ21のソースと出力トランジスタQ22のドレインとの接続点および出力トランジスタQ23のソースと出力トランジスタQ24のドレインとの接続点は出力端となり、前記ローパスフィルタ23,24を介して、それぞれ正相の出力端P1および逆相の出力端P2に接続される。出力端P1,P2間には、負荷抵抗Rが挿入されている。前記ローパスフィルタ23,24は、それぞれコイルL21,L22およびコンデンサC21,C22から構成されている。
一方、可変電源電圧発生手段である可変電圧電源30には、電源入力端T0から、VccレベルとGNDレベルとで切換わるPWM信号が入力されており、これらの電位Vcc/ GNDが可変電圧電源30を構成するローパスフィルタ31で平滑化されると、PWM信号のデューティ比に応じた電圧が出力され、電源ライン26を介して出力トランジスタQ21,Q23のドレインに、電源電圧V0として入力される。電源電圧V0を変化することで、出力されるデジタル信号の振幅レベルが変化し、ローパスフィルタ23,24で平滑化されると、再生されるアナログオーディオ信号のレベルを変化、すなわちボリューム調整を行うことができる。これは、PWM信号がボリューム調整信号となっていることを意味する。ローパスフィルタ31は、コイルL23およびコンデンサC23から構成されている。
以上のような構成は、前述の従来のデジタルアンプ51と同様である。しかしながら、本発明のデジタルアンプ21で注目すべきは、下側ゲートドライブ回路29には、電源入力端T1に与えられる図示しない固定電圧電源からの直流電源電圧V1が直接入力されるのに対して、上側ゲートドライブ回路28には、電源電圧V1が電源電圧V0に加算された電圧が、駆動電圧変化手段である可変電圧電源32によって作成されて入力されることである。このため、可変電圧電源32は、可変電圧電源30と同様に、コイルL24およびコンデンサC24から成るローパスフィルタ33を備えるとともに、コンデンサC25およびダイオードDを備えて構成される。
コンデンサC25の一方の端子には、電源入力端T0に入力されるVccレベルとGNDレベルとで切換わるPWM信号が入力され、他方の端子には、電源入力端T1からの一定の電源電圧V1が、ダイオードDを介して入力される。このコンデンサC25の他方の端子からの出力が、ローパスフィルタ33で平滑化されて上側ゲートドライブ回路28に入力される。
したがって、PWM信号がGNDレベルであるときには、コンデンサC25の一方の端子の電位も該GNDレベルとなり、他方の端子の電位は前記ダイオードDを介する電源電圧V1となって該コンデンサC25は充電される。これに対して、PWM信号がVccレベルとなると、コンデンサC25の一方の端子の電位も該Vccレベルとなり、他方の端子の電位はVcc+V1となって放電を開始する。そして、これらの電位V1/Vcc+V1をローパスフィルタ33で平滑化すると、V0+V1となる。すなわち、電源電圧V0は、2つの電位Vcc/GNDをローパスフィルタ31で平滑化した電位であり、デューティに応じて変化する。こうして、電源電圧V0の変化に連動して、常に一定の電圧V1を加算した駆動電圧を容易に作成することができる。
さらに、上側ゲートドライブ回路28として、たとえばCMOSゲートICを使用することによって、電源電圧を可変すると、それに伴って出力電圧も追従して変化することになり、消費電力もそれに追従して変化する。
上述のように構成されるデジタルアンプ21において、下側の出力トランジスタQ22,Q24をオンさせるために必要となるゲートーソース間電圧VGS1は、ソース電位がGND電位であるので、MOSFETの仕様書上規定されている電圧であり、たとえば2.5Vである。これに対して、上側の出力トランジスタQ21,Q23をオンさせるために必要となるゲートーソース間電圧VGS2には、ソース電位が前記電源電圧V0であるので、V0+2.5Vとなる。
したがって、図5で示すように、電源電圧V0が高いときには上側ゲートドライブ回路28による出力トランジスタQ21,Q23のゲート駆動電圧も高くし、電源電圧V0が低くなるとゲート駆動電圧も低くし、こうしてオン時のゲート電圧を常にソース電圧よりも予め定める一定電圧V1だけ高く保持することができる。これによって、出力トランジスタQ21,Q23のスイッチング動作に影響を与えることなく、V1=2.5Vとすれば、前記上側ゲートドライブ回路28による出力トランジスタQ21,Q23のゲート駆動電圧を必要最小限の電圧とすることができ、小ボリューム時における該上側ゲートドライブ回路28の消費電力(図5において斜線を施して示している部分の電圧の差から生じる消費電力の差分)を削減することができる。
これに対して、従来のデジタルアンプ51では、図5で示すように、電源電圧V0(=V50)に拘わらず、常に出力トランジスタQ21,Q23をオンさせることができる充分高い電圧v1が出力トランジスタQ21,Q23のゲートに与えられることになり、一方、消費電流は電圧に比例するので、小ボリューム時においても、大ボリューム時と同じ消費電力が必要となる。
なお、本発明のデジタルアンプ21は、アナログ信号が入力されて、そのアナログ信号を前記PDM信号やPWM信号などに変換した後に振幅増幅を行うような、アナログ/デジタル変換器を備える上述のような構成に限らず、前記デジタル信号が外部から直接入力されるものであってもよい。また、ローパスフィルタ23,24などの出力デジタル信号を平滑化してアナログ信号に復元するデジタル/アナログ変換器が外部に設けられるものであってもよい。
また、出力ドライブ回路25は、NMOSFETを4個備えるHブリッジの構成として、下側を接地した場合で説明したが、上側を接地、下側を負電源の構成であってもよく、またNMOSFETが2個のハーフブリッジの構成であってもよい。
以上のように、本実施例のデジタルアンプ21は、入力デジタル信号に応答して、駆動回路(上側ゲートドライブ回路28および下側ゲートドライブ回路29)がスイッチング素子(出力トランジスタQ21〜Q24)を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプ21において、前記直流電源は、その出力電源電圧が変化可能に構成され、前記直流電源の電源電圧変化に連動して、前記駆動回路によるスイッチング素子の駆動電圧を変化させる可変電圧電源32を含んでいる。
上記の構成によれば、出力振幅の変化のためにデジタルアンプの電源電圧を変化可能とし、これに合わせて、可変電圧電源32は、MOSFETのゲート電圧などのスイッチング素子の駆動電圧も合わせて変化させる。すなわち、たとえば電源電圧が高いときには前記駆動電圧も高くし、電源電圧が低くなると前記駆動電圧も低くする。こうして、たとえばNMOSFETの場合には、オン時のゲート電圧を常にソース電圧よりも予め定める電圧だけ高く保持する。
したがって、スイッチング素子のスイッチング動作に影響を与えることなく、前記駆動電圧を必要最小限の電圧とすることができ、小出力振幅時における駆動回路の消費電力を削減することができる。
また、デジタルアンプ21では、前記直流電源が、予め定める直流電圧をデューティ可変でスイッチングし、その出力をローパスフィルタで平滑化することによって前記スイッチング素子への可変電源電圧を作成し、可変電圧電源32が、前記直流電源によってスイッチングされた電圧が一方の端子に入力されるコンデンサC25と、コンデンサC25の他方の端子に予め定める定電圧を入力するダイオードDと、コンデンサC25の他方の端子からの出力を平滑化するローパスフィルタ24とを備え、スイッチング素子への電源電圧に、前記定電圧を加算した電圧を作成し、前記駆動回路に前記駆動電圧として供給する。
上記の構成によれば、直流電源のスイッチング出力がローレベル、たとえばGNDレベルであるときには、コンデンサC25の一方の端子の電位も該GNDレベルとなり、コンデンサC25の他方の端子の電位は前記ダイオードDを介する定電圧V1となってコンデンサC25は充電される。これに対して、直流電源のスイッチング出力がハイレベル、たとえばVccレベルとなると、コンデンサC25の一方の端子の電位も該Vccレベルとなり、コンデンサC25の他方の端子の電位はVcc+V1となって放電を開始する。そして、これらの電位V1/Vcc+V1をローパスフィルタで平滑化すると、直流電源からの変化された電源電圧をV0とすると、V0+V1となる。すなわち、電源電圧V0は、2つの電位Vcc/GNDをローパスフィルタで平滑化した電位であり、デューティに応じて変化する。
したがって、電源電圧V0の変化に連動して、常に定電圧V1を加算した駆動電圧を容易に作成することができる。
図3は、本実施例のデジタルアンプ11の構成を示すブロック図である。
1ビットデジタルアンプであるデジタルアンプ11は、デジタル信号源1、ΔΣ変調回路2、ゲートドライブ回路3、出力フルブリッジ回路4、ローパスフィルタ(図中、LPF)5、可変電圧電源6およびマイクロコンピュータ7を備えている。
デジタル信号源1は、デジタルおよび/またはアナログのオーディオ信号を入力する部分であって、振幅調整機能を有している。デジタル信号源1は、振幅調整機能として、マイクロコンピュータ7から出力された振幅調整データに基づいて、デジタル処理でオーディオ信号の振幅を調整するために、デジタル信号に設定された乗算係数(倍率)すなわち振幅調整データを乗算する振幅可変手段としての乗算器1aを有している。また、デジタル信号源1は、アナログのオーディオ信号をデジタルのオーディオ信号に変換するA/D変換器(図中、A/D)1bも有している。これにより、デジタル信号源1は乗算器1aからデジタルのオーディオ信号を出力する。
1ビット変換手段としてのΔΣ変調回路2は、デジタル信号源1により振幅調整されたオーディオ信号にΔΣ変調を施して1ビットデジタル信号(PDM信号またはPWM信号)を出力する回路である。また、ΔΣブロック101は、発生した2値信号を基に同じ正相成分の2系列の1ビットデジタル信号S1,S2を生成して、それぞれを出力する。
ゲートドライブ回路3は、1ビットデジタル信号S1,S2を基に、出力フルブリッジ回路4の各出力トランジスタQ1〜Q4を駆動するためのゲート信号を生成する回路であり、ドライバ3a,3bを有している。ドライバ3aは、1ビットデジタル信号S1を基に、出力トランジスタQ1をON/OFFするゲート信号と、出力トランジスタQ3を出力トランジスタQ1と逆相のタイミングで駆動するゲート信号とを出力する。一方、ドライバ3bは、1ビットデジタル信号S2を基に、出力トランジスタQ2を出力トランジスタQ1と逆相のタイミングでON/OFFするゲート信号と、出力トランジスタQ4を出力トランジスタQ3と逆相のタイミングで駆動するゲート信号とを出力する。ドライバ3a、3bは、1ビットデジタル信号S1,S2を基に上記のような相関係のゲート信号を出力するために、論理回路により構成されている。
出力フルブリッジ回路4は、NチャネルMOSトランジスタ(NMOSFET)である出力トランジスタQ1〜Q4を有している。出力トランジスタQ1,Q3のドレインは電源端子4aに接続され、出力トランジスタQ2,Q4のソースはグランドに接続されている。電源端子4aには、可変電源電圧6で発生した可変の電源電圧V0が印加される。出力トランジスタQ1のソースと出力トランジスタQ2のドレインとが接続され、その接続点が一方の出力端(逆相出力)となり、出力トランジスタQ3のソースと出力トランジスタQ4のドレインとが接続され、その接続点が他方の出力端(正相出力)となる。
また、出力トランジスタQ1,Q3のゲートには上記のドライバ3aからのゲート信号が入力され、出力トランジスタQ2,Q4のゲートには上記のドライバ3bからのゲート信号が入力される。これにより、出力トランジスタQ1,Q4が同相で駆動される一方、出力トランジスタQ2,Q3が同相で駆動され、かつ出力トランジスタQ1,Q4と出力トランジスタQ2,Q3とが互いに逆相で駆動されて、出力フルブリッジ回路4はプッシュプル動作を行い、振幅がV0に増幅された正相および逆相のパルス信号を出力する。
デジタルアンプ11において、スイッチング増幅は、1ビットデジタル信号S1,S2を基にゲートドライブ回路3で生成されたゲート信号(駆動信号)により出力フルブリッジ回路4の出力トランジスタQ1〜Q4(スイッチング素子)を駆動して電源電圧V0をスイッチング出力することで1ビットデジタル信号S1,S2の振幅が増幅された信号を出力することである。すなわち、上記のゲートドライブ回路3および出力フルブリッジ回路4は、本デジタルアンプ11において、スイッチング増幅部10(増幅手段)を構成している。
ローパスフィルタ5は、コイルL1,L2およびコンデンサC1,C2を有している。コイルL1の入力端には上記の正相のパルス信号が入力され、出力端とグランドとの間にコンデンサC1が接続されている。コイルL2の入力端には上記の逆相のパルス信号が入力され、出力端とグランドとの間にコンデンサC2が接続されている。正相のパルス信号は、コイルL1およびコンデンサC1からなるローパスフィルタ回路を通過することによりアナログのオーディオ信号に変換され、逆相のパルス信号は、コイルL2およびコンデンサC2からなるローパスフィルタ回路を通過することによりアナログのオーディオ信号に変換される。
出力装置8は、本デジタルアンプ11に接続されるヘッドホンやスピーカのような電気音響変換装置であって、ローパスフィルタ5からの正相および逆相のオーディオを音声に変換する負荷8aを有している。この負荷8aの一端には正相のオーディオ信号が入力され、他端には逆相のオーディオ信号が入力される。
電圧可変手段としての可変電圧電源6は、出力フルブリッジ回路4に印加する可変の電源電圧V0を発生する電源回路である。この可変電圧電源6は、出力電圧をフィードバックして基準電圧と比較し、その差がなくなるように出力電圧を制御するという一般的な定電圧電源と同様なサーボ系の構成を有しているが、基準電圧を発生する基準電圧源を備える代わりに、マイクロコンピュータ7から出力されるアナログの電源制御電圧を基準電圧として用いている。
なお、可変電圧電源6は、単一の電源電圧V0を出力するが、出力フルブリッジ回路4が正および負の2つの電源電圧を必要とするように構成されている場合、それに応じて2つの電源電圧を出力するように構成される。
マイクロコンピュータ7には、外部のボリューム設定装置9からのデジタルのボリューム設定値(入力ボリューム値)が入力される。ボリューム設定装置9は、ユーザがボリューム設定するための、例えば、アップキーおよびダウンキーを備えた操作部9aを含んでいる。ボリューム設定装置9は、ボリューム設定値を段階的(所定のボリュームステップ単位)に変化させ、例えば、アップキーおよびダウンキーでボリューム値を設定する場合、アップキーを1回押す操作でボリュームが1ステップ増加し、ダウンキーを1回押す操作でボリュームが1ステップ減少するようにボリューム設定値を出力する。
なお、操作部9aは、同様にボリュームステップ単位で操作入力可能であれば、アップキーおよびダウンキー以外の構成でもよく、またリモートコントローラのようにボリューム設定装置9と独立して設けられていてもよい。
マイクロコンピュータ7は、デジタル信号源1に振幅調整データを出力するとともに、可変電圧電源6に電源制御電圧を出力する。設定制御手段としてのマイクロコンピュータ7は、ボリューム設定装置9からのボリューム設定値ごとに、そのボリューム設定値に個々に対応する振幅調整データと電源制御電圧のデータ(電圧値)とを関連付けて記憶した設定テーブル7a(記憶手段)を備えており、入力されたボリューム設定値に対応した振幅調整データおよび電源制御電圧データを設定テーブル7aから読み出す。また、マイクロコンピュータ7は、電源制御電圧データをアナログの電源制御電圧に変換するためのD/Aコンバータ(図中、D/A)7bを有している。
設定テーブル7aに格納される電源制御電圧データは、例えば、マイクロコンピュータ7の電源電圧の100%,90%,…,10%のように値が設定されている。また、設定テーブル7aには、振幅調整データとして、デジタル信号源1の乗算器1aに与える乗算係数が1,0.9,…,0.1のように格納されている。
ここで、設定テーブル7aにおける振幅調整データおよび電源制御電圧データの設定について説明する。
出力装置8から出力される出力ボリューム値(スイッチング増幅部10からの出力信号の振幅に対応)が最大ボリューム値Volmax(前記振幅の最大値に対応)と中間ボリューム値Volmid(前記振幅の中間値に対応)との間にある場合、振幅調整データが一定値となり、電源制御電圧データがボリュームステップごとに変化するように設定される。この場合、振幅調整データは、デジタル信号源1において乗算器1aに入力されるデジタルオーディオ信号の振幅値の100%となる値、すなわち“1”に設定される。
一方、出力ボリューム値が中間ボリューム値Volmidと最小ボリューム値Volmin(前記振幅の最小値に対応)との間にある場合、電源制御電圧データが一定値となり、振幅調整データがボリュームステップごとに変化するように設定される。この場合、電源制御電圧データは、電源電圧V0が最大値よりも低い所定値(例えば、最も低くは最大電源電圧の0.1倍)となるように設定される。
ここで、上記のように構成されるデジタルアンプ11の基本動作について説明する。
デジタルのオーディオ信号は、必要に応じて、デジタル信号源1において乗算器1aでマイクロコンピュータ7からの乗算係数(振幅調整データ)が乗算されて振幅が調整される。アナログのオーディオ信号は、A/Dコンバータ1bでデジタル信号に変換されたのち、デジタルのオーディオ信号と同様、必要に応じて、乗算器1aで乗算係数が乗算されて振幅が調整される。デジタル信号源1から出力されたデジタル信号は、ΔΣ変調回路2で1ビットデジタル信号S1,S2(正相成分)に変換される。
上記の1ビットデジタル信号S1,S2は、それぞれゲートドライブ回路3におけるドライバ3a,3bに入力される。ドライバ3aは、1ビットデジタル信号S1を基に生成した互いに逆相となるゲート信号をそれぞれ出力トランジスタQ1,Q3に出力する。ドライバ3bは、1ビットデジタル信号S2を基に生成した互いに逆相となるゲート信号を出力トランジスタQ2,Q4に出力する。このとき、出力トランジスタQ1,Q4が同相で駆動される一方、出力トランジスタQ2,Q3が同相で駆動され、かつ出力トランジスタQ1,Q4と出力トランジスタQ2,Q3とが互いに逆相で駆動される。これにより、出力フルブリッジ回路4から増幅された正相および逆相のパルス信号が出力される。
なお、出力トランジスタQ1〜Q4が上記のような相関係で駆動されれば、ドライバ3a,3bと出力トランジスタQ1〜Q4との駆動の組み合わせは図3に示す構成に限定されない。
そして、この正相および逆相のパルス信号は、ローパスフィルタ5でアナログ信号に変換され、そのアナログ信号が出力装置8において音声に変換されて出力される。
続いて、上記のように動作するデジタルアンプ11のボリューム制御の動作について説明する。
まず、ユーザがボリューム設定装置9の操作部9aを操作することによって、ボリューム設定装置9ではボリューム設定値が設定される。マイクロコンピュータ7は、このボリューム設定値の大きさに応じて異なるボリューム制御を行う。
ボリューム設定値に対応する出力ボリューム値が最大ボリューム値Volmaxと中間ボリューム値Volmidとの間(ボリューム範囲A)にある場合、一定値の振幅調整データおよびボリューム設定値に応じた値の電源制御電圧データが設定テーブル7aから読み出される。振幅調整データは、乗算係数としてデジタル信号源1の乗算器1aに与えられる。一方、電源制御電圧データは、D/Aコンバータ7bでアナログの電源制御電圧に変換されて可変電圧電源6に与えられる。
これにより、デジタル信号源1に入力されたデジタル信号は、乗算器1aで上記の乗算係数(“1”)が乗算されて、デジタル信号が入力振幅のまま出力される。また、可変電圧電源6は、上記の電源制御電圧となるように制御した電源電圧V0を出力する。出力フルブリッジ回路4は、前述のように波高値がV0となるように振幅増幅を行うので、上記の電源電圧V0の値に増幅されたパルス信号を出力する。したがって、出力装置8からは、電源電圧V0に応じたボリュームの音声が出力される。
図4に示すように、ボリューム範囲Aでは、図中△にて示す入力レベル(デジタル信号源1からΔΣ変調回路2に入力されるデジタル信号のレベル)が一定であり、図中□にて示す電源電圧V0が可変であるので、出力フルブリッジ回路4からの出力レベルは、図中◇に示すように、電源電圧V0とほぼ一致してボリュームステップ単位で変化する。すなわち、ボリューム範囲Aでは、電源電圧V0の値によって出力ボリューム値が決定(調整)される。
これにより、出力ボリューム値が最大ボリューム値Volmaxから中間ボリューム値Volmidに近づくように調整されるほど電源電圧V0が低下するので、出力フルブリッジ回路4での電流消費もそれに応じて低減する。
ボリューム設定値に対応する出力ボリューム値が中間ボリューム値Volmidと最小ボリューム値Volminとの間(ボリューム範囲B)にある場合、一定値の電源制御電圧データおよびボリューム設定値に応じた値の振幅調整データが設定テーブル7aから読み出される。振幅調整データは、乗算係数としてデジタル信号源1の乗算器1aに与えられる。一方、一定値の電源制御電圧データは、D/Aコンバータ7bでアナログの電源制御電圧に変換されて可変電圧電源6に与えられる。
これにより、入力されたデジタルのオーディオ信号は、乗算器1aで出力ボリューム値に応じた乗算係数が乗算されて振幅調整される。また、可変電圧電源6は、上記の電源制御電圧となるように制御した一定の電源電圧V0を出力する。出力フルブリッジ回路4は、一定の電源電圧V0を超えない範囲で増幅されたパルス信号を出力する。したがって、出力装置8からは、乗算器1aで調整された振幅レベルに応じたボリュームの音声が出力される。
図4に示すように、ボリューム範囲Bでは、図中△にて示す入力レベルが可変であり、図中□にて示す電源電圧V0が一定であるので、出力フルブリッジ回路4からの出力レベルは、図中◇に示すように、入力レベルとほぼ同じ変化率でボリュームステップ単位で変化する。すなわち、ボリューム範囲Bでは、乗算係数の値によって出力ボリューム値が決定(調整)される。
また、ボリューム範囲Bでは、電源電圧V0が最大値よりも低い所定値となるように電源制御電圧データを設定しているので、出力ボリューム値が中間ボリューム値Volmidから最小ボリューム値Volminに近づくように調整されても、消費電流は変わらない。しかも、ボリューム範囲Bでは、出力フルブリッジ回路4への電源電圧V0を所定レベルに固定しているので、低電圧出力時のように可変電圧電源6でサーボゲインが確保され、サーボが安定することにより、電源電圧V0を安定して出力することができる。これにより、出力フルブリッジ回路4での歪率、S/N、残留ノイズなどのオーディオ性能を改善することができる。特に、全ボリューム範囲で電源電圧を可変する従来技術の構成と比べて歪率の悪化を抑えることが可能となる。
従来技術の構成では、図5に◆にて示すように、歪率が、ボリューム範囲Aの変化率とほぼ同じ変化率でボリューム範囲Bでも変化しており、出力ボリューム値の減少とともに悪化している。これに対し、本実施例の構成では、同図に□にて示すように、歪率が、ボリューム範囲Bで従来技術の歪率に比べて大幅に低減している。
また、電源電圧V0を固定する所定レベルの下限値を前述のように最大電源電圧の0.1倍に設定することにより、出力フルブリッジ回路4での消費電流を最大時の0.1倍程度に抑えることができるとともに、オーディオ性能の悪化も実用上不都合のない程度に抑えることができる。上記の下限値をさらに低下させると、消費電力をより低減することができるが、オーディオ性能に実用上不都合が生じるほど悪化する(音質が劣化する)ため、好ましくない。
以上に述べたように、本実施例のデジタルアンプ11は、出力ボリューム値の大きい範囲(ボリューム範囲A)に、乗算係数を一定にしてデジタル信号源1からΔΣ変調回路2に入力する入力デジタル信号の振幅を固定しながら、出力フルブリッジ回路4の電源電圧V0を可変とする一方、出力ボリューム値の小さい範囲(ボリューム範囲B)に、電源電圧V0を一定にしながら、入力デジタル信号の振幅を可変とするように、マイクロコンピュータ7によるボリューム制御を行う。これにより、出力ボリューム値の大きい範囲では、出力フルブリッジ回路4での消費電力を抑制する一方、出力ボリューム値の小さい範囲では、オーディオ性能の悪化を抑制することができる。
また、マイクロコンピュータ7が、ボリューム設定装置9からのボリューム設定値に個々に対応する振幅調整データと電源制御電圧のデータとを関連付けて記憶した設定テーブル7aを備え、入力されたボリューム設定値に対応した振幅調整データおよび電源制御電圧データを設定テーブル7aから読み出す。これにより、単一のボリューム設定値に基づいて異種のデータが同時に得られるので、2つのボリューム範囲での前記のような振幅調整データと電源制御電圧データとの所望の組み合わせを容易に得ることができる。それゆえ、前記のような2つのボリューム範囲で容易にボリュームを制御することができる。
なお、中間ボリューム値Volmidは、必要とされる1ビットデジタルアンプの性能に応じて、消費電力低減を優先するか、オーディオ性能の悪化抑制を優先するか、あるいは両方を適度に釣り合わせるかによって任意に設定される。
ここで、本実施例の変形例について図6に基づいて説明する。
図6に示すように、デジタルアンプ12は、可変電圧電源6以外はデジタルアンプ11と同様に構成されており、可変電圧電源6の代わりに、DC/DCコンバータ13と、前述の実施例1のデジタルアンプ1における可変電圧電源32とを備えている。
DC/DCコンバータ13は、マイクロコンピュータ7におけるD/Aコンバータ7bから出力された電源制御電圧を電源電圧V0に変換する電圧変換回路である。このDC/DCコンバータ13は、電源回路13aと、PWM回路13bと、前述の実施例1のデジタルアンプ21における可変電圧電源30とを有している。
電源回路13aは、前述の可変電圧電源6と同様な回路であり、電源制御電圧に基づいて制御された電源電圧V0を出力する。PWM回路13bは、例えば、PWM信号を発生するための一般的なPWMコンパレータによって構成されており、PWM回路13b内に設けられた発振器または外部から供給される一定周期かつ一定振幅の三角波信号と上記の電源電圧V0とを比較して、その比較の結果として電源電圧V0のレベルに比例するデューティ比を有するパルス信号すなわちPWM信号を出力する。
可変電圧電源30は、PWM回路13bからのPWM信号をローパスフィルタ31で平滑化することにより、PWM信号のデューティ比に比例するレベルの電源電圧V0を復調する。また、可変電源電圧30は、実施例1のデジタルアンプ21における可変電圧電源30と同様にして可変電圧電源32と接続されている。
可変電圧電源30から出力される電源電圧V0は、出力フルブリッジ回路4の電源端子4aに与えられる。直流電源電圧V1は、可変電圧電源32に入力される以外に、そのままゲートドライブ回路3のドライバ3bに電源電圧として与えられる。また、可変電圧電源32から出力されるV0+V1の電圧は、ゲートドライブ回路3のドライバ3aに電源電圧として与えられる。
このように構成されるデジタルアンプ12は、図3に示すデジタルアンプ11と同様、出力ボリューム値の大きい範囲では、出力フルブリッジ回路4での消費電力を抑制する一方、出力ボリューム値の小さい範囲では、オーディオ性能の悪化を抑制することができる。また、デジタルアンプ12は、デジタルアンプ21と同様、電源電圧V0が高いときにはドライバ3aによる出力トランジスタQ1,Q3のゲート駆動電圧も高くし、電源電圧V0が低くなるとゲート駆動電圧も低くし、こうしてオン時のゲート電圧を常にソース電圧よりも予め定める一定電圧V1だけ高く保持することができる。これによって、出力トランジスタQ1,Q3のスイッチング動作に影響を与えることなく、ドライバ3aによる出力トランジスタQ1,Q3のゲート駆動電圧を必要最小限の電圧とすることにより、小ボリューム時におけるドライバ3aの消費電力を削減することができる。それゆえ、デジタルアンプ12によれば、デジタルアンプ11に比べて、より一層小ボリューム時における消費電力を削減することができる。
図7は、本実施例のデジタル信号記録再生装置としてのミニディスク装置を示すブロック図である。
図7に示すように、このミニディスク装置では、書き換え可能な光磁気記録媒体であるディスク41が用いられる。まず、ディスク41の記録再生の仕様について説明すると、ディスク41の記録面全面にわたって記録単位としてのアドレスが連続した番号を付与されて予め設定され、関連する情報データの集まりとしてのデータセットである曲等の音声データが記録面に記録される。
また、ディスク41の記録面には、記録された各曲の検索を迅速化するための各曲のアドレス番号の情報や、曲名や曲番(セット番号)等のリスト情報を記録した後述するU−TOC(User−Table of Content)領域が設定されている。
ディスク41における記録再生の仕様の詳細について説明すると、まず、ディスク41には、再生専用のリードイン領域と、その直後の円周部に書き換え可能なU−TOC領域(リスト情報)と、そのU−TOC領域の外側に音声データおよびサブデータを記録するプログラムエリアと、最外周部にリードアウト領域とが順次設定されている。
ミニディスク装置では、ディスク41の記録面から音声データを再生する光ピックアップ42が設けられ、また、光ピックアップ42は新たな音声データをディスク41に記録するためにも用いられる。
さらに、ミニディスク装置では、RFアンプ43と、エンコーダ/デコーダ・信号処理回路44と、ショックプルーフメモリコントローラ(以下、メモリコントローラと称する)45と、ショックプルーフメモリ46と、音声伸長・圧縮回路47と、D/A・A/Dコンバータ48と、マイクロコンピュータ等のシステムコントローラ(制御手段)49と、サーボ回路50とが設けられている。
その上、ミニディスク装置では、ドライバ回路51と、スピンモータ52と、送りモータ53と、電源ON/OFF回路54と、ヘッド駆動部55と、記録ヘッド56と、音声出力端子57と、音声入力端子58と、入力部59と、デジタルアンプ60とが設けられている。
入力部59には、記録された曲の新たな曲への書き換えを指示するための曲書き換えキー59aと、書き換えする曲の番号を指定し、全曲の書き換えを指示するための曲指定テンキー・全曲指定テンキー(指示部)59bと、コントロールキー59cとが設けられている。
なお、コントロールキー59cは、一般的な機能、つまり記録・再生等の記録再生装置としての記録再生機能を指示するためのものであって、図示しないが、記録キー、一時停止キー、再生キー、停止キーを含んでいる。
デジタルアンプ60は、図1に示すデジタルアンプ21、図3に示すデジタルアンプ11または図6に示すデジタルアンプ12によって構成され、音声出力端子57に出力されたアナログオーディオ信号を1ビットデジタル信号に変換して、高効率に増幅を行う。また、デジタルアンプ11で構成されたデジタルアンプ60は、音声圧縮・伸長回路47から出力されたマルチビットのデジタルオーディオ信号を直接1ビットデジタル信号に変換することもできる。
ミニディスク装置にて、ディスク41を再生するとき、ドライバ回路51に駆動されるスピンモータ52によりディスク41が回転駆動されると共に、ドライバ回路51に駆動される送りモータ53によりピックアップ2がディスク41の半径方向に送られ、このピックアップ42によりディスク41に記録されている音声データが読み出される。
ピックアップ42により読み出された音声データは、RFアンプ43において増幅され、エンコーダ・デコーダ信号処理回路44に送られる。また、RFアンプ43は、ピックアップ42により読み出された音声データからフォーカスエラー信号やトラッキングエラー信号等のサーボ制御信号を生成し、これをサーボ回路50に出力する。
サーボ回路50は、RFアンプ43からのサーボ制御信号と、マイクロコンピュータ等からなるシステムコントローラ49からのコントロール信号によりピックアップ42のフォーカシング、トラッキングおよびスピンモータ52のサーボをかけるように前記ドライバ回路51を制御する。また、ドライバ回路51は、サーボ回路50からの制御信号により、ピックアップ42、送りモータ53およびスピンモータ52を駆動する。
エンコーダ・デコーダ信号処理回路44は、RFアンプ43で増幅された信号を復調し、さらに誤り訂正等の信号処理を施し、メモリコントローラ45に送る。
メモリコントローラ45は、書き込み手段として、エンコーダ・デコーダ信号処理回路44から送られてくる信号を、記憶手段としてのショックプルーフメモリ46に書き込む。また、メモリコントローラ45は、メモリ読み出し手段として、ショックプルーフメモリ46に記憶された音声データを読み出し、音声伸長・圧縮回路47に送る。
音声伸長・圧縮回路47は、入力された音声データを内蔵された音声伸長回路にて所定のフォーマットにしたがって時間軸伸長して復元し、D/A・A/Dコンバータ48に送る。D/A・A/Dコンバータ48は、入力されたデジタル信号を、内蔵されたD/Aコンバータ48aにてアナログ変換して音声信号を生成する。そして、この音声信号は出力端子57より音声出力される。
一方、記録するときには、音声入力端子58から入力された音声信号は、D/A・A/Dコンバータ48に送られ、アナログ信号である音声信号をデジタル信号である音声データに、内蔵されたA/Dコンバータ48bにて変換し、音声データが音声伸長・圧縮回路47に送られる。
音声伸長・圧縮回路47は、入力された音声データを、内蔵された音声圧縮回路にて、ATRAC(Adaptive TRansform Acoustic Coding)とよばれるミニディスク装置の情報圧縮技術によって約1/5にデータ圧縮し、その圧縮された音声データがメモリコントローラ5へ送られる。
そのメモリコントローラ45は、送られてきた音声データをショックプルーフメモリ46に書き込む。また、上記メモリコントローラ45は、ショックプルーフメモリ46に記憶された音声データを読み出して、エンコーダ・デコーダ信号処理回路44へ送り、ここで変調、誤り訂正用符号の付加等を施す。このような音声データがヘッド駆動部55に送られる。
ヘッド駆動部55は、音声データに基づいて記録ヘッド56にデジタル信号を出力し、かつ、システムコントローラ49からの制御信号に基づいて上記記録ヘッド56を駆動する一方、記録ヘッド56により磁界がかけられているディスク41の部分に再生するときよりも強いレーザ光をピックアップ42によって照射することにより、ディスク41の所定のアドレスに音声データが順次記録される。なお、ピックアップ42からの強いレーザ光は、システムコントローラ49により電源ON/OFF回路54およびドライバ回路51を介して制御される。
尚、発明を実施するための最良の形態の項においてなした具体的な実施態様または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する特許請求の範囲内で、いろいろと変更して実施することができるものである。
例えば、実施例3のデジタル信号記録再生装置が携帯機器である場合は、限られた電力で長時間装置を駆動させることが必要となり、実施例1および2で説明した消費電力低減のための技術が特に有効である。
Claims (3)
- 1ビット信号に変換されたオーディオ信号に応答して、駆動回路がスイッチング素子を駆動し、電源電圧をスイッチングさせることで前記オーディオ信号を振幅増幅するデジタルアンプにおいて、
可変の前記電源電圧を発生する可変電源電圧発生手段と、
前記電源電圧変化に連動して、前記駆動回路によるスイッチング素子の駆動電圧を変化させる駆動電圧変化手段とを含んでいると共に、
前記可変電源電圧発生手段は、予め定める直流電圧がデューティ可変でスイッチングされてなるパルス幅変調信号を平滑化するローパスフィルタを有し、
前記駆動電圧変化手段は、
前記パルス幅変調信号が一方の端子に入力されるコンデンサと、
前記コンデンサの他方の端子に予め定める定電圧を入力するダイオードと、
前記コンデンサの他方の端子からの出力を平滑化するローパスフィルタとを有し、前記電源電圧に前記定電圧を加算した電圧を前記駆動回路に前記駆動電圧として供給することを特徴とするデジタルアンプ。 - 書き換え可能な光記録媒体から得られた、記録のために変調・圧縮されている音声データを復調・伸長する再生回路と、
前記音声データを増幅する増幅器とを備え、
前記増幅器は、請求項1に記載のデジタルアンプであることを特徴とするデジタル信号再生装置。 - 前記光記録媒体はミニディスクであることを特徴とする請求項2に記載のデジタル信号再生装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002220208 | 2002-07-29 | ||
JP2002220208 | 2002-07-29 | ||
JP2003072288 | 2003-03-17 | ||
JP2003072288 | 2003-03-17 | ||
PCT/JP2003/009504 WO2004015855A1 (ja) | 2002-07-29 | 2003-07-25 | ボリューム調整装置、デジタルアンプおよびデジタル信号再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004015855A1 JPWO2004015855A1 (ja) | 2005-12-02 |
JP4143605B2 true JP4143605B2 (ja) | 2008-09-03 |
Family
ID=31719836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004527316A Expired - Fee Related JP4143605B2 (ja) | 2002-07-29 | 2003-07-25 | デジタルアンプおよびデジタル信号再生装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7049885B2 (ja) |
EP (1) | EP1544996B1 (ja) |
JP (1) | JP4143605B2 (ja) |
AU (1) | AU2003252703A1 (ja) |
WO (1) | WO2004015855A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9520847B2 (en) | 2012-05-25 | 2016-12-13 | Nec Corporation | Switching amplifier and transmitter using same |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3928728B2 (ja) * | 2003-09-19 | 2007-06-13 | ソニー株式会社 | デジタルアンプ |
JP2005210692A (ja) * | 2003-12-16 | 2005-08-04 | Internatl Rectifier Corp | 可変電源電圧を使用するd級増幅器における音量調節 |
KR100595652B1 (ko) * | 2004-02-12 | 2006-07-03 | 엘지전자 주식회사 | 이동 통신 단말기의 송신 전력 제어 장치 및 방법 |
GB2414120B (en) | 2004-05-11 | 2008-04-02 | Splashpower Ltd | Controlling inductive power transfer systems |
GB0418991D0 (en) | 2004-08-25 | 2004-09-29 | Nujira Ltd | High efficiency variable voltage supply |
JP4568572B2 (ja) * | 2004-10-07 | 2010-10-27 | ローム株式会社 | 音声信号出力回路、および音声出力を発生する電子機器 |
US7126416B2 (en) * | 2004-11-17 | 2006-10-24 | Princeton Technology Corporation | Pulse amplitude modulation (PAM) method and circuit for improving the performance of a D-class audio amplifier |
JP2006180199A (ja) * | 2004-12-22 | 2006-07-06 | Alpine Electronics Inc | デジタルアンプ搭載装置 |
JP2006237859A (ja) * | 2005-02-23 | 2006-09-07 | Rohm Co Ltd | D級アンプ、それを用いた信号増幅回路ならびに電子機器 |
JP2008047945A (ja) * | 2005-03-28 | 2008-02-28 | Nec Saitama Ltd | アンプ装置 |
US20090274321A1 (en) * | 2008-04-30 | 2009-11-05 | Lear Corporation | Audio amplifier and technique for power efficiency thereof |
JP5038973B2 (ja) * | 2008-05-16 | 2012-10-03 | シャープ株式会社 | 音声出力装置及び音声出力方法 |
US8134420B2 (en) * | 2009-03-30 | 2012-03-13 | Brother Kogyo Kabushiki Kaisha | Communication apparatus and signal processing method thereof |
JP5327481B2 (ja) * | 2011-01-13 | 2013-10-30 | オンキヨー株式会社 | トーンコントロール装置 |
US9918172B1 (en) * | 2016-08-19 | 2018-03-13 | Semiconductor Components Industries, Llc | Active output driver supply compensation for noise reduction |
US10509624B2 (en) * | 2017-01-30 | 2019-12-17 | Cirrus Logic, Inc. | Single-bit volume control |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61251214A (ja) | 1985-04-30 | 1986-11-08 | Hitachi Ltd | 電源回路 |
JP2538277B2 (ja) | 1987-09-28 | 1996-09-25 | 三洋電機株式会社 | 音響増幅器 |
US5182527A (en) * | 1990-03-30 | 1993-01-26 | Oki Electric Industry Co., Ltd. | Power amplifying apparatus for wireless transmitter |
AU5667194A (en) * | 1992-11-10 | 1994-06-08 | Motorola, Inc. | Switching regulator and amplifier system |
JP2880372B2 (ja) | 1993-05-18 | 1999-04-05 | シャープ株式会社 | スピーカ駆動装置 |
JPH0729356A (ja) | 1993-07-08 | 1995-01-31 | Sharp Corp | デジタル信号記録再生装置 |
US5898340A (en) * | 1996-11-20 | 1999-04-27 | Chatterjee; Manjirnath A. | High power efficiency audio amplifier with digital audio and volume inputs |
US5990751A (en) * | 1997-10-16 | 1999-11-23 | Nikon Corporation | Method and apparatus for improving power transfer efficiency of an amplifier system |
US6175272B1 (en) * | 1997-12-19 | 2001-01-16 | Nikon Corporation | Pulse—width modulation system |
JP3348019B2 (ja) | 1998-07-06 | 2002-11-20 | シャープ株式会社 | パルス波増幅装置 |
JP3698917B2 (ja) | 1999-05-21 | 2005-09-21 | シャープ株式会社 | 1ビットディジタルアンプ装置 |
JP2000339875A (ja) | 1999-05-31 | 2000-12-08 | Sony Corp | 受信機能付記録装置 |
JP2001202696A (ja) | 2000-01-17 | 2001-07-27 | Alpine Electronics Inc | デジタルアンプ |
JP2001257547A (ja) | 2000-03-13 | 2001-09-21 | Sony Corp | 音量調整装置 |
US6683496B2 (en) * | 2001-08-20 | 2004-01-27 | Harris Corporation | System and method for minimizing dissipation in RF power amplifiers |
-
2003
- 2003-07-25 WO PCT/JP2003/009504 patent/WO2004015855A1/ja active Application Filing
- 2003-07-25 AU AU2003252703A patent/AU2003252703A1/en not_active Abandoned
- 2003-07-25 US US10/500,276 patent/US7049885B2/en not_active Expired - Fee Related
- 2003-07-25 JP JP2004527316A patent/JP4143605B2/ja not_active Expired - Fee Related
- 2003-07-25 EP EP03784486A patent/EP1544996B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9520847B2 (en) | 2012-05-25 | 2016-12-13 | Nec Corporation | Switching amplifier and transmitter using same |
Also Published As
Publication number | Publication date |
---|---|
WO2004015855A1 (ja) | 2004-02-19 |
JPWO2004015855A1 (ja) | 2005-12-02 |
AU2003252703A1 (en) | 2004-02-25 |
US20050122162A1 (en) | 2005-06-09 |
US7049885B2 (en) | 2006-05-23 |
EP1544996B1 (en) | 2011-06-29 |
EP1544996A4 (en) | 2006-05-17 |
EP1544996A1 (en) | 2005-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4143605B2 (ja) | デジタルアンプおよびデジタル信号再生装置 | |
US8385984B2 (en) | Method and apparatus to supply power voltage to a mobile device in a variable manner | |
US20040028242A1 (en) | Audio reproducing apparatus and method | |
US8299853B2 (en) | Class D amplifier | |
US7696816B2 (en) | System and method for minimizing DC offset in outputs of audio power amplifiers | |
JP4356625B2 (ja) | デジタルアンプ | |
US20020084843A1 (en) | Method and apparatus providing digital error correction for a class D power stage | |
US20070054638A1 (en) | Apparatus and method to control audio volume in D class amplifier | |
US7528650B2 (en) | Multi-channel digital amplifier, signal processing method thereof, and audio reproducing system having the same | |
US20040131193A1 (en) | Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier | |
WO2006011629A1 (ja) | 電源制御回路 | |
US7443235B2 (en) | Audio system and processing method of storing and reproducing digital pulse width modulation signal | |
US6266425B1 (en) | Audio amplifier circuit and audio device using the circuit | |
US20030090401A1 (en) | DA converter and data reproducing apparatus | |
JP3413281B2 (ja) | 電力増幅回路 | |
JP4043430B2 (ja) | オーディオ再生装置及びオーディオ再生方法 | |
JP4688225B2 (ja) | 電力増幅装置 | |
JP2005210329A (ja) | デジタルアンプ | |
JPH11112255A (ja) | ディジタルオーディオシステム | |
JP2005006093A (ja) | ディジタルアンプ及びこれを用いたオーディオ再生装置 | |
JP2006080649A (ja) | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 | |
JP2009033336A (ja) | 増幅回路および増幅回路の制御方法、増幅装置、ならびに、再生装置 | |
JP2009033335A (ja) | 増幅回路および増幅回路の制御方法、増幅装置、ならびに、再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |