JP3698917B2 - １ビットディジタルアンプ装置 - Google Patents
１ビットディジタルアンプ装置 Download PDFInfo
- Publication number
- JP3698917B2 JP3698917B2 JP14190899A JP14190899A JP3698917B2 JP 3698917 B2 JP3698917 B2 JP 3698917B2 JP 14190899 A JP14190899 A JP 14190899A JP 14190899 A JP14190899 A JP 14190899A JP 3698917 B2 JP3698917 B2 JP 3698917B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit digital
- input
- digital signal
- amplitude level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力信号をデルタシグマ変調回路に通すことによりデルタシグマ変調して１ビットの量子化出力信号を生成し、この量子化出力信号をパルス増幅する１ビットディジタルアンプ装置に関するものであり、特に、入力された１ビットディジタル信号を増幅等して出力するものに関するものである。
【０００２】
【従来の技術】
従来、オーディオ信号を増幅するためのアンプ装置では、ボリュームによってアナログ信号のみのレベル値を変化させ、出力音量を変化させていた。
【０００３】
また、近年、小型、大出力及び高Ｓ／Ｎを実現した音響信号の高効率電力増幅器の信号処理方法として、デルタシグマ変調を応用したディジタルスイッチングアンプが提供されている。
【０００４】
このディジタルスイッチングアンプでは、入力アナログ信号をデルタシグマ変調することによりパルス密度変調（ＰＤＭ:Pulse Density Modulation)）信号を得て、キャリア信号をエネルギー拡散させ、これによって、簡単な構成で効率良く電力増幅することができる。
【０００５】
この種のディジタルスイッチングアンプとして、本願出願人は、既に、特願平１０−３６８０２６号において、電力増幅部に加える定電圧の電圧値を変化させても、安定したデルタシグマ変調を行うことができ、電力増幅部に加える定電圧の電圧値を変化させて、再生音量を変化させることができるディジタルスイッチングアンプを提案している。
【０００６】
このディジタルスイッチングアンプでは、図７に示すように、電源電圧を制御してパルス増幅器の増幅度を変化させている。
【０００７】
すなわち、このデルタシグマ変調を応用したディジタルスイッチングアンプ７０は、差分器８０と、積分器・加算器群７２と、量子化器７３と、パルス増幅器７４と、可変電圧電源７５と、減衰器７６と、電圧値制御部７７とを備えて構成されている。なお、積分器・加算器群７２と、量子化器７３とからデルタシグマ変調部ＡＤ１が構成されている。
【０００８】
上記差分器８０は、入力端子７１に入力されたオーディオ信号等の入力信号Ｓ７１と、パルス増幅器７４から減衰器７６を経て帰還ループ７８によって負帰還する帰還信号Ｓ７６とを入力信号として、これら二つの信号の差分値を求めて、差分信号Ｓ８０を積分器・加算器群７２へ出力する。
【０００９】
上記の積分器・加算器群７２及び量子化器７３は、入力アナログ信号をデルタシグマ変調する。
【００１０】
上記パルス増幅器７４は、量子化出力信号Ｓ７３をスイッチング制御信号として高速にスイッチングすることにより、可変電圧電源７５から供給される可変電圧Ｖ”によって、電力増幅する高速スイッチングパルス増幅器である。そして、パルス増幅器７４は、得られたパルス増幅信号Ｓ７４を出力端子７９へ出力する。
【００１１】
ここで、パルス増幅器７４は、量子化出力信号Ｓ７３が「１」のときに、可変電圧電源７５から供給される可変電圧Ｖ”によって電力増幅する。
【００１２】
上記減衰器７６は、直列に接続された抵抗７６ｐと可変抵抗７６ｖとからなっており、帰還ループ７８上に設けられている。上記抵抗７６ｐは、一端が帰還ループ７８の入力側（パルス増幅器７４の出力端）に導通しており、他端が可変抵抗７６ｖと接続されている。上記可変抵抗７６ｖは、電圧値制御部７７からの制御信号Ｓ７７に基づいて抵抗値が変更可能な可変抵抗であり、抵抗７６ｐと接続された一端の反対端が接地されている。そして、抵抗７６ｐと可変抵抗７６ｖとの連結部位が帰還ループ７８の出力側（差分器８０の入力端）に導通されている。
【００１３】
これにより、上記減衰器７６は、帰還ループ７８上に設けられ、パルス増幅器７４から出力されたパルス増幅信号Ｓ７４を抵抗７６ｐ及び可変抵抗７６ｖの抵抗分割により減圧して、帰還信号Ｓ７６を差分器８０へ負帰還する。
【００１４】
なお、上記の抵抗７６ｐの抵抗値、及び可変抵抗７６ｖの可変抵抗値は、パルス増幅器７４における増幅の量すなわち可変電圧Ｖ”に応じた減圧比に変更可能に適宜設定される。
【００１５】
上記可変電圧電源７５は、パルス増幅器７４に加える可変電圧Ｖ”の電圧値を変化させることのできる電源である。そして、上記可変電圧電源７５の電圧値は、可変抵抗７６ｖの抵抗値と共に、電圧値制御部７７からの制御信号Ｓ７７に基づいて制御される。
【００１６】
上記電圧値制御部７７は、制御信号Ｓ７７を可変電圧電源７５と減衰器７６とに出力し、可変電圧電源７５の電圧値と、減衰器７６の可変抵抗７６ｖの抵抗値とを外部から同時に制御することができる。
【００１７】
上記ディジタルスイッチングアンプ７０では、入力端子７１に入力されたオーディオ信号等の入力信号Ｓ７１と帰還ループ７８とによってパルス増幅器７４から減衰器７６を経て負帰還する帰還信号Ｓ７６とを入力信号として、差分器８０にてこれら二つの信号の差分信号Ｓ８０を生成する。積分器・加算器群７２にてこの差分信号Ｓ８０を積分した後、加算して、ノイズシェービングし、量子化器７２で加算された差分積分信号の極性を判定して「１」又は「０」の量子化出力信号Ｓ７３に変換する。続いて、デルタシグマ変調して得られた量子化出力信号Ｓ７３をスイッチング制御信号として、可変電圧電源７５によって可変電圧Ｖ”が加えられたパルス増幅器７４にて電力増幅し、得られたパルス増幅信号Ｓ７４を出力端子７９へ出力する。
【００１８】
ここで、可変電圧電源７５を電圧値制御部７７によって制御することにより、パルス増幅器７４に供給する可変電圧Ｖ”の電圧値を変化させることができる。
【００１９】
これは、パルス増幅器７４において、スイッチングによってパルス増幅された１ビット信号であるパルス増幅信号Ｓ７４の波高値を変化させることとなり、その結果、再生音量を制御することができる。すなわち、可変電圧Ｖ”の電圧値を高くしてパルス増幅信号Ｓ７４の波高値を上げて大出力とし、可変電圧Ｖ”の電圧値を低くしてパルス増幅信号Ｓ７４の波高値を下げて小出力とすることができる。
【００２０】
このとき、帰還信号Ｓ７６はパルス増幅信号Ｓ７４が減衰器７６において抵抗分割で減圧されて生成されるため、帰還信号Ｓ７６の波高値も当然変化する。
【００２１】
しかし、帰還ループ７８によって負帰還される帰還信号Ｓ７６の波高値は、デルタシグマ変調部ＡＤ１の発信限界に関係しており、波高値が低い程入力信号Ｓ７１に対する発信限界が低くなる。そこで、ディジタルスイッチングアンプ７０では、パルス増幅器７４に加えられる可変電圧Ｖ”の電圧値が変化しても、発信限界を保ち安定したデルタシグマ変調を行えるように、帰還ループ７８に加えて、滅衰器７６が設けられている。
【００２２】
そして、可変電圧電源７５からパルス増幅器７４に供給される可変電圧Ｖ”の電圧値を制御する電圧値制御部７７からの制御信号Ｓ７７に基づいて、減衰器７６の可変抵抗７６ｖの抵抗値を設定制御する。
【００２３】
これにより、減衰器７６は、可変電圧Ｖ”の変化に合わせて帰還信号Ｓ７６の波高値が一定に保たれるように、デルタシグマ変調の発信限界に影響を及ぼさない範囲で、パルス増幅信号Ｓ７４の減圧比を制御することができる。
【００２４】
これによって、再生音量を制御するために可変電圧Ｖ”の電圧値が変化しても、帰還信号Ｓ７６の波高値を高く一定に維持することができ、発信限界を保ち安定したデルタシグマ変調を行うことができる。したがって、パルス増幅器７４に加える可変電圧Ｖ”の電圧値を変化させて、ディジタルスイッチングアンプ７０の再生音量を変化させることができる。
【００２５】
以上のように、このディジタルスイッチングアンプ７０では、帰還信号Ｓ７６を減圧するために、抵抗分割を用いた減衰器７６を用いる。これにより、ノイズ成分をそのままの形状で負帰還することができるため、パルス増幅器７４にかかる定電圧に含まれるリプルや外来ノイズに起因するＳ／Ｎ劣化なしに、量子化出力信号をスイッチング制御信号としてパルス増幅を行うことができる。さらに、パルス増幅器７４に供給される電圧が変化する場合は、減衰器７６の減圧比を制御して、帰還信号Ｓ７６の波高値を一定に維持する。これにより、パルス増幅器７４に供給される電圧が変化しても、発信限界を保ち安定したデルタシグマ変調を行うことができる。
【００２６】
【発明が解決しようとする課題】
しかしながら、上記従来の１ビットディジタルアンプ装置では、パルス増幅器４へ印加する電圧を可変にして出力を調節しているが、このようにするためには、パルス増幅器への電圧印加が複雑となる。このため、これを防止するため、例えば、本願発明の説明図１に示すように、パルス増幅器４に印加する電圧Ｖを一定値とした場合には、入力信号に対して出力を調整することができないという問題点を有している。
【００２７】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、パルス増幅の印加電圧値が一定であっても、入力された１ビットディジタル信号に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置を提供することにある。
【００２８】
【課題を解決するための手段】
本発明の１ビットディジタルアンプ装置は、上記課題を解決するために、入力信号をデルタシグマ変調回路に通すことによりデルタシグマ変調して１ビットの量子化出力信号を生成し、この量子化出力信号をパルス増幅する１ビットディジタルアンプ装置において、上記入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号とアナログ信号とがそれぞれの第１断接手段を介して断接可能に入力される一方、これら各第１断接手段を介して入力された１ビットディジタル信号又はアナログ信号は、さらにそれぞれに設けた第２断接手段を介して各専用の振幅レベル可変手段に入力され、かつ振幅レベルがアナログ的に可変された１ビットディジタル信号及び／又はアナログ信号は、１ビットディジタル信号専用の入力端子又はアナログ信号専用の入力端子に入力されて各々独自にデルタシグマ変調されることを特徴としている。
【００２９】
上記の発明によれば、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号とアナログ信号とがそれぞれの第１断接手段を介して断接可能に入力される。また、これら各第１断接手段を介して入力された１ビットディジタル信号又はアナログ信号は、さらにそれぞれに設けた第２断接手段を介して各専用の振幅レベル可変手段に入力される。さらに、振幅レベルが可変された１ビットディジタル信号及び／又はアナログ信号は、１ビットディジタル信号専用の入力端子又はアナログ信号専用の入力端子に入力されて各々独自にデルタシグマ変調される。
【００３０】
したがって、１ビットディジタル信号とアナログ信号との間の切り替え時のノイズの発生を確実に防止することができると共に、各々独自にデルタシグマ変調されるので、さらに１ビットディジタル信号とアナログ信号との間の混変調を防止することができる。
【００３１】
このため、１ビットディジタル信号とアナログ信号との入力信号が相互に全く影響を受けず、不純物の混じらない純粋音を音量調節して出力することができる。
【００３２】
この結果、パルス増幅の印加電圧値が一定であっても、１ビットディジタル信号及びアナログ信号が同時に入力された場合に、両者の干渉及び混変調をさらに確実に防止して、入力された１ビットディジタル信号及び／又はアナログ信号に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置を提供することができる。
【００３３】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１及び図２に基づいて説明すれば、以下の通りである。
【００３４】
本実施の形態の１ビットディジタルアンプ装置１０は、図１に示すように、１ビットディジタル信号入力端子１１と、振幅レベル可変手段としての振幅レベル可変部１２と、振幅調整信号入力端子１と、差分器２と、差分積分器３ａ及び１ビット量子化器３ｂからなるデルタシグマ変調部３と、パルス増幅器４と、ローパスフィルタ８と、出力端子９とを備えている。
【００３５】
また、１ビットディジタルアンプ装置１０には、上記パルス増幅器４から出力されたパルス増幅信号Ｓ４を上記差分積分器３ａの入力信号として負帰還させるために、減衰器５と遅延器６とクロック発振器７とからなる帰還回路ＦＣが設けられている。すなわち、上記の差分積分器３ａ及び１ビット量子化器３ｂからなるデルタシグマ変調部３が、帰還回路ＦＣを備えることによってデルタシグマ変調回路が構成されている。
【００３６】
上記の振幅調整信号入力端子１は、入力された信号をデルタシグマ変調して出力するためにその信号が入力される端子であり、信号をデルタシグマ変調回路へ入力するためのものである。
【００３７】
上記差分器２は、振幅調整信号入力端子１に入力された振幅レベル調整信号Ｓ１と、パルス増幅器４から帰還回路ＦＣによって減衰器５、遅延器６及びクロック発振器７を経て負帰還される帰還信号Ｓ６とを入力信号として、これら二つの信号の差分値を求めて、差分信号Ｓ２を差分積分器３ａへ出力する。
【００３８】
上記の差分積分器３ａは、高次の積分器群であり、上記差分器２から出力された差分信号Ｓ２を積分して、差分積分信号Ｓ３ａを１ビット量子化器３ｂへ出力する。上記１ビット量子化器３ｂは、差分積分器３ａから入力された差分積分信号Ｓ３ａの極性を判定して、１ビットのディジタル信号つまり２値の量子化出力信号Ｓ３に変換し、デルタシグマ変調部３の出力信号としてパルス増幅器４へ出力する。なお、本実施の形態の１ビットディジタルアンプ装置１０は、１ビット量子化器３ｂの代わりに３値量子化器を設けて、３値量子化を行うように構成することも可能である。また、量子化出力信号Ｓ３の量子化閾値は、最適に設定されている。
【００３９】
上記パルス増幅器４は、デルタシグマ変調部３から出力された量子化出力信号Ｓ３をスイッチング制御信号として高速にスイッチングすることにより、図示しない電圧値供給部から供給される定電圧＋Ｖ又は定電圧−Ｖによって電力増幅する高速スイッチングパルス増幅器である。この電圧値供給部から供給される定電圧＋Ｖ又は定電圧−Ｖは、一定電圧である。ただし、必ずしもこれに限らず、電圧値供給部から供給される電圧を可変とすることは本願発明において可能である。
【００４０】
次いで、得られたスイッチング信号であるパルス増幅信号Ｓ４は、上記ローパスフィルタ８に入力されると共に、帰還回路ＦＣ上の減衰器５にも入力される。
【００４１】
なお、本実施の形態では、通常時又は無信号時の２段階に対して定電圧＋Ｖ又は定電圧−Ｖを設定したが、このような２段階の設定でも十分に効率の良いスイッチングが可能となる。尤も、定電圧Ｖにさらに多くの段階を設定して、より効率の良いスイッチングを実現することも可能である。
【００４２】
上記ローパスフィルタ８は、パルス増幅器４から出力されたパルス増幅信号Ｓ４から不要な信号成分を除去し、得られた出力信号Ｓ８を出力端子９へ出力するフィルタである。ローパスフィルタ８は、例えばコイルやコンデンサ等から構成されている。また、出力端子９から出力された出力信号Ｓ８は、図示しないスピーカ等の音声信号出力部をさらに備えることにより、音声を出力することができる。したがって、本実施の形態の１ビットディジタルアンプ装置１０は、このようなスピーカ等の音声信号出力部をさらに備えたオーディオ信号再生装置に適用することができる。
【００４３】
一方、上記減衰器５は、帰還回路ＦＣ上に設けられ、パルス増幅器４から出力されたパルス増幅信号Ｓ４の振幅を減衰して帰還信号Ｓ５を生成する。すなわち、パルス増幅器４から出力されるパルス増幅信号Ｓ４は、定電圧Ｖによって増幅された信号であるので、そのままの大きさで差分器２に戻すと、振幅レベル調整信号Ｓ１とのバランスが合わない。そこで、減衰器５は、差分器２における振幅レベル調整信号Ｓ１とのバランスを合わせるためにこの帰還回路ＦＣ上に設けられている。
【００４４】
減衰器５から出力された帰還信号Ｓ５は、遅延器６に入力される。この遅延器６では、差分器２への位相を合わせるためにクロック発振器７からのクロックに基づいてパルス増幅信号Ｓ４の位相を遅延させ、遅延信号として帰還信号Ｓ６を出力する。したがって、帰還信号Ｓ６は差分積分器３ａへの入力信号としてタイミングを合わせて差分器２へ負帰還される。
【００４５】
ここで、本実施の形態の１ビットディジタルアンプ装置１０では、１ビットディジタル信号入力端子１１に入力された１ビットディジタル信号Ｓ０は、振幅レベル可変部１２にて振幅レベルが調整されるようになっている。したがって、振幅レベルの調整された振幅レベル調整信号Ｓ１が振幅調整信号入力端子１に入力され、デルタシグマ変調された後に出力されるようになっている。
【００４６】
すなわち、本実施の形態では、振幅調整信号入力端子１に入力するまでに１ビットディジタル信号Ｓ１１の振幅レベルを変更することにより、入力ボリュームを変更し、その結果、再生音量を変化するものとなっている。
【００４７】
上記の振幅レベル可変部１２は、可変抵抗器からなるレベルコントロール装置ＶＲ１からなっており、１ビットディジタル信号Ｓ０をアナログ的にその振幅レベルを変更できるようになっている。
【００４８】
上記構成の１ビットディジタルアンプ装置１０について、動作を説明すると以下の通りである。
【００４９】
上記１ビットディジタルアンプ装置１０では、１ビットディジタル信号が１ビットディジタル信号入力端子１１に入力される。この１ビットディジタル信号は、例えば、アナログ信号をデルタシグマ変調して得られたパルス密度変調（ＰＤＭ:Pulse Density Modulation)）信号やパルス幅変調（ＰＤＭ:Pulse Wide Modulation) ）信号等である。
【００５０】
この１ビットディジタル信号入力端子１１に入力された１ビットディジタル信号Ｓ０は、振幅レベル可変部１２にて振幅レベルが調整され、振幅レベル調整信号Ｓ１となる。
【００５１】
この振幅レベル調整信号Ｓ１は、振幅調整信号入力端子１を介して差分器２に入力される。そして、差分器２では、この振幅レベル調整信号Ｓ１と、帰還回路ＦＣによって減衰器５及び遅延器６を経て負帰還された帰還信号Ｓ５・Ｓ６との差分信号Ｓ２を生成する。
【００５２】
次いで、差分積分器３ａによって差分信号Ｓ２を積分して差分積分信号Ｓ３ａを生成し、１ビット量子化器３ｂによってこの差分積分信号Ｓ３ａをディジタル信号である量子化出力信号Ｓ３に変換する。さらに、パルス増幅器４によって、量子化出力信号Ｓ３を定電圧＋Ｖ又は定電圧−Ｖを用いてパルス増幅してパルス増幅信号Ｓ４を生成する。最後に、ローパスフィルタ８によって、パルス増幅信号Ｓ４から不要な信号成分を除去して、出力信号Ｓ８を出力端子９へ出力する。
【００５３】
次に、パルス増幅器４及び減衰器５の連動制御について説明する。
【００５４】
デルタシグマ変調部３から出力される量子化出力信号Ｓ３は２値量子化又は３値量子化のいずれの場合でも１ビット出力であるため、振幅レベル調整信号Ｓ１の大小にかかわらず、量子化出力信号Ｓ３の振幅は一定である。その結果、パルス増幅器４で増幅されて出力されるパルス増幅信号Ｓ４の出力レベルは定電圧＋Ｖ又は定電圧−Ｖにのみ依存することになり、振幅レベル調整信号Ｓ１の大小にかかわらず一定となる。逆に、振幅レベル調整信号Ｓ１の入力レベルが一定であっても、パルス増幅器４に供給する定電圧＋Ｖ又は定電圧−Ｖの電圧値を変えることによって、パルス増幅信号Ｓ４の出力レベルを変化させることができる。
【００５５】
一方、フィードバックされる帰還信号Ｓ５・Ｓ６の振幅は振幅レベル調整信号Ｓ１との関係で決定されるため、帰還信号Ｓ５・Ｓ６の振幅が大きいと発振限界値が変化する。したがって、パルス増幅４に供給する定電圧＋Ｖ又は定電圧−Ｖによって量子化出力信号Ｓ３がパルス増幅した場合には、これを元に戻すため、帰還信号Ｓ６の振幅が振幅レベル調整信号Ｓ１との関係で適切になるように調整する必要がある。
【００５６】
よって、減衰器５の減衰量を予め一定に設定しておくことで、最も電力効率が良くＳ／Ｎ比のとれる値に制御することができる。
【００５７】
次に、本実施の形態の１ビットディジタルアンプ装置１０の１ビットディジタル信号入力端子１１に、何故、１ビットディジタル信号Ｓ１が入力されるかについて説明する。
【００５８】
先ず、上述したように、この１ビットディジタル信号入力端子１１に入力される１ビットディジタル信号Ｓ０は、主としてＰＤＭ信号である。すなわち、ＰＤＭ信号をパルス増幅し、ローパスフィルタ８を通してスピーカ出力すれば音声信号として再生することができる。したがって、本実施の形態のデルタシグマ変調回路は、一見、不要ということになる。
【００５９】
しかしながら、それでも何故、デルタシグマ変調部３が存在するかというと、このデルタシグマ変調回路を通さずに直接パルス増幅器４から出力すると、パルス増幅器４によって生じる波形乱れつまり波形なまりが、直接、再生されてしまうことになる。ここで上記波形なまりとは、図２に示すように、波形の立ち上がり及び立ち上がりが鈍化することをいう。
【００６０】
このため、この波形なまりを取るために、パルス増幅器４からのパルス増幅信号Ｓ４を負帰還させる必要がある。すなわち、デルタシグマ変調回路を設け、パルス増幅器４をデルタシグマ変調回路の一部とし、パルス増幅器４の出力信号であるパルス増幅信号Ｓ４を帰還させるものである。
【００６１】
この作用を、さらに詳述する。
【００６２】
先ず、パルス増幅器４によって生じた波形なまりは高周波的なものが多く、デルタシグマ変調部３の作用であるノイズシェービング作用によってノイズシェープされ波形なまりは消滅するように作用する。
【００６３】
また、パルス増幅器４に供給する図示しない電源部のトランスレギュレーション特性による波高値の変動に対しても、次のように作用する。すなわち、パルス増幅器４への供給電圧が小さくなるとフィードバック量も小さくなる。したがって、ＰＤＭ信号のパルス数は増大する方向に作用する。逆に、供給電圧が大きくなるとフィードバック量は大きくなりパルス数は減少する方向に作用する。つまり、電源電圧の変動に対してこの変動を打ち消すように作動する。したがって、定電圧を強固に維持するために図示しない電源電圧部に余分なコストをかける必要はなくなる。
【００６４】
さらに、パルス増幅器４によって生じた波形なまりの時系列方向の成分つまりジッター的なものは、１ビット量子化器３ｂがクロックによって動作するので、この波形なまりがクロック範囲内にあれば吸収される。なお、最近のデルタシグマ変調部３では、１ビット量子化器３ｂの前段に設けられる差分積分器３ａの多くはスイッチドキャパシタによって作動されるものが多く、これらの多くは１ビット量子化器３ｂのクロックと差分積分器３ａのクロックとを共有して動作させている。したがって、この場合は差分積分器３ａの作動時に波形なまりを吸収することになる。
【００６５】
この結果、本実施の形態のデルタシグマ変調回路は、パルス増幅器４から生じる波形なまりを減少させ得るものとなっている。
【００６６】
なお、本実施の形態では、１ビットディジタル信号Ｓ０の振幅を可変にし、それを再生装置としてのボリューム機能とし、その振幅レベル調整信号Ｓ１を直接デルタシグマ変調回路に入力しているが、必ずしもこれに限らず、例えば、１ビットディジタル信号Ｓ０をローパスフィルタに通し、そのローパスフィルタの出力信号の振幅レベルを変化させてデルタシグマ変調部３に入力させても良い。さらに、１ビット量子化器３ｂの出力である量子化出力信号Ｓ３の振幅レベルを変化させた後、ローパスフィルタを介してデルタシグマ変調部３に入力させても良い。
【００６７】
すなわち、これらはオーディオ信号化したものを振幅変化させるか、ＰＤＭ信号そのものを変化させるかの違いがあるだけである。詳述すると、オーディオ信号化された信号を入力すると、従来のデルタシグマ変調部と同じ動作をする。つまり、量子化出力信号Ｓ３を増幅することが、従来と同じ動作ということになる。
【００６８】
一方、１ビットディジタル信号Ｓ０を入力する場合、入力信号はクロックに応じてサンプリングされるので、１ビットディジタル信号Ｓ０のクロックと該サンプリング用のクロックとを合致させておくことによって、全ての１ビットディジタル信号Ｓ０をサンプリングすることができ、デルタシグマ変調部３として差動する。
【００６９】
ここで、本実施の形態において、入力信号つまり１ビットディジタル信号Ｓ０の振幅レベルを可変にするということは、この信号は、厳密にいうとアナログ信号に他ならない。つまり、ディジタル情報を伝達するパルス波形状のアナログ信号である。しかしながら、１ビットディジタル信号Ｓ０という表現をしないと、混乱を招くおそれがある。このため、敢えて、１ビットディジタル信号Ｓ０として「ディジタル」という言葉を使用している。また、入力信号のクロックとサンプリング信号とを合わす点でもアナログとはいえ非常にデジタル的な信号である。
【００７０】
このように、本実施の形態の１ビットディジタルアンプ装置１０では、入力信号はデルタシグマ変調回路に通すことによりデルタシグマ変調され、これによって、１ビットの量子化出力信号Ｓ３が生成される。次いで、この量子化出力信号Ｓ３はパルス増幅されて出力される。
【００７１】
ここで、本実施の形態では、入力信号として、１ビットディジタル信号Ｓ０が入力される。そして、この入力された１ビットディジタル信号Ｓ０は、振幅レベル可変部１２にて振幅レベルが変えられた後、デルタシグマ変調部３にてデルタシグマ変調されて１ビットの量子化出力信号Ｓ３が生成される。次いで、この量子化出力信号Ｓ３は、一定電圧値＋Ｖを印加したパルス増幅器４によるパルス増幅によって出力される。
【００７２】
この結果、必要なアンプ出力を１ビットディジタル信号Ｓ０の振幅レベルを増減することにより調整することができる。また、振幅レベル可変部１２は、パルス増幅する前に設けられるようになっている。このようにパルス増幅する前に設けられていれば、例えば、パルス増幅器４の手前に設けられていても上記と同様の作用効果を奏する。
【００７３】
したがって、パルス増幅の印加電圧値が一定であっても、入力された１ビットディジタル信号に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置１０を提供することができる。
【００７４】
〔実施の形態２〕
本発明の他の実施の形態について図３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００７５】
本実施の形態の１ビットディジタルアンプ装置２０では、図３に示すように、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが同時に入力されるようになっている。
【００７６】
そして、これら１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１は同時に振幅レベルが調整されて振幅調整信号入力端子１に入力されるようになっている。
【００７７】
すなわち、本実施の形態では、１ビットディジタル信号Ｓ０は、１ビットディジタル信号入力端子１１から入力されて、振幅レベル可変部１２を介して振幅調整信号入力端子１に入力される。一方、このとき同時に、アナログ信号Ｓ２１がアナログ信号入力端子２１から入力されて、振幅レベル可変部２２を介して上記振幅調整信号入力端子１に入力される。
【００７８】
また、上記振幅レベル可変部２２は、レベルコントロール装置ＶＲ２にて構成されている。
【００７９】
すなわち、本実施の形態では、予めデルタシグマ変調された１ビットディジタル信号Ｓ０を１ビットディジタル信号入力端子１１から入力するが、その１ビットディジタル信号入力端子１１と振幅調整信号入力端子１との間に、振幅レベル可変部１２を設けて入力されたデルタシグマ変調された１ビットディジタル信号Ｓ０の振幅レベルを変化させる。
【００８０】
一方、同時に、アナログ信号をアナログ入力端子２１から入力するが、そのアナログ入力端子２１と振幅調整信号入力端子１との間に、振幅レベル可変部２２を設けて入力されたアナログ信号のレベルを変化させる。
【００８１】
これにより、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが同時に入力した場合において、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両信号のレベルを変化させ、これによって、出力端子９から出力される出力信号の大きさをコントロールすることができる。
【００８２】
ここで、本実施の形態では、特に、上記振幅レベル可変部１２と振幅レベル可変部２２とについて、アナログボリュームの同軸タイプのレベルコントロール装置ＶＲ１・ＶＲ２にて構成している。このため、レベルコントロール装置ＶＲ１・ＶＲ２は連動しており、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とを同時に振幅レベルコントロールできるようになっている。
【００８３】
したがって、入力されたデルタシグマ変調された１ビットディジタル信号Ｓ０と入力されたアナログ入力信号Ｓ２１との両方のレベルコントロールができ、かつ、１個のつまみで、デルタシグマ変調された１ビットディジタル信号Ｓ０に対する出力端子９からの出力音量とアナログ信号Ｓ２１に対する出力端子９からの出力音量とを同時に変化させることができる。このため、共通化を図ることが可能となっている。
【００８４】
このように、本実施の形態の１ビットディジタルアンプ装置２０では、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが並列に同時入力される。
【００８５】
この結果、入力信号として、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが並列に同時入力された場合においても、予めデルタシグマ変調された１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１の振幅レベルを調整することができ、簡単な構成で、アンプの出力を調整することが可能となる。
【００８６】
また、パルス増幅する前に設けられた振幅レベル可変部１２及び振幅レベル可変部２２は、入力された１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１の振幅レベルを共通して同時に可変する。
【００８７】
この結果、例えば、１軸のアナログボリュームを使用することにより、１個のつまみで、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を制御することができる。
【００８８】
したがって、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１が同時に入力された場合に、パルス増幅の印加電圧値Ｖが一定であっても、入力された１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置２０を提供することができる。
【００８９】
〔実施の形態３〕
本発明の他の実施の形態について図４に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１及び実施の形態２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００９０】
本実施の形態の１ビットディジタルアンプ装置３０は、図４に示すように、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの第１断接手段としての切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力される。また、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１の振幅レベルを可変する１個の振幅レベル可変手段としての振幅レベル可変部３２がパルス増幅する前に設けられている。
【００９１】
すなわち、各切り替えスイッチＳＷ１・ＳＷ２は、両方をＯＮすることによって、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を振幅レベル可変部３２に導くことができる。一方、各切り替えスイッチＳＷ１・ＳＷ２は、いずれか一方をＯＮすることによって、１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１とのいずれか一方を振幅レベル可変部３２に導くことができる。
【００９２】
上記構成の１ビットディジタルアンプ装置３０では、予めデルタシグマ変調された１ビットディジタル信号Ｓ０は、１ビットディジタル信号入力端子１１から入力するが、その１ビットディジタル信号入力端子１１と振幅調整信号入力端子１との間に、切り替えを行う切り替えスイッチＳＷ１とレベルコントロール装置ＶＲ３からなる振幅レベル可変部３２とを設ける。そして、１ビットディジタル信号入力端子１１から入力された１ビットディジタル信号Ｓ０の振幅レベルを変化させることにより、振幅調整信号入力端子１へ入力させる１ビットディジタル信号Ｓ０を変化させる。
【００９３】
一方、アナログ信号Ｓ２１の場合は、アナログ信号入力端子２１から入力するが、そのアナログ信号入力端子２１と１ビットディジタル信号入力端子１１との間に、切り替えを行う切り替えスイッチＳＷ２と振幅レベル可変手段としての振幅レベル可変部３２であるレベルコントロール装置ＶＲ３を設ける。そして、アナログ信号入力端子２１から入力されたアナログ信号Ｓ２１の振幅レベルを変化させることにより、振幅調整信号入力端子１へ入力させるアナログ信号Ｓ２１を変化させる。
【００９４】
これによって、出力端子９から出てくる出力信号の大きさをコントロールすることができる。
【００９５】
一方、切り替えスイッチＳＷ１・ＳＷ２の両方をＯＮした場合には、前記実施の形態２で示したように、振幅レベル可変部３２にて１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を振幅レベルコントロールすることにより、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を変化させることができる。
【００９６】
また、切り替えスイッチＳＷ１・ＳＷ２を設けることにより、デルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが混ざることによる混変調歪の発生を防止することができる。さらに、構成が簡単であるので、安価なレベルコントロール回路を構成することができる。
【００９７】
このように、本実施の形態の１ビットディジタルアンプ装置３０では、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力される。
【００９８】
この結果、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とのいずれか一方を各切り替えスイッチＳＷ１・ＳＷ２にて接続することにより、両者が互いに影響しないようにして１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１を入力させることができる。
【００９９】
これによって、１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１を入力したときには、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との混変調を防止することができる。
【０１００】
一方、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を各切り替えスイッチＳＷ１・ＳＷ２にてＯＮして接続することにより、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とを同時に入力させることも可能である。
【０１０１】
この結果、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１が同時に入力された場合に、切り替えスイッチＳＷ１・ＳＷ２によって、両者共に入力させるか又はいずれか一方を入力するかを選択することができる。
【０１０２】
また、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１の振幅レベルを可変する振幅レベル可変部３２がパルス増幅する前に設けられている。
【０１０３】
したがって、パルス増幅の印加電圧値Ｖが一定であっても、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とのいずれか一方を入力させたときには、両者の干渉及び混変調を防止して、入力された１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置３０を提供することができる。
【０１０４】
〔実施の形態４〕
本発明の他の実施の形態について図５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１ないし実施の形態３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１０５】
本実施の形態の１ビットディジタルアンプ装置４０では、図５に示すように、前記実施の形態３における１ビットディジタルアンプ装置３０に対して、各第１断接手段としての切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１は、切替手段としての切り分けスイッチＳＷ３を介して振幅レベル可変部３２にいずれか一方が入力されるようになっている。
【０１０６】
すなわち、前記１ビットディジタルアンプ装置３０における切り替えスイッチＳＷ１・ＳＷ２と振幅レベル可変部３２との間に、切り分けスイッチＳＷ３を設けている。
【０１０７】
すなわち、デルタシグマ変調された１ビットディジタル信号Ｓ０は、１ビットディジタル信号入力端子１１から入力するが、その１ビットディジタル信号入力端子１１と振幅調整信号入力端子１との間に、切り分けを行う切り分けスイッチＳＷ３と振幅レベル可変部３２とを設け、入力された１ビットディジタル信号Ｓ０の振幅レベルを変化させることにより、振幅調整信号入力端子１へ入力させる１ビットディジタル信号Ｓ０の振幅レベルを変化させる。
【０１０８】
一方、アナログ信号Ｓ２１はアナログ信号入力端子２１から入力するが、そのアナログ信号入力端子２１と振幅調整信号入力端子１との間に、切り分けを行う上記切り分けスイッチＳＷ３と振幅レベル可変部３２とを設け、入力されたアナログ信号Ｓ２１の振幅レベルを変化させることにより、振幅調整信号入力端子１へ入力させるアナログ信号Ｓ２１の振幅レベルを変化させる。
【０１０９】
これによって、結果的に、出力端子９からの出力信号の大きさをコントロールすることができる。
【０１１０】
また、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とに対して同じ振幅レベル可変部３２にて１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とのレベルコントロールを行うことにより、１個又は１組のつまみにて、入力された１ビットディジタル信号Ｓ０１の出力音量と入力されたアナログ信号Ｓ２１の出力音量とを変化させることができる。
【０１１１】
さらに、切り替えスイッチＳＷ１・ＳＷ２を設けることにより、予めデルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが、配線路において混じることを防止することができる。
【０１１２】
また、切り替えスイッチＳＷ１・ＳＷ２の各々を断接するときに、切り分けスイッチＳＷ３を切っておくことにより、つまりいずれにも接続しない状態にしておくことにより、切り替えスイッチＳＷ１・ＳＷ２による切り替え時のノイズ発生を防止することができる。
【０１１３】
以上のように、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の予めデルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力され、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１が直接振幅レベル可変部３２に入力された場合には、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１を断接して切り替えたときに、その切り替えによりノイズが発生するおそれがある。
【０１１４】
しかし、本実施の形態の１ビットディジタルアンプ装置４０では、各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１は、切り分けスイッチＳＷ３を介して振幅レベル可変部３２に入力される。その後、１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１のいずれかの振幅レベルが可変される。
【０１１５】
したがって、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との入力を切り替えたときにおいても、その影響は、切り分けスイッチＳＷ３によって遮断される。したがって、確実に１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１のいずれかに接続された状態にて切り分けスイッチＳＷ３をいずれかに接続状態とすることにより、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との間の切り替え時のノイズの発生を確実に防止することができる。
【０１１６】
この結果、パルス増幅の印加電圧値Ｖが一定であっても、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１が同時に入力された場合に、両者の干渉及び混変調を確実に防止して、入力された１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置４０を提供することができる。
【０１１７】
〔実施の形態５〕
本発明の他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１ないし実施の形態４の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１１８】
本実施の形態の１ビットディジタルアンプ装置５０では、図６に示すように、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の予めデルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの第１断接手段としての切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力される。また、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１は、さらにそれぞれに設けた第２断接手段としての切り替えスイッチＳＷ４・ＳＷ５を介して各専用の振幅レベル可変手段としての振幅レベル可変部４２・５２に入力され、かつ振幅レベルが可変された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１は、１ビットディジタル信号専用の入力端子としての１ビットディジタル信号入力端子４１又はアナログ信号専用の入力端子としてのアナログ信号入力端子５１に入力され、さらに、それぞれ独自の差分器４３及び差分器５３を介してデルタシグマ変調部３における差分積分器３ａに入力されて各々独自にデルタシグマ変調されるようになっている。
【０１１９】
すなわち、デルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とに対して互いの入力が影響しないように、それぞれ独自の切り替えスイッチＳＷ１・ＳＷ４又は切り替えスイッチＳＷ２・ＳＷ５と、独自の振幅レベル可変部４２又は振幅レベル可変部５２と、独自の１ビットディジタル信号入力端子４１又はアナログ信号入力端子５１と、独自の差分器４３又は差分器５３とを備えている。
【０１２０】
これにより、予めデルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが、相互に全く影響無く、１個又は１組のつまみによって、出力音量を調整することができる。
【０１２１】
このように、本実施の形態の１ビットディジタルアンプ装置５０では、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力される。また、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１は、さらにそれぞれに設けた切り替えスイッチＳＷ４・ＳＷ５を介して各専用の振幅レベル可変部４２・５２に入力される。さらに、振幅レベルが可変された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１は、１ビットディジタル信号専用の１ビットディジタル信号入力端子４１又はアナログ信号専用のアナログ信号入力端子５１に入力されて各々独自にデルタシグマ変調される。
【０１２２】
したがって、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との間の切り替え時のノイズの発生を確実に防止することができると共に、各々独自にデルタシグマ変調されるので、さらに１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との間の混変調を防止することができる。
【０１２３】
このため、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との入力信号が相互に全く影響を受けず、不純物の混じらない純粋音を音量調節して出力することができる。
【０１２４】
この結果、パルス増幅の印加電圧値が一定であっても、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１が同時に入力された場合に、両者の干渉及び混変調をさらに確実に防止して、入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置５０を提供することができる。
【０１２５】
【発明の効果】
本発明の１ビットディジタルアンプ装置は、以上のように、入力信号として、１ビットディジタル信号とアナログ信号とがそれぞれの第１断接手段を介して断接可能に入力される一方、これら各第１断接手段を介して入力された１ビットディジタル信号又はアナログ信号は、さらにそれぞれに設けた第２断接手段を介して各専用の振幅レベル可変手段に入力され、かつ振幅レベルがアナログ的に可変された１ビットディジタル信号及び／又はアナログ信号は、１ビットディジタル信号専用の入力端子又はアナログ信号専用の入力端子に入力されて各々独自にデルタシグマ変調されるものである。
【０１２６】
それゆえ、各第１断接手段、第２断接手段、振幅レベル可変手段及び入力端子が独自に設けられるので、１ビットディジタル信号とアナログ信号との間の切り替え時のノイズの発生を確実に防止することができると共に、各々独自にデルタシグマ変調されるので、さらに１ビットディジタル信号とアナログ信号との間の混変調を防止することができる。
【０１２７】
このため、１ビットディジタル信号とアナログ信号との入力信号が相互に全く影響を受けず、不純物の混じらない純粋音を音量調節して出力することができる。
【０１２８】
この結果、パルス増幅の印加電圧値が一定であっても、１ビットディジタル信号及びアナログ信号が同時に入力された場合に、両者の干渉及び混変調をさらに確実に防止して、入力された１ビットディジタル信号及び／又はアナログ信号に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明における１ビットディジタルアンプ装置の実施の一形態を示すブロック図である。
【図２】 上記１ビットディジタル信号を直接パルス増幅器に入力したときに発生する波形なまりを示す説明図である。
【図３】 本発明における１ビットディジタルアンプ装置の他の実施の形態を示すブロック図である。
【図４】 本発明における１ビットディジタルアンプ装置のさらに他の実施の形態を示すブロック図である。
【図５】 本発明における１ビットディジタルアンプ装置のさらに他の実施の形態を示すブロック図である。
【図６】 本発明における１ビットディジタルアンプ装置のさらに他の実施の形態を示すブロック図である。
【図７】 従来の１ビットディジタルアンプ装置を示すブロック図である。
【符号の説明】
１ 振幅調整信号入力端子
２ 差分器（デルタシグマ変調回路）
３ デルタシグマ変調部（デルタシグマ変調回路）
３ａ 差分積分器
３ｂ １ビット量子化器
４ パルス増幅器（デルタシグマ変調回路）
５ 減衰器（デルタシグマ変調回路）
６ 遅延器（デルタシグマ変調回路）
７ クロック発振器（デルタシグマ変調回路）
８ ローパスフィルタ
９ 出力端子
１０ １ビットディジタルアンプ装置
１２ 振幅レベル可変部（振幅レベル可変手段）
２２ 振幅レベル可変部（振幅レベル可変手段）
３２ 振幅レベル可変部（振幅レベル可変手段）
４１ １ビットディジタル信号入力端子（１ビットディジタル信号専用の入力 端子）
４２ 振幅レベル可変部（専用の振幅レベル可変手段）
４３ 差分器
５１ アナログ信号入力端子５１（アナログ信号専用の入力端子）
５２ 振幅レベル可変部（専用の振幅レベル可変手段）
５３ 差分器
Ｓ０ １ビットディジタル信号（入力信号）
Ｓ３ 量子化出力信号
Ｓ４ パルス増幅信号
Ｓ２１ アナログ信号（入力信号）
ＳＷ１ 切り替えスイッチ（第１断接手段）
ＳＷ２ 切り替えスイッチ（第１断接手段）
ＳＷ３ 切り分けスイッチ（切替手段）
ＳＷ３ 切り替えスイッチ（第２断接手段）
ＳＷ４ 切り替えスイッチ（第２断接手段）
【発明の属する技術分野】
本発明は、入力信号をデルタシグマ変調回路に通すことによりデルタシグマ変調して１ビットの量子化出力信号を生成し、この量子化出力信号をパルス増幅する１ビットディジタルアンプ装置に関するものであり、特に、入力された１ビットディジタル信号を増幅等して出力するものに関するものである。
【０００２】
【従来の技術】
従来、オーディオ信号を増幅するためのアンプ装置では、ボリュームによってアナログ信号のみのレベル値を変化させ、出力音量を変化させていた。
【０００３】
また、近年、小型、大出力及び高Ｓ／Ｎを実現した音響信号の高効率電力増幅器の信号処理方法として、デルタシグマ変調を応用したディジタルスイッチングアンプが提供されている。
【０００４】
このディジタルスイッチングアンプでは、入力アナログ信号をデルタシグマ変調することによりパルス密度変調（ＰＤＭ:Pulse Density Modulation)）信号を得て、キャリア信号をエネルギー拡散させ、これによって、簡単な構成で効率良く電力増幅することができる。
【０００５】
この種のディジタルスイッチングアンプとして、本願出願人は、既に、特願平１０−３６８０２６号において、電力増幅部に加える定電圧の電圧値を変化させても、安定したデルタシグマ変調を行うことができ、電力増幅部に加える定電圧の電圧値を変化させて、再生音量を変化させることができるディジタルスイッチングアンプを提案している。
【０００６】
このディジタルスイッチングアンプでは、図７に示すように、電源電圧を制御してパルス増幅器の増幅度を変化させている。
【０００７】
すなわち、このデルタシグマ変調を応用したディジタルスイッチングアンプ７０は、差分器８０と、積分器・加算器群７２と、量子化器７３と、パルス増幅器７４と、可変電圧電源７５と、減衰器７６と、電圧値制御部７７とを備えて構成されている。なお、積分器・加算器群７２と、量子化器７３とからデルタシグマ変調部ＡＤ１が構成されている。
【０００８】
上記差分器８０は、入力端子７１に入力されたオーディオ信号等の入力信号Ｓ７１と、パルス増幅器７４から減衰器７６を経て帰還ループ７８によって負帰還する帰還信号Ｓ７６とを入力信号として、これら二つの信号の差分値を求めて、差分信号Ｓ８０を積分器・加算器群７２へ出力する。
【０００９】
上記の積分器・加算器群７２及び量子化器７３は、入力アナログ信号をデルタシグマ変調する。
【００１０】
上記パルス増幅器７４は、量子化出力信号Ｓ７３をスイッチング制御信号として高速にスイッチングすることにより、可変電圧電源７５から供給される可変電圧Ｖ”によって、電力増幅する高速スイッチングパルス増幅器である。そして、パルス増幅器７４は、得られたパルス増幅信号Ｓ７４を出力端子７９へ出力する。
【００１１】
ここで、パルス増幅器７４は、量子化出力信号Ｓ７３が「１」のときに、可変電圧電源７５から供給される可変電圧Ｖ”によって電力増幅する。
【００１２】
上記減衰器７６は、直列に接続された抵抗７６ｐと可変抵抗７６ｖとからなっており、帰還ループ７８上に設けられている。上記抵抗７６ｐは、一端が帰還ループ７８の入力側（パルス増幅器７４の出力端）に導通しており、他端が可変抵抗７６ｖと接続されている。上記可変抵抗７６ｖは、電圧値制御部７７からの制御信号Ｓ７７に基づいて抵抗値が変更可能な可変抵抗であり、抵抗７６ｐと接続された一端の反対端が接地されている。そして、抵抗７６ｐと可変抵抗７６ｖとの連結部位が帰還ループ７８の出力側（差分器８０の入力端）に導通されている。
【００１３】
これにより、上記減衰器７６は、帰還ループ７８上に設けられ、パルス増幅器７４から出力されたパルス増幅信号Ｓ７４を抵抗７６ｐ及び可変抵抗７６ｖの抵抗分割により減圧して、帰還信号Ｓ７６を差分器８０へ負帰還する。
【００１４】
なお、上記の抵抗７６ｐの抵抗値、及び可変抵抗７６ｖの可変抵抗値は、パルス増幅器７４における増幅の量すなわち可変電圧Ｖ”に応じた減圧比に変更可能に適宜設定される。
【００１５】
上記可変電圧電源７５は、パルス増幅器７４に加える可変電圧Ｖ”の電圧値を変化させることのできる電源である。そして、上記可変電圧電源７５の電圧値は、可変抵抗７６ｖの抵抗値と共に、電圧値制御部７７からの制御信号Ｓ７７に基づいて制御される。
【００１６】
上記電圧値制御部７７は、制御信号Ｓ７７を可変電圧電源７５と減衰器７６とに出力し、可変電圧電源７５の電圧値と、減衰器７６の可変抵抗７６ｖの抵抗値とを外部から同時に制御することができる。
【００１７】
上記ディジタルスイッチングアンプ７０では、入力端子７１に入力されたオーディオ信号等の入力信号Ｓ７１と帰還ループ７８とによってパルス増幅器７４から減衰器７６を経て負帰還する帰還信号Ｓ７６とを入力信号として、差分器８０にてこれら二つの信号の差分信号Ｓ８０を生成する。積分器・加算器群７２にてこの差分信号Ｓ８０を積分した後、加算して、ノイズシェービングし、量子化器７２で加算された差分積分信号の極性を判定して「１」又は「０」の量子化出力信号Ｓ７３に変換する。続いて、デルタシグマ変調して得られた量子化出力信号Ｓ７３をスイッチング制御信号として、可変電圧電源７５によって可変電圧Ｖ”が加えられたパルス増幅器７４にて電力増幅し、得られたパルス増幅信号Ｓ７４を出力端子７９へ出力する。
【００１８】
ここで、可変電圧電源７５を電圧値制御部７７によって制御することにより、パルス増幅器７４に供給する可変電圧Ｖ”の電圧値を変化させることができる。
【００１９】
これは、パルス増幅器７４において、スイッチングによってパルス増幅された１ビット信号であるパルス増幅信号Ｓ７４の波高値を変化させることとなり、その結果、再生音量を制御することができる。すなわち、可変電圧Ｖ”の電圧値を高くしてパルス増幅信号Ｓ７４の波高値を上げて大出力とし、可変電圧Ｖ”の電圧値を低くしてパルス増幅信号Ｓ７４の波高値を下げて小出力とすることができる。
【００２０】
このとき、帰還信号Ｓ７６はパルス増幅信号Ｓ７４が減衰器７６において抵抗分割で減圧されて生成されるため、帰還信号Ｓ７６の波高値も当然変化する。
【００２１】
しかし、帰還ループ７８によって負帰還される帰還信号Ｓ７６の波高値は、デルタシグマ変調部ＡＤ１の発信限界に関係しており、波高値が低い程入力信号Ｓ７１に対する発信限界が低くなる。そこで、ディジタルスイッチングアンプ７０では、パルス増幅器７４に加えられる可変電圧Ｖ”の電圧値が変化しても、発信限界を保ち安定したデルタシグマ変調を行えるように、帰還ループ７８に加えて、滅衰器７６が設けられている。
【００２２】
そして、可変電圧電源７５からパルス増幅器７４に供給される可変電圧Ｖ”の電圧値を制御する電圧値制御部７７からの制御信号Ｓ７７に基づいて、減衰器７６の可変抵抗７６ｖの抵抗値を設定制御する。
【００２３】
これにより、減衰器７６は、可変電圧Ｖ”の変化に合わせて帰還信号Ｓ７６の波高値が一定に保たれるように、デルタシグマ変調の発信限界に影響を及ぼさない範囲で、パルス増幅信号Ｓ７４の減圧比を制御することができる。
【００２４】
これによって、再生音量を制御するために可変電圧Ｖ”の電圧値が変化しても、帰還信号Ｓ７６の波高値を高く一定に維持することができ、発信限界を保ち安定したデルタシグマ変調を行うことができる。したがって、パルス増幅器７４に加える可変電圧Ｖ”の電圧値を変化させて、ディジタルスイッチングアンプ７０の再生音量を変化させることができる。
【００２５】
以上のように、このディジタルスイッチングアンプ７０では、帰還信号Ｓ７６を減圧するために、抵抗分割を用いた減衰器７６を用いる。これにより、ノイズ成分をそのままの形状で負帰還することができるため、パルス増幅器７４にかかる定電圧に含まれるリプルや外来ノイズに起因するＳ／Ｎ劣化なしに、量子化出力信号をスイッチング制御信号としてパルス増幅を行うことができる。さらに、パルス増幅器７４に供給される電圧が変化する場合は、減衰器７６の減圧比を制御して、帰還信号Ｓ７６の波高値を一定に維持する。これにより、パルス増幅器７４に供給される電圧が変化しても、発信限界を保ち安定したデルタシグマ変調を行うことができる。
【００２６】
【発明が解決しようとする課題】
しかしながら、上記従来の１ビットディジタルアンプ装置では、パルス増幅器４へ印加する電圧を可変にして出力を調節しているが、このようにするためには、パルス増幅器への電圧印加が複雑となる。このため、これを防止するため、例えば、本願発明の説明図１に示すように、パルス増幅器４に印加する電圧Ｖを一定値とした場合には、入力信号に対して出力を調整することができないという問題点を有している。
【００２７】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、パルス増幅の印加電圧値が一定であっても、入力された１ビットディジタル信号に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置を提供することにある。
【００２８】
【課題を解決するための手段】
本発明の１ビットディジタルアンプ装置は、上記課題を解決するために、入力信号をデルタシグマ変調回路に通すことによりデルタシグマ変調して１ビットの量子化出力信号を生成し、この量子化出力信号をパルス増幅する１ビットディジタルアンプ装置において、上記入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号とアナログ信号とがそれぞれの第１断接手段を介して断接可能に入力される一方、これら各第１断接手段を介して入力された１ビットディジタル信号又はアナログ信号は、さらにそれぞれに設けた第２断接手段を介して各専用の振幅レベル可変手段に入力され、かつ振幅レベルがアナログ的に可変された１ビットディジタル信号及び／又はアナログ信号は、１ビットディジタル信号専用の入力端子又はアナログ信号専用の入力端子に入力されて各々独自にデルタシグマ変調されることを特徴としている。
【００２９】
上記の発明によれば、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号とアナログ信号とがそれぞれの第１断接手段を介して断接可能に入力される。また、これら各第１断接手段を介して入力された１ビットディジタル信号又はアナログ信号は、さらにそれぞれに設けた第２断接手段を介して各専用の振幅レベル可変手段に入力される。さらに、振幅レベルが可変された１ビットディジタル信号及び／又はアナログ信号は、１ビットディジタル信号専用の入力端子又はアナログ信号専用の入力端子に入力されて各々独自にデルタシグマ変調される。
【００３０】
したがって、１ビットディジタル信号とアナログ信号との間の切り替え時のノイズの発生を確実に防止することができると共に、各々独自にデルタシグマ変調されるので、さらに１ビットディジタル信号とアナログ信号との間の混変調を防止することができる。
【００３１】
このため、１ビットディジタル信号とアナログ信号との入力信号が相互に全く影響を受けず、不純物の混じらない純粋音を音量調節して出力することができる。
【００３２】
この結果、パルス増幅の印加電圧値が一定であっても、１ビットディジタル信号及びアナログ信号が同時に入力された場合に、両者の干渉及び混変調をさらに確実に防止して、入力された１ビットディジタル信号及び／又はアナログ信号に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置を提供することができる。
【００３３】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１及び図２に基づいて説明すれば、以下の通りである。
【００３４】
本実施の形態の１ビットディジタルアンプ装置１０は、図１に示すように、１ビットディジタル信号入力端子１１と、振幅レベル可変手段としての振幅レベル可変部１２と、振幅調整信号入力端子１と、差分器２と、差分積分器３ａ及び１ビット量子化器３ｂからなるデルタシグマ変調部３と、パルス増幅器４と、ローパスフィルタ８と、出力端子９とを備えている。
【００３５】
また、１ビットディジタルアンプ装置１０には、上記パルス増幅器４から出力されたパルス増幅信号Ｓ４を上記差分積分器３ａの入力信号として負帰還させるために、減衰器５と遅延器６とクロック発振器７とからなる帰還回路ＦＣが設けられている。すなわち、上記の差分積分器３ａ及び１ビット量子化器３ｂからなるデルタシグマ変調部３が、帰還回路ＦＣを備えることによってデルタシグマ変調回路が構成されている。
【００３６】
上記の振幅調整信号入力端子１は、入力された信号をデルタシグマ変調して出力するためにその信号が入力される端子であり、信号をデルタシグマ変調回路へ入力するためのものである。
【００３７】
上記差分器２は、振幅調整信号入力端子１に入力された振幅レベル調整信号Ｓ１と、パルス増幅器４から帰還回路ＦＣによって減衰器５、遅延器６及びクロック発振器７を経て負帰還される帰還信号Ｓ６とを入力信号として、これら二つの信号の差分値を求めて、差分信号Ｓ２を差分積分器３ａへ出力する。
【００３８】
上記の差分積分器３ａは、高次の積分器群であり、上記差分器２から出力された差分信号Ｓ２を積分して、差分積分信号Ｓ３ａを１ビット量子化器３ｂへ出力する。上記１ビット量子化器３ｂは、差分積分器３ａから入力された差分積分信号Ｓ３ａの極性を判定して、１ビットのディジタル信号つまり２値の量子化出力信号Ｓ３に変換し、デルタシグマ変調部３の出力信号としてパルス増幅器４へ出力する。なお、本実施の形態の１ビットディジタルアンプ装置１０は、１ビット量子化器３ｂの代わりに３値量子化器を設けて、３値量子化を行うように構成することも可能である。また、量子化出力信号Ｓ３の量子化閾値は、最適に設定されている。
【００３９】
上記パルス増幅器４は、デルタシグマ変調部３から出力された量子化出力信号Ｓ３をスイッチング制御信号として高速にスイッチングすることにより、図示しない電圧値供給部から供給される定電圧＋Ｖ又は定電圧−Ｖによって電力増幅する高速スイッチングパルス増幅器である。この電圧値供給部から供給される定電圧＋Ｖ又は定電圧−Ｖは、一定電圧である。ただし、必ずしもこれに限らず、電圧値供給部から供給される電圧を可変とすることは本願発明において可能である。
【００４０】
次いで、得られたスイッチング信号であるパルス増幅信号Ｓ４は、上記ローパスフィルタ８に入力されると共に、帰還回路ＦＣ上の減衰器５にも入力される。
【００４１】
なお、本実施の形態では、通常時又は無信号時の２段階に対して定電圧＋Ｖ又は定電圧−Ｖを設定したが、このような２段階の設定でも十分に効率の良いスイッチングが可能となる。尤も、定電圧Ｖにさらに多くの段階を設定して、より効率の良いスイッチングを実現することも可能である。
【００４２】
上記ローパスフィルタ８は、パルス増幅器４から出力されたパルス増幅信号Ｓ４から不要な信号成分を除去し、得られた出力信号Ｓ８を出力端子９へ出力するフィルタである。ローパスフィルタ８は、例えばコイルやコンデンサ等から構成されている。また、出力端子９から出力された出力信号Ｓ８は、図示しないスピーカ等の音声信号出力部をさらに備えることにより、音声を出力することができる。したがって、本実施の形態の１ビットディジタルアンプ装置１０は、このようなスピーカ等の音声信号出力部をさらに備えたオーディオ信号再生装置に適用することができる。
【００４３】
一方、上記減衰器５は、帰還回路ＦＣ上に設けられ、パルス増幅器４から出力されたパルス増幅信号Ｓ４の振幅を減衰して帰還信号Ｓ５を生成する。すなわち、パルス増幅器４から出力されるパルス増幅信号Ｓ４は、定電圧Ｖによって増幅された信号であるので、そのままの大きさで差分器２に戻すと、振幅レベル調整信号Ｓ１とのバランスが合わない。そこで、減衰器５は、差分器２における振幅レベル調整信号Ｓ１とのバランスを合わせるためにこの帰還回路ＦＣ上に設けられている。
【００４４】
減衰器５から出力された帰還信号Ｓ５は、遅延器６に入力される。この遅延器６では、差分器２への位相を合わせるためにクロック発振器７からのクロックに基づいてパルス増幅信号Ｓ４の位相を遅延させ、遅延信号として帰還信号Ｓ６を出力する。したがって、帰還信号Ｓ６は差分積分器３ａへの入力信号としてタイミングを合わせて差分器２へ負帰還される。
【００４５】
ここで、本実施の形態の１ビットディジタルアンプ装置１０では、１ビットディジタル信号入力端子１１に入力された１ビットディジタル信号Ｓ０は、振幅レベル可変部１２にて振幅レベルが調整されるようになっている。したがって、振幅レベルの調整された振幅レベル調整信号Ｓ１が振幅調整信号入力端子１に入力され、デルタシグマ変調された後に出力されるようになっている。
【００４６】
すなわち、本実施の形態では、振幅調整信号入力端子１に入力するまでに１ビットディジタル信号Ｓ１１の振幅レベルを変更することにより、入力ボリュームを変更し、その結果、再生音量を変化するものとなっている。
【００４７】
上記の振幅レベル可変部１２は、可変抵抗器からなるレベルコントロール装置ＶＲ１からなっており、１ビットディジタル信号Ｓ０をアナログ的にその振幅レベルを変更できるようになっている。
【００４８】
上記構成の１ビットディジタルアンプ装置１０について、動作を説明すると以下の通りである。
【００４９】
上記１ビットディジタルアンプ装置１０では、１ビットディジタル信号が１ビットディジタル信号入力端子１１に入力される。この１ビットディジタル信号は、例えば、アナログ信号をデルタシグマ変調して得られたパルス密度変調（ＰＤＭ:Pulse Density Modulation)）信号やパルス幅変調（ＰＤＭ:Pulse Wide Modulation) ）信号等である。
【００５０】
この１ビットディジタル信号入力端子１１に入力された１ビットディジタル信号Ｓ０は、振幅レベル可変部１２にて振幅レベルが調整され、振幅レベル調整信号Ｓ１となる。
【００５１】
この振幅レベル調整信号Ｓ１は、振幅調整信号入力端子１を介して差分器２に入力される。そして、差分器２では、この振幅レベル調整信号Ｓ１と、帰還回路ＦＣによって減衰器５及び遅延器６を経て負帰還された帰還信号Ｓ５・Ｓ６との差分信号Ｓ２を生成する。
【００５２】
次いで、差分積分器３ａによって差分信号Ｓ２を積分して差分積分信号Ｓ３ａを生成し、１ビット量子化器３ｂによってこの差分積分信号Ｓ３ａをディジタル信号である量子化出力信号Ｓ３に変換する。さらに、パルス増幅器４によって、量子化出力信号Ｓ３を定電圧＋Ｖ又は定電圧−Ｖを用いてパルス増幅してパルス増幅信号Ｓ４を生成する。最後に、ローパスフィルタ８によって、パルス増幅信号Ｓ４から不要な信号成分を除去して、出力信号Ｓ８を出力端子９へ出力する。
【００５３】
次に、パルス増幅器４及び減衰器５の連動制御について説明する。
【００５４】
デルタシグマ変調部３から出力される量子化出力信号Ｓ３は２値量子化又は３値量子化のいずれの場合でも１ビット出力であるため、振幅レベル調整信号Ｓ１の大小にかかわらず、量子化出力信号Ｓ３の振幅は一定である。その結果、パルス増幅器４で増幅されて出力されるパルス増幅信号Ｓ４の出力レベルは定電圧＋Ｖ又は定電圧−Ｖにのみ依存することになり、振幅レベル調整信号Ｓ１の大小にかかわらず一定となる。逆に、振幅レベル調整信号Ｓ１の入力レベルが一定であっても、パルス増幅器４に供給する定電圧＋Ｖ又は定電圧−Ｖの電圧値を変えることによって、パルス増幅信号Ｓ４の出力レベルを変化させることができる。
【００５５】
一方、フィードバックされる帰還信号Ｓ５・Ｓ６の振幅は振幅レベル調整信号Ｓ１との関係で決定されるため、帰還信号Ｓ５・Ｓ６の振幅が大きいと発振限界値が変化する。したがって、パルス増幅４に供給する定電圧＋Ｖ又は定電圧−Ｖによって量子化出力信号Ｓ３がパルス増幅した場合には、これを元に戻すため、帰還信号Ｓ６の振幅が振幅レベル調整信号Ｓ１との関係で適切になるように調整する必要がある。
【００５６】
よって、減衰器５の減衰量を予め一定に設定しておくことで、最も電力効率が良くＳ／Ｎ比のとれる値に制御することができる。
【００５７】
次に、本実施の形態の１ビットディジタルアンプ装置１０の１ビットディジタル信号入力端子１１に、何故、１ビットディジタル信号Ｓ１が入力されるかについて説明する。
【００５８】
先ず、上述したように、この１ビットディジタル信号入力端子１１に入力される１ビットディジタル信号Ｓ０は、主としてＰＤＭ信号である。すなわち、ＰＤＭ信号をパルス増幅し、ローパスフィルタ８を通してスピーカ出力すれば音声信号として再生することができる。したがって、本実施の形態のデルタシグマ変調回路は、一見、不要ということになる。
【００５９】
しかしながら、それでも何故、デルタシグマ変調部３が存在するかというと、このデルタシグマ変調回路を通さずに直接パルス増幅器４から出力すると、パルス増幅器４によって生じる波形乱れつまり波形なまりが、直接、再生されてしまうことになる。ここで上記波形なまりとは、図２に示すように、波形の立ち上がり及び立ち上がりが鈍化することをいう。
【００６０】
このため、この波形なまりを取るために、パルス増幅器４からのパルス増幅信号Ｓ４を負帰還させる必要がある。すなわち、デルタシグマ変調回路を設け、パルス増幅器４をデルタシグマ変調回路の一部とし、パルス増幅器４の出力信号であるパルス増幅信号Ｓ４を帰還させるものである。
【００６１】
この作用を、さらに詳述する。
【００６２】
先ず、パルス増幅器４によって生じた波形なまりは高周波的なものが多く、デルタシグマ変調部３の作用であるノイズシェービング作用によってノイズシェープされ波形なまりは消滅するように作用する。
【００６３】
また、パルス増幅器４に供給する図示しない電源部のトランスレギュレーション特性による波高値の変動に対しても、次のように作用する。すなわち、パルス増幅器４への供給電圧が小さくなるとフィードバック量も小さくなる。したがって、ＰＤＭ信号のパルス数は増大する方向に作用する。逆に、供給電圧が大きくなるとフィードバック量は大きくなりパルス数は減少する方向に作用する。つまり、電源電圧の変動に対してこの変動を打ち消すように作動する。したがって、定電圧を強固に維持するために図示しない電源電圧部に余分なコストをかける必要はなくなる。
【００６４】
さらに、パルス増幅器４によって生じた波形なまりの時系列方向の成分つまりジッター的なものは、１ビット量子化器３ｂがクロックによって動作するので、この波形なまりがクロック範囲内にあれば吸収される。なお、最近のデルタシグマ変調部３では、１ビット量子化器３ｂの前段に設けられる差分積分器３ａの多くはスイッチドキャパシタによって作動されるものが多く、これらの多くは１ビット量子化器３ｂのクロックと差分積分器３ａのクロックとを共有して動作させている。したがって、この場合は差分積分器３ａの作動時に波形なまりを吸収することになる。
【００６５】
この結果、本実施の形態のデルタシグマ変調回路は、パルス増幅器４から生じる波形なまりを減少させ得るものとなっている。
【００６６】
なお、本実施の形態では、１ビットディジタル信号Ｓ０の振幅を可変にし、それを再生装置としてのボリューム機能とし、その振幅レベル調整信号Ｓ１を直接デルタシグマ変調回路に入力しているが、必ずしもこれに限らず、例えば、１ビットディジタル信号Ｓ０をローパスフィルタに通し、そのローパスフィルタの出力信号の振幅レベルを変化させてデルタシグマ変調部３に入力させても良い。さらに、１ビット量子化器３ｂの出力である量子化出力信号Ｓ３の振幅レベルを変化させた後、ローパスフィルタを介してデルタシグマ変調部３に入力させても良い。
【００６７】
すなわち、これらはオーディオ信号化したものを振幅変化させるか、ＰＤＭ信号そのものを変化させるかの違いがあるだけである。詳述すると、オーディオ信号化された信号を入力すると、従来のデルタシグマ変調部と同じ動作をする。つまり、量子化出力信号Ｓ３を増幅することが、従来と同じ動作ということになる。
【００６８】
一方、１ビットディジタル信号Ｓ０を入力する場合、入力信号はクロックに応じてサンプリングされるので、１ビットディジタル信号Ｓ０のクロックと該サンプリング用のクロックとを合致させておくことによって、全ての１ビットディジタル信号Ｓ０をサンプリングすることができ、デルタシグマ変調部３として差動する。
【００６９】
ここで、本実施の形態において、入力信号つまり１ビットディジタル信号Ｓ０の振幅レベルを可変にするということは、この信号は、厳密にいうとアナログ信号に他ならない。つまり、ディジタル情報を伝達するパルス波形状のアナログ信号である。しかしながら、１ビットディジタル信号Ｓ０という表現をしないと、混乱を招くおそれがある。このため、敢えて、１ビットディジタル信号Ｓ０として「ディジタル」という言葉を使用している。また、入力信号のクロックとサンプリング信号とを合わす点でもアナログとはいえ非常にデジタル的な信号である。
【００７０】
このように、本実施の形態の１ビットディジタルアンプ装置１０では、入力信号はデルタシグマ変調回路に通すことによりデルタシグマ変調され、これによって、１ビットの量子化出力信号Ｓ３が生成される。次いで、この量子化出力信号Ｓ３はパルス増幅されて出力される。
【００７１】
ここで、本実施の形態では、入力信号として、１ビットディジタル信号Ｓ０が入力される。そして、この入力された１ビットディジタル信号Ｓ０は、振幅レベル可変部１２にて振幅レベルが変えられた後、デルタシグマ変調部３にてデルタシグマ変調されて１ビットの量子化出力信号Ｓ３が生成される。次いで、この量子化出力信号Ｓ３は、一定電圧値＋Ｖを印加したパルス増幅器４によるパルス増幅によって出力される。
【００７２】
この結果、必要なアンプ出力を１ビットディジタル信号Ｓ０の振幅レベルを増減することにより調整することができる。また、振幅レベル可変部１２は、パルス増幅する前に設けられるようになっている。このようにパルス増幅する前に設けられていれば、例えば、パルス増幅器４の手前に設けられていても上記と同様の作用効果を奏する。
【００７３】
したがって、パルス増幅の印加電圧値が一定であっても、入力された１ビットディジタル信号に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置１０を提供することができる。
【００７４】
〔実施の形態２〕
本発明の他の実施の形態について図３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００７５】
本実施の形態の１ビットディジタルアンプ装置２０では、図３に示すように、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが同時に入力されるようになっている。
【００７６】
そして、これら１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１は同時に振幅レベルが調整されて振幅調整信号入力端子１に入力されるようになっている。
【００７７】
すなわち、本実施の形態では、１ビットディジタル信号Ｓ０は、１ビットディジタル信号入力端子１１から入力されて、振幅レベル可変部１２を介して振幅調整信号入力端子１に入力される。一方、このとき同時に、アナログ信号Ｓ２１がアナログ信号入力端子２１から入力されて、振幅レベル可変部２２を介して上記振幅調整信号入力端子１に入力される。
【００７８】
また、上記振幅レベル可変部２２は、レベルコントロール装置ＶＲ２にて構成されている。
【００７９】
すなわち、本実施の形態では、予めデルタシグマ変調された１ビットディジタル信号Ｓ０を１ビットディジタル信号入力端子１１から入力するが、その１ビットディジタル信号入力端子１１と振幅調整信号入力端子１との間に、振幅レベル可変部１２を設けて入力されたデルタシグマ変調された１ビットディジタル信号Ｓ０の振幅レベルを変化させる。
【００８０】
一方、同時に、アナログ信号をアナログ入力端子２１から入力するが、そのアナログ入力端子２１と振幅調整信号入力端子１との間に、振幅レベル可変部２２を設けて入力されたアナログ信号のレベルを変化させる。
【００８１】
これにより、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが同時に入力した場合において、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両信号のレベルを変化させ、これによって、出力端子９から出力される出力信号の大きさをコントロールすることができる。
【００８２】
ここで、本実施の形態では、特に、上記振幅レベル可変部１２と振幅レベル可変部２２とについて、アナログボリュームの同軸タイプのレベルコントロール装置ＶＲ１・ＶＲ２にて構成している。このため、レベルコントロール装置ＶＲ１・ＶＲ２は連動しており、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とを同時に振幅レベルコントロールできるようになっている。
【００８３】
したがって、入力されたデルタシグマ変調された１ビットディジタル信号Ｓ０と入力されたアナログ入力信号Ｓ２１との両方のレベルコントロールができ、かつ、１個のつまみで、デルタシグマ変調された１ビットディジタル信号Ｓ０に対する出力端子９からの出力音量とアナログ信号Ｓ２１に対する出力端子９からの出力音量とを同時に変化させることができる。このため、共通化を図ることが可能となっている。
【００８４】
このように、本実施の形態の１ビットディジタルアンプ装置２０では、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが並列に同時入力される。
【００８５】
この結果、入力信号として、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが並列に同時入力された場合においても、予めデルタシグマ変調された１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１の振幅レベルを調整することができ、簡単な構成で、アンプの出力を調整することが可能となる。
【００８６】
また、パルス増幅する前に設けられた振幅レベル可変部１２及び振幅レベル可変部２２は、入力された１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１の振幅レベルを共通して同時に可変する。
【００８７】
この結果、例えば、１軸のアナログボリュームを使用することにより、１個のつまみで、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を制御することができる。
【００８８】
したがって、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１が同時に入力された場合に、パルス増幅の印加電圧値Ｖが一定であっても、入力された１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置２０を提供することができる。
【００８９】
〔実施の形態３〕
本発明の他の実施の形態について図４に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１及び実施の形態２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００９０】
本実施の形態の１ビットディジタルアンプ装置３０は、図４に示すように、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの第１断接手段としての切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力される。また、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１の振幅レベルを可変する１個の振幅レベル可変手段としての振幅レベル可変部３２がパルス増幅する前に設けられている。
【００９１】
すなわち、各切り替えスイッチＳＷ１・ＳＷ２は、両方をＯＮすることによって、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を振幅レベル可変部３２に導くことができる。一方、各切り替えスイッチＳＷ１・ＳＷ２は、いずれか一方をＯＮすることによって、１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１とのいずれか一方を振幅レベル可変部３２に導くことができる。
【００９２】
上記構成の１ビットディジタルアンプ装置３０では、予めデルタシグマ変調された１ビットディジタル信号Ｓ０は、１ビットディジタル信号入力端子１１から入力するが、その１ビットディジタル信号入力端子１１と振幅調整信号入力端子１との間に、切り替えを行う切り替えスイッチＳＷ１とレベルコントロール装置ＶＲ３からなる振幅レベル可変部３２とを設ける。そして、１ビットディジタル信号入力端子１１から入力された１ビットディジタル信号Ｓ０の振幅レベルを変化させることにより、振幅調整信号入力端子１へ入力させる１ビットディジタル信号Ｓ０を変化させる。
【００９３】
一方、アナログ信号Ｓ２１の場合は、アナログ信号入力端子２１から入力するが、そのアナログ信号入力端子２１と１ビットディジタル信号入力端子１１との間に、切り替えを行う切り替えスイッチＳＷ２と振幅レベル可変手段としての振幅レベル可変部３２であるレベルコントロール装置ＶＲ３を設ける。そして、アナログ信号入力端子２１から入力されたアナログ信号Ｓ２１の振幅レベルを変化させることにより、振幅調整信号入力端子１へ入力させるアナログ信号Ｓ２１を変化させる。
【００９４】
これによって、出力端子９から出てくる出力信号の大きさをコントロールすることができる。
【００９５】
一方、切り替えスイッチＳＷ１・ＳＷ２の両方をＯＮした場合には、前記実施の形態２で示したように、振幅レベル可変部３２にて１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を振幅レベルコントロールすることにより、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を変化させることができる。
【００９６】
また、切り替えスイッチＳＷ１・ＳＷ２を設けることにより、デルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが混ざることによる混変調歪の発生を防止することができる。さらに、構成が簡単であるので、安価なレベルコントロール回路を構成することができる。
【００９７】
このように、本実施の形態の１ビットディジタルアンプ装置３０では、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力される。
【００９８】
この結果、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とのいずれか一方を各切り替えスイッチＳＷ１・ＳＷ２にて接続することにより、両者が互いに影響しないようにして１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１を入力させることができる。
【００９９】
これによって、１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１を入力したときには、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との混変調を防止することができる。
【０１００】
一方、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を各切り替えスイッチＳＷ１・ＳＷ２にてＯＮして接続することにより、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とを同時に入力させることも可能である。
【０１０１】
この結果、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１が同時に入力された場合に、切り替えスイッチＳＷ１・ＳＷ２によって、両者共に入力させるか又はいずれか一方を入力するかを選択することができる。
【０１０２】
また、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１の振幅レベルを可変する振幅レベル可変部３２がパルス増幅する前に設けられている。
【０１０３】
したがって、パルス増幅の印加電圧値Ｖが一定であっても、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とのいずれか一方を入力させたときには、両者の干渉及び混変調を防止して、入力された１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置３０を提供することができる。
【０１０４】
〔実施の形態４〕
本発明の他の実施の形態について図５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１ないし実施の形態３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１０５】
本実施の形態の１ビットディジタルアンプ装置４０では、図５に示すように、前記実施の形態３における１ビットディジタルアンプ装置３０に対して、各第１断接手段としての切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１は、切替手段としての切り分けスイッチＳＷ３を介して振幅レベル可変部３２にいずれか一方が入力されるようになっている。
【０１０６】
すなわち、前記１ビットディジタルアンプ装置３０における切り替えスイッチＳＷ１・ＳＷ２と振幅レベル可変部３２との間に、切り分けスイッチＳＷ３を設けている。
【０１０７】
すなわち、デルタシグマ変調された１ビットディジタル信号Ｓ０は、１ビットディジタル信号入力端子１１から入力するが、その１ビットディジタル信号入力端子１１と振幅調整信号入力端子１との間に、切り分けを行う切り分けスイッチＳＷ３と振幅レベル可変部３２とを設け、入力された１ビットディジタル信号Ｓ０の振幅レベルを変化させることにより、振幅調整信号入力端子１へ入力させる１ビットディジタル信号Ｓ０の振幅レベルを変化させる。
【０１０８】
一方、アナログ信号Ｓ２１はアナログ信号入力端子２１から入力するが、そのアナログ信号入力端子２１と振幅調整信号入力端子１との間に、切り分けを行う上記切り分けスイッチＳＷ３と振幅レベル可変部３２とを設け、入力されたアナログ信号Ｓ２１の振幅レベルを変化させることにより、振幅調整信号入力端子１へ入力させるアナログ信号Ｓ２１の振幅レベルを変化させる。
【０１０９】
これによって、結果的に、出力端子９からの出力信号の大きさをコントロールすることができる。
【０１１０】
また、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とに対して同じ振幅レベル可変部３２にて１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とのレベルコントロールを行うことにより、１個又は１組のつまみにて、入力された１ビットディジタル信号Ｓ０１の出力音量と入力されたアナログ信号Ｓ２１の出力音量とを変化させることができる。
【０１１１】
さらに、切り替えスイッチＳＷ１・ＳＷ２を設けることにより、予めデルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが、配線路において混じることを防止することができる。
【０１１２】
また、切り替えスイッチＳＷ１・ＳＷ２の各々を断接するときに、切り分けスイッチＳＷ３を切っておくことにより、つまりいずれにも接続しない状態にしておくことにより、切り替えスイッチＳＷ１・ＳＷ２による切り替え時のノイズ発生を防止することができる。
【０１１３】
以上のように、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の予めデルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力され、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１が直接振幅レベル可変部３２に入力された場合には、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１を断接して切り替えたときに、その切り替えによりノイズが発生するおそれがある。
【０１１４】
しかし、本実施の形態の１ビットディジタルアンプ装置４０では、各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１は、切り分けスイッチＳＷ３を介して振幅レベル可変部３２に入力される。その後、１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１のいずれかの振幅レベルが可変される。
【０１１５】
したがって、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との入力を切り替えたときにおいても、その影響は、切り分けスイッチＳＷ３によって遮断される。したがって、確実に１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１のいずれかに接続された状態にて切り分けスイッチＳＷ３をいずれかに接続状態とすることにより、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との間の切り替え時のノイズの発生を確実に防止することができる。
【０１１６】
この結果、パルス増幅の印加電圧値Ｖが一定であっても、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１が同時に入力された場合に、両者の干渉及び混変調を確実に防止して、入力された１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置４０を提供することができる。
【０１１７】
〔実施の形態５〕
本発明の他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１ないし実施の形態４の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１１８】
本実施の形態の１ビットディジタルアンプ装置５０では、図６に示すように、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の予めデルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの第１断接手段としての切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力される。また、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１は、さらにそれぞれに設けた第２断接手段としての切り替えスイッチＳＷ４・ＳＷ５を介して各専用の振幅レベル可変手段としての振幅レベル可変部４２・５２に入力され、かつ振幅レベルが可変された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１は、１ビットディジタル信号専用の入力端子としての１ビットディジタル信号入力端子４１又はアナログ信号専用の入力端子としてのアナログ信号入力端子５１に入力され、さらに、それぞれ独自の差分器４３及び差分器５３を介してデルタシグマ変調部３における差分積分器３ａに入力されて各々独自にデルタシグマ変調されるようになっている。
【０１１９】
すなわち、デルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とに対して互いの入力が影響しないように、それぞれ独自の切り替えスイッチＳＷ１・ＳＷ４又は切り替えスイッチＳＷ２・ＳＷ５と、独自の振幅レベル可変部４２又は振幅レベル可変部５２と、独自の１ビットディジタル信号入力端子４１又はアナログ信号入力端子５１と、独自の差分器４３又は差分器５３とを備えている。
【０１２０】
これにより、予めデルタシグマ変調された１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが、相互に全く影響無く、１個又は１組のつまみによって、出力音量を調整することができる。
【０１２１】
このように、本実施の形態の１ビットディジタルアンプ装置５０では、入力信号として、例えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に入力される。また、これら各切り替えスイッチＳＷ１・ＳＷ２を介して入力された１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２１は、さらにそれぞれに設けた切り替えスイッチＳＷ４・ＳＷ５を介して各専用の振幅レベル可変部４２・５２に入力される。さらに、振幅レベルが可変された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１は、１ビットディジタル信号専用の１ビットディジタル信号入力端子４１又はアナログ信号専用のアナログ信号入力端子５１に入力されて各々独自にデルタシグマ変調される。
【０１２２】
したがって、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との間の切り替え時のノイズの発生を確実に防止することができると共に、各々独自にデルタシグマ変調されるので、さらに１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との間の混変調を防止することができる。
【０１２３】
このため、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１との入力信号が相互に全く影響を受けず、不純物の混じらない純粋音を音量調節して出力することができる。
【０１２４】
この結果、パルス増幅の印加電圧値が一定であっても、１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１が同時に入力された場合に、両者の干渉及び混変調をさらに確実に防止して、入力された１ビットディジタル信号Ｓ０及び／又はアナログ信号Ｓ２１に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置５０を提供することができる。
【０１２５】
【発明の効果】
本発明の１ビットディジタルアンプ装置は、以上のように、入力信号として、１ビットディジタル信号とアナログ信号とがそれぞれの第１断接手段を介して断接可能に入力される一方、これら各第１断接手段を介して入力された１ビットディジタル信号又はアナログ信号は、さらにそれぞれに設けた第２断接手段を介して各専用の振幅レベル可変手段に入力され、かつ振幅レベルがアナログ的に可変された１ビットディジタル信号及び／又はアナログ信号は、１ビットディジタル信号専用の入力端子又はアナログ信号専用の入力端子に入力されて各々独自にデルタシグマ変調されるものである。
【０１２６】
それゆえ、各第１断接手段、第２断接手段、振幅レベル可変手段及び入力端子が独自に設けられるので、１ビットディジタル信号とアナログ信号との間の切り替え時のノイズの発生を確実に防止することができると共に、各々独自にデルタシグマ変調されるので、さらに１ビットディジタル信号とアナログ信号との間の混変調を防止することができる。
【０１２７】
このため、１ビットディジタル信号とアナログ信号との入力信号が相互に全く影響を受けず、不純物の混じらない純粋音を音量調節して出力することができる。
【０１２８】
この結果、パルス増幅の印加電圧値が一定であっても、１ビットディジタル信号及びアナログ信号が同時に入力された場合に、両者の干渉及び混変調をさらに確実に防止して、入力された１ビットディジタル信号及び／又はアナログ信号に対して簡単な構成にて振幅レベルを増減してアンプ出力を調整し得る１ビットディジタルアンプ装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明における１ビットディジタルアンプ装置の実施の一形態を示すブロック図である。
【図２】 上記１ビットディジタル信号を直接パルス増幅器に入力したときに発生する波形なまりを示す説明図である。
【図３】 本発明における１ビットディジタルアンプ装置の他の実施の形態を示すブロック図である。
【図４】 本発明における１ビットディジタルアンプ装置のさらに他の実施の形態を示すブロック図である。
【図５】 本発明における１ビットディジタルアンプ装置のさらに他の実施の形態を示すブロック図である。
【図６】 本発明における１ビットディジタルアンプ装置のさらに他の実施の形態を示すブロック図である。
【図７】 従来の１ビットディジタルアンプ装置を示すブロック図である。
【符号の説明】
１ 振幅調整信号入力端子
２ 差分器（デルタシグマ変調回路）
３ デルタシグマ変調部（デルタシグマ変調回路）
３ａ 差分積分器
３ｂ １ビット量子化器
４ パルス増幅器（デルタシグマ変調回路）
５ 減衰器（デルタシグマ変調回路）
６ 遅延器（デルタシグマ変調回路）
７ クロック発振器（デルタシグマ変調回路）
８ ローパスフィルタ
９ 出力端子
１０ １ビットディジタルアンプ装置
１２ 振幅レベル可変部（振幅レベル可変手段）
２２ 振幅レベル可変部（振幅レベル可変手段）
３２ 振幅レベル可変部（振幅レベル可変手段）
４１ １ビットディジタル信号入力端子（１ビットディジタル信号専用の入力 端子）
４２ 振幅レベル可変部（専用の振幅レベル可変手段）
４３ 差分器
５１ アナログ信号入力端子５１（アナログ信号専用の入力端子）
５２ 振幅レベル可変部（専用の振幅レベル可変手段）
５３ 差分器
Ｓ０ １ビットディジタル信号（入力信号）
Ｓ３ 量子化出力信号
Ｓ４ パルス増幅信号
Ｓ２１ アナログ信号（入力信号）
ＳＷ１ 切り替えスイッチ（第１断接手段）
ＳＷ２ 切り替えスイッチ（第１断接手段）
ＳＷ３ 切り分けスイッチ（切替手段）
ＳＷ３ 切り替えスイッチ（第２断接手段）
ＳＷ４ 切り替えスイッチ（第２断接手段）
Claims (1)
- 入力信号をデルタシグマ変調回路に通すことによりデルタシグマ変調して１ビットの量子化出力信号を生成し、この量子化出力信号をパルス増幅する１ビットディジタルアンプ装置において、
上記入力信号として、１ビットディジタル信号とアナログ信号とがそれぞれの第１断接手段を介して断接可能に入力される一方、これら各第１断接手段を介して入力された１ビットディジタル信号又はアナログ信号は、さらにそれぞれに設けた第２断接手段を介して各専用の振幅レベル可変手段に入力され、かつ振幅レベルがアナログ的に可変された１ビットディジタル信号及び／又はアナログ信号は、１ビットディジタル信号専用の入力端子又はアナログ信号専用の入力端子に入力されて各々独自にデルタシグマ変調されることを特徴とする１ビットディジタルアンプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14190899A JP3698917B2 (ja) | 1999-05-21 | 1999-05-21 | １ビットディジタルアンプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14190899A JP3698917B2 (ja) | 1999-05-21 | 1999-05-21 | １ビットディジタルアンプ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005135119A Division JP4008458B2 (ja) | 2005-05-06 | 2005-05-06 | １ビットディジタルアンプ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332553A JP2000332553A (ja) | 2000-11-30 |
| JP3698917B2 true JP3698917B2 (ja) | 2005-09-21 |
Family
ID=15302967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14190899A Expired - Lifetime JP3698917B2 (ja) | 1999-05-21 | 1999-05-21 | １ビットディジタルアンプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3698917B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002223132A (ja) * | 2001-01-29 | 2002-08-09 | Niigata Seimitsu Kk | 音声再生装置および方法 |
| EP1573420A4 (en) * | 2001-07-13 | 2006-11-15 | Cirrus Logic Inc | CIRCUITS, SYSTEMS, AND METHODS FOR VOLUME ADJUSTMENT IN 1-BIT FORMAT DIGITAL HIGH FIDELITY SYSTEMS |
| EP1544996B1 (en) | 2002-07-29 | 2011-06-29 | Sharp Kabushiki Kaisha | Volume adjustment device, digital amplifier, and digital signal reproducing device |
| JP4512028B2 (ja) * | 2005-11-28 | 2010-07-28 | 日本電信電話株式会社 | 送話装置 |
| US7948412B2 (en) | 2006-08-23 | 2011-05-24 | Asahi Kasei Emd Corporation | Delta-sigma modulator |
| CN101563841B (zh) * | 2006-12-21 | 2012-06-06 | 邦及奥卢夫森公司 | 用于d类功率级的纠错系统 |
| JP5231151B2 (ja) * | 2008-10-01 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | デジタルアンプシステム |
| JP5376311B2 (ja) * | 2009-07-27 | 2013-12-25 | ローム株式会社 | 半導体装置および電子機器 |
-
1999
- 1999-05-21 JP JP14190899A patent/JP3698917B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332553A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100451806B1 (ko) | 과표본잡음성형용혼합신호처리방법및장치 | |
| JPH05176387A (ja) | スピーカ駆動回路 | |
| US8324969B2 (en) | Delta-sigma modulator approach to increased amplifier gain resolution | |
| EP1435695A1 (en) | DELTA−SIGMA MODULATION APPARATUS AND SIGNAL AMPLIFICATION APPARATUS | |
| US10873811B1 (en) | Low-latency audio output with variable group delay | |
| JP5253413B2 (ja) | Ｄ級電力段のためのエラー修正システム | |
| JP3369503B2 (ja) | ディジタルスイッチングアンプ | |
| EP1192717B1 (en) | Method and apparatus for efficient mixed signal processing in a digital amplifier | |
| KR102225018B1 (ko) | 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지 | |
| US11107453B2 (en) | Anti-noise signal generator | |
| JP3698917B2 (ja) | １ビットディジタルアンプ装置 | |
| JP2004201185A (ja) | オーディオアンプ | |
| JP4008458B2 (ja) | １ビットディジタルアンプ装置 | |
| JP4564912B2 (ja) | 信号再生装置 | |
| US10972123B1 (en) | Signal processing structure | |
| JP2945570B2 (ja) | 信号処理装置 | |
| JP3369481B2 (ja) | ディジタルスイッチングアンプ | |
| US11438697B2 (en) | Low-latency audio output with variable group delay | |
| JP2006080685A (ja) | ボリューム制御装置 | |
| JP3445177B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| JP3929832B2 (ja) | 入力信号処理回路 | |
| WO2017212676A1 (ja) | デジタルアンプおよび出力装置 | |
| CN118828293A (zh) | 具有降噪机制的音频处理装置及方法 | |
| JPH0611632Y2 (ja) | 自動ラウドネス制御回路 | |
| JP2004186820A (ja) | １ビット信号処理装置およびそれを備えるディスク再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050506 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |