JP2000332553A - １ビットディジタルアンプ装置 - Google Patents

Abstract

(57)【要約】 【課題】 パルス増幅の印加電圧値が一定であっても、
入力された１ビットディジタル信号に対して簡単な構成
にて振幅レベルを増減してアンプ出力を調整し得る１ビ
ットディジタルアンプ装置を提供する。 【解決手段】 入力信号を差分器２、デルタシグマ変調
部３、パルス増幅器４、帰還回路ＦＣからなるデルタシ
グマ変調回路に通すことによりデルタシグマ変調して１
ビットの量子化出力信号Ｓ３を生成し、量子化出力信号
Ｓ３をパルス増幅する。入力信号として、１ビットディ
ジタル信号Ｓ０を入力する。１ビットディジタル信号Ｓ
０の振幅レベルを可変する振幅レベル可変部１２がパル
ス増幅する前に設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力信号をデルタ
シグマ変調回路に通すことによりデルタシグマ変調して
１ビットの量子化出力信号を生成し、この量子化出力信
号をパルス増幅する１ビットディジタルアンプ装置に関
するものであり、特に、入力された１ビットディジタル
信号を増幅等して出力するものに関するものである。

【０００２】

【従来の技術】従来、オーディオ信号を増幅するための
アンプ装置では、ボリュームによってアナログ信号のみ
のレベル値を変化させ、出力音量を変化させていた。

【０００３】また、近年、小型、大出力及び高Ｓ／Ｎを
実現した音響信号の高効率電力増幅器の信号処理方法と
して、デルタシグマ変調を応用したディジタルスイッチ
ングアンプが提供されている。

【０００４】このディジタルスイッチングアンプでは、
入力アナログ信号をデルタシグマ変調することによりパ
ルス密度変調（ＰＤＭ:Pulse Density Modulation)）信
号を得て、キャリア信号をエネルギー拡散させ、これに
よって、簡単な構成で効率良く電力増幅することができ
る。

【０００５】この種のディジタルスイッチングアンプと
して、本願出願人は、既に、特願平１０−３６８０２６
号において、電力増幅部に加える定電圧の電圧値を変化
させても、安定したデルタシグマ変調を行うことがで
き、電力増幅部に加える定電圧の電圧値を変化させて、
再生音量を変化させることができるディジタルスイッチ
ングアンプを提案している。

【０００６】このディジタルスイッチングアンプでは、
図７に示すように、電源電圧を制御してパルス増幅器の
増幅度を変化させている。

【０００７】すなわち、このデルタシグマ変調を応用し
たディジタルスイッチングアンプ７０は、差分器８０
と、積分器・加算器群７２と、量子化器７３と、パルス
増幅器７４と、可変電圧電源７５と、減衰器７６と、電
圧値制御部７７とを備えて構成されている。なお、積分
器・加算器群７２と、量子化器７３とからデルタシグマ
変調部ＡＤ１が構成されている。

【０００８】上記差分器８０は、入力端子７１に入力さ
れたオーディオ信号等の入力信号Ｓ７１と、パルス増幅
器７４から減衰器７６を経て帰還ループ７８によって負
帰還する帰還信号Ｓ７６とを入力信号として、これら二
つの信号の差分値を求めて、差分信号Ｓ８０を積分器・
加算器群７２へ出力する。

【０００９】上記の積分器・加算器群７２及び量子化器
７３は、入力アナログ信号をデルタシグマ変調する。

【００１０】上記パルス増幅器７４は、量子化出力信号
Ｓ７３をスイッチング制御信号として高速にスイッチン
グすることにより、可変電圧電源７５から供給される可
変電圧Ｖ”によって、電力増幅する高速スイッチングパ
ルス増幅器である。そして、パルス増幅器７４は、得ら
れたパルス増幅信号Ｓ７４を出力端子７９へ出力する。

【００１１】ここで、パルス増幅器７４は、量子化出力
信号Ｓ７３が「１」のときに、可変電圧電源７５から供
給される可変電圧Ｖ”によって電力増幅する。

【００１２】上記減衰器７６は、直列に接続された抵抗
７６ｐと可変抵抗７６ｖとからなっており、帰還ループ
７８上に設けられている。上記抵抗７６ｐは、一端が帰
還ループ７８の入力側（パルス増幅器７４の出力端）に
導通しており、他端が可変抵抗７６ｖと接続されてい
る。上記可変抵抗７６ｖは、電圧値制御部７７からの制
御信号Ｓ７７に基づいて抵抗値が変更可能な可変抵抗で
あり、抵抗７６ｐと接続された一端の反対端が接地され
ている。そして、抵抗７６ｐと可変抵抗７６ｖとの連結
部位が帰還ループ７８の出力側（差分器８０の入力端）
に導通されている。

【００１３】これにより、上記減衰器７６は、帰還ルー
プ７８上に設けられ、パルス増幅器７４から出力された
パルス増幅信号Ｓ７４を抵抗７６ｐ及び可変抵抗７６ｖ
の抵抗分割により減圧して、帰還信号Ｓ７６を差分器８
０へ負帰還する。

【００１４】なお、上記の抵抗７６ｐの抵抗値、及び可
変抵抗７６ｖの可変抵抗値は、パルス増幅器７４におけ
る増幅の量すなわち可変電圧Ｖ”に応じた減圧比に変更
可能に適宜設定される。

【００１５】上記可変電圧電源７５は、パルス増幅器７
４に加える可変電圧Ｖ”の電圧値を変化させることので
きる電源である。そして、上記可変電圧電源７５の電圧
値は、可変抵抗７６ｖの抵抗値と共に、電圧値制御部７
７からの制御信号Ｓ７７に基づいて制御される。

【００１６】上記電圧値制御部７７は、制御信号Ｓ７７
を可変電圧電源７５と減衰器７６とに出力し、可変電圧
電源７５の電圧値と、減衰器７６の可変抵抗７６ｖの抵
抗値とを外部から同時に制御することができる。

【００１７】上記ディジタルスイッチングアンプ７０で
は、入力端子７１に入力されたオーディオ信号等の入力
信号Ｓ７１と帰還ループ７８とによってパルス増幅器７
４から減衰器７６を経て負帰還する帰還信号Ｓ７６とを
入力信号として、差分器８０にてこれら二つの信号の差
分信号Ｓ８０を生成する。積分器・加算器群７２にてこ
の差分信号Ｓ８０を積分した後、加算して、ノイズシェ
ービングし、量子化器７２で加算された差分積分信号の
極性を判定して「１」又は「０」の量子化出力信号Ｓ７
３に変換する。続いて、デルタシグマ変調して得られた
量子化出力信号Ｓ７３をスイッチング制御信号として、
可変電圧電源７５によって可変電圧Ｖ”が加えられたパ
ルス増幅器７４にて電力増幅し、得られたパルス増幅信
号Ｓ７４を出力端子７９へ出力する。

【００１８】ここで、可変電圧電源７５を電圧値制御部
７７によって制御することにより、パルス増幅器７４に
供給する可変電圧Ｖ”の電圧値を変化させることができ
る。

【００１９】これは、パルス増幅器７４において、スイ
ッチングによってパルス増幅された１ビット信号である
パルス増幅信号Ｓ７４の波高値を変化させることとな
り、その結果、再生音量を制御することができる。すな
わち、可変電圧Ｖ”の電圧値を高くしてパルス増幅信号
Ｓ７４の波高値を上げて大出力とし、可変電圧Ｖ”の電
圧値を低くしてパルス増幅信号Ｓ７４の波高値を下げて
小出力とすることができる。

【００２０】このとき、帰還信号Ｓ７６はパルス増幅信
号Ｓ７４が減衰器７６において抵抗分割で減圧されて生
成されるため、帰還信号Ｓ７６の波高値も当然変化す
る。

【００２１】しかし、帰還ループ７８によって負帰還さ
れる帰還信号Ｓ７６の波高値は、デルタシグマ変調部Ａ
Ｄ１の発信限界に関係しており、波高値が低い程入力信
号Ｓ７１に対する発信限界が低くなる。そこで、ディジ
タルスイッチングアンプ７０では、パルス増幅器７４に
加えられる可変電圧Ｖ”の電圧値が変化しても、発信限
界を保ち安定したデルタシグマ変調を行えるように、帰
還ループ７８に加えて、滅衰器７６が設けられている。

【００２２】そして、可変電圧電源７５からパルス増幅
器７４に供給される可変電圧Ｖ”の電圧値を制御する電
圧値制御部７７からの制御信号Ｓ７７に基づいて、減衰
器７６の可変抵抗７６ｖの抵抗値を設定制御する。

【００２３】これにより、減衰器７６は、可変電圧Ｖ”
の変化に合わせて帰還信号Ｓ７６の波高値が一定に保た
れるように、デルタシグマ変調の発信限界に影響を及ぼ
さない範囲で、パルス増幅信号Ｓ７４の減圧比を制御す
ることができる。

【００２４】これによって、再生音量を制御するために
可変電圧Ｖ”の電圧値が変化しても、帰還信号Ｓ７６の
波高値を高く一定に維持することができ、発信限界を保
ち安定したデルタシグマ変調を行うことができる。した
がって、パルス増幅器７４に加える可変電圧Ｖ”の電圧
値を変化させて、ディジタルスイッチングアンプ７０の
再生音量を変化させることができる。

【００２５】以上のように、このディジタルスイッチン
グアンプ７０では、帰還信号Ｓ７６を減圧するために、
抵抗分割を用いた減衰器７６を用いる。これにより、ノ
イズ成分をそのままの形状で負帰還することができるた
め、パルス増幅器７４にかかる定電圧に含まれるリプル
や外来ノイズに起因するＳ／Ｎ劣化なしに、量子化出力
信号をスイッチング制御信号としてパルス増幅を行うこ
とができる。さらに、パルス増幅器７４に供給される電
圧が変化する場合は、減衰器７６の減圧比を制御して、
帰還信号Ｓ７６の波高値を一定に維持する。これによ
り、パルス増幅器７４に供給される電圧が変化しても、
発信限界を保ち安定したデルタシグマ変調を行うことが
できる。

【００２６】

【発明が解決しようとする課題】しかしながら、上記従
来の１ビットディジタルアンプ装置では、パルス増幅器
４へ印加する電圧を可変にして出力を調節しているが、
このようにするためには、パルス増幅器への電圧印加が
複雑となる。このため、これを防止するため、例えば、
本願発明の説明図１に示すように、パルス増幅器４に印
加する電圧Ｖを一定値とした場合には、入力信号に対し
て出力を調整することができないという問題点を有して
いる。

【００２７】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、パルス増幅の印加電圧値
が一定であっても、入力された１ビットディジタル信号
に対して簡単な構成にて振幅レベルを増減してアンプ出
力を調整し得る１ビットディジタルアンプ装置を提供す
ることにある。

【００２８】

【課題を解決するための手段】本発明の１ビットディジ
タルアンプ装置は、上記課題を解決するために、入力信
号をデルタシグマ変調回路に通すことによりデルタシグ
マ変調して１ビットの量子化出力信号を生成し、この量
子化出力信号をパルス増幅する１ビットディジタルアン
プ装置において、上記入力信号として、例えばパルス密
度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等
の１ビットディジタル信号を入力する一方、この１ビッ
トディジタル信号の振幅レベルを可変する振幅レベル可
変手段がパルス増幅する前に設けられていることを特徴
としている。

【００２９】上記の発明によれば、入力信号はデルタシ
グマ変調回路に通すことによりデルタシグマ変調され、
これによって、１ビットの量子化出力信号が生成され
る。次いで、この量子化出力信号はパルス増幅されて出
力される。

【００３０】ここで、本発明では、入力信号として、１
ビットディジタル信号が入力される。そして、この入力
された１ビットディジタル信号は、例えば、振幅レベル
可変手段にて振幅レベルが変えられた後、デルタシグマ
変調されて１ビットの量子化出力信号が生成される。次
いで、この量子化出力信号は、例えば一定電圧値を印加
したパルス増幅によって出力される。

【００３１】この結果、必要なアンプ出力を入力された
１ビットディジタル信号の振幅レベルを増減することに
より調整することができる。また、振幅レベル可変手段
は、パルス増幅する前に設けられるようになっており、
このようにパルス増幅する前に設けられていれば、上記
と同様の作用効果を奏する。

【００３２】したがって、パルス増幅の印加電圧値が一
定であっても、入力された１ビットディジタル信号に対
して簡単な構成にて振幅レベルを増減してアンプ出力を
調整し得る１ビットディジタルアンプ装置を提供するこ
とができる。

【００３３】また、本発明の１ビットディジタルアンプ
装置は、上記課題を解決するために、入力信号をデルタ
シグマ変調回路に通すことによりデルタシグマ変調して
１ビットの量子化出力信号を生成し、この量子化出力信
号をパルス増幅する１ビットディジタルアンプ装置にお
いて、上記入力信号として、例えばパルス密度変調（Ｐ
ＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビット
ディジタル信号とアナログ信号とを並列に同時入力する
一方、これら１ビットディジタル信号及びアナログ信号
の振幅レベルを共通して同時に可変する振幅レベル可変
手段がパルス増幅する前に設けられていることを特徴と
している。

【００３４】上記の発明によれば、入力信号として、例
えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（Ｐ
ＷＭ）信号等の１ビットディジタル信号とアナログ信号
とが並列に同時入力される。

【００３５】この結果、入力信号として、１ビットディ
ジタル信号とアナログ信号とが並列に同時入力された場
合においても、予めデルタシグマ変調された１ビットデ
ィジタル信号及びアナログ信号の振幅レベルを調整する
ことができ、簡単な構成で、アンプの出力を調整するこ
とが可能となる。

【００３６】また、パルス増幅する前に設けられた振幅
レベル可変手段は、入力された１ビットディジタル信号
及びアナログ信号の振幅レベルを共通して同時に可変す
る。

【００３７】この結果、例えば、１軸のアナログボリュ
ームを使用することにより、１個のつまみで、１ビット
ディジタル信号とアナログ信号との両方を制御すること
ができる。

【００３８】したがって、１ビットディジタル信号及び
アナログ信号が同時に入力された場合に、パルス増幅の
印加電圧値が一定であっても、入力された１ビットディ
ジタル信号及びアナログ信号に対して簡単な構成にて振
幅レベルを増減してアンプ出力を調整し得る１ビットデ
ィジタルアンプ装置を提供することができる。

【００３９】また、本発明の１ビットディジタルアンプ
装置は、上記課題を解決するために、入力信号をデルタ
シグマ変調回路に通すことによりデルタシグマ変調して
１ビットの量子化出力信号を生成し、この量子化出力信
号をパルス増幅する１ビットディジタルアンプ装置にお
いて、上記入力信号として、例えばパルス密度変調（Ｐ
ＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビット
ディジタル信号とアナログ信号とがそれぞれの第１断接
手段を介して断接可能に入力される一方、これら各第１
断接手段を介して入力された１ビットディジタル信号及
び／又はアナログ信号の振幅レベルを可変する振幅レベ
ル可変手段がパルス増幅する前に設けられていることを
特徴としている。

【００４０】上記の発明によれば、例えばパルス密度変
調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１
ビットディジタル信号とアナログ信号とがそれぞれの第
１断接手段を介して断接可能に入力される。

【００４１】この結果、１ビットディジタル信号とアナ
ログ信号とのいずれか一方を各第１断接手段にて接続す
ることにより、両者が互いに影響しないようにして１ビ
ットディジタル信号又はアナログ信号を入力させること
ができる。

【００４２】これによって、１ビットディジタル信号又
はアナログ信号を入力したときには、１ビットディジタ
ル信号とアナログ信号との混変調を防止することができ
る。

【００４３】一方、１ビットディジタル信号とアナログ
信号との両方を各第１断接手段にて接続することによ
り、１ビットディジタル信号とアナログ信号とを同時に
入力させることができる。

【００４４】この結果、１ビットディジタル信号及びア
ナログ信号が同時に入力された場合に、各第１断接手段
によって、両者共に入力させるか又はいずれか一方を入
力するかを選択することができる。

【００４５】また、これら各第１断接手段を介して入力
された１ビットディジタル信号及び／又はアナログ信号
の振幅レベルを可変する振幅レベル可変手段がパルス増
幅する前に設けられている。

【００４６】したがって、パルス増幅の印加電圧値が一
定であっても、１ビットディジタル信号とアナログ信号
とのいずれか一方を入力させたときには、両者の干渉及
び混変調を防止して、入力された１ビットディジタル信
号又はアナログ信号に対して簡単な構成にて振幅レベル
を増減してアンプ出力を調整し得る１ビットディジタル
アンプ装置を提供することができる。

【００４７】また、本発明の１ビットディジタルアンプ
装置は、上記課題を解決するために、前記発明の１ビッ
トディジタルアンプ装置において、前記各第１断接手段
を介して入力された１ビットディジタル信号及び／又は
アナログ信号は、切替手段を介して振幅レベル可変手段
にいずれか一方が入力されることを特徴としている。

【００４８】すなわち、入力信号として、例えばパルス
密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号
等の１ビットディジタル信号とアナログ信号とがそれぞ
れの第１断接手段を介して断接可能に入力され、これら
各第１断接手段を介して入力された１ビットディジタル
信号及び／又はアナログ信号が直接振幅レベル可変手段
に入力された場合には、１ビットディジタル信号及びア
ナログ信号を断接して切り替えたときに、その切り替え
によりノイズが発生するおそれがある。

【００４９】しかし、本発明によれば、各第１断接手段
を介して入力された１ビットディジタル信号及び／又は
アナログ信号は、切替手段を介して振幅レベル可変手段
に入力される。その後、１ビットディジタル信号又はア
ナログ信号のいずれかの振幅レベルが可変される。

【００５０】したがって、１ビットディジタル信号とア
ナログ信号との入力を切り替えたときにおいても、その
影響は、切替手段によって遮断される。このため、確実
に１ビットディジタル信号又はアナログ信号のいずれか
に接続された状態にて切替手段をいずれかに接続状態と
することにより、１ビットディジタル信号とアナログ信
号との間の切り替え時のノイズの発生を確実に防止する
ことができる。

【００５１】この結果、パルス増幅の印加電圧値が一定
であっても、１ビットディジタル信号及びアナログ信号
が同時に入力された場合に、両者の干渉及び混変調を確
実に防止して、入力された１ビットディジタル信号又は
アナログ信号に対して簡単な構成にて振幅レベルを増減
してアンプ出力を調整し得る１ビットディジタルアンプ
装置を提供することができる。

【００５２】また、本発明の１ビットディジタルアンプ
装置は、上記課題を解決するために、入力信号をデルタ
シグマ変調回路に通すことによりデルタシグマ変調して
１ビットの量子化出力信号を生成し、この量子化出力信
号をパルス増幅する１ビットディジタルアンプ装置にお
いて、上記入力信号として、例えばパルス密度変調（Ｐ
ＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビット
ディジタル信号とアナログ信号とがそれぞれの第１断接
手段を介して断接可能に入力される一方、これら各第１
断接手段を介して入力された１ビットディジタル信号又
はアナログ信号は、さらにそれぞれに設けた第２断接手
段を介して各専用の振幅レベル可変手段に入力され、か
つ振幅レベルが可変された１ビットディジタル信号及び
／又はアナログ信号は、１ビットディジタル信号専用の
入力端子又はアナログ信号専用の入力端子に入力されて
各々独自にデルタシグマ変調されることを特徴としてい
る。

【００５３】上記の発明によれば、入力信号として、例
えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（Ｐ
ＷＭ）信号等の１ビットディジタル信号とアナログ信号
とがそれぞれの第１断接手段を介して断接可能に入力さ
れる。また、これら各第１断接手段を介して入力された
１ビットディジタル信号又はアナログ信号は、さらにそ
れぞれに設けた第２断接手段を介して各専用の振幅レベ
ル可変手段に入力される。さらに、振幅レベルが可変さ
れた１ビットディジタル信号及び／又はアナログ信号
は、１ビットディジタル信号専用の入力端子又はアナロ
グ信号専用の入力端子に入力されて各々独自にデルタシ
グマ変調される。

【００５４】したがって、１ビットディジタル信号とア
ナログ信号との間の切り替え時のノイズの発生を確実に
防止することができると共に、各々独自にデルタシグマ
変調されるので、さらに１ビットディジタル信号とアナ
ログ信号との間の混変調を防止することができる。

【００５５】このため、１ビットディジタル信号とアナ
ログ信号との入力信号が相互に全く影響を受けず、不純
物の混じらない純粋音を音量調節して出力することがで
きる。

【００５６】この結果、パルス増幅の印加電圧値が一定
であっても、１ビットディジタル信号及びアナログ信号
が同時に入力された場合に、両者の干渉及び混変調をさ
らに確実に防止して、入力された１ビットディジタル信
号及び／又はアナログ信号に対して簡単な構成にて振幅
レベルを増減してアンプ出力を調整し得る１ビットディ
ジタルアンプ装置を提供することができる。

【００５７】

【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１及び図２に基づいて説明すれば、以
下の通りである。

【００５８】本実施の形態の１ビットディジタルアンプ
装置１０は、図１に示すように、１ビットディジタル信
号入力端子１１と、振幅レベル可変手段としての振幅レ
ベル可変部１２と、振幅調整信号入力端子１と、差分器
２と、差分積分器３ａ及び１ビット量子化器３ｂからな
るデルタシグマ変調部３と、パルス増幅器４と、ローパ
スフィルタ８と、出力端子９とを備えている。

【００５９】また、１ビットディジタルアンプ装置１０
には、上記パルス増幅器４から出力されたパルス増幅信
号Ｓ４を上記差分積分器３ａの入力信号として負帰還さ
せるために、減衰器５と遅延器６とクロック発振器７と
からなる帰還回路ＦＣが設けられている。すなわち、上
記の差分積分器３ａ及び１ビット量子化器３ｂからなる
デルタシグマ変調部３が、帰還回路ＦＣを備えることに
よってデルタシグマ変調回路が構成されている。

【００６０】上記の振幅調整信号入力端子１は、入力さ
れた信号をデルタシグマ変調して出力するためにその信
号が入力される端子であり、信号をデルタシグマ変調回
路へ入力するためのものである。

【００６１】上記差分器２は、振幅調整信号入力端子１
に入力された振幅レベル調整信号Ｓ１と、パルス増幅器
４から帰還回路ＦＣによって減衰器５、遅延器６及びク
ロック発振器７を経て負帰還される帰還信号Ｓ６とを入
力信号として、これら二つの信号の差分値を求めて、差
分信号Ｓ２を差分積分器３ａへ出力する。

【００６２】上記の差分積分器３ａは、高次の積分器群
であり、上記差分器２から出力された差分信号Ｓ２を積
分して、差分積分信号Ｓ３ａを１ビット量子化器３ｂへ
出力する。上記１ビット量子化器３ｂは、差分積分器３
ａから入力された差分積分信号Ｓ３ａの極性を判定し
て、１ビットのディジタル信号つまり２値の量子化出力
信号Ｓ３に変換し、デルタシグマ変調部３の出力信号と
してパルス増幅器４へ出力する。なお、本実施の形態の
１ビットディジタルアンプ装置１０は、１ビット量子化
器３ｂの代わりに３値量子化器を設けて、３値量子化を
行うように構成することも可能である。また、量子化出
力信号Ｓ３の量子化閾値は、最適に設定されている。

【００６３】上記パルス増幅器４は、デルタシグマ変調
部３から出力された量子化出力信号Ｓ３をスイッチング
制御信号として高速にスイッチングすることにより、図
示しない電圧値供給部から供給される定電圧＋Ｖ又は定
電圧−Ｖによって電力増幅する高速スイッチングパルス
増幅器である。この電圧値供給部から供給される定電圧
＋Ｖ又は定電圧−Ｖは、一定電圧である。ただし、必ず
しもこれに限らず、電圧値供給部から供給される電圧を
可変とすることは本願発明において可能である。

【００６４】次いで、得られたスイッチング信号である
パルス増幅信号Ｓ４は、上記ローパスフィルタ８に入力
されると共に、帰還回路ＦＣ上の減衰器５にも入力され
る。

【００６５】なお、本実施の形態では、通常時又は無信
号時の２段階に対して定電圧＋Ｖ又は定電圧−Ｖを設定
したが、このような２段階の設定でも十分に効率の良い
スイッチングが可能となる。尤も、定電圧Ｖにさらに多
くの段階を設定して、より効率の良いスイッチングを実
現することも可能である。

【００６６】上記ローパスフィルタ８は、パルス増幅器
４から出力されたパルス増幅信号Ｓ４から不要な信号成
分を除去し、得られた出力信号Ｓ８を出力端子９へ出力
するフィルタである。ローパスフィルタ８は、例えばコ
イルやコンデンサ等から構成されている。また、出力端
子９から出力された出力信号Ｓ８は、図示しないスピー
カ等の音声信号出力部をさらに備えることにより、音声
を出力することができる。したがって、本実施の形態の
１ビットディジタルアンプ装置１０は、このようなスピ
ーカ等の音声信号出力部をさらに備えたオーディオ信号
再生装置に適用することができる。

【００６７】一方、上記減衰器５は、帰還回路ＦＣ上に
設けられ、パルス増幅器４から出力されたパルス増幅信
号Ｓ４の振幅を減衰して帰還信号Ｓ５を生成する。すな
わち、パルス増幅器４から出力されるパルス増幅信号Ｓ
４は、定電圧Ｖによって増幅された信号であるので、そ
のままの大きさで差分器２に戻すと、振幅レベル調整信
号Ｓ１とのバランスが合わない。そこで、減衰器５は、
差分器２における振幅レベル調整信号Ｓ１とのバランス
を合わせるためにこの帰還回路ＦＣ上に設けられてい
る。

【００６８】減衰器５から出力された帰還信号Ｓ５は、
遅延器６に入力される。この遅延器６では、差分器２へ
の位相を合わせるためにクロック発振器７からのクロッ
クに基づいてパルス増幅信号Ｓ４の位相を遅延させ、遅
延信号として帰還信号Ｓ６を出力する。したがって、帰
還信号Ｓ６は差分積分器３ａへの入力信号としてタイミ
ングを合わせて差分器２へ負帰還される。

【００６９】ここで、本実施の形態の１ビットディジタ
ルアンプ装置１０では、１ビットディジタル信号入力端
子１１に入力された１ビットディジタル信号Ｓ０は、振
幅レベル可変部１２にて振幅レベルが調整されるように
なっている。したがって、振幅レベルの調整された振幅
レベル調整信号Ｓ１が振幅調整信号入力端子１に入力さ
れ、デルタシグマ変調された後に出力されるようになっ
ている。

【００７０】すなわち、本実施の形態では、振幅調整信
号入力端子１に入力するまでに１ビットディジタル信号
Ｓ１１の振幅レベルを変更することにより、入力ボリュ
ームを変更し、その結果、再生音量を変化するものとな
っている。

【００７１】上記の振幅レベル可変部１２は、可変抵抗
器からなるレベルコントロール装置ＶＲ１からなってお
り、１ビットディジタル信号Ｓ０をアナログ的にその振
幅レベルを変更できるようになっている。

【００７２】上記構成の１ビットディジタルアンプ装置
１０について、動作を説明すると以下の通りである。

【００７３】上記１ビットディジタルアンプ装置１０で
は、１ビットディジタル信号が１ビットディジタル信号
入力端子１１に入力される。この１ビットディジタル信
号は、例えば、アナログ信号をデルタシグマ変調して得
られたパルス密度変調（ＰＤＭ:Pulse Density Modulat
ion)）信号やパルス幅変調（ＰＤＭ:Pulse Wide Modula
tion) ）信号等である。

【００７４】この１ビットディジタル信号入力端子１１
に入力された１ビットディジタル信号Ｓ０は、振幅レベ
ル可変部１２にて振幅レベルが調整され、振幅レベル調
整信号Ｓ１となる。

【００７５】この振幅レベル調整信号Ｓ１は、振幅調整
信号入力端子１を介して差分器２に入力される。そし
て、差分器２では、この振幅レベル調整信号Ｓ１と、帰
還回路ＦＣによって減衰器５及び遅延器６を経て負帰還
された帰還信号Ｓ５・Ｓ６との差分信号Ｓ２を生成す
る。

【００７６】次いで、差分積分器３ａによって差分信号
Ｓ２を積分して差分積分信号Ｓ３ａを生成し、１ビット
量子化器３ｂによってこの差分積分信号Ｓ３ａをディジ
タル信号である量子化出力信号Ｓ３に変換する。さら
に、パルス増幅器４によって、量子化出力信号Ｓ３を定
電圧＋Ｖ又は定電圧−Ｖを用いてパルス増幅してパルス
増幅信号Ｓ４を生成する。最後に、ローパスフィルタ８
によって、パルス増幅信号Ｓ４から不要な信号成分を除
去して、出力信号Ｓ８を出力端子９へ出力する。

【００７７】次に、パルス増幅器４及び減衰器５の連動
制御について説明する。

【００７８】デルタシグマ変調部３から出力される量子
化出力信号Ｓ３は２値量子化又は３値量子化のいずれの
場合でも１ビット出力であるため、振幅レベル調整信号
Ｓ１の大小にかかわらず、量子化出力信号Ｓ３の振幅は
一定である。その結果、パルス増幅器４で増幅されて出
力されるパルス増幅信号Ｓ４の出力レベルは定電圧＋Ｖ
又は定電圧−Ｖにのみ依存することになり、振幅レベル
調整信号Ｓ１の大小にかかわらず一定となる。逆に、振
幅レベル調整信号Ｓ１の入力レベルが一定であっても、
パルス増幅器４に供給する定電圧＋Ｖ又は定電圧−Ｖの
電圧値を変えることによって、パルス増幅信号Ｓ４の出
力レベルを変化させることができる。

【００７９】一方、フィードバックされる帰還信号Ｓ５
・Ｓ６の振幅は振幅レベル調整信号Ｓ１との関係で決定
されるため、帰還信号Ｓ５・Ｓ６の振幅が大きいと発振
限界値が変化する。したがって、パルス増幅４に供給す
る定電圧＋Ｖ又は定電圧−Ｖによって量子化出力信号Ｓ
３がパルス増幅した場合には、これを元に戻すため、帰
還信号Ｓ６の振幅が振幅レベル調整信号Ｓ１との関係で
適切になるように調整する必要がある。

【００８０】よって、減衰器５の減衰量を予め一定に設
定しておくことで、最も電力効率が良くＳ／Ｎ比のとれ
る値に制御することができる。

【００８１】次に、本実施の形態の１ビットディジタル
アンプ装置１０の１ビットディジタル信号入力端子１１
に、何故、１ビットディジタル信号Ｓ１が入力されるか
について説明する。

【００８２】先ず、上述したように、この１ビットディ
ジタル信号入力端子１１に入力される１ビットディジタ
ル信号Ｓ０は、主としてＰＤＭ信号である。すなわち、
ＰＤＭ信号をパルス増幅し、ローパスフィルタ８を通し
てスピーカ出力すれば音声信号として再生することがで
きる。したがって、本実施の形態のデルタシグマ変調回
路は、一見、不要ということになる。

【００８３】しかしながら、それでも何故、デルタシグ
マ変調部３が存在するかというと、このデルタシグマ変
調回路を通さずに直接パルス増幅器４から出力すると、
パルス増幅器４によって生じる波形乱れつまり波形なま
りが、直接、再生されてしまうことになる。ここで上記
波形なまりとは、図２に示すように、波形の立ち上がり
及び立ち上がりが鈍化することをいう。

【００８４】このため、この波形なまりを取るために、
パルス増幅器４からのパルス増幅信号Ｓ４を負帰還させ
る必要がある。すなわち、デルタシグマ変調回路を設
け、パルス増幅器４をデルタシグマ変調回路の一部と
し、パルス増幅器４の出力信号であるパルス増幅信号Ｓ
４を帰還させるものである。

【００８５】この作用を、さらに詳述する。

【００８６】先ず、パルス増幅器４によって生じた波形
なまりは高周波的なものが多く、デルタシグマ変調部３
の作用であるノイズシェービング作用によってノイズシ
ェープされ波形なまりは消滅するように作用する。

【００８７】また、パルス増幅器４に供給する図示しな
い電源部のトランスレギュレーション特性による波高値
の変動に対しても、次のように作用する。すなわち、パ
ルス増幅器４への供給電圧が小さくなるとフィードバッ
ク量も小さくなる。したがって、ＰＤＭ信号のパルス数
は増大する方向に作用する。逆に、供給電圧が大きくな
るとフィードバック量は大きくなりパルス数は減少する
方向に作用する。つまり、電源電圧の変動に対してこの
変動を打ち消すように作動する。したがって、定電圧を
強固に維持するために図示しない電源電圧部に余分なコ
ストをかける必要はなくなる。

【００８８】さらに、パルス増幅器４によって生じた波
形なまりの時系列方向の成分つまりジッター的なもの
は、１ビット量子化器３ｂがクロックによって動作する
ので、この波形なまりがクロック範囲内にあれば吸収さ
れる。なお、最近のデルタシグマ変調部３では、１ビッ
ト量子化器３ｂの前段に設けられる差分積分器３ａの多
くはスイッチドキャパシタによって作動されるものが多
く、これらの多くは１ビット量子化器３ｂのクロックと
差分積分器３ａのクロックとを共有して動作させてい
る。したがって、この場合は差分積分器３ａの作動時に
波形なまりを吸収することになる。

【００８９】この結果、本実施の形態のデルタシグマ変
調回路は、パルス増幅器４から生じる波形なまりを減少
させ得るものとなっている。

【００９０】なお、本実施の形態では、１ビットディジ
タル信号Ｓ０の振幅を可変にし、それを再生装置として
のボリューム機能とし、その振幅レベル調整信号Ｓ１を
直接デルタシグマ変調回路に入力しているが、必ずしも
これに限らず、例えば、１ビットディジタル信号Ｓ０を
ローパスフィルタに通し、そのローパスフィルタの出力
信号の振幅レベルを変化させてデルタシグマ変調部３に
入力させても良い。さらに、１ビット量子化器３ｂの出
力である量子化出力信号Ｓ３の振幅レベルを変化させた
後、ローパスフィルタを介してデルタシグマ変調部３に
入力させても良い。

【００９１】すなわち、これらはオーディオ信号化した
ものを振幅変化させるか、ＰＤＭ信号そのものを変化さ
せるかの違いがあるだけである。詳述すると、オーディ
オ信号化された信号を入力すると、従来のデルタシグマ
変調部と同じ動作をする。つまり、量子化出力信号Ｓ３
を増幅することが、従来と同じ動作ということになる。

【００９２】一方、１ビットディジタル信号Ｓ０を入力
する場合、入力信号はクロックに応じてサンプリングさ
れるので、１ビットディジタル信号Ｓ０のクロックと該
サンプリング用のクロックとを合致させておくことによ
って、全ての１ビットディジタル信号Ｓ０をサンプリン
グすることができ、デルタシグマ変調部３として差動す
る。

【００９３】ここで、本実施の形態において、入力信号
つまり１ビットディジタル信号Ｓ０の振幅レベルを可変
にするということは、この信号は、厳密にいうとアナロ
グ信号に他ならない。つまり、ディジタル情報を伝達す
るパルス波形状のアナログ信号である。しかしながら、
１ビットディジタル信号Ｓ０という表現をしないと、混
乱を招くおそれがある。このため、敢えて、１ビットデ
ィジタル信号Ｓ０として「ディジタル」という言葉を使
用している。また、入力信号のクロックとサンプリング
信号とを合わす点でもアナログとはいえ非常にデジタル
的な信号である。

【００９４】このように、本実施の形態の１ビットディ
ジタルアンプ装置１０では、入力信号はデルタシグマ変
調回路に通すことによりデルタシグマ変調され、これに
よって、１ビットの量子化出力信号Ｓ３が生成される。
次いで、この量子化出力信号Ｓ３はパルス増幅されて出
力される。

【００９５】ここで、本実施の形態では、入力信号とし
て、１ビットディジタル信号Ｓ０が入力される。そし
て、この入力された１ビットディジタル信号Ｓ０は、振
幅レベル可変部１２にて振幅レベルが変えられた後、デ
ルタシグマ変調部３にてデルタシグマ変調されて１ビッ
トの量子化出力信号Ｓ３が生成される。次いで、この量
子化出力信号Ｓ３は、一定電圧値＋Ｖを印加したパルス
増幅器４によるパルス増幅によって出力される。

【００９６】この結果、必要なアンプ出力を１ビットデ
ィジタル信号Ｓ０の振幅レベルを増減することにより調
整することができる。また、振幅レベル可変部１２は、
パルス増幅する前に設けられるようになっている。この
ようにパルス増幅する前に設けられていれば、例えば、
パルス増幅器４の手前に設けられていても上記と同様の
作用効果を奏する。

【００９７】したがって、パルス増幅の印加電圧値が一
定であっても、入力された１ビットディジタル信号に対
して簡単な構成にて振幅レベルを増減してアンプ出力を
調整し得る１ビットディジタルアンプ装置１０を提供す
ることができる。

【００９８】〔実施の形態２〕本発明の他の実施の形態
について図３に基づいて説明すれば、以下の通りであ
る。なお、説明の便宜上、前記の実施の形態１の図面に
示した部材と同一の機能を有する部材については、同一
の符号を付し、その説明を省略する。

【００９９】本実施の形態の１ビットディジタルアンプ
装置２０では、図３に示すように、例えばパルス密度変
調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１
ビットディジタル信号Ｓ０とアナログ信号Ｓ２１とが同
時に入力されるようになっている。

【０１００】そして、これら１ビットディジタル信号Ｓ
０及びアナログ信号Ｓ２１は同時に振幅レベルが調整さ
れて振幅調整信号入力端子１に入力されるようになって
いる。

【０１０１】すなわち、本実施の形態では、１ビットデ
ィジタル信号Ｓ０は、１ビットディジタル信号入力端子
１１から入力されて、振幅レベル可変部１２を介して振
幅調整信号入力端子１に入力される。一方、このとき同
時に、アナログ信号Ｓ２１がアナログ信号入力端子２１
から入力されて、振幅レベル可変部２２を介して上記振
幅調整信号入力端子１に入力される。

【０１０２】また、上記振幅レベル可変部２２は、レベ
ルコントロール装置ＶＲ２にて構成されている。

【０１０３】すなわち、本実施の形態では、予めデルタ
シグマ変調された１ビットディジタル信号Ｓ０を１ビッ
トディジタル信号入力端子１１から入力するが、その１
ビットディジタル信号入力端子１１と振幅調整信号入力
端子１との間に、振幅レベル可変部１２を設けて入力さ
れたデルタシグマ変調された１ビットディジタル信号Ｓ
０の振幅レベルを変化させる。

【０１０４】一方、同時に、アナログ信号をアナログ入
力端子２１から入力するが、そのアナログ入力端子２１
と振幅調整信号入力端子１との間に、振幅レベル可変部
２２を設けて入力されたアナログ信号のレベルを変化さ
せる。

【０１０５】これにより、１ビットディジタル信号Ｓ０
とアナログ信号Ｓ２１とが同時に入力した場合におい
て、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１
との両信号のレベルを変化させ、これによって、出力端
子９から出力される出力信号の大きさをコントロールす
ることができる。

【０１０６】ここで、本実施の形態では、特に、上記振
幅レベル可変部１２と振幅レベル可変部２２とについ
て、アナログボリュームの同軸タイプのレベルコントロ
ール装置ＶＲ１・ＶＲ２にて構成している。このため、
レベルコントロール装置ＶＲ１・ＶＲ２は連動してお
り、１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１
とを同時に振幅レベルコントロールできるようになって
いる。

【０１０７】したがって、入力されたデルタシグマ変調
された１ビットディジタル信号Ｓ０と入力されたアナロ
グ入力信号Ｓ２１との両方のレベルコントロールがで
き、かつ、１個のつまみで、デルタシグマ変調された１
ビットディジタル信号Ｓ０に対する出力端子９からの出
力音量とアナログ信号Ｓ２１に対する出力端子９からの
出力音量とを同時に変化させることができる。このた
め、共通化を図ることが可能となっている。

【０１０８】このように、本実施の形態の１ビットディ
ジタルアンプ装置２０では、入力信号として、例えばパ
ルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）
信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ
２１とが並列に同時入力される。

【０１０９】この結果、入力信号として、１ビットディ
ジタル信号Ｓ０とアナログ信号Ｓ２１とが並列に同時入
力された場合においても、予めデルタシグマ変調された
１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１の
振幅レベルを調整することができ、簡単な構成で、アン
プの出力を調整することが可能となる。

【０１１０】また、パルス増幅する前に設けられた振幅
レベル可変部１２及び振幅レベル可変部２２は、入力さ
れた１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２
１の振幅レベルを共通して同時に可変する。

【０１１１】この結果、例えば、１軸のアナログボリュ
ームを使用することにより、１個のつまみで、１ビット
ディジタル信号Ｓ０とアナログ信号Ｓ２１との両方を制
御することができる。

【０１１２】したがって、１ビットディジタル信号Ｓ０
及びアナログ信号Ｓ２１が同時に入力された場合に、パ
ルス増幅の印加電圧値Ｖが一定であっても、入力された
１ビットディジタル信号Ｓ０及びアナログ信号Ｓ２１に
対して簡単な構成にて振幅レベルを増減してアンプ出力
を調整し得る１ビットディジタルアンプ装置２０を提供
することができる。

【０１１３】〔実施の形態３〕本発明の他の実施の形態
について図４に基づいて説明すれば、以下の通りであ
る。なお、説明の便宜上、前記の実施の形態１及び実施
の形態２の図面に示した部材と同一の機能を有する部材
については、同一の符号を付し、その説明を省略する。

【０１１４】本実施の形態の１ビットディジタルアンプ
装置３０は、図４に示すように、入力信号として、例え
ばパルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷ
Ｍ）信号等の１ビットディジタル信号Ｓ０とアナログ信
号Ｓ２１とがそれぞれの第１断接手段としての切り替え
スイッチＳＷ１・ＳＷ２を介して断接可能に入力され
る。また、これら各切り替えスイッチＳＷ１・ＳＷ２を
介して入力された１ビットディジタル信号Ｓ０及び／又
はアナログ信号Ｓ２１の振幅レベルを可変する１個の振
幅レベル可変手段としての振幅レベル可変部３２がパル
ス増幅する前に設けられている。

【０１１５】すなわち、各切り替えスイッチＳＷ１・Ｓ
Ｗ２は、両方をＯＮすることによって、１ビットディジ
タル信号Ｓ０とアナログ信号Ｓ２１との両方を振幅レベ
ル可変部３２に導くことができる。一方、各切り替えス
イッチＳＷ１・ＳＷ２は、いずれか一方をＯＮすること
によって、１ビットディジタル信号Ｓ０又はアナログ信
号Ｓ２１とのいずれか一方を振幅レベル可変部３２に導
くことができる。

【０１１６】上記構成の１ビットディジタルアンプ装置
３０では、予めデルタシグマ変調された１ビットディジ
タル信号Ｓ０は、１ビットディジタル信号入力端子１１
から入力するが、その１ビットディジタル信号入力端子
１１と振幅調整信号入力端子１との間に、切り替えを行
う切り替えスイッチＳＷ１とレベルコントロール装置Ｖ
Ｒ３からなる振幅レベル可変部３２とを設ける。そし
て、１ビットディジタル信号入力端子１１から入力され
た１ビットディジタル信号Ｓ０の振幅レベルを変化させ
ることにより、振幅調整信号入力端子１へ入力させる１
ビットディジタル信号Ｓ０を変化させる。

【０１１７】一方、アナログ信号Ｓ２１の場合は、アナ
ログ信号入力端子２１から入力するが、そのアナログ信
号入力端子２１と１ビットディジタル信号入力端子１１
との間に、切り替えを行う切り替えスイッチＳＷ２と振
幅レベル可変手段としての振幅レベル可変部３２である
レベルコントロール装置ＶＲ３を設ける。そして、アナ
ログ信号入力端子２１から入力されたアナログ信号Ｓ２
１の振幅レベルを変化させることにより、振幅調整信号
入力端子１へ入力させるアナログ信号Ｓ２１を変化させ
る。

【０１１８】これによって、出力端子９から出てくる出
力信号の大きさをコントロールすることができる。

【０１１９】一方、切り替えスイッチＳＷ１・ＳＷ２の
両方をＯＮした場合には、前記実施の形態２で示したよ
うに、振幅レベル可変部３２にて１ビットディジタル信
号Ｓ０とアナログ信号Ｓ２１との両方を振幅レベルコン
トロールすることにより、１ビットディジタル信号Ｓ０
とアナログ信号Ｓ２１との両方を変化させることができ
る。

【０１２０】また、切り替えスイッチＳＷ１・ＳＷ２を
設けることにより、デルタシグマ変調された１ビットデ
ィジタル信号Ｓ０とアナログ信号Ｓ２１とが混ざること
による混変調歪の発生を防止することができる。さら
に、構成が簡単であるので、安価なレベルコントロール
回路を構成することができる。

【０１２１】このように、本実施の形態の１ビットディ
ジタルアンプ装置３０では、例えばパルス密度変調（Ｐ
ＤＭ）信号やパルス幅変調（ＰＷＭ）信号等の１ビット
ディジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれ
の切り替えスイッチＳＷ１・ＳＷ２を介して断接可能に
入力される。

【０１２２】この結果、１ビットディジタル信号Ｓ０と
アナログ信号Ｓ２１とのいずれか一方を各切り替えスイ
ッチＳＷ１・ＳＷ２にて接続することにより、両者が互
いに影響しないようにして１ビットディジタル信号Ｓ０
又はアナログ信号Ｓ２１を入力させることができる。

【０１２３】これによって、１ビットディジタル信号Ｓ
０又はアナログ信号Ｓ２１を入力したときには、１ビッ
トディジタル信号Ｓ０とアナログ信号Ｓ２１との混変調
を防止することができる。

【０１２４】一方、１ビットディジタル信号Ｓ０とアナ
ログ信号Ｓ２１との両方を各切り替えスイッチＳＷ１・
ＳＷ２にてＯＮして接続することにより、１ビットディ
ジタル信号Ｓ０とアナログ信号Ｓ２１とを同時に入力さ
せることも可能である。

【０１２５】この結果、１ビットディジタル信号Ｓ０及
びアナログ信号Ｓ２１が同時に入力された場合に、切り
替えスイッチＳＷ１・ＳＷ２によって、両者共に入力さ
せるか又はいずれか一方を入力するかを選択することが
できる。

【０１２６】また、これら各切り替えスイッチＳＷ１・
ＳＷ２を介して入力された１ビットディジタル信号Ｓ０
及び／又はアナログ信号Ｓ２１の振幅レベルを可変する
振幅レベル可変部３２がパルス増幅する前に設けられて
いる。

【０１２７】したがって、パルス増幅の印加電圧値Ｖが
一定であっても、１ビットディジタル信号Ｓ０とアナロ
グ信号Ｓ２１とのいずれか一方を入力させたときには、
両者の干渉及び混変調を防止して、入力された１ビット
ディジタル信号Ｓ０又はアナログ信号Ｓ２１に対して簡
単な構成にて振幅レベルを増減してアンプ出力を調整し
得る１ビットディジタルアンプ装置３０を提供すること
ができる。

【０１２８】〔実施の形態４〕本発明の他の実施の形態
について図５に基づいて説明すれば、以下の通りであ
る。なお、説明の便宜上、前記の実施の形態１ないし実
施の形態３の図面に示した部材と同一の機能を有する部
材については、同一の符号を付し、その説明を省略す
る。

【０１２９】本実施の形態の１ビットディジタルアンプ
装置４０では、図５に示すように、前記実施の形態３に
おける１ビットディジタルアンプ装置３０に対して、各
第１断接手段としての切り替えスイッチＳＷ１・ＳＷ２
を介して入力された１ビットディジタル信号Ｓ０及び／
又はアナログ信号Ｓ２１は、切替手段としての切り分け
スイッチＳＷ３を介して振幅レベル可変部３２にいずれ
か一方が入力されるようになっている。

【０１３０】すなわち、前記１ビットディジタルアンプ
装置３０における切り替えスイッチＳＷ１・ＳＷ２と振
幅レベル可変部３２との間に、切り分けスイッチＳＷ３
を設けている。

【０１３１】すなわち、デルタシグマ変調された１ビッ
トディジタル信号Ｓ０は、１ビットディジタル信号入力
端子１１から入力するが、その１ビットディジタル信号
入力端子１１と振幅調整信号入力端子１との間に、切り
分けを行う切り分けスイッチＳＷ３と振幅レベル可変部
３２とを設け、入力された１ビットディジタル信号Ｓ０
の振幅レベルを変化させることにより、振幅調整信号入
力端子１へ入力させる１ビットディジタル信号Ｓ０の振
幅レベルを変化させる。

【０１３２】一方、アナログ信号Ｓ２１はアナログ信号
入力端子２１から入力するが、そのアナログ信号入力端
子２１と振幅調整信号入力端子１との間に、切り分けを
行う上記切り分けスイッチＳＷ３と振幅レベル可変部３
２とを設け、入力されたアナログ信号Ｓ２１の振幅レベ
ルを変化させることにより、振幅調整信号入力端子１へ
入力させるアナログ信号Ｓ２１の振幅レベルを変化させ
る。

【０１３３】これによって、結果的に、出力端子９から
の出力信号の大きさをコントロールすることができる。

【０１３４】また、１ビットディジタル信号Ｓ０とアナ
ログ信号Ｓ２１とに対して同じ振幅レベル可変部３２に
て１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１と
のレベルコントロールを行うことにより、１個又は１組
のつまみにて、入力された１ビットディジタル信号Ｓ０
１の出力音量と入力されたアナログ信号Ｓ２１の出力音
量とを変化させることができる。

【０１３５】さらに、切り替えスイッチＳＷ１・ＳＷ２
を設けることにより、予めデルタシグマ変調された１ビ
ットディジタル信号Ｓ０とアナログ信号Ｓ２１とが、配
線路において混じることを防止することができる。

【０１３６】また、切り替えスイッチＳＷ１・ＳＷ２の
各々を断接するときに、切り分けスイッチＳＷ３を切っ
ておくことにより、つまりいずれにも接続しない状態に
しておくことにより、切り替えスイッチＳＷ１・ＳＷ２
による切り替え時のノイズ発生を防止することができ
る。

【０１３７】以上のように、入力信号として、例えばパ
ルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）
信号等の予めデルタシグマ変調された１ビットディジタ
ル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの切り替
えスイッチＳＷ１・ＳＷ２を介して断接可能に入力さ
れ、これら各切り替えスイッチＳＷ１・ＳＷ２を介して
入力された１ビットディジタル信号Ｓ０及び／又はアナ
ログ信号Ｓ２１が直接振幅レベル可変部３２に入力され
た場合には、１ビットディジタル信号Ｓ０及びアナログ
信号Ｓ２１を断接して切り替えたときに、その切り替え
によりノイズが発生するおそれがある。

【０１３８】しかし、本実施の形態の１ビットディジタ
ルアンプ装置４０では、各切り替えスイッチＳＷ１・Ｓ
Ｗ２を介して入力された１ビットディジタル信号Ｓ０及
び／又はアナログ信号Ｓ２１は、切り分けスイッチＳＷ
３を介して振幅レベル可変部３２に入力される。その
後、１ビットディジタル信号Ｓ０又はアナログ信号Ｓ２
１のいずれかの振幅レベルが可変される。

【０１３９】したがって、１ビットディジタル信号Ｓ０
とアナログ信号Ｓ２１との入力を切り替えたときにおい
ても、その影響は、切り分けスイッチＳＷ３によって遮
断される。したがって、確実に１ビットディジタル信号
Ｓ０又はアナログ信号Ｓ２１のいずれかに接続された状
態にて切り分けスイッチＳＷ３をいずれかに接続状態と
することにより、１ビットディジタル信号Ｓ０とアナロ
グ信号Ｓ２１との間の切り替え時のノイズの発生を確実
に防止することができる。

【０１４０】この結果、パルス増幅の印加電圧値Ｖが一
定であっても、１ビットディジタル信号Ｓ０及びアナロ
グ信号Ｓ２１が同時に入力された場合に、両者の干渉及
び混変調を確実に防止して、入力された１ビットディジ
タル信号Ｓ０又はアナログ信号Ｓ２１に対して簡単な構
成にて振幅レベルを増減してアンプ出力を調整し得る１
ビットディジタルアンプ装置４０を提供することができ
る。

【０１４１】〔実施の形態５〕本発明の他の実施の形態
について図６に基づいて説明すれば、以下の通りであ
る。なお、説明の便宜上、前記の実施の形態１ないし実
施の形態４の図面に示した部材と同一の機能を有する部
材については、同一の符号を付し、その説明を省略す
る。

【０１４２】本実施の形態の１ビットディジタルアンプ
装置５０では、図６に示すように、入力信号として、例
えばパルス密度変調（ＰＤＭ）信号やパルス幅変調（Ｐ
ＷＭ）信号等の予めデルタシグマ変調された１ビットデ
ィジタル信号Ｓ０とアナログ信号Ｓ２１とがそれぞれの
第１断接手段としての切り替えスイッチＳＷ１・ＳＷ２
を介して断接可能に入力される。また、これら各切り替
えスイッチＳＷ１・ＳＷ２を介して入力された１ビット
ディジタル信号Ｓ０又はアナログ信号Ｓ２１は、さらに
それぞれに設けた第２断接手段としての切り替えスイッ
チＳＷ４・ＳＷ５を介して各専用の振幅レベル可変手段
としての振幅レベル可変部４２・５２に入力され、かつ
振幅レベルが可変された１ビットディジタル信号Ｓ０及
び／又はアナログ信号Ｓ２１は、１ビットディジタル信
号専用の入力端子としての１ビットディジタル信号入力
端子４１又はアナログ信号専用の入力端子としてのアナ
ログ信号入力端子５１に入力され、さらに、それぞれ独
自の差分器４３及び差分器５３を介してデルタシグマ変
調部３における差分積分器３ａに入力されて各々独自に
デルタシグマ変調されるようになっている。

【０１４３】すなわち、デルタシグマ変調された１ビッ
トディジタル信号Ｓ０とアナログ信号Ｓ２１とに対して
互いの入力が影響しないように、それぞれ独自の切り替
えスイッチＳＷ１・ＳＷ４又は切り替えスイッチＳＷ２
・ＳＷ５と、独自の振幅レベル可変部４２又は振幅レベ
ル可変部５２と、独自の１ビットディジタル信号入力端
子４１又はアナログ信号入力端子５１と、独自の差分器
４３又は差分器５３とを備えている。

【０１４４】これにより、予めデルタシグマ変調された
１ビットディジタル信号Ｓ０とアナログ信号Ｓ２１と
が、相互に全く影響無く、１個又は１組のつまみによっ
て、出力音量を調整することができる。

【０１４５】このように、本実施の形態の１ビットディ
ジタルアンプ装置５０では、入力信号として、例えばパ
ルス密度変調（ＰＤＭ）信号やパルス幅変調（ＰＷＭ）
信号等の１ビットディジタル信号Ｓ０とアナログ信号Ｓ
２１とがそれぞれの切り替えスイッチＳＷ１・ＳＷ２を
介して断接可能に入力される。また、これら各切り替え
スイッチＳＷ１・ＳＷ２を介して入力された１ビットデ
ィジタル信号Ｓ０又はアナログ信号Ｓ２１は、さらにそ
れぞれに設けた切り替えスイッチＳＷ４・ＳＷ５を介し
て各専用の振幅レベル可変部４２・５２に入力される。
さらに、振幅レベルが可変された１ビットディジタル信
号Ｓ０及び／又はアナログ信号Ｓ２１は、１ビットディ
ジタル信号専用の１ビットディジタル信号入力端子４１
又はアナログ信号専用のアナログ信号入力端子５１に入
力されて各々独自にデルタシグマ変調される。

【０１４６】したがって、１ビットディジタル信号Ｓ０
とアナログ信号Ｓ２１との間の切り替え時のノイズの発
生を確実に防止することができると共に、各々独自にデ
ルタシグマ変調されるので、さらに１ビットディジタル
信号Ｓ０とアナログ信号Ｓ２１との間の混変調を防止す
ることができる。

【０１４７】このため、１ビットディジタル信号Ｓ０と
アナログ信号Ｓ２１との入力信号が相互に全く影響を受
けず、不純物の混じらない純粋音を音量調節して出力す
ることができる。

【０１４８】この結果、パルス増幅の印加電圧値が一定
であっても、１ビットディジタル信号Ｓ０及びアナログ
信号Ｓ２１が同時に入力された場合に、両者の干渉及び
混変調をさらに確実に防止して、入力された１ビットデ
ィジタル信号Ｓ０及び／又はアナログ信号Ｓ２１に対し
て簡単な構成にて振幅レベルを増減してアンプ出力を調
整し得る１ビットディジタルアンプ装置５０を提供する
ことができる。

【０１４９】

【発明の効果】本発明の１ビットディジタルアンプ装置
は、以上のように、入力信号として、１ビットディジタ
ル信号を入力する一方、この１ビットディジタル信号の
振幅レベルを可変する振幅レベル可変手段がパルス増幅
する前に設けられているものである。

【０１５０】それゆえ、振幅レベル可変手段によって、
必要なアンプ出力を入力された１ビットディジタル信号
の振幅レベルを増減することにより調整することができ
る。

【０１５１】したがって、パルス増幅の印加電圧値が一
定であっても、入力された１ビットディジタル信号に対
して簡単な構成にて振幅レベルを増減してアンプ出力を
調整し得る１ビットディジタルアンプ装置を提供するこ
とができるという効果を奏する。

【０１５２】また、本発明の１ビットディジタルアンプ
装置は、以上のように、入力信号として、１ビットディ
ジタル信号とアナログ信号とを並列に同時入力する一
方、これら１ビットディジタル信号及びアナログ信号の
振幅レベルを共通して同時に可変する振幅レベル可変手
段がパルス増幅する前に設けられているものである。

【０１５３】それゆえ、１ビットディジタル信号とアナ
ログ信号とを並列に同時入力するので、入力信号とし
て、１ビットディジタル信号とアナログ信号とが並列に
同時入力された場合においても、予めデルタシグマ変調
された１ビットディジタル信号及びアナログ信号の振幅
レベルを調整することができ、簡単な構成で、アンプの
出力を調整することが可能となる。

【０１５４】また、パルス増幅する前に設けられた振幅
レベル可変手段は、入力された１ビットディジタル信号
及びアナログ信号の振幅レベルを共通して同時に可変す
る。

【０１５５】この結果、例えば、１軸のアナログボリュ
ームを使用することにより、１個のつまみで、１ビット
ディジタル信号とアナログ信号との両方を制御すること
ができる。

【０１５６】したがって、１ビットディジタル信号及び
アナログ信号が同時に入力された場合に、パルス増幅の
印加電圧値が一定であっても、入力された１ビットディ
ジタル信号及びアナログ信号に対して簡単な構成にて振
幅レベルを増減してアンプ出力を調整し得る１ビットデ
ィジタルアンプ装置を提供することができるという効果
を奏する。

【０１５７】また、本発明の１ビットディジタルアンプ
装置は、以上のように、入力信号として、１ビットディ
ジタル信号とアナログ信号とがそれぞれの第１断接手段
を介して断接可能に入力される一方、これら各第１断接
手段を介して入力された１ビットディジタル信号及び／
又はアナログ信号の振幅レベルを可変する振幅レベル可
変手段がパルス増幅する前に設けられているものであ
る。

【０１５８】それゆえ、１ビットディジタル信号とアナ
ログ信号とのいずれか一方を各第１断接手段にて接続す
ることにより、両者が互いに影響しないようにして１ビ
ットディジタル信号又はアナログ信号を入力させること
ができる。

【０１５９】これによって、１ビットディジタル信号又
はアナログ信号を入力したときには、１ビットディジタ
ル信号とアナログ信号との混変調を防止することができ
る。

【０１６０】一方、第１断接手段は各々設けられている
ので、１ビットディジタル信号及びアナログ信号が同時
に入力された場合に、各第１断接手段によって、両者共
に入力させるか又はいずれか一方を入力するかを選択す
ることができる。

【０１６１】また、これら各第１断接手段を介して入力
された１ビットディジタル信号及び／又はアナログ信号
の振幅レベルを可変する振幅レベル可変手段がパルス増
幅する前に設けられている。

【０１６２】したがって、パルス増幅の印加電圧値が一
定であっても、１ビットディジタル信号とアナログ信号
とのいずれか一方を入力させたときには、両者の干渉及
び混変調を防止して、入力された１ビットディジタル信
号又はアナログ信号に対して簡単な構成にて振幅レベル
を増減してアンプ出力を調整し得る１ビットディジタル
アンプ装置を提供することができるという効果を奏す
る。

【０１６３】また、本発明の１ビットディジタルアンプ
装置は、以上のように、前記発明の１ビットディジタル
アンプ装置において、前記各第１断接手段を介して入力
された１ビットディジタル信号及び／又はアナログ信号
は、切替手段を介して振幅レベル可変手段にいずれか一
方が入力されるものである。

【０１６４】それゆえ、１ビットディジタル信号とアナ
ログ信号との入力を切り替えたときにおいても、その影
響は、切替手段によって遮断される。このため、確実に
１ビットディジタル信号又はアナログ信号に接続された
状態にて切替手段をいずれかに接続状態とすることによ
り、１ビットディジタル信号とアナログ信号との間の切
り替え時のノイズの発生を確実に防止することができ
る。

【０１６５】この結果、パルス増幅の印加電圧値が一定
であっても、１ビットディジタル信号及びアナログ信号
が同時に入力された場合に、両者の干渉及び混変調を確
実に防止して、入力された１ビットディジタル信号又は
アナログ信号に対して簡単な構成にて振幅レベルを増減
してアンプ出力を調整し得る１ビットディジタルアンプ
装置を提供することができるという効果を奏する。

【０１６６】また、本発明の１ビットディジタルアンプ
装置は、以上のように、入力信号として、１ビットディ
ジタル信号とアナログ信号とがそれぞれの第１断接手段
を介して断接可能に入力される一方、これら各第１断接
手段を介して入力された１ビットディジタル信号又はア
ナログ信号は、さらにそれぞれに設けた第２断接手段を
介して各専用の振幅レベル可変手段に入力され、かつ振
幅レベルが可変された１ビットディジタル信号及び／又
はアナログ信号は、１ビットディジタル信号専用の入力
端子又はアナログ信号専用の入力端子に入力されて各々
独自にデルタシグマ変調されるものである。

【０１６７】それゆえ、各第１断接手段、第２断接手
段、振幅レベル可変手段及び入力端子が独自に設けられ
るので、１ビットディジタル信号とアナログ信号との間
の切り替え時のノイズの発生を確実に防止することがで
きると共に、各々独自にデルタシグマ変調されるので、
さらに１ビットディジタル信号とアナログ信号との間の
混変調を防止することができる。

【０１６８】このため、１ビットディジタル信号とアナ
ログ信号との入力信号が相互に全く影響を受けず、不純
物の混じらない純粋音を音量調節して出力することがで
きる。

【０１６９】この結果、パルス増幅の印加電圧値が一定
であっても、１ビットディジタル信号及びアナログ信号
が同時に入力された場合に、両者の干渉及び混変調をさ
らに確実に防止して、入力された１ビットディジタル信
号及び／又はアナログ信号に対して簡単な構成にて振幅
レベルを増減してアンプ出力を調整し得る１ビットディ
ジタルアンプ装置を提供することができるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明における１ビットディジタルアンプ装置
の実施の一形態を示すブロック図である。

【図２】上記１ビットディジタル信号を直接パルス増幅
器に入力したときに発生する波形なまりを示す説明図で
ある。

【図３】本発明における１ビットディジタルアンプ装置
の他の実施の形態を示すブロック図である。

【図４】本発明における１ビットディジタルアンプ装置
のさらに他の実施の形態を示すブロック図である。

【図５】本発明における１ビットディジタルアンプ装置
のさらに他の実施の形態を示すブロック図である。

【図６】本発明における１ビットディジタルアンプ装置
のさらに他の実施の形態を示すブロック図である。

【図７】従来の１ビットディジタルアンプ装置を示すブ
ロック図である。

【符号の説明】

１ 振幅調整信号入力端子 ２ 差分器（デルタシグマ変調回路） ３ デルタシグマ変調部（デルタシグマ変調回路） ３ａ 差分積分器 ３ｂ １ビット量子化器 ４ パルス増幅器（デルタシグマ変調回路） ５ 減衰器（デルタシグマ変調回路） ６ 遅延器（デルタシグマ変調回路） ７ クロック発振器（デルタシグマ変調回路） ８ ローパスフィルタ ９ 出力端子 １０ １ビットディジタルアンプ装置 １２ 振幅レベル可変部（振幅レベル可変手段） ２２ 振幅レベル可変部（振幅レベル可変手段） ３２ 振幅レベル可変部（振幅レベル可変手段） ４１ １ビットディジタル信号入力端子（１ビットデ
ィジタル信号専用の入力端子） ４２ 振幅レベル可変部（専用の振幅レベル可変手
段） ４３ 差分器 ５１ アナログ信号入力端子５１（アナログ信号専用
の入力端子） ５２ 振幅レベル可変部（専用の振幅レベル可変手
段） ５３ 差分器 Ｓ０ １ビットディジタル信号（入力信号） Ｓ３ 量子化出力信号 Ｓ４ パルス増幅信号 Ｓ２１ アナログ信号（入力信号） ＳＷ１ 切り替えスイッチ（第１断接手段） ＳＷ２ 切り替えスイッチ（第１断接手段） ＳＷ３ 切り分けスイッチ（切替手段） ＳＷ３ 切り替えスイッチ（第２断接手段） ＳＷ４ 切り替えスイッチ（第２断接手段）

フロントページの続き Ｆターム(参考） 5J064 AA01 AA04 BA03 BB02 BC07 BC08 BC10 BC11 BC16 BC19 BD03 5J091 AA01 AA24 AA66 CA22 CA98 FA01 HA26 HA38 KA00 KA15 KA23 KA26 KA31 KA32 KA42 KA53 MA11 TA01 TA06 5J100 AA09 BA10 BC06 BC07 CA00 CA06 CA11 CA24 DA06 EA02 FA00 LA08

Claims (5)

【特許請求の範囲】
1. 【請求項１】入力信号をデルタシグマ変調回路に通すこ
   とによりデルタシグマ変調して１ビットの量子化出力信
   号を生成し、この量子化出力信号をパルス増幅する１ビ
   ットディジタルアンプ装置において、 上記入力信号として、１ビットディジタル信号を入力す
   る一方、この１ビットディジタル信号の振幅レベルを可
   変する振幅レベル可変手段がパルス増幅する前に設けら
   れていることを特徴とする１ビットディジタルアンプ装
   置。
2. 【請求項２】入力信号をデルタシグマ変調回路に通すこ
   とによりデルタシグマ変調して１ビットの量子化出力信
   号を生成し、この量子化出力信号をパルス増幅する１ビ
   ットディジタルアンプ装置において、 上記入力信号として、１ビットディジタル信号とアナロ
   グ信号とを並列に同時入力する一方、これら１ビットデ
   ィジタル信号及びアナログ信号の振幅レベルを共通して
   同時に可変する振幅レベル可変手段がパルス増幅する前
   に設けられていることを特徴とする１ビットディジタル
   アンプ装置。
3. 【請求項３】入力信号をデルタシグマ変調回路に通すこ
   とによりデルタシグマ変調して１ビットの量子化出力信
   号を生成し、この量子化出力信号をパルス増幅する１ビ
   ットディジタルアンプ装置において、 上記入力信号として、１ビットディジタル信号とアナロ
   グ信号とがそれぞれの第１断接手段を介して断接可能に
   入力される一方、これら各第１断接手段を介して入力さ
   れた１ビットディジタル信号及び／又はアナログ信号の
   振幅レベルを可変する振幅レベル可変手段がパルス増幅
   する前に設けられていることを特徴とする１ビットディ
   ジタルアンプ装置。
4. 【請求項４】前記各第１断接手段を介して入力された１
   ビットディジタル信号及び／又はアナログ信号は、切替
   手段を介して振幅レベル可変手段にいずれか一方が入力
   されることを特徴とする請求項３記載の１ビットディジ
   タルアンプ装置。
5. 【請求項５】入力信号をデルタシグマ変調回路に通すこ
   とによりデルタシグマ変調して１ビットの量子化出力信
   号を生成し、この量子化出力信号をパルス増幅する１ビ
   ットディジタルアンプ装置において、 上記入力信号として、１ビットディジタル信号とアナロ
   グ信号とがそれぞれの第１断接手段を介して断接可能に
   入力される一方、これら各第１断接手段を介して入力さ
   れた１ビットディジタル信号又はアナログ信号は、さら
   にそれぞれに設けた第２断接手段を介して各専用の振幅
   レベル可変手段に入力され、かつ振幅レベルが可変され
   た１ビットディジタル信号及び／又はアナログ信号は、
   １ビットディジタル信号専用の入力端子又はアナログ信
   号専用の入力端子に入力されて各々独自にデルタシグマ
   変調されることを特徴とする１ビットディジタルアンプ
   装置。