JP2880372B2 - スピーカ駆動装置 - Google Patents
スピーカ駆動装置Info
- Publication number
- JP2880372B2 JP2880372B2 JP5116193A JP11619393A JP2880372B2 JP 2880372 B2 JP2880372 B2 JP 2880372B2 JP 5116193 A JP5116193 A JP 5116193A JP 11619393 A JP11619393 A JP 11619393A JP 2880372 B2 JP2880372 B2 JP 2880372B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- clock
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ΔΣ変調によって得ら
れる１ビットデジタルオーディオ信号を供給することに
より音声再生を行うデジタルドライブ型のスピーカの駆
動装置に関するものである。
れる１ビットデジタルオーディオ信号を供給することに
より音声再生を行うデジタルドライブ型のスピーカの駆
動装置に関するものである。
【０００２】
【従来の技術】従来のオーディオ信号の再生は、図１１
に示すように、アナログオーディオ信号源５０から送ら
れてくるアナログオーディオ信号ＳA をアナログパワー
アンプ５１によって増幅し、この増幅された信号をスピ
ーカ５２に供給することによって行われている。なお、
このときの音量の調整は、アナログパワーアンプ５１の
入力段に設けられた可変抵抗器を設けて成るボリューム
回路５３でアナログオーディオ信号ＳA の波高値を調整
することによって行われる。
に示すように、アナログオーディオ信号源５０から送ら
れてくるアナログオーディオ信号ＳA をアナログパワー
アンプ５１によって増幅し、この増幅された信号をスピ
ーカ５２に供給することによって行われている。なお、
このときの音量の調整は、アナログパワーアンプ５１の
入力段に設けられた可変抵抗器を設けて成るボリューム
回路５３でアナログオーディオ信号ＳA の波高値を調整
することによって行われる。
【０００３】一方、近年では、再生音質の向上等を目的
として、デジタル信号処理技術が採用されている。その
一例として、例えば特開平３−２３９０９７号公報に
は、デジタル信号に変換してスピーカユニットへと伝送
するオーディオ再生装置が記載されている。すなわち、
その装置では、アナログオーディオ信号をＡ／Ｄ変換器
でディジタル化し、この信号をスピーカユニットへと伝
送する。この信号は、Ｄ／Ａ変換器でアナログオーディ
オ信号に復調されて、スピーカに供給される。このよう
な構成により、スピーカケーブル等を通してオーディオ
信号を伝送する際の伝送損失を低減し、音質を向上する
ようになっている。
として、デジタル信号処理技術が採用されている。その
一例として、例えば特開平３−２３９０９７号公報に
は、デジタル信号に変換してスピーカユニットへと伝送
するオーディオ再生装置が記載されている。すなわち、
その装置では、アナログオーディオ信号をＡ／Ｄ変換器
でディジタル化し、この信号をスピーカユニットへと伝
送する。この信号は、Ｄ／Ａ変換器でアナログオーディ
オ信号に復調されて、スピーカに供給される。このよう
な構成により、スピーカケーブル等を通してオーディオ
信号を伝送する際の伝送損失を低減し、音質を向上する
ようになっている。
【０００４】しかしながら、上記公報記載の装置におい
ても、スピーカの前段には、前記したアナログパワーア
ンプ５２と同様のアンプを設けることが必要であり、こ
れらアナログパワーアンプで大きな発熱を生じるという
不具合を有している。
ても、スピーカの前段には、前記したアナログパワーア
ンプ５２と同様のアンプを設けることが必要であり、こ
れらアナログパワーアンプで大きな発熱を生じるという
不具合を有している。
【０００５】ところで、本願出願人等は、ΔΣ変調によ
って得られる１ビットデジタルオーディオ信号を直接供
給することによって、音声再生を行い得るデジタルドラ
イブ型のスピーカ（以下、デジタルスピーカという）の
駆動装置を先に提案した（特願平４−１５３６３０号参
照）。その装置は、図１２に示すように、１ビットデジ
タルオーディオ信号源６０から、アナログオーディオ信
号をΔΣ変調することによって得られる１ビットデジタ
ルオーディオ信号ＳDAがスイッチング回路６１に、その
スイッチング動作の制御信号として入力される。スイッ
チング回路６１には可変定電圧電源６２とスピーカ６３
とが接続されている。
って得られる１ビットデジタルオーディオ信号を直接供
給することによって、音声再生を行い得るデジタルドラ
イブ型のスピーカ（以下、デジタルスピーカという）の
駆動装置を先に提案した（特願平４−１５３６３０号参
照）。その装置は、図１２に示すように、１ビットデジ
タルオーディオ信号源６０から、アナログオーディオ信
号をΔΣ変調することによって得られる１ビットデジタ
ルオーディオ信号ＳDAがスイッチング回路６１に、その
スイッチング動作の制御信号として入力される。スイッ
チング回路６１には可変定電圧電源６２とスピーカ６３
とが接続されている。
【０００６】上記１ビットデジタルオーディオ信号ＳDA
は、ΔΣ変調により、所定のサンプリング周波数のクロ
ック信号の周期を単位パルス幅として、アナログオーデ
ィオ信号の振幅に応じてパルス密度変調（ＰＤＭ）され
た信号であり、この信号のＨ／Ｌの切換わりによって、
可変定電圧電源６２からスイッチング回路６１を介して
スピーカ６３のボイスコイルに流れる電流の向きが切換
えられ、また、１ビットデジタルオーディオ信号ＳDAを
増幅した電力が可変定電圧電源６２からスピーカ６３に
供給される。
は、ΔΣ変調により、所定のサンプリング周波数のクロ
ック信号の周期を単位パルス幅として、アナログオーデ
ィオ信号の振幅に応じてパルス密度変調（ＰＤＭ）され
た信号であり、この信号のＨ／Ｌの切換わりによって、
可変定電圧電源６２からスイッチング回路６１を介して
スピーカ６３のボイスコイルに流れる電流の向きが切換
えられ、また、１ビットデジタルオーディオ信号ＳDAを
増幅した電力が可変定電圧電源６２からスピーカ６３に
供給される。
【０００７】このとき、スピーカ６３の振動板が、音響
的なローパスフィルタ、すなわち、ディジタルオーディ
オ信号をアナログ信号に変換するためのフィルタとして
の役割を果たし、これによって、アナログ再生が行われ
る。なお、再生音量のコントロールは、可変定電圧電源
６３での出力電圧を調整することにより行われる。
的なローパスフィルタ、すなわち、ディジタルオーディ
オ信号をアナログ信号に変換するためのフィルタとして
の役割を果たし、これによって、アナログ再生が行われ
る。なお、再生音量のコントロールは、可変定電圧電源
６３での出力電圧を調整することにより行われる。
【０００８】上記装置においては、Ｄ／Ａ変換器と共
に、前記したアナログパワーアンプも不要にでき、これ
によって、従来よりも装置全体の発熱量を低減すること
が可能となる。
に、前記したアナログパワーアンプも不要にでき、これ
によって、従来よりも装置全体の発熱量を低減すること
が可能となる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記し
たスピーカ６３を１ビットデジタルオーディオ信号ＳDA
に基づいて駆動する装置においては、所要の最大出力を
備えると共に出力可変の定電圧電源６２が、再生音量の
コントロールのために必要となっている。このような可
変型の定電圧電源６２においては、所定の可変電圧範囲
の全体にわたって安定した出力電圧が得難く、また、構
成が複雑となって形状が大形化し、かつ、高価なものと
なる。このため、再生音質の向上や、装置全体のコンパ
クト化・低廉化を必ずしも充分には図れないという問題
を有している。
たスピーカ６３を１ビットデジタルオーディオ信号ＳDA
に基づいて駆動する装置においては、所要の最大出力を
備えると共に出力可変の定電圧電源６２が、再生音量の
コントロールのために必要となっている。このような可
変型の定電圧電源６２においては、所定の可変電圧範囲
の全体にわたって安定した出力電圧が得難く、また、構
成が複雑となって形状が大形化し、かつ、高価なものと
なる。このため、再生音質の向上や、装置全体のコンパ
クト化・低廉化を必ずしも充分には図れないという問題
を有している。
【００１０】本発明は、上記の事情に鑑みなされたもの
であって、可変型の定電圧電源が不要であり、これによ
って、再生音質の向上や、装置全体のコンパクト化・低
廉化を図り得ると共に、さらに、全体の構成をより簡素
なものとなし得るスピーカ駆動装置を提供することを目
的にしている。
であって、可変型の定電圧電源が不要であり、これによ
って、再生音質の向上や、装置全体のコンパクト化・低
廉化を図り得ると共に、さらに、全体の構成をより簡素
なものとなし得るスピーカ駆動装置を提供することを目
的にしている。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の請求項１記載のスピーカ駆動装置は、Δ
Σ変調により１ビットデジタルオーディオ信号を得る際
のクロック信号のパルス幅を音量設定手段での設定に応
じて変化させて音量制御信号を生成し、上記１ビットデ
ジタルオーディオ信号のパルス幅を上記音量制御信号の
パルス幅と一致するように変更して切換制御信号を発生
するデューティ制御手段と、上記切換制御信号により切
換動作を生じるスイッチング手段と、このスイッチング
手段を介してスピーカに電力を供給する定電圧電源とを
備えていることを特徴としている。
めに、本発明の請求項１記載のスピーカ駆動装置は、Δ
Σ変調により１ビットデジタルオーディオ信号を得る際
のクロック信号のパルス幅を音量設定手段での設定に応
じて変化させて音量制御信号を生成し、上記１ビットデ
ジタルオーディオ信号のパルス幅を上記音量制御信号の
パルス幅と一致するように変更して切換制御信号を発生
するデューティ制御手段と、上記切換制御信号により切
換動作を生じるスイッチング手段と、このスイッチング
手段を介してスピーカに電力を供給する定電圧電源とを
備えていることを特徴としている。
【００１２】また、請求項２記載のスピーカ駆動装置
は、ΔΣ変調により１ビットデジタルオーディオ信号を
得る際のクロック信号におけるＨレベルの区間とＬレベ
ルの区間との一方の区間に、音量設定手段での設定に応
じたパルス幅の音量制御クロック信号を重畳させて合成
クロック信号を生成するクロック信号合成手段と、上記
合成クロック信号から音量制御クロック信号とクロック
信号とを分離する分離手段と、分離された音量制御クロ
ック信号に対応する基準電圧を発生する基準電圧発生手
段と、分離されたクロック信号のパルス幅を上記基準電
圧に基づいて変化させて音量制御信号を生成し、上記１
ビットデジタルオーディオ信号のパルス幅を上記音量制
御信号のパルス幅と一致するように変更して切換制御信
号を発生するデューティ制御手段と、上記切換制御信号
により切換動作を生じるスイッチング手段と、このスイ
ッチング手段を介してスピーカに電力を供給する定電圧
電源とを備えていることを特徴としている。さらに、請
求項３記載のスピーカ駆動装置は、上記クロック信号合
成手段と上記分離手段との間に伝送手段を備えているこ
とを特徴としている。
は、ΔΣ変調により１ビットデジタルオーディオ信号を
得る際のクロック信号におけるＨレベルの区間とＬレベ
ルの区間との一方の区間に、音量設定手段での設定に応
じたパルス幅の音量制御クロック信号を重畳させて合成
クロック信号を生成するクロック信号合成手段と、上記
合成クロック信号から音量制御クロック信号とクロック
信号とを分離する分離手段と、分離された音量制御クロ
ック信号に対応する基準電圧を発生する基準電圧発生手
段と、分離されたクロック信号のパルス幅を上記基準電
圧に基づいて変化させて音量制御信号を生成し、上記１
ビットデジタルオーディオ信号のパルス幅を上記音量制
御信号のパルス幅と一致するように変更して切換制御信
号を発生するデューティ制御手段と、上記切換制御信号
により切換動作を生じるスイッチング手段と、このスイ
ッチング手段を介してスピーカに電力を供給する定電圧
電源とを備えていることを特徴としている。さらに、請
求項３記載のスピーカ駆動装置は、上記クロック信号合
成手段と上記分離手段との間に伝送手段を備えているこ
とを特徴としている。
【００１３】
【作用】上記請求項１記載のスピーカ駆動装置において
は、クロック信号から、音量設定手段での設定に応じて
パルス幅を変化させた音量制御信号が生成され、次い
で、上記音量制御信号のパルス幅と一致するように１ビ
ットデジタルオーディオ信号のパルス幅が変更されて、
スイッチング手段に入力される。
は、クロック信号から、音量設定手段での設定に応じて
パルス幅を変化させた音量制御信号が生成され、次い
で、上記音量制御信号のパルス幅と一致するように１ビ
ットデジタルオーディオ信号のパルス幅が変更されて、
スイッチング手段に入力される。
【００１４】つまり、音量を小さくするように音量設定
手段での設定が行われるときには、１ビットデジタルオ
ーディオ信号は、パルス幅を小さくした信号に変更され
てスイッチング手段に入力され、これによって、定電圧
電源からスイッチング手段を介してスピーカへ供給され
る電力の供給期間は、上記パルス幅に応じた短い期間に
制限される。この結果、スピーカからは小さい音量での
音声再生が行われる。
手段での設定が行われるときには、１ビットデジタルオ
ーディオ信号は、パルス幅を小さくした信号に変更され
てスイッチング手段に入力され、これによって、定電圧
電源からスイッチング手段を介してスピーカへ供給され
る電力の供給期間は、上記パルス幅に応じた短い期間に
制限される。この結果、スピーカからは小さい音量での
音声再生が行われる。
【００１５】一方、音量を大きくするような設定が行わ
れるときには、１ビットデジタルオーディオ信号は、上
記よりも大きなパルス幅に変更されてスイッチング手段
に入力され、これによって、定電圧電源からのスピーカ
への電力供給期間は上記よりも長くなり、この結果、ス
ピーカからは大きい音量での音声再生が行われる。
れるときには、１ビットデジタルオーディオ信号は、上
記よりも大きなパルス幅に変更されてスイッチング手段
に入力され、これによって、定電圧電源からのスピーカ
への電力供給期間は上記よりも長くなり、この結果、ス
ピーカからは大きい音量での音声再生が行われる。
【００１６】このように、上記構成では、１ビットデジ
タルオーディオ信号に、さらに、音量制御情報が付与さ
れ、これによって、スイッチング手段での切換動作が制
御されるようになっているので、スイッチング手段に接
続する定電圧電源は、出力一定の固定型のものとするこ
とができる。このため、前記した可変型の定電圧電源を
設けて構成する場合に比べ、固定型の定電圧電源ではそ
の出力電圧の安定化を図り易く、これにより、再生音質
を向上することが可能になると共に、装置全体の形状の
小形化や低廉化を図ることが可能になる。
タルオーディオ信号に、さらに、音量制御情報が付与さ
れ、これによって、スイッチング手段での切換動作が制
御されるようになっているので、スイッチング手段に接
続する定電圧電源は、出力一定の固定型のものとするこ
とができる。このため、前記した可変型の定電圧電源を
設けて構成する場合に比べ、固定型の定電圧電源ではそ
の出力電圧の安定化を図り易く、これにより、再生音質
を向上することが可能になると共に、装置全体の形状の
小形化や低廉化を図ることが可能になる。
【００１７】請求項２記載のスピーカ駆動装置において
は、クロック信号合成手段にて、クロック信号に、音量
設定手段での設定に応じたパルス幅の音量制御クロック
信号を重畳させて合成クロック信号が生成され、この合
成クロック信号が分離手段に送られると、この分離手段
にて音量制御クロック信号とクロック信号とに分離され
る。そして、分離された音量制御クロック信号に対応す
る基準電圧が基準電圧発生手段で発生され、以降は請求
項１記載の装置と同様に、分離されたクロック信号を、
上記基準電圧に応じてパルス幅を変化させた音量制御信
号が生成される。次いで、上記音量制御信号のパルス幅
と一致するように１ビットデジタルオーディオ信号のパ
ルス幅が変更されて、スイッチング手段に入力されてそ
のスイッチング動作が制御されることによって、スピー
カでの音声再生が行われる。
は、クロック信号合成手段にて、クロック信号に、音量
設定手段での設定に応じたパルス幅の音量制御クロック
信号を重畳させて合成クロック信号が生成され、この合
成クロック信号が分離手段に送られると、この分離手段
にて音量制御クロック信号とクロック信号とに分離され
る。そして、分離された音量制御クロック信号に対応す
る基準電圧が基準電圧発生手段で発生され、以降は請求
項１記載の装置と同様に、分離されたクロック信号を、
上記基準電圧に応じてパルス幅を変化させた音量制御信
号が生成される。次いで、上記音量制御信号のパルス幅
と一致するように１ビットデジタルオーディオ信号のパ
ルス幅が変更されて、スイッチング手段に入力されてそ
のスイッチング動作が制御されることによって、スピー
カでの音声再生が行われる。
【００１８】すなわち、上記構成では、請求項１記載の
装置と同様に、スイッチング手段に接続する定電圧電源
を、出力一定の固定型のものとすることができることに
より、再生音質の向上や、装置全体の小形化・低廉化を
図ることが可能であることに加え、音量設定手段での設
定に応じた音量制御情報がクロック信号に重畳されてス
ピーカ側へと送られるようになっているので、請求項３
記載の装置のように、音量設定手段側とスピーカ側とを
互いに離して設置し、その両者を信号伝送手段によって
接続する場合でも、両者を接続する信号伝送手段には音
量制御信号に固有の信号伝送線は不要であり、このた
め、全体の構成をより簡素なものとすることができる。
装置と同様に、スイッチング手段に接続する定電圧電源
を、出力一定の固定型のものとすることができることに
より、再生音質の向上や、装置全体の小形化・低廉化を
図ることが可能であることに加え、音量設定手段での設
定に応じた音量制御情報がクロック信号に重畳されてス
ピーカ側へと送られるようになっているので、請求項３
記載の装置のように、音量設定手段側とスピーカ側とを
互いに離して設置し、その両者を信号伝送手段によって
接続する場合でも、両者を接続する信号伝送手段には音
量制御信号に固有の信号伝送線は不要であり、このた
め、全体の構成をより簡素なものとすることができる。
【００１９】
【実施例】〔実施例１〕本発明の一実施例について図１
ないし図４に基づいて説明すれば、以下の通りである。
ないし図４に基づいて説明すれば、以下の通りである。
【００２０】本実施例のスピーカ駆動装置は、図１に示
すように、１ビットデジタルオーディオ信号源１から、
後述する１ビットデジタルオーディオ信号ＳDAが入力さ
れるパルスデューティコントロール回路（以下、ＰＤＣ
回路という）２を備えている。このＰＤＣ回路２（デュ
ーティ制御手段）の出力は、スイッチング回路（スイッ
チング手段）３におけるスイッチング動作を制御する切
換制御信号として、このスイッチング回路３に入力され
る。スイッチング回路３には、定電圧電源４とスピーカ
５とが接続されており、定電圧電源４からスピーカ５の
ボイスコイルにスイッチング回路３を介して駆動電力の
供給が行われる。
すように、１ビットデジタルオーディオ信号源１から、
後述する１ビットデジタルオーディオ信号ＳDAが入力さ
れるパルスデューティコントロール回路（以下、ＰＤＣ
回路という）２を備えている。このＰＤＣ回路２（デュ
ーティ制御手段）の出力は、スイッチング回路（スイッ
チング手段）３におけるスイッチング動作を制御する切
換制御信号として、このスイッチング回路３に入力され
る。スイッチング回路３には、定電圧電源４とスピーカ
５とが接続されており、定電圧電源４からスピーカ５の
ボイスコイルにスイッチング回路３を介して駆動電力の
供給が行われる。
【００２１】上記１ビットデジタルオーディオ信号ＳDA
は、ΔΣ変調により、図２（ａ）に示すようなアナログ
オーディオ信号ＳA から、所定のサンプリング周波数の
クロック信号（以下、ビットクロックＣＫという）の周
期を単位パルス幅として、同図（ｂ）に示すように、ア
ナログオーディオ信号ＳA の振幅に応じてパルス密度変
調（ＰＤＭ）された信号である。
は、ΔΣ変調により、図２（ａ）に示すようなアナログ
オーディオ信号ＳA から、所定のサンプリング周波数の
クロック信号（以下、ビットクロックＣＫという）の周
期を単位パルス幅として、同図（ｂ）に示すように、ア
ナログオーディオ信号ＳA の振幅に応じてパルス密度変
調（ＰＤＭ）された信号である。
【００２２】ＰＤＣ回路２には、上記の１ビットデジタ
ルオーディオ信号ＳDAとビットクロックＣＫとが入力さ
れる。このＰＤＣ回路２は、図３に示すように、直流ノ
イズ成分を除去する第１結合コンデンサ１１を通して上
記ビットクロックＣＫが入力される第１積分器１２と、
この第１積分器１２の出力が信号入力端子に入力される
第１コンパレータ１３と、この第１コンパレータ１３の
出力が各々一方の入力端子に入力される第１・第２のＡ
ＮＤ回路１４・１５とを備えている。
ルオーディオ信号ＳDAとビットクロックＣＫとが入力さ
れる。このＰＤＣ回路２は、図３に示すように、直流ノ
イズ成分を除去する第１結合コンデンサ１１を通して上
記ビットクロックＣＫが入力される第１積分器１２と、
この第１積分器１２の出力が信号入力端子に入力される
第１コンパレータ１３と、この第１コンパレータ１３の
出力が各々一方の入力端子に入力される第１・第２のＡ
ＮＤ回路１４・１５とを備えている。
【００２３】第１コンパレータ１３の基準電圧入力端子
には、ボリューム回路１６で可変される基準電圧ＶT が
入力されるようになっている。一方、第１ＡＮＤ回路１
４における他方の入力端子には前記の１ビットデジタル
オーディオ信号ＳDAが、また、第２ＡＮＤ回路１５にお
ける他方の入力端子には、１ビットデジタルオーディオ
信号ＳDAがＮＯＴ回路１７を通して入力される。
には、ボリューム回路１６で可変される基準電圧ＶT が
入力されるようになっている。一方、第１ＡＮＤ回路１
４における他方の入力端子には前記の１ビットデジタル
オーディオ信号ＳDAが、また、第２ＡＮＤ回路１５にお
ける他方の入力端子には、１ビットデジタルオーディオ
信号ＳDAがＮＯＴ回路１７を通して入力される。
【００２４】上記構成のＰＤＣ回路２における信号の処
理について、図４に基づいて説明する。
理について、図４に基づいて説明する。
【００２５】第１積分器１２に入力されるビットクロッ
クＣＫは、同図（ａ）に示すような矩形波信号であり、
このビットクロックＣＫが第１積分器１２で積分される
ことにより、この第１積分器１２から、同図（ｂ）に示
すように、ビットクロックＣＫと同周期の三角波ＣＫIT
が出力される。この三角波ＣＫITが第１コンパレータ１
３で前記基準電圧ＶT と比較され、この第１コンパレー
タ１３からは、ビットクロックＣＫにおけるパルス幅が
上記基準電圧ＶT に応じて変更された音量制御信号とし
てのデューティ制御クロックＣＫD が出力される。
クＣＫは、同図（ａ）に示すような矩形波信号であり、
このビットクロックＣＫが第１積分器１２で積分される
ことにより、この第１積分器１２から、同図（ｂ）に示
すように、ビットクロックＣＫと同周期の三角波ＣＫIT
が出力される。この三角波ＣＫITが第１コンパレータ１
３で前記基準電圧ＶT と比較され、この第１コンパレー
タ１３からは、ビットクロックＣＫにおけるパルス幅が
上記基準電圧ＶT に応じて変更された音量制御信号とし
てのデューティ制御クロックＣＫD が出力される。
【００２６】すなわち、上記基準電圧ＶT が、同図
（ｂ）における一点鎖線で示すように比較的高い電圧Ｖ
1 である場合には、三角波ＣＫITの電圧レベルがこの基
準電圧Ｖ1 を超える区間に対応して、同図（ｃ）に示す
ように、パルスデューティの小さいデューティ制御クロ
ックＣＫD1が第１コンパレータ１３から出力される。一
方、上記基準電圧ＶT が、同図（ｂ）における二点鎖線
で示すように比較的低い電圧Ｖ2 である場合には、同図
（ｄ）に示すように、パルスデューティの大きなデュー
ティ制御クロックＣＫD2が出力される。これらデューテ
ィ制御クロックＣＫD1・ＣＫD2が、前記第１・第２ＡＮ
Ｄ回路１４・１５に各々入力される。
（ｂ）における一点鎖線で示すように比較的高い電圧Ｖ
1 である場合には、三角波ＣＫITの電圧レベルがこの基
準電圧Ｖ1 を超える区間に対応して、同図（ｃ）に示す
ように、パルスデューティの小さいデューティ制御クロ
ックＣＫD1が第１コンパレータ１３から出力される。一
方、上記基準電圧ＶT が、同図（ｂ）における二点鎖線
で示すように比較的低い電圧Ｖ2 である場合には、同図
（ｄ）に示すように、パルスデューティの大きなデュー
ティ制御クロックＣＫD2が出力される。これらデューテ
ィ制御クロックＣＫD1・ＣＫD2が、前記第１・第２ＡＮ
Ｄ回路１４・１５に各々入力される。
【００２７】第１ＡＮＤ回路１４の他方の入力端子に
は、同図（ｅ）に示す１ビットデジタルオーディオ信号
ＳDAが入力されている。したがって、第１コンパレータ
１３から、パルスデューティの小さいデューティ制御ク
ロックＣＫD1が出力されるときには、同図（ｇ）に示す
ように、１ビットデジタルオーディオ信号ＳDAにおける
Ｈレベルの区間を、上記デューティ制御クロックＣＫD1
のパルス列に置き換えた＋１ビット信号Ｓ+B1 が第１Ａ
ＮＤ回路１４から出力される。
は、同図（ｅ）に示す１ビットデジタルオーディオ信号
ＳDAが入力されている。したがって、第１コンパレータ
１３から、パルスデューティの小さいデューティ制御ク
ロックＣＫD1が出力されるときには、同図（ｇ）に示す
ように、１ビットデジタルオーディオ信号ＳDAにおける
Ｈレベルの区間を、上記デューティ制御クロックＣＫD1
のパルス列に置き換えた＋１ビット信号Ｓ+B1 が第１Ａ
ＮＤ回路１４から出力される。
【００２８】また、第２ＡＮＤ回路１５の他方の入力端
子には、ＮＯＴ回路１７を通して１ビットデジタルオー
ディオ信号ＳDAが反転された同図（ｆ）に示す信号Ｓ
-DA が入力されており、したがって、この第２ＡＮＤ回
路１５からは、同図（ｈ）に示すように、１ビットデジ
タルオーディオ信号ＳDAにおけるＬレベルの区間を、上
記デューティ制御クロックＣＫD1のパルス列に置き換え
た−１ビット信号Ｓ-B1が出力される。
子には、ＮＯＴ回路１７を通して１ビットデジタルオー
ディオ信号ＳDAが反転された同図（ｆ）に示す信号Ｓ
-DA が入力されており、したがって、この第２ＡＮＤ回
路１５からは、同図（ｈ）に示すように、１ビットデジ
タルオーディオ信号ＳDAにおけるＬレベルの区間を、上
記デューティ制御クロックＣＫD1のパルス列に置き換え
た−１ビット信号Ｓ-B1が出力される。
【００２９】一方、第１コンパレータ１３から、パルス
デューティの大きいデューティ制御クロックＣＫD2が出
力されるときには、上記同様に、第１ＡＮＤ回路１４か
ら、同図（ｉ）に示すように、１ビットデジタルオーデ
ィオ信号ＳDAにおけるＨレベルの区間を、上記デューテ
ィ制御クロックＣＫD2のパルス列に置き換えた＋１ビッ
ト信号Ｓ+B2 が出力されると共に、第２ＡＮＤ回路１５
から、同図（ｊ）に示すように、１ビットデジタルオー
ディオ信号ＳDAにおけるＬレベルの区間を、上記デュー
ティ制御クロックＣＫD2のパルス列に置き換えた−１ビ
ット信号Ｓ−Ｂ２が出力される。
デューティの大きいデューティ制御クロックＣＫD2が出
力されるときには、上記同様に、第１ＡＮＤ回路１４か
ら、同図（ｉ）に示すように、１ビットデジタルオーデ
ィオ信号ＳDAにおけるＨレベルの区間を、上記デューテ
ィ制御クロックＣＫD2のパルス列に置き換えた＋１ビッ
ト信号Ｓ+B2 が出力されると共に、第２ＡＮＤ回路１５
から、同図（ｊ）に示すように、１ビットデジタルオー
ディオ信号ＳDAにおけるＬレベルの区間を、上記デュー
ティ制御クロックＣＫD2のパルス列に置き換えた−１ビ
ット信号Ｓ−Ｂ２が出力される。
【００３０】上記のように、ボリューム回路１６での設
定電圧ＶＴ に応じて、１ビットデジタルオーディオ信
号ＳDAからパルス幅が変更された＋１ビット信号Ｓ
+B（Ｓ+B1・Ｓ+B2 ）および−１ビット信号Ｓ-B（Ｓ
-B1 ・Ｓ-B2 ）がＰＤＣ回路２から切換制御信号として
出力され、これらが、図１に示すように、スイッチング
回路３に供給される。
定電圧ＶＴ に応じて、１ビットデジタルオーディオ信
号ＳDAからパルス幅が変更された＋１ビット信号Ｓ
+B（Ｓ+B1・Ｓ+B2 ）および−１ビット信号Ｓ-B（Ｓ
-B1 ・Ｓ-B2 ）がＰＤＣ回路２から切換制御信号として
出力され、これらが、図１に示すように、スイッチング
回路３に供給される。
【００３１】スイッチング回路３はＦＥＴやサイリスタ
等の高速のスイッチング素子から成っており、＋１ビッ
ト信号Ｓ+Bが“Ｈ”のときにスピーカ５のボイスコイル
に順方向の向き（図においてＡ方向）で、また、−１ビ
ット信号Ｓ-Bが“Ｈ”のときにスピーカ５のボイスコイ
ルに逆方向の向き（図においてＢ方向）で、それぞれ定
電圧電源３からの電流が流れるように、接点の切換が制
御される。
等の高速のスイッチング素子から成っており、＋１ビッ
ト信号Ｓ+Bが“Ｈ”のときにスピーカ５のボイスコイル
に順方向の向き（図においてＡ方向）で、また、−１ビ
ット信号Ｓ-Bが“Ｈ”のときにスピーカ５のボイスコイ
ルに逆方向の向き（図においてＢ方向）で、それぞれ定
電圧電源３からの電流が流れるように、接点の切換が制
御される。
【００３２】これにより、スピーカ５で音声の再生が行
われると共に、このスピーカ５への通電時間が、前述の
ように、ボリューム回路１６での設定に応じてパルス幅
の変更された＋１ビット信号Ｓ+Bおよび−１ビット信号
Ｓ-Bの各“Ｈ”区間に対応することによって、音量も、
前記ボリューム回路１６での設定に応じて制御される。
すなわち、パルスデューティの大きい＋１ビット信号Ｓ
+B2 ・−１ビット信号Ｓ-B2 でスイッチング回路３の切
換が制御されるときの方が、パルスデューティの小さい
＋１ビット信号Ｓ+B1 ・−１ビット信号Ｓ-B1 で制御さ
れるときよりも、より多くの電流がスピーカ５のボイス
コイルに流れることとなり、これによって、スピーカ５
から出力されるときの音量が大きくなる。
われると共に、このスピーカ５への通電時間が、前述の
ように、ボリューム回路１６での設定に応じてパルス幅
の変更された＋１ビット信号Ｓ+Bおよび−１ビット信号
Ｓ-Bの各“Ｈ”区間に対応することによって、音量も、
前記ボリューム回路１６での設定に応じて制御される。
すなわち、パルスデューティの大きい＋１ビット信号Ｓ
+B2 ・−１ビット信号Ｓ-B2 でスイッチング回路３の切
換が制御されるときの方が、パルスデューティの小さい
＋１ビット信号Ｓ+B1 ・−１ビット信号Ｓ-B1 で制御さ
れるときよりも、より多くの電流がスピーカ５のボイス
コイルに流れることとなり、これによって、スピーカ５
から出力されるときの音量が大きくなる。
【００３３】このように、本実施例では、ビットクロッ
クＣＫから、ボリューム回路１６での設定に応じてパル
ス幅を変化させたデューティ制御クロックＣＫD を生成
し、このパルス幅に１ビットデジタルオーディオ信号Ｓ
DAのパルス幅を変更して、スイッチング回路３のスイッ
チング動作を制御するようになっている。
クＣＫから、ボリューム回路１６での設定に応じてパル
ス幅を変化させたデューティ制御クロックＣＫD を生成
し、このパルス幅に１ビットデジタルオーディオ信号Ｓ
DAのパルス幅を変更して、スイッチング回路３のスイッ
チング動作を制御するようになっている。
【００３４】すなわち、上記構成では、１ビットデジタ
ルオーディオ信号ＳDAにさらに音量制御情報を付与し、
これによって、スイッチング回路３での切換動作を制御
するようになっているので、前述の定電圧電源４は、出
力一定の固定型のもので構成することができる。このた
め、その出力電圧の安定化を図り易く、これにより、再
生音質を向上することが可能となり、また、装置全体の
形状の小形化や低廉化を図ることが可能になる。
ルオーディオ信号ＳDAにさらに音量制御情報を付与し、
これによって、スイッチング回路３での切換動作を制御
するようになっているので、前述の定電圧電源４は、出
力一定の固定型のもので構成することができる。このた
め、その出力電圧の安定化を図り易く、これにより、再
生音質を向上することが可能となり、また、装置全体の
形状の小形化や低廉化を図ることが可能になる。
【００３５】〔実施例２〕本発明の他の実施例につい
て、図５ないし図１０を参照して説明する。なお、説明
の便宜上、前記実施例の図面で示した部材と同一の機能
を有する部材には、同一の符号を付してその詳細な説明
を省略する。
て、図５ないし図１０を参照して説明する。なお、説明
の便宜上、前記実施例の図面で示した部材と同一の機能
を有する部材には、同一の符号を付してその詳細な説明
を省略する。
【００３６】本実施例においては、図５に示すように、
１ビットデジタルオーディオ信号源１側にボリュームコ
ントロール回路２１を設ける一方、スピーカ５に、前記
同様のＰＤＣ回路２およびスイッチング回路３と共に、
さらに信号分離回路２２を備える信号処理部２３を設け
ている。つまり、音量の調整がスピーカ５側から離れた
ユニットにて行われる構成を前提とし、上記ボリューム
コントロール回路２１と信号処理部２３との間に、１ビ
ットデジタルオーディオ信号ＳDAと、ボリュームコント
ロール回路２１で生成される後述する音量制御情報とを
伝送するオーディオ信号伝送ライン２４が設けられてい
る。
１ビットデジタルオーディオ信号源１側にボリュームコ
ントロール回路２１を設ける一方、スピーカ５に、前記
同様のＰＤＣ回路２およびスイッチング回路３と共に、
さらに信号分離回路２２を備える信号処理部２３を設け
ている。つまり、音量の調整がスピーカ５側から離れた
ユニットにて行われる構成を前提とし、上記ボリューム
コントロール回路２１と信号処理部２３との間に、１ビ
ットデジタルオーディオ信号ＳDAと、ボリュームコント
ロール回路２１で生成される後述する音量制御情報とを
伝送するオーディオ信号伝送ライン２４が設けられてい
る。
【００３７】クロック信号合成手段としての上記ボリュ
ームコントロール回路２１は、図６に示すように、第２
積分器３１、この第２積分器３１の出力が信号入力端子
に入力される第２コンパレータ３２、この第２コンパレ
ータ３２の出力が一方の入力端子に入力されるＯＲ回路
３３を備えている。第２コンパレータ３２の比較電圧入
力端子には、前記実施例同様のボリューム回路１６で可
変される比較電圧ＶRが入力される。
ームコントロール回路２１は、図６に示すように、第２
積分器３１、この第２積分器３１の出力が信号入力端子
に入力される第２コンパレータ３２、この第２コンパレ
ータ３２の出力が一方の入力端子に入力されるＯＲ回路
３３を備えている。第２コンパレータ３２の比較電圧入
力端子には、前記実施例同様のボリューム回路１６で可
変される比較電圧ＶRが入力される。
【００３８】第２積分器３１には、第７図（ａ）に示す
前記同様のビットクロックＣＫから、図示しない分周回
路によって周波数を二倍とした同図（ｂ）に示す二逓倍
クロックＣＫX2が、図６の第２結合コンデンサ３４を通
して入力される。この二逓倍クロックＣＫX2が第２積分
器３１で積分されることによって、この第２積分器３１
から、図７（ｃ）に示すように、二逓倍クロックＣＫX2
と同周期の三角波ＣＫ2IT が出力される。
前記同様のビットクロックＣＫから、図示しない分周回
路によって周波数を二倍とした同図（ｂ）に示す二逓倍
クロックＣＫX2が、図６の第２結合コンデンサ３４を通
して入力される。この二逓倍クロックＣＫX2が第２積分
器３１で積分されることによって、この第２積分器３１
から、図７（ｃ）に示すように、二逓倍クロックＣＫX2
と同周期の三角波ＣＫ2IT が出力される。
【００３９】上記三角波ＣＫ2IT が第２コンパレータ３
２に入力されると、この第２コンパレータ３２からは、
ボリューム回路１６で設定される比較電圧ＶR （同図
（ｃ）における一点鎖線で示す電圧）との比較により、
上記比較電圧ＶR の高低に応じてパルス幅が変化された
音量制御クロック信号としての音量制御クロックＣＫVD
が、同図（ｄ）に示すように出力される。
２に入力されると、この第２コンパレータ３２からは、
ボリューム回路１６で設定される比較電圧ＶR （同図
（ｃ）における一点鎖線で示す電圧）との比較により、
上記比較電圧ＶR の高低に応じてパルス幅が変化された
音量制御クロック信号としての音量制御クロックＣＫVD
が、同図（ｄ）に示すように出力される。
【００４０】この音量制御クロックＣＫVDと、同図
（ａ）に示すビットクロックＣＫとが、図６に示すよう
に、前記ＯＲ回路３３に各々入力されることにより、こ
のＯＲ回路３３からは、図７（ｅ）に示すように、ビッ
トクロックＣＫの“Ｌ”レベルの区間に、上記音量制御
クロックＣＫVDが重畳された合成クロック信号としての
音量制御情報付加クロックＣＣＫが出力される。
（ａ）に示すビットクロックＣＫとが、図６に示すよう
に、前記ＯＲ回路３３に各々入力されることにより、こ
のＯＲ回路３３からは、図７（ｅ）に示すように、ビッ
トクロックＣＫの“Ｌ”レベルの区間に、上記音量制御
クロックＣＫVDが重畳された合成クロック信号としての
音量制御情報付加クロックＣＣＫが出力される。
【００４１】ボリュームコントロール回路２１から出力
される上記の音量制御情報付加クロックＣＣＫと、前記
１ビットデジタルオーディオ信号ＳDAとが、オーディオ
信号伝送ライン２４を通して信号処理部２３へと伝送さ
れる。
される上記の音量制御情報付加クロックＣＣＫと、前記
１ビットデジタルオーディオ信号ＳDAとが、オーディオ
信号伝送ライン２４を通して信号処理部２３へと伝送さ
れる。
【００４２】信号処理部２３においては、まず、分離手
段としての前記信号分離回路２２にて、音量制御情報付
加クロックＣＣＫからビットクロックＣＫと音量制御ク
ロックＣＫVDとの分離が行われる。この信号分離回路２
２は、図８に示すように、Ｄタイプ・フリップフロップ
を２回路内蔵するＩＣ４１と、このＩＣ４１からの出力
Ｑ2 が一方の入力端子に入力される第３ＡＮＤ回路、お
よび、上記出力Ｑ2 が第２ＮＯＴ回路４３を通して反転
された反転出力（−Ｑ2 ）が一方の端子に入力される第
４ＡＮＤ回路４４とを備えている。
段としての前記信号分離回路２２にて、音量制御情報付
加クロックＣＣＫからビットクロックＣＫと音量制御ク
ロックＣＫVDとの分離が行われる。この信号分離回路２
２は、図８に示すように、Ｄタイプ・フリップフロップ
を２回路内蔵するＩＣ４１と、このＩＣ４１からの出力
Ｑ2 が一方の入力端子に入力される第３ＡＮＤ回路、お
よび、上記出力Ｑ2 が第２ＮＯＴ回路４３を通して反転
された反転出力（−Ｑ2 ）が一方の端子に入力される第
４ＡＮＤ回路４４とを備えている。
【００４３】上記ＩＣ４１の第１Ｄタイプ・フリップフ
ロップのクロック端子ＣＬＫ1 に、図９（ａ）に示す前
記同様の１ビットデジタルオーディオ信号ＳDAが入力さ
れ、また、ＩＣ４１の第２Ｄタイプ・フリップフロップ
のクロック端子ＣＬＫ2 に、同図（ｂ）に示す前記音量
制御情報付加クロックＣＣＫが入力される。そして、Ｉ
Ｃ４１における他の端子が図８に示すように各々接続さ
れていることにより、このＩＣ４１の第２Ｄタイプ・フ
リップフロップの出力Ｑ2 が、図９（ｃ）に示すよう
に、音量制御情報付加クロックＣＣＫにおける各音量制
御クロックＣＫVDに対応するパルスの立上りでＬレベル
からＨレベルに、また、各ビットクロックＣＫに対応す
るパルスの立上りでＨレベルからＬレベルに変化するパ
ルス列信号として得られるようになっている。
ロップのクロック端子ＣＬＫ1 に、図９（ａ）に示す前
記同様の１ビットデジタルオーディオ信号ＳDAが入力さ
れ、また、ＩＣ４１の第２Ｄタイプ・フリップフロップ
のクロック端子ＣＬＫ2 に、同図（ｂ）に示す前記音量
制御情報付加クロックＣＣＫが入力される。そして、Ｉ
Ｃ４１における他の端子が図８に示すように各々接続さ
れていることにより、このＩＣ４１の第２Ｄタイプ・フ
リップフロップの出力Ｑ2 が、図９（ｃ）に示すよう
に、音量制御情報付加クロックＣＣＫにおける各音量制
御クロックＣＫVDに対応するパルスの立上りでＬレベル
からＨレベルに、また、各ビットクロックＣＫに対応す
るパルスの立上りでＨレベルからＬレベルに変化するパ
ルス列信号として得られるようになっている。
【００４４】上記の出力Ｑ2 が入力される第３ＡＮＤ回
路４２における他方の端子には、図８に示すように、遅
延回路４５を通して、音量制御情報付加クロックＣＣＫ
が入力されている。この音量制御情報付加クロックＣＣ
Ｋは、遅延回路４５を通過することにより、図９（ｄ）
に示すように、同図（ｂ）の音量制御情報付加クロック
ＣＣＫよりも所定時間遅れた遅延クロックＣＣＫ’とし
て第３ＡＮＤ回路４４に入力され、この第３ＡＮＤ回路
４４から、出力Ｑ2 と遅延クロックＣＣＫ’との論理積
の演算により、同図（ｅ）に示す音量制御クロックＣＫ
VDが分離されて出力される。
路４２における他方の端子には、図８に示すように、遅
延回路４５を通して、音量制御情報付加クロックＣＣＫ
が入力されている。この音量制御情報付加クロックＣＣ
Ｋは、遅延回路４５を通過することにより、図９（ｄ）
に示すように、同図（ｂ）の音量制御情報付加クロック
ＣＣＫよりも所定時間遅れた遅延クロックＣＣＫ’とし
て第３ＡＮＤ回路４４に入力され、この第３ＡＮＤ回路
４４から、出力Ｑ2 と遅延クロックＣＣＫ’との論理積
の演算により、同図（ｅ）に示す音量制御クロックＣＫ
VDが分離されて出力される。
【００４５】一方、第４ＡＮＤ回路４４には、出力Ｑ2
が第２ＮＯＴ回路４３で反転された図９（ｆ）に示す反
転出力（−Ｑ2 ）と上記の遅延クロックＣＣＫ’とが入
力される結果、同図（ｇ）に示すビットクロックＣＫが
分離されて出力される。
が第２ＮＯＴ回路４３で反転された図９（ｆ）に示す反
転出力（−Ｑ2 ）と上記の遅延クロックＣＣＫ’とが入
力される結果、同図（ｇ）に示すビットクロックＣＫが
分離されて出力される。
【００４６】上記のように、信号分離回路２２で音量制
御情報付加クロックＣＣＫから分離された音量制御クロ
ックＣＫVDおよびビットクロックＣＫが、１ビットデジ
タルオーディオ信号ＳDAと共に、信号処理部２３におけ
るＰＤＣ回路２に入力される。このＰＤＣ回路２は、図
１０に示すように、前記実施例とほぼ同様に構成されて
おり、異なる点は、コンパレータ１３の基準電圧入力端
子に、ローパスフィルタ（基準電圧発生手段）４８を通
して上記音量制御クロックＣＫVDを入力する構成として
いる点である。
御情報付加クロックＣＣＫから分離された音量制御クロ
ックＣＫVDおよびビットクロックＣＫが、１ビットデジ
タルオーディオ信号ＳDAと共に、信号処理部２３におけ
るＰＤＣ回路２に入力される。このＰＤＣ回路２は、図
１０に示すように、前記実施例とほぼ同様に構成されて
おり、異なる点は、コンパレータ１３の基準電圧入力端
子に、ローパスフィルタ（基準電圧発生手段）４８を通
して上記音量制御クロックＣＫVDを入力する構成として
いる点である。
【００４７】上記ローパスフィルタ４８によって、音量
制御クロックＣＫVDのＤＣ成分が取り出され、この電圧
ＶT が、第１コンパレータ１３の基準電圧入力端子に入
力される。この結果、前記ボリュームコントロール回路
２１におけるボリューム回路１６での設定に応じて、第
１コンパレータ１３からは、前記実施例同様に、パルス
幅が変化されたデューティ制御クロックＣＫD が出力さ
れ、さらに第１ＡＮＤ回路１４および第２ＡＮＤ回路１
５から、前記した＋１ビット信号Ｓ+Bおよび−１ビット
信号Ｓ-Bが出力される。これらが、前記実施例同様の構
成をなす図５のスイッチング回路３に入力されることに
より、スピーカ５で、上記ボリューム回路１６での設定
に応じた音量で、音声の再生が行われる。
制御クロックＣＫVDのＤＣ成分が取り出され、この電圧
ＶT が、第１コンパレータ１３の基準電圧入力端子に入
力される。この結果、前記ボリュームコントロール回路
２１におけるボリューム回路１６での設定に応じて、第
１コンパレータ１３からは、前記実施例同様に、パルス
幅が変化されたデューティ制御クロックＣＫD が出力さ
れ、さらに第１ＡＮＤ回路１４および第２ＡＮＤ回路１
５から、前記した＋１ビット信号Ｓ+Bおよび−１ビット
信号Ｓ-Bが出力される。これらが、前記実施例同様の構
成をなす図５のスイッチング回路３に入力されることに
より、スピーカ５で、上記ボリューム回路１６での設定
に応じた音量で、音声の再生が行われる。
【００４８】以上のように、本実施例においては、前記
実施例同様に、スイッチング回路３の切換動作を、音量
制御情報の付加された切換制御信号である＋１ビット信
号Ｓ+Bおよび−１ビット信号Ｓ-Bで制御するので、スイ
ッチング回路３に接続する定電圧電源は、その出力が一
定の固定型電源で構成することができる。
実施例同様に、スイッチング回路３の切換動作を、音量
制御情報の付加された切換制御信号である＋１ビット信
号Ｓ+Bおよび−１ビット信号Ｓ-Bで制御するので、スイ
ッチング回路３に接続する定電圧電源は、その出力が一
定の固定型電源で構成することができる。
【００４９】そして、本実施例では、ボリューム回路１
６での設定に応じた音量制御情報がビットクロックＣＫ
に重畳されてスピーカ５側へと送られるようになってい
るので、ボリュームコントロール回路２１とスピーカ５
側とを互いに離して設置する場合でも、両者を接続する
オーディオ信号伝送ライン２４には音量制御信号に固有
の信号伝送線は不要となる。このため、全体の構成をよ
り簡素なものとすることが可能である。
６での設定に応じた音量制御情報がビットクロックＣＫ
に重畳されてスピーカ５側へと送られるようになってい
るので、ボリュームコントロール回路２１とスピーカ５
側とを互いに離して設置する場合でも、両者を接続する
オーディオ信号伝送ライン２４には音量制御信号に固有
の信号伝送線は不要となる。このため、全体の構成をよ
り簡素なものとすることが可能である。
【００５０】
【発明の効果】以上のように、本発明の請求項１記載の
スピーカ駆動装置は、ΔΣ変調により１ビットデジタル
オーディオ信号を得る際のクロック信号のパルス幅を音
量設定手段での設定に応じて変化させて音量制御信号を
生成し、上記１ビットデジタルオーディオ信号のパルス
幅を上記音量制御信号のパルス幅と一致するように変更
して切換制御信号を発生するデューティ制御手段と、上
記切換制御信号により切換動作を生じるスイッチング手
段と、このスイッチング手段を介してスピーカに電力を
供給する定電圧電源とを備えている構成である。
スピーカ駆動装置は、ΔΣ変調により１ビットデジタル
オーディオ信号を得る際のクロック信号のパルス幅を音
量設定手段での設定に応じて変化させて音量制御信号を
生成し、上記１ビットデジタルオーディオ信号のパルス
幅を上記音量制御信号のパルス幅と一致するように変更
して切換制御信号を発生するデューティ制御手段と、上
記切換制御信号により切換動作を生じるスイッチング手
段と、このスイッチング手段を介してスピーカに電力を
供給する定電圧電源とを備えている構成である。
【００５１】これにより、音量制御情報が付与された１
ビットデジタルオーディオ信号によって、スイッチング
手段での切換動作が制御されるので、スイッチング手段
に接続する定電圧電源は、出力一定の固定型のものとす
ることができる。このような固定型の定電圧電源ではそ
の出力電圧の安定化を図り易く、これにより、再生音質
を向上することが可能になると共に、装置全体の形状の
小形化や低廉化を図ることが可能になるという効果を奏
する。
ビットデジタルオーディオ信号によって、スイッチング
手段での切換動作が制御されるので、スイッチング手段
に接続する定電圧電源は、出力一定の固定型のものとす
ることができる。このような固定型の定電圧電源ではそ
の出力電圧の安定化を図り易く、これにより、再生音質
を向上することが可能になると共に、装置全体の形状の
小形化や低廉化を図ることが可能になるという効果を奏
する。
【００５２】請求項２記載のスピーカ駆動装置は、ΔΣ
変調により１ビットデジタルオーディオ信号を得る際の
クロック信号におけるＨレベルの区間とＬレベルの区間
との一方の区間に、音量設定手段での設定に応じたパル
ス幅の音量制御クロック信号を重畳させて合成クロック
信号を生成するクロック信号合成手段と、上記合成クロ
ック信号から音量制御クロック信号とクロック信号とを
分離する分離手段と、分離された音量制御クロック信号
に対応する基準電圧を発生する基準電圧発生手段と、分
離されたクロック信号のパルス幅を上記基準電圧に基づ
いて変化させて音量制御信号を生成し、上記１ビットデ
ジタルオーディオ信号のパルス幅を上記音量制御信号の
パルス幅と一致するように変更して切換制御信号を発生
するデューティ制御手段と、上記切換制御信号により切
換動作を生じるスイッチング手段と、このスイッチング
手段を介してスピーカに電力を供給する定電圧電源とを
備えている構成である。
変調により１ビットデジタルオーディオ信号を得る際の
クロック信号におけるＨレベルの区間とＬレベルの区間
との一方の区間に、音量設定手段での設定に応じたパル
ス幅の音量制御クロック信号を重畳させて合成クロック
信号を生成するクロック信号合成手段と、上記合成クロ
ック信号から音量制御クロック信号とクロック信号とを
分離する分離手段と、分離された音量制御クロック信号
に対応する基準電圧を発生する基準電圧発生手段と、分
離されたクロック信号のパルス幅を上記基準電圧に基づ
いて変化させて音量制御信号を生成し、上記１ビットデ
ジタルオーディオ信号のパルス幅を上記音量制御信号の
パルス幅と一致するように変更して切換制御信号を発生
するデューティ制御手段と、上記切換制御信号により切
換動作を生じるスイッチング手段と、このスイッチング
手段を介してスピーカに電力を供給する定電圧電源とを
備えている構成である。
【００５３】これにより、請求項１記載の装置と同様
に、スイッチング手段に接続する定電圧電源を出力一定
の固定型のものとすることができることにより、再生音
質の向上や、装置全体の小形化・低廉化を図ることが可
能であることに加え、音量設定手段での設定に応じた音
量制御情報がクロック信号に重畳されてスピーカ側へと
送られるようになっているので、請求項３記載の装置の
ように、音量設定手段側とスピーカ側とを互いに離して
設置し、その両者を信号伝送手段によって接続する場合
でも、両者を接続する信号伝送手段には音量制御信号に
固有の信号伝送線は不要であり、このため、全体の構成
をより簡素なものとすることができるという効果を奏す
る。
に、スイッチング手段に接続する定電圧電源を出力一定
の固定型のものとすることができることにより、再生音
質の向上や、装置全体の小形化・低廉化を図ることが可
能であることに加え、音量設定手段での設定に応じた音
量制御情報がクロック信号に重畳されてスピーカ側へと
送られるようになっているので、請求項３記載の装置の
ように、音量設定手段側とスピーカ側とを互いに離して
設置し、その両者を信号伝送手段によって接続する場合
でも、両者を接続する信号伝送手段には音量制御信号に
固有の信号伝送線は不要であり、このため、全体の構成
をより簡素なものとすることができるという効果を奏す
る。
【図１】本発明の一実施例におけるスピーカ駆動装置の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図２】図１のスピーカ駆動装置において処理される１
ビットデジタルオーディオ信号と原アナログオーディオ
信号との関係を示す波形図である。
ビットデジタルオーディオ信号と原アナログオーディオ
信号との関係を示す波形図である。
【図３】図１のスピーカ駆動装置におけるＰＤＣ回路の
内部構成を示すブロック図である。
内部構成を示すブロック図である。
【図４】図３のＰＤＣ回路において処理される信号の波
形を示すタイミングチャートである。
形を示すタイミングチャートである。
【図５】本発明の他の実施例におけるスピーカ駆動装置
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図６】図５のスピーカ駆動装置におけるボリュームコ
ントロール回路の構成を示すブロック図である。
ントロール回路の構成を示すブロック図である。
【図７】図６のボリュームコントロール回路で処理され
る信号の波形を示すタイミングチャートである。
る信号の波形を示すタイミングチャートである。
【図８】図５のスピーカ駆動装置における信号分離回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図９】図８の信号分離回路で処理される信号の波形を
示すタイミングチャートである。
示すタイミングチャートである。
【図１０】図５のスピーカ駆動装置におけるＰＤＣ回路
の概略構成を示すブロック図である。
の概略構成を示すブロック図である。
【図１１】従来のスピーカ駆動装置の概略構成を示すブ
ロック図である。
ロック図である。
【図１２】従来の他のスピーカ駆動装置の概略構成を示
すブロック図である。
すブロック図である。
２ ＰＤＣ回路（デューティ制御手段） ３ スイッチング回路（スイッチング手段） ４ 定電圧電源 ５ スピーカ １６ ボリューム回路（音量設定手段） ２１ ボリュームコントロール回路（クロック信号合
成手段） ２２ 信号分離回路（分離手段） ４８ ローパスフィルタ（基準電圧発生手段）
成手段） ２２ 信号分離回路（分離手段） ４８ ローパスフィルタ（基準電圧発生手段）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−239097（ＪＰ，Ａ) 特開 平６−29857（ＪＰ，Ａ) 特開 平２−241199（ＪＰ，Ａ) 特開 平５−145989（ＪＰ，Ａ) 特開 平５−176387（ＪＰ，Ａ) 実開 平４−103092（ＪＰ，Ｕ) 日本オーディオ協会 偏，「ディジタ ルオーディオ事典」，第１版，株式会社 オーム社，1989年７月25日，ｐ．87−88 (58)調査した分野(Int.Cl.6，ＤＢ名) H04R 3/00 310
Claims (3)
- 【請求項１】ΔΣ変調により１ビットデジタルオーディ
オ信号を得る際のクロック信号のパルス幅を音量設定手
段での設定に応じて変化させて音量制御信号を生成し、
上記１ビットデジタルオーディオ信号のパルス幅を上記
音量制御信号のパルス幅と一致するように変更して切換
制御信号を発生するデューティ制御手段と、 上記切換制御信号により切換動作を生じるスイッチング
手段と、 このスイッチング手段を介してスピーカに電力を供給す
る定電圧電源とを備えていることを特徴とするスピーカ
駆動装置。 - 【請求項２】ΔΣ変調により１ビットデジタルオーディ
オ信号を得る際のクロック信号におけるＨレベルの区間
とＬレベルの区間との一方の区間に、音量設定手段での
設定に応じたパルス幅の音量制御クロック信号を重畳さ
せて合成クロック信号を生成するクロック信号合成手段
と、 上記合成クロック信号から音量制御クロック信号とクロ
ック信号とを分離する分離手段と、 分離された音量制御クロック信号に対応する基準電圧を
発生する基準電圧発生手段と、 分離されたクロック信号のパルス幅を上記基準電圧に基
づいて変化させて音量制御信号を生成し、上記１ビット
デジタルオーディオ信号のパルス幅を上記音量制御信号
のパルス幅と一致するように変更して切換制御信号を発
生するデューティ制御手段と、 上記切換制御信号により切換動作を生じるスイッチング
手段と、 このスイッチング手段を介してスピーカに電力を供給す
る定電圧電源とを備えていることを特徴とするスピーカ
駆動装置。 - 【請求項３】上記クロック信号合成手段と上記分離手段
との間に伝送手段を備えていることを特徴とする請求項
２記載のスピーカ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116193A JP2880372B2 (ja) | 1993-05-18 | 1993-05-18 | スピーカ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116193A JP2880372B2 (ja) | 1993-05-18 | 1993-05-18 | スピーカ駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06335082A JPH06335082A (ja) | 1994-12-02 |
| JP2880372B2 true JP2880372B2 (ja) | 1999-04-05 |
Family
ID=14681143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5116193A Expired - Fee Related JP2880372B2 (ja) | 1993-05-18 | 1993-05-18 | スピーカ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880372B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070752A1 (en) * | 1999-05-18 | 2000-11-23 | Lucent Technologies Inc. | Digital amplifier |
| JP4381647B2 (ja) * | 2002-03-19 | 2009-12-09 | シャープ株式会社 | 多チャネル音響再生装置 |
| JP4143605B2 (ja) | 2002-07-29 | 2008-09-03 | シャープ株式会社 | デジタルアンプおよびデジタル信号再生装置 |
| KR100622405B1 (ko) * | 2004-02-25 | 2006-09-14 | 주식회사 애트랩 | 오디오 출력 구동 장치 |
| JP4512028B2 (ja) * | 2005-11-28 | 2010-07-28 | 日本電信電話株式会社 | 送話装置 |
| WO2007135928A1 (ja) | 2006-05-21 | 2007-11-29 | Trigence Semiconductor, Inc. | デジタルアナログ変換装置 |
| JP5245246B2 (ja) * | 2006-11-22 | 2013-07-24 | パナソニック株式会社 | 慣性力センサ |
| JP5245247B2 (ja) * | 2006-11-22 | 2013-07-24 | パナソニック株式会社 | 慣性力センサ |
| JP5552614B2 (ja) | 2008-06-16 | 2014-07-16 | 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ | デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器 |
| EP2391014B1 (en) | 2009-12-09 | 2017-12-27 | Trigence Semiconductor, Inc. | Selection device |
| KR20120101186A (ko) | 2009-12-16 | 2012-09-13 | 트라이젠스 세미컨덕터 가부시키가이샤 | 음향 시스템 |
| JP2013098843A (ja) * | 2011-11-02 | 2013-05-20 | Nippon Hoso Kyokai <Nhk> | スピーカ駆動装置およびスピーカ駆動方法 |
-
1993
- 1993-05-18 JP JP5116193A patent/JP2880372B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 日本オーディオ協会 偏，「ディジタルオーディオ事典」，第１版，株式会社オーム社，１９８９年７月２５日，ｐ．８７−８８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06335082A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828543B2 (ja) | スピーカ駆動回路 | |
| JP2880372B2 (ja) | スピーカ駆動装置 | |
| US5347587A (en) | Speaker driving device | |
| US5949282A (en) | Class D amplifier no low pass filter feedback with zero phase delay | |
| US20060013413A1 (en) | Audio signal output circuit and electronic apparatus outputting audio signal | |
| JP2002223132A (ja) | 音声再生装置および方法 | |
| JPWO2005104349A1 (ja) | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 | |
| US7224728B2 (en) | Pulse width modulator and pulse width modulation method | |
| JP2009147552A (ja) | Ｄ級アンプ | |
| JP4728943B2 (ja) | オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 | |
| US7460676B2 (en) | Headphone driving circuit | |
| JP2945570B2 (ja) | 信号処理装置 | |
| JP2000332553A (ja) | １ビットディジタルアンプ装置 | |
| JP2005531972A (ja) | アイドルトーン低減シグマデルタ変換用回路配置および方法 | |
| US5889484A (en) | Digital-to-analog converter | |
| TW541783B (en) | Audio output amplifier | |
| JP2003204267A (ja) | Ｄａ変換器およびデータ再生装置 | |
| JP4027276B2 (ja) | ディジタルアンプ及びこれを用いたオーディオ再生装置 | |
| JP4209192B2 (ja) | 音声再生出力システム、音声信号再生装置、音声出力駆動装置、ヘッドホン | |
| JP2016063300A (ja) | オーディオアンプ、電子機器、オーディオ信号の再生方法 | |
| JP3445177B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| JP3741962B2 (ja) | スイッチングアンプ | |
| JPH07123061A (ja) | オーディオ信号の伝送方法および送受信機 | |
| JP2005051289A (ja) | 多チャンネルデジタルアンプ装置 | |
| JP3562163B2 (ja) | Ｔｖ音声再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120129 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |