JP2003204267A - Ｄａ変換器およびデータ再生装置 - Google Patents
Ｄａ変換器およびデータ再生装置Info
- Publication number
- JP2003204267A JP2003204267A JP2002308309A JP2002308309A JP2003204267A JP 2003204267 A JP2003204267 A JP 2003204267A JP 2002308309 A JP2002308309 A JP 2002308309A JP 2002308309 A JP2002308309 A JP 2002308309A JP 2003204267 A JP2003204267 A JP 2003204267A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- pwm
- analog
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
- H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ＤＡ変換器としての動作精度を低下させるこ
となく、デジタル回路部分の消費電力の低減化を図り、
全体として消費電力を低減化を図る。 【解決手段】 このＤＡ変換器は、ＰＷＭ回路２６を含
むデジタル回路２１と、アナログ回路２２とを備えたΔ
・Σ型ＤＡ変換器であり、アナログ回路２２の出力が所
定値になるように、アナログ回路２２を所定の直流電圧
Ｖ１（例えば、５〔Ｖ〕）で駆動させ、デジタル回路２
１をその直流電圧Ｖ１よりも低く設定させた低圧の直流
電圧Ｖ２（例えば、３．３〔Ｖ〕）で駆動させるように
した。そして、デジタル回路２１とアナログ回路２２と
を異なる電源電圧で駆動させることに伴い、ＰＷＭ回路
２６とアナログ回路２２の境界部分に、ＰＷＭ回路２６
から出力されるＰＷＭ信号のレベルの昇圧を行うレベル
シフタ２３を介在させるようにした。
となく、デジタル回路部分の消費電力の低減化を図り、
全体として消費電力を低減化を図る。 【解決手段】 このＤＡ変換器は、ＰＷＭ回路２６を含
むデジタル回路２１と、アナログ回路２２とを備えたΔ
・Σ型ＤＡ変換器であり、アナログ回路２２の出力が所
定値になるように、アナログ回路２２を所定の直流電圧
Ｖ１（例えば、５〔Ｖ〕）で駆動させ、デジタル回路２
１をその直流電圧Ｖ１よりも低く設定させた低圧の直流
電圧Ｖ２（例えば、３．３〔Ｖ〕）で駆動させるように
した。そして、デジタル回路２１とアナログ回路２２と
を異なる電源電圧で駆動させることに伴い、ＰＷＭ回路
２６とアナログ回路２２の境界部分に、ＰＷＭ回路２６
から出力されるＰＷＭ信号のレベルの昇圧を行うレベル
シフタ２３を介在させるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル信号をア
ナログ信号に変換するＤＡ変換器に関し、特に、デルタ
・シグマ（以下、「Δ・Σ」と表す）型ＤＡ変換器に関
する。また、本発明は、そのΔ・Σ型ＤＡ変換器を使用
してＣＤ（コンパクトディスク）などの記録媒体の音声
データなどを再生するようにしたデータ再生装置に関す
る。
ナログ信号に変換するＤＡ変換器に関し、特に、デルタ
・シグマ（以下、「Δ・Σ」と表す）型ＤＡ変換器に関
する。また、本発明は、そのΔ・Σ型ＤＡ変換器を使用
してＣＤ（コンパクトディスク）などの記録媒体の音声
データなどを再生するようにしたデータ再生装置に関す
る。
【０００２】
【従来の技術】従来、この種のＤＡ変換器として、ＰＷ
Ｍ回路を含むデジタル回路と、そのＰＷＭ回路からのＰ
ＷＭ信号をアナログ信号に変換するアナログ回路と、を
備えたものが知られている（例えば、特許文献１）。こ
のようなＤＡ変換器では、その各部には電源電圧として
同一の直流電圧が供給され、その同一の直流電圧で各部
が駆動されるように構成されていた。
Ｍ回路を含むデジタル回路と、そのＰＷＭ回路からのＰ
ＷＭ信号をアナログ信号に変換するアナログ回路と、を
備えたものが知られている（例えば、特許文献１）。こ
のようなＤＡ変換器では、その各部には電源電圧として
同一の直流電圧が供給され、その同一の直流電圧で各部
が駆動されるように構成されていた。
【０００３】
【特許文献１】特開２００１−１０２９２５号公報
【０００４】
【発明が解決しようとする課題】しかし、従来のＤＡ変
換器では、異なる性質のデジタル回路とアナログ回路が
混在するが、上記のように全体が同一の直流電圧で駆動
されている。この結果、ＤＡ変換器として必要以上の電
力消費があり、全体の消費電力を低減化することが望ま
れる。
換器では、異なる性質のデジタル回路とアナログ回路が
混在するが、上記のように全体が同一の直流電圧で駆動
されている。この結果、ＤＡ変換器として必要以上の電
力消費があり、全体の消費電力を低減化することが望ま
れる。
【０００５】その一方、全体の消費電力の低減化を図る
に際しては、ＤＡ変換器としての動作精度を低下させな
いことが望まれる。そこで、本発明の第１の目的は、Ｄ
Ａ変換器としての動作精度を低下させることなく、デジ
タル回路部分の消費電力の低減化を図り、全体として消
費電力を低減化できるようにしたＤＡ変換器を提供する
ことにある。
に際しては、ＤＡ変換器としての動作精度を低下させな
いことが望まれる。そこで、本発明の第１の目的は、Ｄ
Ａ変換器としての動作精度を低下させることなく、デジ
タル回路部分の消費電力の低減化を図り、全体として消
費電力を低減化できるようにしたＤＡ変換器を提供する
ことにある。
【０００６】また、本発明の第２の目的は、ＤＡ 変換
器の動作精度を低下することなく、装置全体として消費
電力の低減化を図ることができるようにしたデータ再生
装置を提供することにある。
器の動作精度を低下することなく、装置全体として消費
電力の低減化を図ることができるようにしたデータ再生
装置を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決し、本発
明の第１の目的を達成するために、請求項１〜請求項６
に記載の各発明は、以下のように構成した。すなわち、
請求項１に記載の発明は、ＰＷＭ回路を含むデジタル回
路と、ＰＷＭ出力値をアナログ出力値に変換するアナロ
グ回路と、を有するデルタ・シグマ型ＤＡ変換器におい
て、前記アナログ回路に入力する直流電圧を供給する第
１の電源と、前記第１の電源よりも低く設定され、前記
デジタル回路に入力する直流電圧を供給する第２の電源
を有し、前記ＰＷＭ回路のＰＷＭ出力が前記アナログ回
路へ入力されるインターフェース部分に、前記ＰＷＭ出
力を昇圧させてから前記アナログ回路へ伝搬させるレベ
ルシフタを介在させたことを特徴とするものである。
明の第１の目的を達成するために、請求項１〜請求項６
に記載の各発明は、以下のように構成した。すなわち、
請求項１に記載の発明は、ＰＷＭ回路を含むデジタル回
路と、ＰＷＭ出力値をアナログ出力値に変換するアナロ
グ回路と、を有するデルタ・シグマ型ＤＡ変換器におい
て、前記アナログ回路に入力する直流電圧を供給する第
１の電源と、前記第１の電源よりも低く設定され、前記
デジタル回路に入力する直流電圧を供給する第２の電源
を有し、前記ＰＷＭ回路のＰＷＭ出力が前記アナログ回
路へ入力されるインターフェース部分に、前記ＰＷＭ出
力を昇圧させてから前記アナログ回路へ伝搬させるレベ
ルシフタを介在させたことを特徴とするものである。
【０００８】ここで、請求項１の記載に係る発明の作用
について説明する。図１に示すデルタ・シグマ型ＤＡ変
換器１０において、デジタル回路５のＰＷＭ出力と、そ
のＰＷＭ出力を受け取るアナログ回路７との間では、Ｐ
ＷＭ出力の（電圧×時間）、即ち図２に示す、パルス波
形における方形部の（高さ×幅＝面積）に比例した値の
波高をつないだアナログ波形に変換するので、デジタル
回路５の電源に変動があれば、ＰＷＭ出力の電圧すなわ
ち波高ｈが変動し、その悪影響はアナログ回路７へ及
ぶ。
について説明する。図１に示すデルタ・シグマ型ＤＡ変
換器１０において、デジタル回路５のＰＷＭ出力と、そ
のＰＷＭ出力を受け取るアナログ回路７との間では、Ｐ
ＷＭ出力の（電圧×時間）、即ち図２に示す、パルス波
形における方形部の（高さ×幅＝面積）に比例した値の
波高をつないだアナログ波形に変換するので、デジタル
回路５の電源に変動があれば、ＰＷＭ出力の電圧すなわ
ち波高ｈが変動し、その悪影響はアナログ回路７へ及
ぶ。
【０００９】ここで、ＰＷＭ出力のパルス波形における
方形部の（高さ×幅＝面積）のうち、パルスの幅はジッ
タ等の外乱ノイズが無い限り、電源電圧ＶＣＣＥの変動
とは無関係である。従って、パルス方形部の高さｈ（図
２）に該当する電圧を安定化するか又は、電圧変動の悪
影響を排除できるようにすれば、ＤＡ変換器１０の動作
精度を落とすことがない。
方形部の（高さ×幅＝面積）のうち、パルスの幅はジッ
タ等の外乱ノイズが無い限り、電源電圧ＶＣＣＥの変動
とは無関係である。従って、パルス方形部の高さｈ（図
２）に該当する電圧を安定化するか又は、電圧変動の悪
影響を排除できるようにすれば、ＤＡ変換器１０の動作
精度を落とすことがない。
【００１０】すなわち、デジタル回路５のＰＷＭ出力の
うちパルスの幅が正確であるとすれば、パルスの高さｈ
（図２）がデジタル回路５の電源変動に伴って変動した
としても、そのＰＷＭ出力を受け取るアナログ回路７と
の間に介在させたレベルシフタ１１の電圧レベル変換作
用により、その悪影響はアナログ回路７へ及ばないの
で、ＤＡ変換器１０の動作精度を落とすことがない。
うちパルスの幅が正確であるとすれば、パルスの高さｈ
（図２）がデジタル回路５の電源変動に伴って変動した
としても、そのＰＷＭ出力を受け取るアナログ回路７と
の間に介在させたレベルシフタ１１の電圧レベル変換作
用により、その悪影響はアナログ回路７へ及ばないの
で、ＤＡ変換器１０の動作精度を落とすことがない。
【００１１】このようにしたので、デジタル回路５のＰ
ＷＭ出力と、そのＰＷＭ出力を受け取るアナログ回路７
との間に介在させたレベルシフタ１１の電圧レベル変換
作用により、デジタル回路５の電源変動があっても、そ
の悪影響はアナログ回路７へ及ばず、ＤＡ変換器１０の
動作精度を落とすことがない。請求項２に記載の発明
は、ＰＷＭ回路を含むデジタル回路と、前記ＰＷＭ回路
からのＰＷＭ信号をアナログ信号に変換するアナログ回
路と、を有するデルタ・シグマ型ＤＡ変換器において、
前記アナログ回路の出力が所定値となるように、前記ア
ナログ回路を所定の第１の直流電圧で駆動させ、前記デ
ジタル回路を前記第１の直流電圧よりも低圧の第２の直
流電圧で駆動させ、前記ＰＷＭ回路と前記アナログ回路
との境界部分に、前記ＰＷＭ回路からのＰＷＭ信号を昇
圧させて前記アナログ回路に出力するレベルシフタを設
けることを特徴とするものである。
ＷＭ出力と、そのＰＷＭ出力を受け取るアナログ回路７
との間に介在させたレベルシフタ１１の電圧レベル変換
作用により、デジタル回路５の電源変動があっても、そ
の悪影響はアナログ回路７へ及ばず、ＤＡ変換器１０の
動作精度を落とすことがない。請求項２に記載の発明
は、ＰＷＭ回路を含むデジタル回路と、前記ＰＷＭ回路
からのＰＷＭ信号をアナログ信号に変換するアナログ回
路と、を有するデルタ・シグマ型ＤＡ変換器において、
前記アナログ回路の出力が所定値となるように、前記ア
ナログ回路を所定の第１の直流電圧で駆動させ、前記デ
ジタル回路を前記第１の直流電圧よりも低圧の第２の直
流電圧で駆動させ、前記ＰＷＭ回路と前記アナログ回路
との境界部分に、前記ＰＷＭ回路からのＰＷＭ信号を昇
圧させて前記アナログ回路に出力するレベルシフタを設
けることを特徴とするものである。
【００１２】請求項３に記載の発明は、請求項２に記載
のＤＡ変換器において、前記レベルシフタは、前記第１
の直流電圧および前記第２の直流電圧で駆動させるよう
にしたことを特徴とするものである。請求項４に記載の
発明は、請求項２または請求項３に記載のＤＡ変換器に
おいて、前記デジタル回路は、デジタルフィルタ、デル
タシグマ変調器、および前記ＰＷＭ回路を備えることを
特徴とするものである。
のＤＡ変換器において、前記レベルシフタは、前記第１
の直流電圧および前記第２の直流電圧で駆動させるよう
にしたことを特徴とするものである。請求項４に記載の
発明は、請求項２または請求項３に記載のＤＡ変換器に
おいて、前記デジタル回路は、デジタルフィルタ、デル
タシグマ変調器、および前記ＰＷＭ回路を備えることを
特徴とするものである。
【００１３】請求項５に記載の発明は、請求項２、請求
項３又は請求項４に記載のＤＡ変換器において、前記ア
ナログ回路は、前記第１の直流電圧に基づいて前記第２
の直流電圧を生成するレギュレータを、さらに含むこと
を特徴とするものである。請求項６に記載の発明は、請
求項２乃至請求項５のうちのいずれかに記載のＤＡ変換
器において、前記デジタル回路、前記アナログ回路、お
よび前記レベルシフタを、同一の半導体基板上に集積回
路化したことを特徴とするものである。
項３又は請求項４に記載のＤＡ変換器において、前記ア
ナログ回路は、前記第１の直流電圧に基づいて前記第２
の直流電圧を生成するレギュレータを、さらに含むこと
を特徴とするものである。請求項６に記載の発明は、請
求項２乃至請求項５のうちのいずれかに記載のＤＡ変換
器において、前記デジタル回路、前記アナログ回路、お
よび前記レベルシフタを、同一の半導体基板上に集積回
路化したことを特徴とするものである。
【００１４】このように、請求項２〜請求項６に記載の
各発明によれば、性質の異なるアナログ回路とデジタル
回路に着目し、アナログ回路の出力が所定値になるよう
に、そのアナログ回路を所定の第１の直流電圧で駆動さ
せ、デジタル回路をその第１の直流電圧よりも低圧の第
２の直流電圧で駆動させるようにしたが、ＰＷＭ回路と
アナログ回路の境界部分に、ＰＷＭ信号のレベルを昇圧
させるレベルシフタを介在させるようにした。
各発明によれば、性質の異なるアナログ回路とデジタル
回路に着目し、アナログ回路の出力が所定値になるよう
に、そのアナログ回路を所定の第１の直流電圧で駆動さ
せ、デジタル回路をその第１の直流電圧よりも低圧の第
２の直流電圧で駆動させるようにしたが、ＰＷＭ回路と
アナログ回路の境界部分に、ＰＷＭ信号のレベルを昇圧
させるレベルシフタを介在させるようにした。
【００１５】このため、ＤＡ変換器としての動作精度を
低下させることなく、デジタル回路部分の消費電力の低
減化を図ることができ、ＤＡ変換器全体の消費電力を低
減できる。次に、本発明の第２の目的を達成するため
に、請求項７〜請求項１１に記載の各発明は、以下のよ
うに構成した。
低下させることなく、デジタル回路部分の消費電力の低
減化を図ることができ、ＤＡ変換器全体の消費電力を低
減できる。次に、本発明の第２の目的を達成するため
に、請求項７〜請求項１１に記載の各発明は、以下のよ
うに構成した。
【００１６】請求項７に記載の発明は、データ再生装置
において、ＰＷＭ回路を含む第１のデジタル回路と、前
記ＰＷＭ回路からのＰＷＭ信号をアナログ信号に変換す
るアナログ回路と、を有するデルタ・シグマ型ＤＡ変換
器と、前記デルタ・シグマ型ＤＡ変換器に入力すべきデ
ジタル信号に対して所定のデジタル信号処理を行うデジ
タル信号処理回路からなる第２のデジタル回路と、を備
え、前記アナログ回路の出力が所定値になるように、そ
のアナログ回路を所定の第１の直流電圧で駆動させ、前
記第１のデジタル回路および前記第２のデジタル回路を
前記第１の直流電圧よりも低圧の第２の直流電圧で駆動
させ、前記ＰＷＭ回路と前記アナログ回路との境界部分
に、前記ＰＷＭ回路からのＰＷＭ信号を昇圧させて前記
アナログ回路に出力するレベルシフタを設けることを特
徴とするものである。
において、ＰＷＭ回路を含む第１のデジタル回路と、前
記ＰＷＭ回路からのＰＷＭ信号をアナログ信号に変換す
るアナログ回路と、を有するデルタ・シグマ型ＤＡ変換
器と、前記デルタ・シグマ型ＤＡ変換器に入力すべきデ
ジタル信号に対して所定のデジタル信号処理を行うデジ
タル信号処理回路からなる第２のデジタル回路と、を備
え、前記アナログ回路の出力が所定値になるように、そ
のアナログ回路を所定の第１の直流電圧で駆動させ、前
記第１のデジタル回路および前記第２のデジタル回路を
前記第１の直流電圧よりも低圧の第２の直流電圧で駆動
させ、前記ＰＷＭ回路と前記アナログ回路との境界部分
に、前記ＰＷＭ回路からのＰＷＭ信号を昇圧させて前記
アナログ回路に出力するレベルシフタを設けることを特
徴とするものである。
【００１７】請求項８に記載の発明は、請求項７に記載
のデータ再生装置において、前記レベルシフタは、前記
第１の直流電圧および前記第２の直流電圧で駆動させる
ようにしたことを特徴とするものである。請求項９に記
載の発明は、請求項７または請求項８に記載のデータ再
生装置において、前記第１のデジタル回路は、デジタル
フィルタ、デルタシグマ変調器、および前記ＰＷＭ回路
を備えることを特徴とするものである。
のデータ再生装置において、前記レベルシフタは、前記
第１の直流電圧および前記第２の直流電圧で駆動させる
ようにしたことを特徴とするものである。請求項９に記
載の発明は、請求項７または請求項８に記載のデータ再
生装置において、前記第１のデジタル回路は、デジタル
フィルタ、デルタシグマ変調器、および前記ＰＷＭ回路
を備えることを特徴とするものである。
【００１８】請求項１０に記載の発明は、請求項７、請
求項８または請求項９に記載のデータ再生装置におい
て、前記アナログ回路は、前記第１の直流電圧に基づい
て前記第２の直流電圧を生成するレギュレータを、さら
に含むことを特徴とするものである。請求項１１に記載
の発明は、請求項７乃至請求項１０のうちのいずれかに
記載のデータ再生装置において、前記デジタル回路、前
記アナログ回路、および前記レベルシフタを、同一の半
導体基板上に集積回路化したことを特徴とするものであ
る。
求項８または請求項９に記載のデータ再生装置におい
て、前記アナログ回路は、前記第１の直流電圧に基づい
て前記第２の直流電圧を生成するレギュレータを、さら
に含むことを特徴とするものである。請求項１１に記載
の発明は、請求項７乃至請求項１０のうちのいずれかに
記載のデータ再生装置において、前記デジタル回路、前
記アナログ回路、および前記レベルシフタを、同一の半
導体基板上に集積回路化したことを特徴とするものであ
る。
【００１９】このように、請求項７〜請求項１１に記載
の発明によれば、アナログ回路の出力が所定値になるよ
うに、そのアナログ回路を所定の第１の直流電圧で駆動
させ、デジタル回路をその第１の直流電圧よりも低圧の
直流電圧で駆動させるようにしたが、ＰＷＭ回路とアナ
ログ回路の境界部分に、ＰＭＷ回路から出力されるＰＷ
Ｍ信号のレベルを昇圧させてアナログ回路に出力するレ
ベルシフタを介在させるようにした。
の発明によれば、アナログ回路の出力が所定値になるよ
うに、そのアナログ回路を所定の第１の直流電圧で駆動
させ、デジタル回路をその第１の直流電圧よりも低圧の
直流電圧で駆動させるようにしたが、ＰＷＭ回路とアナ
ログ回路の境界部分に、ＰＭＷ回路から出力されるＰＷ
Ｍ信号のレベルを昇圧させてアナログ回路に出力するレ
ベルシフタを介在させるようにした。
【００２０】このため、Δ・Σ型ＤＡ変換器の動作精度
を低下させることがない上に、ＤＡ変換処理前のデジタ
ル信号処理回路を含むデジタル回路部分の消費電力の低
減化を図ることができ、もって装置全体の消費電力を低
減できる。
を低下させることがない上に、ＤＡ変換処理前のデジタ
ル信号処理回路を含むデジタル回路部分の消費電力の低
減化を図ることができ、もって装置全体の消費電力を低
減できる。
【００２１】
【発明の実施の形態】以下、図面に沿って、本発明の実
施の形態について説明する。本発明のＤＡ変換器の第１
実施形態の構成について、図１を参照しながら説明す
る。この第１実施形態に係るＤＡ変換器は、Δ・Σ型Ｄ
Ａ変換器１０であり、内部に、ＰＷＭ回路４を含むデジ
タル回路５と、アナログローパスフィルタ６を含むアナ
ログ回路７とを有し、デジタル信号入力端子２からデジ
タル信号を入力すると、アナログ信号出力端子３からア
ナログ信号を出力するようになっている。
施の形態について説明する。本発明のＤＡ変換器の第１
実施形態の構成について、図１を参照しながら説明す
る。この第１実施形態に係るＤＡ変換器は、Δ・Σ型Ｄ
Ａ変換器１０であり、内部に、ＰＷＭ回路４を含むデジ
タル回路５と、アナログローパスフィルタ６を含むアナ
ログ回路７とを有し、デジタル信号入力端子２からデジ
タル信号を入力すると、アナログ信号出力端子３からア
ナログ信号を出力するようになっている。
【００２２】さらに、この第１実施形態に係るＤＡ変換
器は、アナログ回路７は５Ｖ系電源ＡＶＣＣで動作さ
せ、アナログ回路７の動作を制御する制御信号を生成す
るデジタル回路５は、３．３Ｖ系電源ＶＣＣＥで動作さ
せるようになっている。また、ＰＷＭ回路４とアナログ
回路７とのインターフェース部分（境界部分）に、レベ
ルシフタ１１を介在させるようにした。レベルシフタ１
１は、デジタル回路５において３．３Ｖ系電源を用いて
生成されたＰＷＭ信号（制御信号）を、アナログ回路７
へ昇圧させて伝搬する。
器は、アナログ回路７は５Ｖ系電源ＡＶＣＣで動作さ
せ、アナログ回路７の動作を制御する制御信号を生成す
るデジタル回路５は、３．３Ｖ系電源ＶＣＣＥで動作さ
せるようになっている。また、ＰＷＭ回路４とアナログ
回路７とのインターフェース部分（境界部分）に、レベ
ルシフタ１１を介在させるようにした。レベルシフタ１
１は、デジタル回路５において３．３Ｖ系電源を用いて
生成されたＰＷＭ信号（制御信号）を、アナログ回路７
へ昇圧させて伝搬する。
【００２３】図２はＰＷＭ回路４からのＰＷＭ出力をア
ナログ波形に変換する説明図であり、（ａ）はＰＷＭ波
形、（ｂ）はアナログ波形である。図２（ａ），（ｂ）
において、所定の時間で区切られたタイミングｔ１，ｔ
２，ｔ３，ｔ４，ｔ５で伝送すべき信号値の表現方法と
して、図２（ａ）では前記信号値に比例した幅のパルス
をＰＷＭ出力として発生する。すなわち、ｔ１では幅
０，ｔ２では幅７．１，ｔ３では幅１０，ｔ４では幅
７．１，ｔ５では幅０である。これらのパルス幅とパル
ス波高ｈの積を、各タイミングにおけるアナログ波高と
してプロットし、図２（ｂ）に示すアナログ波形に変換
する。
ナログ波形に変換する説明図であり、（ａ）はＰＷＭ波
形、（ｂ）はアナログ波形である。図２（ａ），（ｂ）
において、所定の時間で区切られたタイミングｔ１，ｔ
２，ｔ３，ｔ４，ｔ５で伝送すべき信号値の表現方法と
して、図２（ａ）では前記信号値に比例した幅のパルス
をＰＷＭ出力として発生する。すなわち、ｔ１では幅
０，ｔ２では幅７．１，ｔ３では幅１０，ｔ４では幅
７．１，ｔ５では幅０である。これらのパルス幅とパル
ス波高ｈの積を、各タイミングにおけるアナログ波高と
してプロットし、図２（ｂ）に示すアナログ波形に変換
する。
【００２４】そして、理想的にパルス波高ｈ＝１に固定
すると、アナログ波高は、ｔ１では０，ｔ２では７．
１，ｔ３では１０，ｔ４では７．１，ｔ５では０であ
る。しかし、例えばｔ２でパルス波高ｈ＝１．１に変動
すれば、それを乗じて１．１×７．１＝７．８１，同様
にｔ４ではパルス波高ｈ＝０．９に変動すれば、それを
乗じて０．９×７．１＝６．３９となり、本来のｔ２と
ｔ４では同じ値の７．１から、かけ離れたアナログ波高
（図示せず）となってしまう。このように、パルス波高
ｈ＝０．９〜１．１に変動出力するＰＷＭ出力の波高ｈ
に対して、本発明ではレベルシフタ１１を介在させるこ
とより、電圧変動の悪影響を排除するように、例えばパ
ルス波高ｈ＝５に精密にレベルシフトする。
すると、アナログ波高は、ｔ１では０，ｔ２では７．
１，ｔ３では１０，ｔ４では７．１，ｔ５では０であ
る。しかし、例えばｔ２でパルス波高ｈ＝１．１に変動
すれば、それを乗じて１．１×７．１＝７．８１，同様
にｔ４ではパルス波高ｈ＝０．９に変動すれば、それを
乗じて０．９×７．１＝６．３９となり、本来のｔ２と
ｔ４では同じ値の７．１から、かけ離れたアナログ波高
（図示せず）となってしまう。このように、パルス波高
ｈ＝０．９〜１．１に変動出力するＰＷＭ出力の波高ｈ
に対して、本発明ではレベルシフタ１１を介在させるこ
とより、電圧変動の悪影響を排除するように、例えばパ
ルス波高ｈ＝５に精密にレベルシフトする。
【００２５】そうすることにより、本来の伝送すべき信
号値が、正確に伝送される。又、ダイナミックレンジ及
び出力値を大きく取るためには、電圧値が高いほど有利
とされるアナログ波形（図２（ｂ）参照）のレベルを、
レベルシフタ１１の出力電圧のレベル及びアナログ回路
用の電源ＡＶＣＣの電圧レベルにより、希望通りに高く
昇圧して設定できるので、設計の自由度を増すことがで
きる。逆に、同じ性能を実現するのであれば、デジタル
回路用の電源ＶＣＣＥを可能な限り、例えば最低ＤＣ
１．８Ｖ迄位に低く設定できる。このことにより、消費
電力を抑制する事ができる。
号値が、正確に伝送される。又、ダイナミックレンジ及
び出力値を大きく取るためには、電圧値が高いほど有利
とされるアナログ波形（図２（ｂ）参照）のレベルを、
レベルシフタ１１の出力電圧のレベル及びアナログ回路
用の電源ＡＶＣＣの電圧レベルにより、希望通りに高く
昇圧して設定できるので、設計の自由度を増すことがで
きる。逆に、同じ性能を実現するのであれば、デジタル
回路用の電源ＶＣＣＥを可能な限り、例えば最低ＤＣ
１．８Ｖ迄位に低く設定できる。このことにより、消費
電力を抑制する事ができる。
【００２６】次に、本発明のＤＡ変換器の第２実施形態
の構成について、図３を参照して説明する。この第２実
施形態に係るＤＡ変換器は、デジタル回路２１とアナロ
グ回路２２とを備えたΔ・Σ型ＤＡ変換器であり、アナ
ログ回路２２の出力が所定値（所定レベル）となるよう
に、アナログ回路２２を所定の直流電圧Ｖ１（例えば、
５〔Ｖ〕）で駆動させ、デジタル回路２１をその直流電
圧Ｖ１よりもできる限り低く設定させた低圧の直流電圧
Ｖ２（例えば、３．３〔Ｖ〕）で駆動させるようにした
ものである。
の構成について、図３を参照して説明する。この第２実
施形態に係るＤＡ変換器は、デジタル回路２１とアナロ
グ回路２２とを備えたΔ・Σ型ＤＡ変換器であり、アナ
ログ回路２２の出力が所定値（所定レベル）となるよう
に、アナログ回路２２を所定の直流電圧Ｖ１（例えば、
５〔Ｖ〕）で駆動させ、デジタル回路２１をその直流電
圧Ｖ１よりもできる限り低く設定させた低圧の直流電圧
Ｖ２（例えば、３．３〔Ｖ〕）で駆動させるようにした
ものである。
【００２７】また、この第２実施形態に係るＤＡ変換器
では、デジタル回路２１とアナログ回路２２とを異なる
電源電圧で駆動させることに伴い、デジタル回路２１と
アナログ回路２２の境界部分に、デジタル回路２１の出
力のレベル変換を行うレベルシフタ２３を介在させるよ
うにした。デジタル回路２１は、デジタルフィルタ２４
と、Δ・Σ変調器２５と、ＰＷＭ回路２６とを備え、デ
ジタルフィルタ２４には入力端子２７に供給される入力
データが入力され、ＰＷＭ回路２６からはＰＷＭ信号が
取り出されてレベルシフタ２３に供給されるようになっ
ている。
では、デジタル回路２１とアナログ回路２２とを異なる
電源電圧で駆動させることに伴い、デジタル回路２１と
アナログ回路２２の境界部分に、デジタル回路２１の出
力のレベル変換を行うレベルシフタ２３を介在させるよ
うにした。デジタル回路２１は、デジタルフィルタ２４
と、Δ・Σ変調器２５と、ＰＷＭ回路２６とを備え、デ
ジタルフィルタ２４には入力端子２７に供給される入力
データが入力され、ＰＷＭ回路２６からはＰＷＭ信号が
取り出されてレベルシフタ２３に供給されるようになっ
ている。
【００２８】デジタルフィルタ２４、Δ・Σ変調器２
５、およびＰＷＭ回路２６は、電源（図示せず）から電
源端子２９に供給される直流電圧Ｖ２により駆動される
ように構成されている。そして、その電源端子２９に供
給される直流電圧Ｖ２が、電源ライン２８を介してその
各部に供給されるようになっている。また、デジタルフ
ィルタ２４、Δ・Σ変調器２５、およびＰＷＭ回路２６
は、共通の接地ライン３０に接続され、その共通接続部
が接地端子３１に接続され、その接地端子３１は接地し
て使用するようになっている。
５、およびＰＷＭ回路２６は、電源（図示せず）から電
源端子２９に供給される直流電圧Ｖ２により駆動される
ように構成されている。そして、その電源端子２９に供
給される直流電圧Ｖ２が、電源ライン２８を介してその
各部に供給されるようになっている。また、デジタルフ
ィルタ２４、Δ・Σ変調器２５、およびＰＷＭ回路２６
は、共通の接地ライン３０に接続され、その共通接続部
が接地端子３１に接続され、その接地端子３１は接地し
て使用するようになっている。
【００２９】このような構成からなるデジタル回路２１
では、デジタルフィルタ２４、Δ・Σ変調器２５、およ
びＰＷＭ回路２６は、例えばＭＯＳトランジスタなどか
ら構成され、単一の半導体基板上に集積回路化されてい
る。レベルシフタ２３は、ＰＷＭ回路２６から出力され
るＰＷＭ信号のレベルを昇圧し、この昇圧されたＰＷＭ
信号をアナログ回路２２のアナログフィルタ３５に出力
するようになっている。
では、デジタルフィルタ２４、Δ・Σ変調器２５、およ
びＰＷＭ回路２６は、例えばＭＯＳトランジスタなどか
ら構成され、単一の半導体基板上に集積回路化されてい
る。レベルシフタ２３は、ＰＷＭ回路２６から出力され
るＰＷＭ信号のレベルを昇圧し、この昇圧されたＰＷＭ
信号をアナログ回路２２のアナログフィルタ３５に出力
するようになっている。
【００３０】レベルシフタ２３は、例えば、デジタル回
路２１を駆動する直流電圧Ｖ２と、アナログ回路２２を
駆動する直流電圧Ｖ１とにより駆動されるようになって
おり、直流電圧Ｖ２が供給される電源端子３２と、直流
電圧Ｖ１が供給される電源端子３３とを備えている。ま
た、レベルシフタ２３は接地端子３４を備え、その接地
端子３４は接地して使用するようになっている。
路２１を駆動する直流電圧Ｖ２と、アナログ回路２２を
駆動する直流電圧Ｖ１とにより駆動されるようになって
おり、直流電圧Ｖ２が供給される電源端子３２と、直流
電圧Ｖ１が供給される電源端子３３とを備えている。ま
た、レベルシフタ２３は接地端子３４を備え、その接地
端子３４は接地して使用するようになっている。
【００３１】アナログ回路２２は、少なくとも能動型の
アナログフィルタ３５を備えている。アナログフィルタ
３５は、オペアンプなどから構成される能動型のローパ
スフィルタ（ＬＰＦ）からなる。このアナログフィルタ
３５は、レベルシフタ２３で昇圧されたＰＷＭ信号をア
ナログ信号に変換し、この変換されたアナログ信号は出
力端子３６から取り出すようになっている。
アナログフィルタ３５を備えている。アナログフィルタ
３５は、オペアンプなどから構成される能動型のローパ
スフィルタ（ＬＰＦ）からなる。このアナログフィルタ
３５は、レベルシフタ２３で昇圧されたＰＷＭ信号をア
ナログ信号に変換し、この変換されたアナログ信号は出
力端子３６から取り出すようになっている。
【００３２】アナログフィルタ３５は、直流電圧Ｖ１に
より駆動されるようになっており、直流電圧Ｖ１が供給
される電源端子３７を備えている。また、アナログフィ
ルタ３５は接地端子３８を備え、その接地端子３８を接
地して使用するようになっている。以上説明したよう
に、この第２実施形態では、アナログ回路２２の出力が
所定値となるように、アナログ回路２２を所定の直流電
圧Ｖ１で駆動させ、デジタル回路２１をその直流電圧Ｖ
１よりもできる限り低く設定させた低圧の直流電圧Ｖ２
で駆動させるようにしたが、ＰＷＭ回路２６とアナログ
回路２２の境界部分に、ＰＷＭ回路２６の出力のレベル
変換を行うレベルシフタ２３を介在させるようにした。
より駆動されるようになっており、直流電圧Ｖ１が供給
される電源端子３７を備えている。また、アナログフィ
ルタ３５は接地端子３８を備え、その接地端子３８を接
地して使用するようになっている。以上説明したよう
に、この第２実施形態では、アナログ回路２２の出力が
所定値となるように、アナログ回路２２を所定の直流電
圧Ｖ１で駆動させ、デジタル回路２１をその直流電圧Ｖ
１よりもできる限り低く設定させた低圧の直流電圧Ｖ２
で駆動させるようにしたが、ＰＷＭ回路２６とアナログ
回路２２の境界部分に、ＰＷＭ回路２６の出力のレベル
変換を行うレベルシフタ２３を介在させるようにした。
【００３３】このため、この第２実施形態によれば、Δ
・Σ型ＤＡ変換器としての動作精度を低下させることな
く、デジタル回路２１部分の消費電力の低減化を図るこ
とができ、全体の消費電力を低減できる。なお、上記の
第２実施形態では、デジタル回路２１、レベルシフタ２
３、およびアナログ回路２２をそれぞれ個別に構成する
ようにした。しかし、これに代えて、デジタル回路２
１、レベルシフタ２３、およびアナログ回路２２を同一
の半導体基板上に集積回路化するようにしても良い。
・Σ型ＤＡ変換器としての動作精度を低下させることな
く、デジタル回路２１部分の消費電力の低減化を図るこ
とができ、全体の消費電力を低減できる。なお、上記の
第２実施形態では、デジタル回路２１、レベルシフタ２
３、およびアナログ回路２２をそれぞれ個別に構成する
ようにした。しかし、これに代えて、デジタル回路２
１、レベルシフタ２３、およびアナログ回路２２を同一
の半導体基板上に集積回路化するようにしても良い。
【００３４】次に、本発明のＤＡ変換器の第３実施形態
の構成について、図４を参照して説明する。この第３実
施形態に係るＤＡ変換器は、デジタル回路４１とアナロ
グ回路４２とを備えたΔ・Σ型ＤＡ変換器であり、アナ
ログ回路４２の出力が所定値となるように、アナログ回
路４２を電源（図示せず）から供給される所定の直流電
圧Ｖ１（例えば、５〔Ｖ〕）で駆動させ、デジタル回路
４１をその直流電圧Ｖ１よりもできる限り低めに設定さ
れ、アナログ回路４２に含まれるレギュレータ４４から
出力される低圧の直流電圧Ｖ２（例えば、３．３
〔Ｖ〕）で駆動させるようにした。
の構成について、図４を参照して説明する。この第３実
施形態に係るＤＡ変換器は、デジタル回路４１とアナロ
グ回路４２とを備えたΔ・Σ型ＤＡ変換器であり、アナ
ログ回路４２の出力が所定値となるように、アナログ回
路４２を電源（図示せず）から供給される所定の直流電
圧Ｖ１（例えば、５〔Ｖ〕）で駆動させ、デジタル回路
４１をその直流電圧Ｖ１よりもできる限り低めに設定さ
れ、アナログ回路４２に含まれるレギュレータ４４から
出力される低圧の直流電圧Ｖ２（例えば、３．３
〔Ｖ〕）で駆動させるようにした。
【００３５】また、この第３実施形態に係るＤＡ変換器
では、デジタル回路４１とアナログ回路４２とを異なる
電源電圧で駆動させることに伴い、デジタル回路４１と
アナログ回路４２の境界部分に、デジタル回路４１の出
力のレベル変換を行うレベルシフタ４３を介在させるよ
うにした。さらに、この第３実施形態に係るＤＡ変換器
では、上記のデジタル回路４１、アナログ回路４２、お
よびレベルシフタ４３は、ＭＯＳトランジスタなどから
構成され、単一の半導体基板上に集積回路化されてい
る。
では、デジタル回路４１とアナログ回路４２とを異なる
電源電圧で駆動させることに伴い、デジタル回路４１と
アナログ回路４２の境界部分に、デジタル回路４１の出
力のレベル変換を行うレベルシフタ４３を介在させるよ
うにした。さらに、この第３実施形態に係るＤＡ変換器
では、上記のデジタル回路４１、アナログ回路４２、お
よびレベルシフタ４３は、ＭＯＳトランジスタなどから
構成され、単一の半導体基板上に集積回路化されてい
る。
【００３６】デジタル回路４１は、図３に示すデジタル
回路２１と同様に、デジタルフィルタ２４と、Δ・Σ変
調器２５と、ＰＷＭ回路２６とを備え、デジタルフィル
タ２４には入力端子４５に供給される入力データが入力
され、ＰＷＭ回路２６からはＰＷＭ信号が取り出されて
レベルシフタ４３に供給されるようになっている。デジ
タルフィルタ２４、Δ・Σ変調器２５、およびＰＷＭ回
路２６は、レギュレータ４４の出力側から供給される直
流電圧Ｖ２により駆動されるように構成されている。こ
のため、その直流電圧Ｖ２が、低圧の電源ライン４６を
介してその各部に供給されるようになっている。
回路２１と同様に、デジタルフィルタ２４と、Δ・Σ変
調器２５と、ＰＷＭ回路２６とを備え、デジタルフィル
タ２４には入力端子４５に供給される入力データが入力
され、ＰＷＭ回路２６からはＰＷＭ信号が取り出されて
レベルシフタ４３に供給されるようになっている。デジ
タルフィルタ２４、Δ・Σ変調器２５、およびＰＷＭ回
路２６は、レギュレータ４４の出力側から供給される直
流電圧Ｖ２により駆動されるように構成されている。こ
のため、その直流電圧Ｖ２が、低圧の電源ライン４６を
介してその各部に供給されるようになっている。
【００３７】また、デジタルフィルタ２４、Δ・Σ変調
器２５、およびＰＷＭ回路２６は、共通の接地ライン４
７に接続され、その共通接続部が接地端子４８に接続さ
れ、その接地端子４８を接地して使用するようになって
いる。レベルシフタ４３は、ＰＷＭ回路２６から出力さ
れるＰＷＭ信号のレベルを昇圧し、この昇圧されたＰＷ
Ｍ信号をアナログ回路４２のアナログフィルタ３５に出
力するようになっている。
器２５、およびＰＷＭ回路２６は、共通の接地ライン４
７に接続され、その共通接続部が接地端子４８に接続さ
れ、その接地端子４８を接地して使用するようになって
いる。レベルシフタ４３は、ＰＷＭ回路２６から出力さ
れるＰＷＭ信号のレベルを昇圧し、この昇圧されたＰＷ
Ｍ信号をアナログ回路４２のアナログフィルタ３５に出
力するようになっている。
【００３８】レベルシフタ４３は、例えば、デジタル回
路４１を駆動する直流電圧Ｖ２と、アナログ回路４２を
駆動する直流電圧Ｖ１とにより駆動されるようになって
おり、直流電圧Ｖ２が低圧の電源ライン４６を介して供
給され、直流電圧Ｖ１が高圧の電源ライン４９を介して
供給されるようになっている。また、レベルシフタ４３
は接地ライン４７を介して接地端子４８に接続されてい
る。
路４１を駆動する直流電圧Ｖ２と、アナログ回路４２を
駆動する直流電圧Ｖ１とにより駆動されるようになって
おり、直流電圧Ｖ２が低圧の電源ライン４６を介して供
給され、直流電圧Ｖ１が高圧の電源ライン４９を介して
供給されるようになっている。また、レベルシフタ４３
は接地ライン４７を介して接地端子４８に接続されてい
る。
【００３９】アナログ回路４２は、少なくとも能動型の
アナログフィルタ３５と、レギュレータ４４を備えてい
る。アナログフィルタ３５は、能動型のローパスフィル
タ（ＬＰＦ）からなり、レベルシフタ４３で昇圧された
ＰＷＭ信号をアナログ信号に変換し、この変換されたア
ナログ信号は出力端子５０から取り出すようになってい
る。
アナログフィルタ３５と、レギュレータ４４を備えてい
る。アナログフィルタ３５は、能動型のローパスフィル
タ（ＬＰＦ）からなり、レベルシフタ４３で昇圧された
ＰＷＭ信号をアナログ信号に変換し、この変換されたア
ナログ信号は出力端子５０から取り出すようになってい
る。
【００４０】アナログフィルタ３５は、電源端子５１に
供給される直流電圧Ｖ１により駆動されるようになって
おり、高圧の電源ライン４９を介して電源端子５１に接
続されている。また、アナログフィルタ３５は、接地ラ
イン４７を介して接地端子４８に接続されている。レギ
ュレータ４４は、電源（図示せず）から供給される直流
電圧Ｖ１をそれよりも低圧の直流電圧Ｖ２に変換して出
力するとともに、その出力電圧の安定化を図るようにな
っている。
供給される直流電圧Ｖ１により駆動されるようになって
おり、高圧の電源ライン４９を介して電源端子５１に接
続されている。また、アナログフィルタ３５は、接地ラ
イン４７を介して接地端子４８に接続されている。レギ
ュレータ４４は、電源（図示せず）から供給される直流
電圧Ｖ１をそれよりも低圧の直流電圧Ｖ２に変換して出
力するとともに、その出力電圧の安定化を図るようにな
っている。
【００４１】ここで、レギュレータ４４がその構成にお
いて出力インピーダンスが大きな場合には、その出力電
圧であるデジタル回路４１の電源電圧が変動（低下）す
る。しかし、レベルシフタ４３は、図１に示すレベルシ
フタ１１と同様に動作するので、レギュレータ４４の出
力電圧の変動の影響を防止できる。以上説明したよう
に、この第３実施形態では、アナログ回路４２の出力が
所定値となるように、アナログ回路４２を所定の直流電
圧Ｖ１で駆動させ、デジタル回路４１をその直流電圧Ｖ
１よりもできる限り低めに設定された低圧の直流電圧Ｖ
２で駆動させるようにしたが、ＰＷＭ回路２６とアナロ
グ回路４２の境界部分に、ＰＷＭ回路２６の出力のレベ
ル変換を行うレベルシフタ４３を介在させるようにし
た。
いて出力インピーダンスが大きな場合には、その出力電
圧であるデジタル回路４１の電源電圧が変動（低下）す
る。しかし、レベルシフタ４３は、図１に示すレベルシ
フタ１１と同様に動作するので、レギュレータ４４の出
力電圧の変動の影響を防止できる。以上説明したよう
に、この第３実施形態では、アナログ回路４２の出力が
所定値となるように、アナログ回路４２を所定の直流電
圧Ｖ１で駆動させ、デジタル回路４１をその直流電圧Ｖ
１よりもできる限り低めに設定された低圧の直流電圧Ｖ
２で駆動させるようにしたが、ＰＷＭ回路２６とアナロ
グ回路４２の境界部分に、ＰＷＭ回路２６の出力のレベ
ル変換を行うレベルシフタ４３を介在させるようにし
た。
【００４２】このため、この第３実施形態によれば、Δ
・Σ型ＤＡ変換器としての動作精度を低下させることな
く、デジタル回路４１部分の消費電力の低減化を図るこ
とができ、全体の消費電力を低減できる。次に、本発明
のデータ再生装置の実施形態の構成について、図５を参
照して説明する。
・Σ型ＤＡ変換器としての動作精度を低下させることな
く、デジタル回路４１部分の消費電力の低減化を図るこ
とができ、全体の消費電力を低減できる。次に、本発明
のデータ再生装置の実施形態の構成について、図５を参
照して説明する。
【００４３】この実施形態に係るデータ再生装置は、例
えば、ＣＤ（コンパクトディスク）のような記録媒体に
記録されるデータを光学的に読み取った読み取りデータ
に対して所定のデジタル信号処理を行い、その後に、図
４に示すようなΔ・Σ型ＤＡ変換器によりデジタル信号
をアナログ信号に変換し、その変換したアナログ信号に
基づいてスピーカやヘッドフォンにより音声信号を再現
するものである。
えば、ＣＤ（コンパクトディスク）のような記録媒体に
記録されるデータを光学的に読み取った読み取りデータ
に対して所定のデジタル信号処理を行い、その後に、図
４に示すようなΔ・Σ型ＤＡ変換器によりデジタル信号
をアナログ信号に変換し、その変換したアナログ信号に
基づいてスピーカやヘッドフォンにより音声信号を再現
するものである。
【００４４】このために、この実施形態に係るデータ再
生装置は、図５に示すように、デジタル回路６１とアナ
ログ回路６２とを備え、アナログ回路６２の出力が所定
値となるように、アナログ回路６２を電源（図示せず）
から供給される所定の直流電圧Ｖ１（例えば、５
〔Ｖ〕）で駆動させ、デジタル回路６１をその直流電圧
Ｖ１よりもできる限り低めに設定され、アナログ回路６
２に含まれるレギュレータ６４から出力される低圧の直
流電圧Ｖ２（例えば、３．３〔Ｖ〕）で駆動させるよう
にした。
生装置は、図５に示すように、デジタル回路６１とアナ
ログ回路６２とを備え、アナログ回路６２の出力が所定
値となるように、アナログ回路６２を電源（図示せず）
から供給される所定の直流電圧Ｖ１（例えば、５
〔Ｖ〕）で駆動させ、デジタル回路６１をその直流電圧
Ｖ１よりもできる限り低めに設定され、アナログ回路６
２に含まれるレギュレータ６４から出力される低圧の直
流電圧Ｖ２（例えば、３．３〔Ｖ〕）で駆動させるよう
にした。
【００４５】また、この実施形態に係るデータ再生装置
では、デジタル回路６１とアナログ回路６２とを異なる
電源電圧で駆動させることに伴い、デジタル回路６１と
アナログ回路６２の境界部分に、デジタル回路６１の出
力のレベル変換を行うレベルシフタ６３を介在させるよ
うにした。さらに、この実施形態に係るデータ再生装置
では、上記のデジタル回路６１、アナログ回路６２、お
よびレベルシフタ６３が、ＭＯＳトランジスタなどから
構成され、単一の半導体基板上に集積回路化されてい
る。
では、デジタル回路６１とアナログ回路６２とを異なる
電源電圧で駆動させることに伴い、デジタル回路６１と
アナログ回路６２の境界部分に、デジタル回路６１の出
力のレベル変換を行うレベルシフタ６３を介在させるよ
うにした。さらに、この実施形態に係るデータ再生装置
では、上記のデジタル回路６１、アナログ回路６２、お
よびレベルシフタ６３が、ＭＯＳトランジスタなどから
構成され、単一の半導体基板上に集積回路化されてい
る。
【００４６】デジタル回路６１は、図４に示すデジタル
回路４１と同様に、デジタルフィルタ２４、Δ・Σ変調
器２５、およびＰＷＭ回路２６とを備え、かつ、デジタ
ルフィルタ２４の入力側にデジタル信号処理回路６５を
備えている。ここで、デジタル回路６１は、デジタルフ
ィルタ２４、Δ・Σ変調器２５、およびＰＷＭ回路２６
からなり、Δ・Σ型ＤＡ変換器の一部を構成する第１の
デジタル回路と、デジタル信号処理回路６５からなる第
２のデジタル回路とから構成される。
回路４１と同様に、デジタルフィルタ２４、Δ・Σ変調
器２５、およびＰＷＭ回路２６とを備え、かつ、デジタ
ルフィルタ２４の入力側にデジタル信号処理回路６５を
備えている。ここで、デジタル回路６１は、デジタルフ
ィルタ２４、Δ・Σ変調器２５、およびＰＷＭ回路２６
からなり、Δ・Σ型ＤＡ変換器の一部を構成する第１の
デジタル回路と、デジタル信号処理回路６５からなる第
２のデジタル回路とから構成される。
【００４７】デジタル信号処理回路６５は、ＣＤのよう
な記録媒体に記録されるデータを光学的に読み取った読
み取りデータに対して、ＤＡ変換する前に所定のデジタ
ル信号処理（例えば誤り訂正など）を行うための回路で
あり、入力端子６６を介して所定の入力データが入力さ
れるようになっている。デジタル信号処理回路６５は、
例えばＣＰＵ６７などを含み、メモリ接続端子６８に外
部のメモリ６９を接続することにより、ＣＰＵ６７とメ
モリ６９との間でデータの授受ができるようになってい
る。
な記録媒体に記録されるデータを光学的に読み取った読
み取りデータに対して、ＤＡ変換する前に所定のデジタ
ル信号処理（例えば誤り訂正など）を行うための回路で
あり、入力端子６６を介して所定の入力データが入力さ
れるようになっている。デジタル信号処理回路６５は、
例えばＣＰＵ６７などを含み、メモリ接続端子６８に外
部のメモリ６９を接続することにより、ＣＰＵ６７とメ
モリ６９との間でデータの授受ができるようになってい
る。
【００４８】デジタル信号処理回路６５、デジタルフィ
ルタ２４、Δ・Σ変調器２５、およびＰＷＭ回路２６
は、レギュレータ６４から出力される直流電圧Ｖ２によ
り駆動されるように構成されている。このため、その直
流電圧Ｖ２が、低圧の電源ライン７０を介してその各部
に供給されるようになっている。また、デジタル信号処
理回路６５、デジタルフィルタ２４、Δ・Σ変調器２
５、およびＰＷＭ回路２６は、共通の接地ライン７１に
接続され、その共通接続部が接地端子７２に接続され、
その接地端子７２を接地して使用するようになってい
る。
ルタ２４、Δ・Σ変調器２５、およびＰＷＭ回路２６
は、レギュレータ６４から出力される直流電圧Ｖ２によ
り駆動されるように構成されている。このため、その直
流電圧Ｖ２が、低圧の電源ライン７０を介してその各部
に供給されるようになっている。また、デジタル信号処
理回路６５、デジタルフィルタ２４、Δ・Σ変調器２
５、およびＰＷＭ回路２６は、共通の接地ライン７１に
接続され、その共通接続部が接地端子７２に接続され、
その接地端子７２を接地して使用するようになってい
る。
【００４９】レベルシフタ６３は、ＰＷＭ回路２６から
出力されるＰＷＭ信号のレベルを昇圧し、この昇圧され
たＰＷＭ信号をアナログ回路６２のアナログフィルタ３
５に出力するようになっている。レベルシフタ６３は、
例えば、デジタル回路６１を駆動する直流電圧Ｖ２と、
アナログ回路６２を駆動する直流電圧Ｖ１とにより駆動
されるようになっており、直流電圧Ｖ２が低圧の電源ラ
イン７０を介して供給され、直流電圧Ｖ１が高圧の電源
ライン７３を介して供給されるようになっている。ま
た、レベルシフタ６３は接地ライン７１を介して接地端
子７２に接続されている。
出力されるＰＷＭ信号のレベルを昇圧し、この昇圧され
たＰＷＭ信号をアナログ回路６２のアナログフィルタ３
５に出力するようになっている。レベルシフタ６３は、
例えば、デジタル回路６１を駆動する直流電圧Ｖ２と、
アナログ回路６２を駆動する直流電圧Ｖ１とにより駆動
されるようになっており、直流電圧Ｖ２が低圧の電源ラ
イン７０を介して供給され、直流電圧Ｖ１が高圧の電源
ライン７３を介して供給されるようになっている。ま
た、レベルシフタ６３は接地ライン７１を介して接地端
子７２に接続されている。
【００５０】アナログ回路６２は、少なくとも能動型の
アナログフィルタ３５と、増幅回路７４と、レギュレー
タ６４を備えたものである。アナログフィルタ３５は、
能動型のローパスフィルタ（ＬＰＦ）からなり、レベル
シフタ６３で昇圧されたＰＷＭ信号をアナログ信号に変
換し、この変換されたアナログ信号は増幅回路７４に供
給されるようになっている。増幅回路７４は、アナログ
フィルタ３５から供給されるアナログ信号を増幅して出
力端子７５に接続されるスピーカ７６を駆動するように
なっている。
アナログフィルタ３５と、増幅回路７４と、レギュレー
タ６４を備えたものである。アナログフィルタ３５は、
能動型のローパスフィルタ（ＬＰＦ）からなり、レベル
シフタ６３で昇圧されたＰＷＭ信号をアナログ信号に変
換し、この変換されたアナログ信号は増幅回路７４に供
給されるようになっている。増幅回路７４は、アナログ
フィルタ３５から供給されるアナログ信号を増幅して出
力端子７５に接続されるスピーカ７６を駆動するように
なっている。
【００５１】アナログフィルタ３５および増幅回路７４
は、電源端子７７に供給される直流電圧Ｖ１により駆動
されるようになっており、高圧の電源ライン７３を介し
て電源端子７７に接続されている。また、アナログフィ
ルタ３５および増幅回路７４は、接地ライン７１を介し
て接地端子７２に接続されている。レギュレータ６４
は、電源（図示せず）から供給される直流電圧Ｖ１をそ
れよりも低圧の直流電圧Ｖ２に変換して出力するととも
に、その出力電圧の安定化を図るようになっている。
は、電源端子７７に供給される直流電圧Ｖ１により駆動
されるようになっており、高圧の電源ライン７３を介し
て電源端子７７に接続されている。また、アナログフィ
ルタ３５および増幅回路７４は、接地ライン７１を介し
て接地端子７２に接続されている。レギュレータ６４
は、電源（図示せず）から供給される直流電圧Ｖ１をそ
れよりも低圧の直流電圧Ｖ２に変換して出力するととも
に、その出力電圧の安定化を図るようになっている。
【００５２】ここで、レギュレータ６４がその構成にお
いて出力インピーダンスが大きな場合には、その出力電
圧であるデジタル回路６１の電源電圧が変動（低下）す
る。しかし、レベルシフタ６３は、図１に示すレベルシ
フタ１１と同様に動作するので、レギュレータ６４の出
力電圧の変動の影響を防止できる。以上説明したよう
に、この実施形態では、アナログ回路６２の出力が所定
値となるように、アナログ回路６２を電源（図示せず）
から供給される所定の直流電圧Ｖ１で駆動させ、デジタ
ル回路６１をその直流電圧Ｖ１よりもできる限り低めに
設定された低圧の直流電圧Ｖ２で駆動させるようにした
が、ＰＷＭ回路２６とアナログ回路６２の境界部分に、
ＰＷＭ回路２６の出力のレベル変換を行うレベルシフタ
６３を介在させるようにした。
いて出力インピーダンスが大きな場合には、その出力電
圧であるデジタル回路６１の電源電圧が変動（低下）す
る。しかし、レベルシフタ６３は、図１に示すレベルシ
フタ１１と同様に動作するので、レギュレータ６４の出
力電圧の変動の影響を防止できる。以上説明したよう
に、この実施形態では、アナログ回路６２の出力が所定
値となるように、アナログ回路６２を電源（図示せず）
から供給される所定の直流電圧Ｖ１で駆動させ、デジタ
ル回路６１をその直流電圧Ｖ１よりもできる限り低めに
設定された低圧の直流電圧Ｖ２で駆動させるようにした
が、ＰＷＭ回路２６とアナログ回路６２の境界部分に、
ＰＷＭ回路２６の出力のレベル変換を行うレベルシフタ
６３を介在させるようにした。
【００５３】このため、この実施形態によれば、Δ・Σ
型ＤＡ変換器の動作精度を低下させることがない上に、
ＤＡ変換処理前のデジタル信号処理回路６５を含むデジ
タル回路６１部分の消費電力の低減化を図ることがで
き、もって装置全体の消費電力を低減できる。なお、上
記の実施形態では、デジタル回路６１、レベルシフタ６
３、およびアナログ回路６２を同一の半導体基板上に集
積回路化するようにした。しかし、これに代えて、デジ
タル回路６１、レベルシフタ６３、およびアナログ回路
６２を異なる半導体基板にそれぞれ個別に集積回路化
し、３つの部品からなるようにしても良い。
型ＤＡ変換器の動作精度を低下させることがない上に、
ＤＡ変換処理前のデジタル信号処理回路６５を含むデジ
タル回路６１部分の消費電力の低減化を図ることがで
き、もって装置全体の消費電力を低減できる。なお、上
記の実施形態では、デジタル回路６１、レベルシフタ６
３、およびアナログ回路６２を同一の半導体基板上に集
積回路化するようにした。しかし、これに代えて、デジ
タル回路６１、レベルシフタ６３、およびアナログ回路
６２を異なる半導体基板にそれぞれ個別に集積回路化
し、３つの部品からなるようにしても良い。
【００５４】
【発明の効果】以上説明したように、本発明のＤＡ変換
器によれば、Δ・Σ型ＤＡ変換器としての動作精度を低
下させることなく、デジタル回路部分の消費電力の低減
化を図ることができ、もってＤＡ変換器全体の消費電力
を低減できる。本発明のデータ再生装置によれば、Δ・
Σ型ＤＡ変換器の動作精度を低下させることがない上
に、ＤＡ変換処理前のデジタル信号処理回路を含むデジ
タル回路部分の消費電力の低減化を図ることができ、も
って装置全体の消費電力を低減できる。
器によれば、Δ・Σ型ＤＡ変換器としての動作精度を低
下させることなく、デジタル回路部分の消費電力の低減
化を図ることができ、もってＤＡ変換器全体の消費電力
を低減できる。本発明のデータ再生装置によれば、Δ・
Σ型ＤＡ変換器の動作精度を低下させることがない上
に、ＤＡ変換処理前のデジタル信号処理回路を含むデジ
タル回路部分の消費電力の低減化を図ることができ、も
って装置全体の消費電力を低減できる。
【図１】 本発明のＤＡ変換器の第１実施形態の構成を
示すブロック図である。
示すブロック図である。
【図２】 ＰＷＭ出力をアナログ波形に変換する説明図
であり、（ａ）はＰＷＭ波形（ｂ）はアナログ波形であ
る。
であり、（ａ）はＰＷＭ波形（ｂ）はアナログ波形であ
る。
【図３】 本発明のＤＡ変換器の第２実施形態の構成を
示すブロック図である。
示すブロック図である。
【図４】 本発明のＤＡ変換器の第３実施形態の構成を
示すブロック図である。
示すブロック図である。
【図５】 本発明のデータ再生装置の実施形態の構成を
示すブロック図である。
示すブロック図である。
２１、４１、６１はデジタル回路、２２、４２、６２は
アナログ回路、２３、４３、６３はレベルシフタ、２４
はデジタルフィルタ、２５はΔ・Σ変調器、２６はＰＷ
Ｍ回路、３５はアナログフィルタ、４４、６４はレギュ
レータ、６５はデジタル信号処理回路である。
アナログ回路、２３、４３、６３はレベルシフタ、２４
はデジタルフィルタ、２５はΔ・Σ変調器、２６はＰＷ
Ｍ回路、３５はアナログフィルタ、４４、６４はレギュ
レータ、６５はデジタル信号処理回路である。
Claims (11)
- 【請求項１】 ＰＷＭ回路を含むデジタル回路と、ＰＷ
Ｍ出力値をアナログ出力値に変換するアナログ回路と、
を有するデルタ・シグマ型ＤＡ変換器において、 前記アナログ回路に入力する直流電圧を供給する第１の
電源と、 前記第１の電源よりも低く設定され、前記デジタル回路
に入力する直流電圧を供給する第２の電源を有し、 前記ＰＷＭ回路のＰＷＭ出力が前記アナログ回路へ入力
されるインターフェース部分に、 前記ＰＷＭ出力を昇圧させてから前記アナログ回路へ伝
搬させるレベルシフタを介在させたことを特徴とするＤ
Ａ変換器。 - 【請求項２】 ＰＷＭ回路を含むデジタル回路と、前記
ＰＷＭ回路からのＰＷＭ信号をアナログ信号に変換する
アナログ回路と、を有するデルタ・シグマ型ＤＡ変換器
において、 前記アナログ回路の出力が所定値となるように、前記ア
ナログ回路を所定の第１の直流電圧で駆動させ、前記デ
ジタル回路を前記第１の直流電圧よりも低圧の第２の直
流電圧で駆動させ、 前記ＰＷＭ回路と前記アナログ回路との境界部分に、前
記ＰＷＭ回路からのＰＷＭ信号を昇圧させて前記アナロ
グ回路に出力するレベルシフタを設けることを特徴とす
るＤＡ変換器。 - 【請求項３】 前記レベルシフタは、前記第１の直流電
圧および前記第２の直流電圧で駆動させるようにしたこ
とを特徴とする請求項２に記載のＤＡ変換器。 - 【請求項４】 前記デジタル回路は、デジタルフィル
タ、デルタシグマ変調器、および前記ＰＷＭ回路を備え
ることを特徴とする請求項２または請求項３に記載のＤ
Ａ変換器。 - 【請求項５】 前記アナログ回路は、前記第１の直流電
圧に基づいて前記第２の直流電圧を生成するレギュレー
タを、さらに含むことを特徴とする請求項２、請求項３
または請求項４に記載のＤＡ変換器。 - 【請求項６】 前記デジタル回路、前記アナログ回路、
および前記レベルシフタを、同一の半導体基板上に集積
回路化したことを特徴とする請求項２乃至請求項５のう
ちのいずれかに記載のＤＡ変換器。 - 【請求項７】 ＰＷＭ回路を含む第１のデジタル回路
と、前記ＰＷＭ回路からのＰＷＭ信号をアナログ信号に
変換するアナログ回路と、を有するデルタ・シグマ型Ｄ
Ａ変換器と、 前記デルタ・シグマ型ＤＡ変換器に入力すべきデジタル
信号に対して所定のデジタル信号処理を行うデジタル信
号処理回路からなる第２のデジタル回路と、を備え、 前記アナログ回路の出力が所定値になるように、そのア
ナログ回路を所定の第１の直流電圧で駆動させ、前記第
１のデジタル回路および前記第２のデジタル回路を前記
第１の直流電圧よりも低圧の第２の直流電圧で駆動さ
せ、 前記ＰＷＭ回路と前記アナログ回路との境界部分に、前
記ＰＷＭ回路からのＰＷＭ信号を昇圧させて前記アナロ
グ回路に出力するレベルシフタを設けることを特徴とす
るデータ再生装置。 - 【請求項８】 前記レベルシフタは、前記第１の直流電
圧および前記第２の直流電圧で駆動させるようにしたこ
とを特徴とする請求項７に記載のデータ再生装置。 - 【請求項９】 前記第１のデジタル回路は、デジタルフ
ィルタ、デルタシグマ変調器、および前記ＰＷＭ回路を
備えることを特徴とする請求項７または請求項８に記載
のデータ再生装置。 - 【請求項１０】 前記アナログ回路は、前記第１の直流
電圧に基づいて前記第２の直流電圧を生成するレギュレ
ータを、さらに含むことを特徴とする請求項７、請求項
８または請求項９に記載のデータ再生装置。 - 【請求項１１】 前記デジタル回路、前記アナログ回
路、および前記レベルシフタを、同一の半導体基板上に
集積回路化したことを特徴とする請求項７乃至請求項１
０のうちのいずれかに記載のデータ再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308309A JP2003204267A (ja) | 2001-10-31 | 2002-10-23 | Ｄａ変換器およびデータ再生装置 |
| US10/286,420 US6717538B2 (en) | 2001-10-31 | 2002-10-31 | DA converter and data reproducing apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001334611 | 2001-10-31 | ||
| JP2001-334611 | 2001-10-31 | ||
| JP2002308309A JP2003204267A (ja) | 2001-10-31 | 2002-10-23 | Ｄａ変換器およびデータ再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003204267A true JP2003204267A (ja) | 2003-07-18 |
Family
ID=26624244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002308309A Pending JP2003204267A (ja) | 2001-10-31 | 2002-10-23 | Ｄａ変換器およびデータ再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6717538B2 (ja) |
| JP (1) | JP2003204267A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675266B2 (en) | 2006-02-13 | 2010-03-09 | Mitsumi Electric Co., Ltd. | Battery pack |
| JP2011142588A (ja) * | 2010-01-08 | 2011-07-21 | Fujitsu Ltd | Ａ／ｄコンバータ及びｄ／ａコンバータ |
| KR101280876B1 (ko) | 2012-01-26 | 2013-07-02 | 주식회사 레이믹스 | 전류 제어 레벨 시프터를 이용한 연속 시간 시그마-델타 아날로그-디지털 변환기 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60308844T2 (de) | 2003-06-17 | 2007-03-01 | Agilent Technologies, Inc., Palo Alto | Sigma-Delta-Modulator mit Pulsbreitenmodulations-Ausgang |
| DE102004005793A1 (de) * | 2004-02-06 | 2005-08-25 | Daimlerchrysler Ag | Steuergerät mit Signalwandler |
| US7679537B2 (en) * | 2008-01-21 | 2010-03-16 | Honeywell International Inc. | Precision microcontroller-based pulse width modulation digital-to-analog conversion circuit and method |
| JP6747849B2 (ja) * | 2016-04-06 | 2020-08-26 | ローム株式会社 | オーディオ信号処理回路、それを用いた電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4901077A (en) * | 1988-04-18 | 1990-02-13 | Thomson Consumer Electronics, Inc. | Sigma-delta modulator for D-to-A converter |
| JP3468264B2 (ja) * | 1996-12-09 | 2003-11-17 | ソニー株式会社 | オフセット補償回路および方法 |
| US6072843A (en) * | 1998-01-27 | 2000-06-06 | Motorola, Inc. | Method and apparatus for sigma-delta demodulator with aperiodic data |
| US6223080B1 (en) * | 1998-04-29 | 2001-04-24 | Medtronic, Inc. | Power consumption reduction in medical devices employing multiple digital signal processors and different supply voltages |
| JP2000269436A (ja) | 1999-03-19 | 2000-09-29 | Seiko Epson Corp | 半導体装置及びそれを用いた電子機器 |
| JP2001102925A (ja) | 1999-09-30 | 2001-04-13 | Seiko Epson Corp | デジタルアナログ変換装置 |
-
2002
- 2002-10-23 JP JP2002308309A patent/JP2003204267A/ja active Pending
- 2002-10-31 US US10/286,420 patent/US6717538B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675266B2 (en) | 2006-02-13 | 2010-03-09 | Mitsumi Electric Co., Ltd. | Battery pack |
| JP2011142588A (ja) * | 2010-01-08 | 2011-07-21 | Fujitsu Ltd | Ａ／ｄコンバータ及びｄ／ａコンバータ |
| KR101200145B1 (ko) | 2010-01-08 | 2012-11-12 | 후지쯔 가부시끼가이샤 | Ａ/ｄ 컨버터 및 ｄ/ａ 컨버터 |
| KR101280876B1 (ko) | 2012-01-26 | 2013-07-02 | 주식회사 레이믹스 | 전류 제어 레벨 시프터를 이용한 연속 시간 시그마-델타 아날로그-디지털 변환기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030090401A1 (en) | 2003-05-15 |
| US6717538B2 (en) | 2004-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI272765B (en) | Audio reproducing apparatus and method | |
| US7953234B2 (en) | Audio signal output circuit and electronic apparatus outputting audio signal | |
| JP2006254307A (ja) | デジタルスイッチングアンプ | |
| JP4662860B2 (ja) | ポップノイズ低減回路 | |
| US11342892B2 (en) | Amplifier and signal processing circuit | |
| US7528650B2 (en) | Multi-channel digital amplifier, signal processing method thereof, and audio reproducing system having the same | |
| JP4143605B2 (ja) | デジタルアンプおよびデジタル信号再生装置 | |
| US7102426B2 (en) | Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier | |
| JP2003204267A (ja) | Ｄａ変換器およびデータ再生装置 | |
| JP2003023328A (ja) | オーディオアンプ | |
| WO2008105592A1 (en) | Switching amplification driver for reducing starting noise and audio amplifier including the same | |
| US6522278B1 (en) | Digital-to-analog converter with power up/down transient suppression and automatic rate switching | |
| JP2880372B2 (ja) | スピーカ駆動装置 | |
| JP2005094589A (ja) | デジタルアンプ | |
| US7629842B2 (en) | Class D audio amplifier | |
| US6266425B1 (en) | Audio amplifier circuit and audio device using the circuit | |
| JP4096010B2 (ja) | 電源回路及びディジタル・アナログ変換器、並びに電子機器 | |
| JP2008153999A (ja) | オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 | |
| JPH09247930A (ja) | 安定化電源回路 | |
| JPH0198165A (ja) | 磁気ディスク装置 | |
| JP2006203757A (ja) | デジタルスイッチングアンプ | |
| JP2005210329A (ja) | デジタルアンプ | |
| US5557240A (en) | Power supply for a computer including a sound signal amplifying circuit | |
| JP4945832B2 (ja) | ディスク再生制御装置 | |
| Harris et al. | Intelligent Class D Amplifier Controller Integrated Circuit as an Ingredient Technology for Multi-Channel Amplifier Modules of Greater than 50Watts/Channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |