KR102225018B1 - 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지 - Google Patents

펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지 Download PDF

Info

Publication number
KR102225018B1
KR102225018B1 KR1020197006550A KR20197006550A KR102225018B1 KR 102225018 B1 KR102225018 B1 KR 102225018B1 KR 1020197006550 A KR1020197006550 A KR 1020197006550A KR 20197006550 A KR20197006550 A KR 20197006550A KR 102225018 B1 KR102225018 B1 KR 102225018B1
Authority
KR
South Korea
Prior art keywords
control loop
pwm
signal
digital
controller
Prior art date
Application number
KR1020197006550A
Other languages
English (en)
Other versions
KR20190037302A (ko
Inventor
엠마누엘 마르쉐
링리 장
에릭 제이. 킹
크리스티안 라센
Original Assignee
시러스 로직 인터내셔널 세미컨덕터 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시러스 로직 인터내셔널 세미컨덕터 리미티드 filed Critical 시러스 로직 인터내셔널 세미컨덕터 리미티드
Publication of KR20190037302A publication Critical patent/KR20190037302A/ko
Application granted granted Critical
Publication of KR102225018B1 publication Critical patent/KR102225018B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Abstract

본 개시의 실시예들에 따라서, 시스템은 구성 가능한 제어 루프 기술을 가질 수 있고, 상기 시스템은 제 1 모드 제어 루프, 제 2 모드 제어 루프, 및 입력 신호로부터 출력 신호를 생성하도록 구성된 재구성 가능한 펄스 폭 변조기(PWM: pulse width modulator)를 포함한다. 재구성 가능한 PWM은 디지털 PWM과 아날로그 PWM을 포함할 수 있고, 제 1 모드 제어 루프가 활성화될 때, 재구성 가능한 PWM은 입력 신호로부터 출력 신호를 생성하기 위해 아날로그 PWM을 이용하고, 제 2 모드 제어 루프가 활성화될 때, 재구성 가능한 PWM은 입력 신호로부터 출력 신호를 생성하기 위해 디지털 PWM을 이용하고 상기 디지털 PWM은 디지털 비례 적분 미분 제어기로부터 입력을 수신하도록 구성될 수 있다.

Description

펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지
본 개시는 일반적으로 무선 전화 및 미디어 플레이어들과 같은 개인용 오디오 장치들 또는 햅틱 모듈을 포함하는 장치들을 포함하는 오디오 및 햅틱 장치들 용 회로들에 관한 것이다.
모바일/셀룰러 전화들, 무선 전화들, mp3 플레이어들 및 기타 소비자 오디오 장치들과 같은 무선 전화들을 포함하는 개인용 오디오 장치들이 널리 사용된다. 이러한 개인용 오디오 장치들은 한 쌍의 헤드폰들 또는 하나 이상의 스피커들을 구동하기 위한 회로를 포함할 수 있다. 그러한 회로는 종종 오디오 출력 신호들을 헤드폰들 또는 스피커들로 구동하기 위한 전력 증폭기를 포함한다. 일반적으로 말하면, 전력 증폭기들은 전원 장치로부터 에너지를 취함으로써 오디오 출력 신호를 입력 신호 형태와 일치하도록 하지만 더 큰 진폭으로 제어함으로써 오디오 신호를 증폭시킨다.
오디오 증폭기의 일 예는 클래스-D 증폭기이다. 클래스-D 증폭기("스위칭 증폭기"로도 알려짐)는 증폭 장치들(예를 들어, 트랜지스터들, 전형적으로 금속 산화물 반도체 전계 효과 트랜지스터들)이 전자 스위치들로서 동작하는 전자 증폭기를 포함할 수 있다. 클래스-D 증폭기에서, 증폭될 신호는 펄스 폭 변조, 펄스 밀도 변조, 또는 다른 변조 방법에 의해 일련의 펄스들로 변화될 수 있어서, 신호는 변조된 신호의 펄스들의 특성(예를 들어, 펄스 폭, 펄드 밀도 등)이 신호의 크기의 함수인 변조된 신호로 변환된다. 클래스-D 증폭기로 증폭한 후, 출력 펄스 트레인은 수동 저역 통과 필터를 통해 통과함으로써 변조된 아날로그 신호로 변환될 수 있고, 이러한 저역 통과 필터는 클래스-D 증폭기 또는 클래스-D 증폭기에 의해 구동되는 부하에 내재될 수 있다. 클래스-D 증폭기들은 선형 아날로그 증폭기들보다 전력 효율이 높기 때문에 종종 사용되고, 클래스-D 증폭기들은 선형 아날로그 증폭기들와 비교할 때 능동 장치들에서 열로 소비되는 전력이 적을 수 있다.
일반적으로, 원하는 총 고조파 왜곡(THD: Total Harmonic Distortion) 및 전원 공급 제거비(PSRR: Power Supply Rejection Ratio)로 정확한 부하 전압을 제공하기 위해 전압-모드 폐쇄-루프 PWM 증폭기가 선택된다. 폐쇄-루프 전압-모드 PWM 증폭기는 일반적으로 아날로그 전압 입력과 감지된 피드백 전압 신호를 받아 폐쇄-루프 아날로그 PWM 변조기를 통해 공급되어 스피커 부하에서 전압을 구동한다.
그러나, 특정 애플리케이션에 따라 전류 또는 전압-모드에서 단일 PWM 증폭기 회로를 사용하여 부하를 선택적으로 구동하는 옵션이 바람직할 수 있다. 전류-모드 동작을 위해, 부하 임피던스의 큰 변화에 대한 정확한 전류 제어가 필요하다. 부하 임피던스의 큰 변화와 같은 정확한 전류 제어를 달성하기 위해, 기존의 아날로그 PWM 변조기 기반 전압-모드 제어들은 부하 공진의 잠재적인 고품질 요소(Q)를 처리하기에 충분히 유연하지 않다. 부하 공진의 높은 Q는 폐쇄-루프 전달 함수에서 리플을 생성할 수 있다.
본 개시의 교시들에 따르면, 증폭기로 신호들을 처리하는 기존 접근법들과 관련된 하나 이상의 단점들 및 문제점들이 감소되거나 제거될 수 있다.
본 개시의 실시예들에 따르면, 시스템은 구성 가능한 제어 루프 기술을 가질 수 있고, 상기 시스템은 제 1 모드 제어 루프, 제 2 모드 제어 루프, 및 입력 신호로부터 출력 신호를 생성하도록 구성된 재구성 가능한 펄스 폭 변조기(PWM)를 포함한다. 재구성 가능한 PWM은 디지털 PWM과 아날로그 PWM을 포함할 수 있고, 제 1 모드 제어 루프가 활성화될 때, 재구성 가능한 PWM은 아날로그 PWM을 이용하여 입력 신호로부터 출력 신호를 생성하고, 제 2 모드 제어 루프가 활성화될 때, 재구성 가능한 PWM은 디지털 PWM을 이용하여 입력 신호로부터 출력 신호를 생성하고, 디지털 PWM은 디지털 비례 적분 미분 제어기로부터 입력을 수신하도록 구성될 수 있다.
본 개시의 이들 및 다른 실시예들에 따라서, 제 1 모드 제어 루프, 제 2 모드 제어 루프, 및 디지털 PWM 및 아날로그 PWM을 갖고, 입력 신호로부터 출력 신호를 생성하도록 구성된 재구성 가능한 펄스 폭 변조기(PWM)를 갖는 시스템에서, 구성 가능한 제어 루프 기술을 위한 방법은: 제 1 모드 제어 루프가 활성화될 때, 입력 신호로부터 출력 신호를 생성하기 위해 아날로그 PWM을 이용하는 단계, 제 2 모드 제어 루프가 활성화될 때, 입력 신호로부터 출력 신호를 생성하기 위해 디지털 PWM을 이용하는 단계를 포함할 수 있고, 디지털 PWM은 디지털 비례 적분 미분 제어기로부터 입력을 수신한다.
본 개시의 기술적 장점들은 본원에 포함된 도면들, 설명, 및 청구항들로부터 당업바에게 쉽게 명백할 수 있다. 상기 실시예들의 목적들 및 장점들은 적어도 청구항들에서 특별히 지적된 요소들, 특징들, 및 조합들에 의해 실현되고 달성될 것이다.
전술 한 일반적인 설명 및 다음의 상세한 설명은 모두 예시적이고 설명적인 것이며 본 개시에 설명된 청구범위를 제한하지 않는다는 것을 이해해야한다.
본 발명의 실시예들 및 그 이점들에 대한 보다 완전한 이해는 첨부된 도면들과 관련하여 취해진 다음 설명을 참조함으로써 얻어질 수 있고, 동일한 도면 부호는 동일한 특징들을 나타낸다.
도 1은 본 개시의 실시예들에 따른 예시적인 개인용 오디오 장치의 예시;
도 2a는 본 개시의 실시예들에 따라, 아날로그 전압-모드 증폭을 이용하는 개인용 오디오 장치의 예시적인 오디오 집적 회로의 선택된 구성요소들의 블록도;
도 2b는 본 개시의 실시예들에 따라, 디지털 전류-모드 증폭을 이용하는 개인용 오디오 장치의 예시적인 오디오 집적 회로의 선택된 구성요소들의 블록도;
도 3은 본 개시의 실시예들에 따른 예시적인 펄스 폭 변조 증폭기의 선택된 구성요소들의 블록도.
도 1은 본 개시의 실시예들에 따른 예시적인 개인용 오디오 장치(1)의 예시이다. 도 1은 한 쌍의 이어버드 스피커들(8A 및 8B)의 형태로 헤드셋(3)에 결합된 개인용 오디오 장치(1)를 나타낸다. 도 1에 도시된 헤드셋(3)은 단지 예일 뿐이고, 개인용 오디오 장치(1)는 헤드폰들, 이어버드들, 이어폰 형 이어폰들(in-ear earphones), 및 외부 스피커들을 포함하지만 이에 제한되지 않는 다양한 오디오 트랜스듀서들과 관련하여 사용될 수 있는 것으로 이해된다. 플러그(4)는 헤드셋(3)을 개인용 오디오 장치(1)의 전기 단자로의 연결을 제공할 수 있다. 개인용 오디오 장치(1)는 터치 스크린(2)을 사용하여 사용자에게 디스플레이를 제공하고 사용자 입력을 수신할 수 있고, 또는 표준 액정 디스플레이(LCD)는 개인용 오디오 장치(1)의 정면 및/또는 측면에 배치된 다양한 버튼들, 슬라이더들, 및/또는 다이얼들과 결합될 수 있다. 도 1에 또한 도시된 바와 같이, 개인용 오디오 장치(1)는 헤드셋(3) 및/또는 다른 오디오 트랜스듀서(예를 들어, 라우드스피커)로의 전송을 위한 아날로그 오디오 신호를 생성하기 위한 오디오 집적 회로(IC)(9)를 포함할 수 있다.
도 2a는 본 개시의 실시예들에 따른, 아날로그 전압-모드 증폭을 이용하는 개인용 오디오 장치의 예시적인 오디오 IC(9A)의 선택된 구성요소들의 블록도이다. 일부 실시예들에서, 예시적인 오디오 IC(9A)는 도 1의 오디오 IC(9)를 구현하도록 사용될 수 있다. 도 2a에 도시된 바와 같이, 마이크로제어기 코어(18)(예를 들어, 디지털 신호 프로세서 또는 "DSP")는 디지털 오디오 입력 신호(DIG_IN)를 디지털-아날로그 변환기(DAC)(14)에 공급할 수 있고, 상기 DAC는 디지털 오디오 입력 신호를 아날로그 입력 신호(VIN)로 변환할 수 있다. DAC(14)는 스피커, 헤드폰 변환기, 라인 레벨 신호 출력, 및/또는 다른 적절한 출력을 동작시킬 수 있는 오디오 출력 신호(VOUT)를 제공하도록 아날로그 입력 신호(VIN)를 증폭 또는 감쇠시킬 수 있는 증폭기(16A)에 아날로그 신호(VIN)를 공급할 수 있다.
도 2b는 본 개시의 실시예들에 따라, 디지털 전류-모드 증폭을 이용하는 개인용 오디오 장치의 예시적인 오디오 IC(9B)의 선택된 구성요소들의 블록도이다. 일부 실시예들에서, 예시적인 오디오 IC(9B)는 도 1의 오디오 IC(9)를 구현하도록 사용될 수 있다. 도 2b에 도시된 바와 같이, 마이크로제어기 코어(18)(예를 들어, DSP)는 스피커, 헤드폰 변환기, 라인 레벨 신호 출력, 및/또는 다른 적절한 출력을 동작시킬 수 있는 오디오 출력 신호(VOUT)를 제공하도록 디지털 오디오 입력 신호(DIG_IN)를 증폭 또는 감쇠시킬 수 있는 증폭기(16B)에 디지털 오디오 입력 신호(DIG_IN)를 공급할 수 있다.
도 3은 본 개시의 실시예들에 따른 예시적인 펄스 폭 변조 증폭기(20)의 선택된 구성요소들의 블록도이다. 일부 실시예들에서, 예시적인 펄스 폭 변조 증폭기(20)는 도 2a의 증폭기(16A) 및/또는 도 2b의 증폭기(16B)를 구현하기 위해 사용될 수 있다. 도 3에 도시된 바와 같이, 예시적인 펄스 폭 변조 증폭기(20)는 재구성 가능한 펄스-폭 변조(PWM)를 포함하는 제어 루프 토폴로이를 포함할 수 있다. 재구성 가능한 PWM 변조기(22)는 멀티플렉서(28)로 구현되는 직접 우회 기능과 함께 디지털 PWM 변조기(24) 및 아날로그 PWM 변조기(26)를 포함할 수 있다.
재구성 가능한 PWM 변조기(22)는 제 1 모드 제어 루프가 활성화될 때(예를 들어, 멀티플렉서(28)에 의해 수신된 아날로그 변조기 우회(ANALOG MODULATOR BYPASS) 제어 신호가 디어썰트될 때(deasserted)), 아날로그 PWM 변조기(26)의 사용을 통해 제 1 모드 제어에서 동작하도록 구성될 수 있다. 제 1 모드 제어는 전압-모드 제어일 수 있고, pw 1 모드 제어 루프는 전압-모드 제어 루프일 수 있다. 재구성 가능한 PWM 변조기(22)는 또한 제 2 모드 제어 루프가 활성화될 때(예를 들어, 멀티플렉서(28)에 의해 수신된 아날로그 변조기 우회(ANALOG MODULATOR BYPASS) 제어 신호가 어썰트될 때(asserted)), 디지털 PWM 변조기(24)의 사용을 통해 제 2 모드 제어에서 동작하도록 구성될 수 있다. 제 2 모드 제어는 전류-모드 제어일 수 있고, 제 2 모드 제어 루프는 전류-모드 제어 루프일 수 있다. 대안적으로, 일부 실시예들에서, 제 2 모드 제어는 전압-모드 제어일 수 있고, 제 2 모드 제어 루프는 전압-모드 제어 루프일 수 있다. 도 3에 도시된 바와 같이, 아날로그 PWM 변조기(26)는 디지털 PWM 변조기(24)로부터 그 입력을 수신할 수 있다.
제 1 모드 제어 루프가 활성화될 때(예를 들어, 멀티플렉서(28)에 의해 수신된 아날로그 변조기 우회 제어 신호가 디어썰트될 때), 디지털 PWM 변조기(24)는 그 입력 신호로서 멀티플렉서(30)에 의해 출력된 전압 기준 신호(예를 들어, 도 2a에 도시된 입력 전압(VIN)를 수신할 수 있다. 제 2 모드 제어 루프가 활성화될 때, 디지털 PWM 변조기(24)는 일부 실시예들에서, 비례 적분 미분 제어기를 포함할 수 있는 제어기(32)의 출력으로부터 전압 기준 신호를 수신할 수 있다.
따라서, 재구성 가능한 PWM 변조기(22)는 종래의 접근법들과 비교하여 임의의 상당한 추가 비용 및/또는 하드웨어 없이 적어도 전압-모드 및 전류-모드를 모두 지원할 수 있다. 즉, 전류-모드 제어(예를 들어, 제 2 모드 제어)의 경우, 아날로그 PWM 변조기(26)는 멀티플렉서(28)에 의해 우회될 수 있고, 디지털 PWM 변조기(24)는 디지털 PWM 변조기(24)의 출력이 드라이버 스테이지(34)로 직접 공급되도록 이용될 수 있다. 전압-모드 제어(예를 들어, 제 2 모드 제어)의 경우, 아날로그 PWM 변조기(26)는 아날로그 PWM 변조기(26)의 출력이 드라이버 스테이지(34)로 직접 공급되도록 이용될 수 있다. 드라이버 스테이지(34)는 재구성 가능한 PWM 변조기(22)에 의해 발생된 변조된 신호로부터 출력 신호 VOUT을 발생시키도록 구성된 복수의 출력 스위치들을 포함할 수 있다.
따라서, 제 1 모드 제어의 동작에서, 제 1 모드 제어 루프는 디지털 전압 기준을 수신하는 디지털 PWM 변조기(24), 아날로그 PWM 변조기(26), 아날로그 PWM 변조기(26)의 출력을 통과하도록 선택된 멀티플렉서(28), 드라이버 스테이지(34), 및 아날로그 PWM 변조기(26)에 피드백되는 피드백 경로를 포함한다. 제 1 모드 제어 루프가 활성화될 때, 아날로그 PWM 변조기(26) 및 디지털 PWM 변조기(24) 모두 이용될 수 있다. 또한, 제 1 모드 제어 루프 및 제 2 모드 제어 루프는 제 1 모드 제어 루프가 활성화될 때 동시에 이용될 수 있다.
전류-모드 제어를 갖는 제 2 모드 제어의 동작에서, 제 2 모드 제어는 전류 기준 신호와 피드백 경로에 의해 발생된 디지털 피드백 신호 사이의 차이인 에러 신호를 그 입력으로서 (예를 들어, 합산기(35)로부터) 수신하는 제어기(32)를 포함한다. 피드백 경로는 감지 저항기(38)에 의해 감지된 출력 전류를 나타내는 아날로그 신호를 대응하는 디지털 신호로 변환하는 아날로그-디지털 변환기(ADC)(36)를 포함할 수 있고, 또한 디지털 피드백 신호를 발생시키기 위해 디지털 신호를 필터링하도록 구성된 피드백 필터(40)를 포함할 수 있다. 제 2 모드 제어 루프는 또한 디지털 PWM 변조기(24), 디지털 PWM 변조기(24) 및 우회 아날로그 BWM 변조기(26), 및 드라이버 스테이지(34)의 출력으로 선택되는 멀티플렉서(28)를 포함한다.
전압-모드 제어를 갖는 제 2 모드 제어의 동작에서, 제 2 모드 제어는 전압 기준 신호와 피드백 경로에 의해 발생된 디지털 피드백 신호 사이의 차이인 에러 신호를 그 입력으로서 (예를 들어, 합산기(35)로부터) 수신하는 제어기(32)를 포함한다. 피드백 경로는 감지 저항기(38)에 의해 감지된 출력 전압을 나타내는 아날로그 신호를 대응하는 디지털 신호로 변환하는 아날로그-디지털 변환기(ADC)(36)를 포함할 수 있고, 또한 디지털 피드백 신호를 발생시키기 위해 디지털 신호를 필터링하도록 구성된 피드백 필터(40)를 포함할 수 있다. 제 2 모드 제어 루프는 또한 디지털 PWM 변조기(24), 디지털 PWM 변조기(24) 및 우회 아날로그 BWM 변조기(26), 및 드라이버 스테이지(34)의 출력으로 선택되는 멀티플렉서(28)를 포함한다.
증폭기(20)를 전압-모드에서 전류-모드로 또는 그 반대로 변경하는 것은 멀티플렉서(30)를 사용하여 디지털 PWM 변조기에 대한 입력 소스를 변경함으로써 달성될 수 있다.
폐쇄 루프 전압-모두 제어의 다른 구현은 출력 전압(VOUT)을 직접 감지하고ADC(36)를 통해 전압 신호를 디지털화하는 것이다. 이 전압-모드 제어 구현에서, 아날로그 PWM 변조기(26)는 필요하지 않고, 전류 감지 출력은 전압 감지 출력으로 대체될 수 있고, 전압 기준 입력은 멀티플렉서(44)의 제어하에 전류 기준 입력을 대체할 수 있다. 이 구현에서, ADC-기반 전압-모드는 아날로그 PWM 변조기 방식보다 더 긴 지연을 가질 수 있다.
전압-모드 구현에서, 디지털 PWM 변조기(24)의 출력은 디지털 PWM 인코딩된 신호가 왜곡되지 않도록 상기 신호를 그 인코더로 사전-왜곡함으로써 디지털 PWM 인코딩 왜곡을 설명할 수 있다.
전류-모드 제어(예를 들어, 제 2 모드 제어 루프에 의해 구현된)에서, 부하 전류는 감지 저항기(38)에 의해 직접 감지되고 ADC(36)를 통해 디지털화될 수 있다. 일반적인 전압-모드 폐쇄-루프 증폭기는 전류를 감지하는 기능을 포함할 수 있다. 따라서, 이러한 전류 감지는 종래의 방식들에 비해 추가 비용이 들지 않을 수 있다.
게다가, 전류-모드 동작에서, 디지털 PWM 변조기(24)로의 디지털 입력 신호는 전류 제어기로서 작동하는 제어기(32)로부터 수신될 수 있다. 제어기(32)는 증폭기(20)의 부하(42)와 직렬인 감지 저항기(38)를 통과하는 기준 전류 입력과 디지털화되어 감지된 전류 사이의 차이에 의해 형성된 에러를 필터링할 수 있다.
상술된 바와 같이, 제 2 모드 제어 루프의 피드백 경로는 피드백 필터(40)를 포함할 수 있다. 피드백 필터(40)는 노이즈를 감소시키기 위해 및/또는 ADC 및 아날로그 프론트-엔드 전달 함수를 보상하기 위해 ADC(36)에 의해 발생된 디지털화된 신호를 필터링할 수 있다. 예를 들어, 피드백 필터(40)는 감지 저항기(38)의 감지 경로를 교정할 수 있고, 센서 노이즈를 감소시킬 수 있다(예를 들어, 디지털 피드백 신호에 존재하는 노이즈를 감소시킨다). 감지 경로는 제어기(32)에 에러 출력을 형성하도록 피드백되는 신호의 더 양호한 추정을 제공하기 위해 전압 ADC, 전류 ADC(36), 또는 다수의 감지된 신호들의 조합으로 구성될 수 있다. 일부 실시예들에서, 피드백 필터(40)는 디지털 피드백 신호를 필터링하여, 전압 기준 신호 또는 전류 기준 신호와 조합하여 필터링된 디지털 피드백 신호를 생성하고, 제어기(32)에 대한 입력 신호로서 필터링된 디지털 피드백 신호를 제공하도록 구성된 저지연(low-latency) 피드백 필터를 포함할 수 있다. 이러한 실시예들에서, 이러한 저지연 피드백 필터는 디지털 피드백 신호를 데시메이팅(decimate)하여 필터링된 디지털 피드백 신호를 생성하도록 구성될 수 있다. 부가적으로 또는 대안적으로, 이러한 저지연 피드백 필터는 미국 특허 공보 제2017/0138990호에 기재된 바와 같이 필터링된 디지털 피드백을 생성하기 위해 다수의 디지털화된 신호 소스들을 결합하도록 구성될 수 있다.
도 3에 도시된 바와 같이, 증폭기(20)는 또한 입력 전류 기준 신호 또는 입력 전압 기준 신호의 이득 및/또는 스펙트럼 정형을 구현할 수 있는 피드포워드 필터(feedforward filter)(46)를 포함할 수 있다. 제 2 루프 제어 모드에서, 디지털 제어 루프가 구현되고 피드 포워드 필터(46)는 피드 포워드 필터(46), 제어기(32), 및 시스템의 피드백 경로의 결합된 응답들이 시스템에 대해 원하는 스펙트럼 특성들을 제공하도록 구성될 수 있다. 따라서, 피드포워드 필터(46), 피드백 필터(40), 및 제어기(32)는 기준 입력으로부터 부하(42) 대 부하 교란의 거부, 공급 노이즈, PWM 왜곡, 및/또는 ADC 노이즈로의 신호 전달 함수 대역폭 사이의 최적 트레이드오프를 달성하기 위해 함께 동조될 수 있다. 이러한 디지털 제어 루프에서, 제어기(32)는 디지털 제어 루프에 대해 원하는 대역폭을 설정하도록 설계될 수 있다. 디지털 제어 루프에 대한 높은 대역폭은 증폭기 경로에 도입된 왜곡이 감소함에 따라 전체 고조파 왜곡 노이즈(total harmonic distortion noise)를 개선할 수 있다. 낮은 대역폭은 감지 경로의 노이즈를 줄이기 위한 신호-대-잡음 비율을 향상시킬 수 있다. 피드포워드 필터(46)는 디지털 제어 루프의 폐-루프 전달 함수로부터 전달 함수를 부하(42)로 디커플링하는 데 사용될 수 있다. 예를 들어, 부하(42)로의 전달 함수는 루프 대역폭과 무관하게 고정된 대역폭을 갖는 저역 통과 필터로 설정될 수 있다. 이 경우, 시스템의 스텝 응답은 변하지 않지만, 전체 고조파 왜곡 노이즈와 신호-대-잡음 비율 사이의 트레이드-오프를 조정할 수 있는 방법을 제공한다. 다른 예에서, 부하(42)로의 전달 함수는 고정된 비율로 루프 대역폭을 추적하는 대역폭을 갖는 저역 통과 필터로 설정될 수 있다. 비율이 1보다 큰 경우, 효과는 입력에서 부하로의 전달 함수의 겉보기 대역폭(apparent bandwidth)을 증가시키는 것일 수 있다. 이러한 방식은 관심있는 대역폭의 저하를 유리하게 감소시키거나 폐쇄 루프의 안정성 한계를 초과하는 사용 가능한 대역폭을 증가시킬 수 있다. 그러나, 다른 예시에서, 비율은 1보다 작게 설정될 수 있다. 그 경우, 높은 루프 대역폭은 적절한 전체 고조파 왜곡 노이즈를 제공할 수 있지만, 낮은 입력-대-부하 대역폭은 제어된 변수의 안정화를 제한한다. 그러한 변수가 고도로 유동성 부하를 구동하는 전류인 경우, 입력 대역폭 제한은 전압 오버슛을 방지하는 데 도움이될 수 있다.
따라서, 피드포워드 필터(46)는 제어기(32)에 의해 정의된 폐쇄-루프 전달 함수의 대표 극점들 및 영점들(dominant poles and zeroes)을 제거하기 위해 극점들 및 영점들로 구성될 수 있다. 예를 들어, 피드포워드 필터(46)는 기준 입력과 재구성 가능한 PWM 변조기(22)의 및 출력 사이의 제 1 대역폭이 제어기(32)의 제 2 대역폭보다 크도록 극점들 및 영점들로 구성될 수 있다. 대안적으로, 피드포워드 필터(46)는 기준 입력과 재구성 가능한 PWM 변조기(22)의 출력 사이의 제 1 대역폭이 제어기(32)의 제 2 대역폭보다 낮도록 극점들 및 영점들로 구성될 수 있다.
증폭기(20)는 또한 재구성 가능한 PWM 변조기(22)의 출력이 유한 전력 공급으로 포화되는 조건들을 모니터링하는 에러 검출 블록(48)을 포함할 수 있다. 이러한 포화 상태가 발생할 때, 제어기(32) 또는 에러 검출 블록(48)은 적절한 동작을 취하기 위해 에러 상태(예를 들어, 일시 정지)를 기준 신호의 소스로 시그널링할 수 있다. 부가적으로 또는 대안적으로, 포화 조건에 응답하여, 제어기(32)는 또한 제어 루프를 동결시켜, 상태 변수가 포화 조건이 제거될 때 출력 아티팩트들(output artifacts)을 초래할 수 있는 부가적인 에러를 생성하는 것을 방지할 수 있다. 이용 가능한 전압 및 전류 정보를 가지고, 제어기(32)는 또한 부하(42)에 생성된 전압 또는 전류를 제한하도록 부하(42)에 전달된 전력을 모니터링할 수 있다. 예를 들어, 증폭기(20)에 의해 출력된 최대 전압은 공급 또는 부하(42)를 보호하기에 바람직할 수 있는 공급 레벨보다 작은 특정 값으로 제한될 수 있다. 추가로 예시하기 위해, 제어기(32)는 최종 스테이지 적분기가 포화 한계에 의해 제한되는 최종 스테이지 적분기를 포함하는 복수의 적분기들을 포함할 수 있다. 포화 한계는 제한된 전압 레벨을 생성하기 위해 제어기(32)의 최종 스테이지 적분기가 도달해야하는 한계 레벨을 계산한 다음 그 한계를 최종 스테이지 적분기에 적용함으로써 구현될 수 있다.
일부 실시예들에서, 포화 한계는 시스템의 증폭기 모드, 재구성 가능한 PWM 변조기(22)의 출력 신호를 수신하는 드라이버 스테이지(34)에 의해 구동되는 부하의 조건들, 드라이버 스테이지(34)에 공급되는 공급 전압, 및 사용자-설정 전압 한계 중 하나 이상에 기초하여 실시간으로 동적으로 조정될 수 있다. 이들 및 다른 실시예들에서, 증폭기(20)는 증폭기(20) 외부의 모니터링 회로로부터 포화 한계를 수신할 수 있다. 이들 및 다른 실시예들에서, 포화 한계의 위반의 검출은 위반을 야기하는 조건의 외부 관리를 위한 인터럽트(interrupt)를 통해 수신될 수 있다.
일부 실시예들에서, 부하(42)는 제어기(32)의 대역폭보다 충분히 낮은 공진을 가질 수 있다. 예를 들어, 부하(42)는 약 100 헤르츠 내지 약 200 헤르츠의 공진 주파수를 갖는 선형 공진 작동기(actuator)를 포함할 수 있는 반면에, 증폭기(20)의 폐쇄-루프 대역폭은 약 2 킬로헤르츠 내지 약 20 킬로헤르츠 사이일 수 있다. 이 경우, 전류 모드에서 작동할 때, 공진기의 고품질 계수(Q)가 폐쇄-루프 전달 함수에서 리플을 생성할 수 있다. 리플은 오픈-루프 전달 함수(TF)가 부하 공진에 대해 높은 이득을 갖도록 제어기(32)에 저주파 공진기 섹션을 부가함으로써 실질적으로 거부될 수 있다. 따라서, 동작시, 저주-파 공진기의 공진 주파수는 기준 입력과 재구성 가능한 PWM 변조기(22)의 출력 사이의 대역폭보다 상당히 작을 수 있다. 일부 실시예들에서, 저주파 공진기 섹션의 제어 파라미터들(예를 들어, 저주파수 공진기 섹션의 품질 계수 및/또는 공진 주파수) 및 제어기(32)의 다른 부분들은 독립적으로 튜닝될 수 있다. 이러한 실시예들의 일부에서, 품질 계수 및/또는 공진 주파수는 공진기 부하(42)의 특성들에 기초하여 조정될 수 있다.
일부 실시예들에서, 드라이버 스테이지(34)는 가변-강도 드라이버 스테이지를 포함할 수 있다. 드라이버 스테이지(34)의 구동-강도는 부하(42)에 대한 경미한(예를 들어, 비가청) 장애로 즉석에서 스위칭될 수 있다. 출력-전압이 낮은 통로에서 구동 강도를 높이면 스위칭 손실이 줄어들어 증폭기 효율이 향상될 수 있다. 예를 들어, 아날로그 PWM 변조기(26)가 아날로그 제어 루프를 구동할 때, 전원 공급 장치의 전원 공급 거부 비율(power supply rejection ratio)은 아날로그 제어 모드가 작동할 때 자동으로 구동-강도의 변화를 감소시킬 수 있다. 디지털 제어 모드에서, 디지털 제어 루프는 궁극적으로 부하 임피던스 변화로 인한 외란(disturbance)을 감소시킬 수 있다. 그러나, 개선된 응답들을 위해, 제어기(32)의 제어기 이득은 드라이버 스테이지(34)의 구동-강도가 변화하는 정확한 순간에 즉시 변경될 수 있다. 이득은 구동-강도 변화 전후에 증폭기에서 보이는 임피던스의 비율에 의해 변경될 수 있다. 따라서, 증폭기(20)는 가변-강도 드라이버 스테이지의 스위칭 손실들을 최소화하기 위해 가변-강도 드라이버 스테이지의 출력 상의 전력 조건들을 검출하고 가변-강도 드라이버 스테이지의 강조를 제어하는 회로를 포함할 수 있다. 게다가, 제어기(32)는 가변-강도 드라이버 스테이지의 강도 변화에 응답하여 하나 이상의 필터 파라미터들을 수정하도록 구성될 수 있다.
바람직하게는, 전술한 것은 전압 ADC 또는 전류 ADC와 함께 사용되는 재구성 가능한 증폭기를 포함하는 시스템을 구현하고 이용하기 위한 시스템들 및 방법들을 제공하고, 증폭기는 기존의 증폭기 시스템들의 그것에 비해 최소의 추가 디지털 로직으로 전압 증폭 모드에서 전류 증폭 모드로 전환할 수 있다.
본원에서 이용되는 바와 같이, 2개 이상의 요소들이 서로 "결합된 것"으로 언급될 때, 그러한 용어는 그러한 2개 이상의 요소가 간접적으로 또는 직접적으로 또는 개재 요소의 유무에 관계없이 적용 가능한 전자 통신 또는 기계 통신에 있음을 나타낸다.
본 개시는 당업자가 이해할 수 있는 본원의 예시적인 실시예들에 대한 모든 변경들, 대체들, 변형들, 대안들, 및 수정들을 포함한다. 유사하게, 적절한 경우, 첨부된 청구항들은 당업자가 이해할 수 있는 본원의 예시적인 실시예들에 대한 모든 변경들, 대체들, 변형들, 대안들 및 수정들을 포함한다. 또한, 특정 기능을 수행하도록 적응되고, 배열되고, 수행할 수 있고, 구성되고, 가능하게 되고, 작동 가능하고, 또는 동작적인 장치 또는 시스템 또는 장치 또는 시스템의 구성요소에 대한 첨부된 청구항들의 참조는 장치, 시스템, 또는 구성요소가 그러한 장치, 시스템, 또는 구성요소가 그렇게 적응, 배열, 가능, 구성, 작동 가능, 동작적 또는 작동 가능하다면 그 장치 또는 시스템 또는 구성요소가 활성화되었는지 켜져있는지를 포함한다.
본원에 인용된 모든 예시들 및 조건부 언어는 독자가 본 발명 및 발명자가 기술을 발전시키는 데 기여한 개념을 이해하도록 돕기 위한 것으로, 구체적으로 인용된 예 및 조건으로 제한되지 않는 것으로 해석된다. 본 발명들의 실시예들이 상세히 설명되었지만, 본 개시의 사상 및 범위를 벗어나지 않으면서 다양한 변경들, 대체들 및 변경들이 이루어질 수 있음을 이해해야한다.

Claims (60)

  1. 구성 가능한 제어 루프 기술을 갖는 시스템에 있어서:
    제 1 모드 제어 루프;
    제 2 모드 제어 루프; 및
    입력 신호로부터 출력 신호를 생성하도록 구성된 재구성 가능한 펄스 폭 변조기(PWM: pulse width modulator)로서, 상기 재구성 가능한 PWM은 디지털 PWM 및 아날로그 PWM을 포함하고,
    상기 제 1 모드 제어 루프가 활성화될 때, 상기 재구성 가능한 PWM은 상기 입력 신호로부터 상기 출력 신호를 생성하도록 상기 아날로그 PWM을 이용하고;
    상기 제 2 모드 제어 루프가 활성화될 때, 상기 재구성 가능한 PWM은 상기 입력 신호로부터 상기 출력 신호를 생성하도록 상기 디지털 PWM을 이용하고, 상기 디지털 PWM은 전류 기준 신호와 피드백 경로에 의해 생성된 디지털 피드백 신호 사이의 차이인 에러 신호를 그 입력으로서 수신하는 제어기로부터 입력을 수신하도록 구성되는, 상기 재구성 가능한 PWM을 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  2. 제 1 항에 있어서,
    상기 디지털 PWM 및 상기 아날로그 PWM은 상기 아날로그 PWM이 상기 디지털 PWM의 출력을 상기 아날로그 PWM의 입력으로서 수신하도록 배열되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  3. 제 1 항에 있어서,
    상기 제 1 제어 루프가 활성화될 때, 상기 아날로그 PWM 및 상기 디지털 PWM 은 상기 입력 신호로부터 상기 출력 신호를 생성하기 위해 모두 이용되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  4. 제 3 항에 있어서,
    상기 제 1 제어 루프 및 상기 제 2 제어 루프 양자 모두는 동시에 활성화될 수 있는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  5. 제 1 항에 있어서,
    상기 제 1 제어 루프 및 상기 제 2 제어 루프 양자 모두는 동시에 활성화될 수 있는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  6. 제 1 항에 있어서,
    상기 제 1 모드 제어 루프는 전압-모드 제어 루프를 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  7. 제 1 항에 있어서,
    상기 제 2 모드 제어 루프는 전류-모드 제어 루프를 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  8. 제 1 항에 있어서,
    상기 제 2 모드 제어 루프는 전압-모드 제어 루프를 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  9. 제 1 항에 있어서,
    상기 시스템은 피드백 경로를 더 포함하고, 상기 피드백 경로는:
    상기 출력 신호를 나타내는 아날로그 신호를 수신하고, 상기 아날로그 신호를 등가의 디지털 피드백 신호로 변환하도록 구성된 아날로그-디지털 변환기; 및
    상기 디지털 피드백 신호를 필터링하여 필터링된 디지털 피드백 신호를 생성하고, 상기 필터링된 디지털 피드백 신호를 상기 제어기에 대한 입력 신호로서 제공하도록 구성된 저지연 피드백 필터(low-latency feedback filter)를 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  10. 제 9 항에 있어서,
    상기 저지연 피드백 필터는 상기 디지털 피드백 신호를 데시메이팅(decimate)하여 상기 필터링된 디지털 피드백 신호를 생성하도록 구성되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  11. 제 9 항에 있어서,
    상기 저지연 피드백 필터는 상기 디지털 피드백 신호에 존재하는 노이즈를 감소시키도록 구성되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  12. 제 9 항에 있어서,
    상기 저지연 피드백 필터는 상기 필터링된 디지털 피드백 신호를 생성하기 위해 다수의 디지털화된 신호 소스들을 결합하도록 구성되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  13. 제 1 항에 있어서,
    상기 시스템은 기준 입력과 상기 제어기의 입력 사이에 결합된 피드포워드 필터(feedforward filter)를 더 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  14. 제 13 항에 있어서,
    상기 피드포워드 필터는 상기 피드포워드 필터, 상기 제어기, 및 상기 시스템의 피드백 경로의 결합된 응답들이 상기 시스템에 대해 원하는 스펙트럼 특성들을 제공하도록 구성되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  15. 제 14 항에 있어서,
    상기 피드포워드 필터는 상기 제어기에 의해 정의된 폐쇄-루프 전달 함수의 대표 극점들 및 영점들(dominant poles and zeroes)을 제거하기 위해 극점들 및 영점들로 구성되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  16. 제 15 항에 있어서,
    상기 피드포워드 필터는 상기 기준 입력 및 상기 재구성 가능한 PWM의 출력 사이의 제 1 대역폭이 상기 제어기의 제 2 대역폭보다 크도록 극점들 및 영점들로 구성되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  17. 제 15 항에 있어서,
    상기 피드포워드 필터는 상기 기준 입력과 상기 재구성 가능한 PWM의 출력 사이의 제 1 대역폭이 상기 제어기의 제 2 대역폭보다 작도록 극점들 및 영점들로 구성되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  18. 제 15 항에 있어서:
    상기 제어기는 최종 스테이지 적분기를 포함하는 복수의 적분기들을 포함하고;
    상기 최종 스테이지 적분기는 포화 한계에 의해 제한되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  19. 제 18 항에 있어서,
    상기 포화 한계는 상기 시스템의 증폭기 모드, 상기 재구성 가능한 PWM의 상기 출력 신호를 수신하는 드라이버 스테이지에 의해 구동되는 부하의 조건들, 상기 드라이버 스테이지에 공급되는 공급 전압, 및 사용자-설정 전압 한계 중 하나 이상에 기초하여 실시간으로 동적으로 조정되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  20. 제 18 항에 있어서,
    상기 시스템은 상기 시스템의 외부의 모니터링 회로로부터 상기 포화 한계를 수신하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  21. 제 18 항에 있어서,
    상기 포화 한계의 위반의 검출은 상기 위반을 야기하는 조건의 외부 관리를 위한 인터럽트(interrupt)를 통해 수신되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  22. 제 1 항에 있어서,
    상기 제어기는 저주파수 공진기 섹션을 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  23. 제 22 항에 있어서,
    상기 저주파수 공진기 섹션의 공진 주파수는 기준 입력과 상기 재구성 가능한 PWM의 출력 사이의 대역폭보다 상당히 작은, 구성 가능한 제어 루프 기술을 갖는 시스템.
  24. 제 22 항에 있어서,
    상기 저주파수 공진기 섹션의 제어 파라미터들과 상기 제어기의 다른 부분들은 독립적으로 튜닝가능한, 구성 가능한 제어 루프 기술을 갖는 시스템.
  25. 제 24 항에 있어서,
    상기 제어 파라미터들은 상기 저주파수 공진기 섹션의 품질 계수 및 공진 주파수를 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  26. 제 25 항에 있어서,
    상기 품질 계수 및 상기 공진 주파수는 상기 재구성 가능한 PWM의 상기 출력 신호를 수신하는 드라이버 스테이지에 의해 구동되는 공진 부하의 특성들에 기초하여 튜닝가능한, 구성 가능한 제어 루프 기술을 갖는 시스템.
  27. 제 1 항에 있어서,
    상기 재구성 가능한 PWM의 상기 출력 신호를 수신하는 가변-강도 드라이버 스테이지를 더 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  28. 제 27 항에 있어서,
    상기 가변-강도 드라이버 스테이지의 스위칭 손실들을 최소화하기 위해 상기 가변-강도 드라이버 스테이지의 출력 상의 전력 조건들을 검출하고 상기 가변-강도 드라이버 스테이지의 강도를 제어하는 회로를 더 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  29. 제 27 항에 있어서,
    상기 제어기는 상기 가변-강도 드라이버 스테이지의 강도의 변화에 응답하여 하나 이상의 필터 파라미터들을 수정하도록 구성되는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  30. 제 1 항에 있어서,
    상기 제어기는 디지털 비례 적분 미분 제어기(digital proportional integral derivative controller)를 포함하는, 구성 가능한 제어 루프 기술을 갖는 시스템.
  31. 제 1 모드 제어 루프, 제 2 모드 제어 루프, 및 디지털 PWM 및 아날로그 PWM을 갖고, 입력 신호로부터 출력 신호를 생성하도록 구성된 재구성 가능한 펄스 폭 변조기(PWM)를 갖는 시스템에서 구성 가능한 제어 루프 기술을 위한 방법에 있어서:
    상기 제 1 모드 제어 루프가 활성화될 때, 상기 입력 신호로부터 상기 출력 신호를 생성하기 위해 상기 아날로그 PWM을 이용하는 단계; 및
    상기 제 2 모드 제어 루프가 활성화될 때, 상기 입력 신호로부터 상기 출력 신호를 생성하기 위해 상기 디지털 PWM을 이용하는 단계로서, 상기 디지털 PWM은 전류 기준 신호와 피드백 경로에 의해 생성된 디지털 피드백 신호 사이의 차이인 에러 신호를 그 입력으로서 수신하는 제어기로부터 입력을 수신하는, 상기 디지털 PWM을 이용하는 단계를 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  32. 제 31 항에 있어서,
    상기 디지털 PWM 및 상기 아날로그 PWM은, 상기 아날로그 PWM이 상기 디지털 PWM의 출력을 상기 아날로그 PWM의 입력으로서 수신하도록 배열되는, 구성 가능한 제어 루프 기술을 위한 방법.
  33. 제 31 항에 있어서,
    상기 제 1 제어 루프가 활성화될 때, 상기 입력 신호로부터 상기 출력 신호를 생성하기 위해 상기 아날로그 PWM 및 상기 디지털 PWM을 이용하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  34. 제 33 항에 있어서,
    상기 제 1 제어 루프 및 상기 제 2 제어 루프 양자 모두를 동시에 활성화하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  35. 제 31 항에 있어서,
    상기 제 1 제어 루프 및 상기 제 2 제어 루프 양자 모두를 동시에 활성화하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  36. 제 31 항에 있어서,
    상기 제 1 모드 제어 루프는 전압-모드 제어 루프를 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  37. 제 31 항에 있어서,
    상기 제 2 모드 제어 루프는 전류-모드 제어 루프를 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  38. 제 31 항에 있어서,
    상기 제 2 모드 제어 루프는 전압-모드 제어 루프를 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  39. 제 31 항에 있어서,
    상기 시스템은 피드백 경로를 더 포함하고, 상기 피드백 경로는:
    상기 출력 신호를 나타내는 아날로그 신호를 수신하고, 상기 아날로그 신호를 등가의 디지털 피드백 신호로 변환하도록 구성된 아날로그-디지털 변환기; 및
    상기 디지털 피드백 신호를 필터링하여 필터링된 디지털 피드백 신호를 생성하고, 상기 필터링된 디지털 피드백 신호를 상기 제어기에 대한 입력 신호로서 제공하도록 구성된 저지연 피드백 필터를 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  40. 제 39 항에 있어서,
    상기 저지연 피드백 필터로 상기 디지털 피드백 신호를 데시메이팅하여 상기 필터링된 디지털 피드백 신호를 생성하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  41. 제 39 항에 있어서,
    상기 저지연 피드백 필터로 상기 디지털 피드백 신호에 존재하는 노이즈를 감소시키는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  42. 제 40 항에 있어서,
    상기 저지연 피드백 필터로, 상기 필터링된 디지털 피드백 신호를 생성하기 위해 다수의 디지털화된 신호 소스들을 결합하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  43. 제 31 항에 있어서,
    상기 시스템은 기준 입력 및 상기 제어기의 입력 사이에 결합된 피드포워드 필터를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  44. 제 43 항에 있어서,
    상기 피드포워드 필터는 상기 피드포워드 필터, 상기 제어기, 및 상기 시스템의 피드백 경로의 결합된 응답들이 상기 시스템에 대해 원하는 스펙트럼 특성들을 제공하도록 구성되는, 구성 가능한 제어 루프 기술을 위한 방법.
  45. 제 44 항에 있어서,
    상기 피드포워드 필터는 상기 제어기에 의해 정의된 폐쇄-루프 전달 함수의 대표 극점들 및 영점들을 제거하기 위해 극점들 및 영점들로 구성되는, 구성 가능한 제어 루프 기술을 위한 방법.
  46. 제 45 항에 있어서,
    상기 피드포워드 필터는 상기 기준 입력과 상기 재구성 가능한 PWM의 출력 사이의 제 1 대역폭이 상기 제어기의 제 2 대역폭보다 크도록 극점들 및 영점들로 구성되는, 구성 가능한 제어 루프 기술을 위한 방법.
  47. 제 45 항에 있어서,
    상기 피드포워드 필터는 상기 기준 입력과 상기 재구성 가능한 PWM의 출력 사이의 제 1 대역폭이 상기 제어기의 제 2 대역폭보다 낮도록 극점들 및 영점들로 구성되는, 구성 가능한 제어 루프 기술을 위한 방법.
  48. 제 45 항에 있어서,
    상기 제어기는 최종 스테이지 적분기를 포함하는 복수의 적분기들을 포함하고;
    상기 최종 스테이지 적분기는 포화 한계에 의해 제한되는, 구성 가능한 제어 루프 기술을 위한 방법.
  49. 제 48 항에 있어서,
    상기 시스템의 증폭기 모드, 상기 재구성 가능한 PWM의 상기 출력 신호를 수신하는 드라이버 스테이지에 의해 구동되는 부하의 조건들, 상기 드라이버 스테이지에 공급되는 공급 전압, 및 사용자-설정 전압 한계 중 하나 이상에 기초하여 상기 포화 한계를 실시간으로 동적으로 조정하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  50. 제 48 항에 있어서,
    상기 시스템의 외부의 모니터링 회로로부터 상기 포화 한계를 수신하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  51. 제 48 항에 있어서,
    상기 포화 한계의 위반의 검출은 상기 위반을 야기하는 조건의 외부 관리에 대한 인터럽트를 통해 수신되는, 구성 가능한 제어 루프 기술을 위한 방법.
  52. 제 31 항에 있어서,
    상기 제어기는 저주파수 공진기 섹션을 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  53. 제 52 항에 있어서,
    상기 저주파수 공진기 섹션의 공진 주파수는 기준 입력과 상기 재구성 가능한 PWM의 출력 사이의 대역폭보다 상당히 작은, 구성 가능한 제어 루프 기술을 위한 방법.
  54. 제 52 항에 있어서,
    상기 저주파수 공진기 섹션의 제어 파라미터들과 상기 제어기의 다른 부분들을 독립적으로 제어하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  55. 제 54 항에 있어서,
    상기 제어 파라미터들은 상기 저주파수 공진기 섹션의 품질 계수 및 공진 주파수를 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  56. 제 55 항에 있어서,
    상기 품질 계수 및 상기 공진 주파수는 상기 재구성 가능한 PWM의 상기 출력 신호를 수신하는 드라이버 스테이지에 의해 구동되는 공진 부하의 특성들에 기초하여 튜닝가능한, 구성 가능한 제어 루프 기술을 위한 방법.
  57. 제 31 항에 있어서,
    상기 시스템은 상기 재구성 가능한 PWM의 상기 출력 신호를 수신하는 가변-강도 드라이버 스테이지를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  58. 제 57 항에 있어서,
    상기 가변-강도 드라이버 스테이지의 스위칭 손실들을 최소화하기 위해 상기 가변-강도 드라이버 스테이지의 출력 상의 전력 조건들을 검출하고 상기 가변-강도 드라이버 스테이지의 강도를 제어하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  59. 제 57 항에 있어서,
    상기 가변-강도 드라이버 스테이지의 강도의 변화에 응답하여 상기 제어기의 하나 이상의 필터 파라미터들을 수정하는 단계를 더 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
  60. 제 31 항에 있어서,
    상기 제어기는 디지털 비례 적분 미분 제어기를 포함하는, 구성 가능한 제어 루프 기술을 위한 방법.
KR1020197006550A 2016-08-05 2017-07-27 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지 KR102225018B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662371507P 2016-08-05 2016-08-05
US62/371,507 2016-08-05
US15/661,446 2017-07-27
PCT/US2017/044195 WO2018026630A1 (en) 2016-08-05 2017-07-27 Configurable control loop topology for a pulse width modulation amplifier
US15/661,446 US10193505B2 (en) 2016-08-05 2017-07-27 Configurable control loop topology for a pulse width modulation amplifier

Publications (2)

Publication Number Publication Date
KR20190037302A KR20190037302A (ko) 2019-04-05
KR102225018B1 true KR102225018B1 (ko) 2021-03-10

Family

ID=61069615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197006550A KR102225018B1 (ko) 2016-08-05 2017-07-27 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지

Country Status (5)

Country Link
US (1) US10193505B2 (ko)
EP (1) EP3494637A1 (ko)
KR (1) KR102225018B1 (ko)
CN (1) CN109690939B (ko)
WO (1) WO2018026630A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110651430B (zh) * 2017-03-03 2023-07-07 思睿逻辑国际半导体有限公司 数字pwm调制器
WO2020258202A1 (zh) * 2019-06-28 2020-12-30 瑞声声学科技(深圳)有限公司 马达参数追踪方法及系统
TWI784744B (zh) * 2021-09-23 2022-11-21 立錡科技股份有限公司 電子裝置及控制方法
TW202327233A (zh) * 2021-12-15 2023-07-01 美商雷神公司 減少n個並聯連接電力轉換器的無主組態中電流失衡及改善單一電力轉換器中負載調節的多斜率輸出阻抗控制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160118948A1 (en) * 2014-10-27 2016-04-28 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69829852T2 (de) 1998-11-13 2006-03-02 Stmicroelectronics S.R.L., Agrate Brianza Pulsbreitenmodulierter Brückenverstärker mit konfigurierbarem Eingangsnetzwerk für analogen oder digitalen Eingang ohne Verwendung eines Dreieckwellengenerators
US7262658B2 (en) 2005-07-29 2007-08-28 Texas Instruments Incorporated Class-D amplifier system
US8077490B1 (en) * 2007-03-16 2011-12-13 Maxim Integrated Products, Inc. Limit-cycle oscillation (LCO) generation by altering a digital transfer function of a feedback loop element
JP2009225391A (ja) 2008-03-19 2009-10-01 Sanyo Electric Co Ltd 音声再生システム
KR20100008749A (ko) * 2008-07-16 2010-01-26 삼성전자주식회사 스위칭 파워 증폭 장치 및 그 제어 방법
US9379643B2 (en) 2010-12-23 2016-06-28 The Regents Of The University Of Colorado, A Body Corporate Electrosurgical generator controller for regulation of electrosurgical generator output power
US8441235B2 (en) 2011-01-31 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Battery charger digital control circuit and method
US20120286750A1 (en) 2011-05-10 2012-11-15 Peng Xu Switching regulators with adaptive clock generators and associated methods of control
US9013165B2 (en) 2012-03-23 2015-04-21 Micrel, Inc. Switching regulator including a configurable multi-mode PWM controller implementing multiple control schemes
US9118239B2 (en) 2012-03-29 2015-08-25 Texas Instruments Incorporated Power supply control method for constant current constant power control
US9344046B2 (en) * 2013-12-20 2016-05-17 Broadcom Corporation Digital class-D amplifier with analog feedback
JP2015198371A (ja) * 2014-04-01 2015-11-09 ローム株式会社 オーディオ出力回路およびそれを用いた電子機器
US10324113B2 (en) 2015-11-17 2019-06-18 Cirrus Logic, Inc. Current sense amplifier with enhanced common mode input range

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160118948A1 (en) * 2014-10-27 2016-04-28 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator

Also Published As

Publication number Publication date
CN109690939B (zh) 2023-09-15
EP3494637A1 (en) 2019-06-12
CN109690939A (zh) 2019-04-26
US10193505B2 (en) 2019-01-29
WO2018026630A1 (en) 2018-02-08
KR20190037302A (ko) 2019-04-05
US20180041173A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
KR102391056B1 (ko) 클래스-d 개방-루프 증폭기에서의 이득 제어
KR102225018B1 (ko) 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지
GB2557244A (en) Amplifier with configurable final output stage
US10404248B2 (en) Calibration of a dual-path pulse width modulation system
US11329620B2 (en) Tracking and correcting gain of open-loop driver in a multi-path processing system
US10658988B1 (en) Open-loop class-D amplifier system with analog supply ramping
KR102216831B1 (ko) 이중-경로 펄스 폭 변조 시스템의 교정
US10594310B2 (en) Full-scale range enhancement in a dual-path pulse width modulation playback system
KR102374196B1 (ko) 폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
US10476444B1 (en) Cross-fading in dual-path pulse width modulation system
US10644661B2 (en) Variable output resistance in a playback path with open-loop pulse-width modulation driver
GB2555679A (en) Configurable control loop topology for a pulse width modulation amplifier
CN114902557B (zh) 最小化d类脉宽调制放大器中的空闲信道噪声
KR102653547B1 (ko) 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant