WO2004015855A1 - ボリューム調整装置、デジタルアンプおよびデジタル信号再生装置 - Google Patents

ボリューム調整装置、デジタルアンプおよびデジタル信号再生装置 Download PDF

Info

Publication number
WO2004015855A1
WO2004015855A1 PCT/JP2003/009504 JP0309504W WO2004015855A1 WO 2004015855 A1 WO2004015855 A1 WO 2004015855A1 JP 0309504 W JP0309504 W JP 0309504W WO 2004015855 A1 WO2004015855 A1 WO 2004015855A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
output
signal
value
Prior art date
Application number
PCT/JP2003/009504
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Ishizaki
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to US10/500,276 priority Critical patent/US7049885B2/en
Priority to AU2003252703A priority patent/AU2003252703A1/en
Priority to EP03784486A priority patent/EP1544996B1/en
Priority to JP2004527316A priority patent/JP4143605B2/ja
Publication of WO2004015855A1 publication Critical patent/WO2004015855A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/004—Control by varying the supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
    • H03G3/3021—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable by varying the duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Definitions

  • the present invention drives a switching element using a pulse density modulation (PDM) signal or a pulse width modulation (PWM) signal, and performs high-efficiency power amplification of an audio signal by using the switching element in a saturation region.
  • PDM pulse density modulation
  • PWM pulse width modulation
  • the above-described high efficiency power amplifier is configured to adjust the amplitude of the signal at the signal source by a volume control method, or in an amplification unit that amplifies a 1-bit digital signal after delta sigma modulation. It can be divided into configurations for adjusting the signal amplitude.
  • FIG. 8 shows a high efficiency power amplifier according to the former configuration
  • FIG. 9 shows a high efficiency power amplifier according to the latter configuration.
  • the digital audio signal output from the digital signal source 101 is ⁇ modulated by the ⁇ ⁇ modulation circuit 102 to become a 1-bit digital signal, and the gate drive It is supplied to the circuit 10.
  • the gate drive circuit 103 outputs a gate drive signal based on the 1-bit digital signal to drive a power MOSFET which constitutes an output full bridge circuit 104.
  • output full latch circuit 1 • 0 4 power amplified 1 by switching operation of power MO SF ⁇ 1 1 A bit digital signal is obtained.
  • the amplified 1-bit digital signal is converted into an analog audio signal by passing through a low-pass filter 105, and output as an audio signal by an output device 106 such as a headphone. .
  • the amplitude adjustment signal provided by the microcomputer 107 controls the amplitude of the audio signal in volume step units in the digital signal source 101.
  • the fixed voltage supply 108 applies a constant power supply voltage to its power supply terminal, so that the amplitude adjustment of the 1-bit digital signal is not performed.
  • the amplitude adjustment of the audio signal in the digital signal source 101 is not performed, but the variable power supply is controlled by the power supply control voltage of the analog port provided by the microcomputer 107.
  • the power supply voltage of 1 0 9 is controlled in volume setting steps.
  • a variable power supply voltage controlled by the fixed voltage power supply 109 is applied to the power supply terminal thereof, whereby a 1-bit digital signal is generated. Is adjusted in amplitude.
  • the amplitude level (input level) of the input signal from the digital signal source 101 is constant, and as indicated by the mouth and 0.
  • the level of the power supply voltage of the variable voltage power supply 109 and the amplitude level (output level) of the output of the output full bridge circuit 104 almost change.
  • FIG. 11 is a block diagram showing a configuration of a prior art digital amplifier 201 as a high efficiency amplifier similar to the configuration of FIG.
  • This digital amplifier 2 0 1 is an analog audio signal, ⁇ ⁇ block 2
  • power amplification is performed by an output transistor Q2 0 1, Q 2 composed of an NMO SFET interposed between a high level power supply line 2 0 6 and a single level power supply line 2 0 7.
  • the pull-pull operation is performed by a series circuit of 202 and a series circuit of output transistors Q 2 0 3 and Q 2 0 4 composed of NMO SFETs. The operation of the output transistors Q 2 0 1 to Q 2 0 4 in the saturation region enables highly efficient power amplification as described above.
  • a 1-bit signal from the ⁇ block 202 is input to the upper gate drive circuit 220, and the positive phase component and the negative phase component generated here generate the output transistors Q 2 0 1, Q 2. 2 0 3 is driven.
  • the other one-bit signal from ⁇ ⁇ ⁇ 2 0 2 is the lower gate drive circuit 2
  • the output transistors Q 2 0 2 and Q 2 0 4 are driven by the positive phase component and the negative phase component which are input to 0 9 and generated here.
  • the pair of output transistors Q 2 0 1 and Q 2 0 4 of the diagonal lines are driven in phase by these gate drive circuits 2 0 8 and 2 0 9, and the set of output transistors Q 2 0 2 and Q 2 0 3 Are driven in the same phase, and the set of the output transistors Q 2 0 1 and Q 2 0 4 and the set of the output transistors Q 2 0 2 and Q 2 0 3 are driven in the opposite phase to each other, and the push-pull operation is performed. Is realized.
  • the variable DC power supply voltage V 0 0 from the variable voltage power supply 2 10 is input to the drains of the output transistors Q 2 0 1 and Q 2 0 3 via the power supply line 2 0 6.
  • the sources of the output transistors Q 2 0 2 and Q 2 0 4 are brought to the GND level via the power supply line 2 0 7.
  • the connection point between the source of the output transistor Q201 and the drain of the output transistor Q202 and the connection point between the source of the output transistor Q203 and the drain of the output transistor Q204 are output ends. And are connected to the positive phase output end P 2 0 1 and the negative phase output end P 2 0 2 via the low pass filters 2 0 3 and 2 0 4, respectively.
  • a load resistance R 2 0 1 is inserted between the output terminals P 2 0 1 and P 2 0 2.
  • the low-pass filters 203 and 204 are composed of coils L201 and L202 and capacitors C201 and C202.
  • a PWM signal that switches between the Vcc level and the GND level is input to the variable voltage power supply 210 from the power supply input terminal TOO.
  • a voltage according to the duty of the PWM signal is outputted. This voltage is output via the power supply line 2 0 6 to the output transistor Q 2 0 1 Power supply voltage V 0 0 is input to the Q 2 0 3 drain.
  • the low pass filter 21 1 comprises a coil L 2 0 3 and a capacitor C 2 0 3.
  • a DC power supply voltage V 0 1 from a fixed voltage power supply (not shown) supplied to the power supply input terminal T 0 1 is input to the upper gate drive circuit 2 0 8.
  • the lower gate drive circuit 2 0 9 receives a DC power supply voltage V 0 2 from a fixed voltage power supply (not shown) supplied to the power supply input terminal T 0 2.
  • the power consumption is generally It was set to be the same as the large volume (no known data and no data).
  • the power supply voltage of the output bridge circuit 104 it is conceivable to lower the power supply voltage of the output bridge circuit 104.
  • the reduction of the supply voltage lowers the output level, which causes a disadvantage that the maximum output (maximum volume) also decreases.
  • variable voltage power supply 1 0 9 In the configuration of Fig. 9, the level of the power supply voltage of variable voltage power supply 1 0 9 almost matches the amplitude level (output level) of the output of full output bridge circuit 1 0 4 The power consumption is not always in a large volume state as in the configuration shown in FIG. However, in the configuration shown in FIG. 9, since the variable voltage power supply 1 0 9 generally has a servo circuit configuration, the servo gain can not be obtained at the time of low voltage output. This has been supplied to switching amplification means, causing a decrease in audio performance such as an increase in distortion, a decrease in SZN, and an increase in residual noise. An example of distortion data at this time is shown in the graph of FIG. As shown by the symbol ⁇ in the figure, in the range where the output polygon value is small, the distortion ratio increases as the output volume value decreases.
  • the digital amplifier 201 reduces the duty of the WM signal to the power input terminal TOO as described above, whereby the power level actually supplied to the speaker, that is, the output drive circuit 5 5
  • the power consumption in the remaining circuits is the same as in the large volume. This is the same as in the configuration of FIG. 9.
  • the power consumption in the gate drive circuit 103 at the small volume is the same as at the large volume.
  • the present invention has been made in view of the above problems, and has as its main object to reduce power consumption at the time of small volume in a digital amplifier.
  • the present invention is further directed to improving audio performance in digital amplifiers. Disclosure of the invention
  • the drive circuit drives the switching element in response to the audio signal converted into the 1-bit signal, and the power supply voltage is switched.
  • variable drive voltage generation means for generating the variable power supply voltage, and the drive voltage of the switching element by the drive circuit is changed in conjunction with the change of the power supply voltage.
  • driving voltage changing means for generating the variable power supply voltage, and the drive voltage of the switching element by the drive circuit is changed in conjunction with the change of the power supply voltage.
  • the power supply voltage of the digital amplifier can be changed by the variable power supply voltage generation circuit to change the output amplitude, and according to this, the drive voltage changing means performs switching of the gate voltage of the MOSFET and the like.
  • the drive voltage of the device is also changed. That is, for example, when the power supply voltage is high, the drive voltage is also high, and when the power supply voltage is low, the drive voltage is also low.
  • the on-time gate voltage is always maintained higher than the source voltage by a predetermined voltage.
  • the drive voltage can be made the minimum necessary voltage without affecting the switching operation of the switching element, and the power consumption of the drive circuit at the time of small output amplitude can be reduced.
  • the variable power supply voltage generating means smoothes a pulse width modulation signal formed by switching a predetermined DC voltage with variable duty in order to create a variable power supply voltage to the switching element.
  • the switching output of the DC power supply is at a low level, For example, when it is at the GND level, the potential of one terminal of the capacitor also becomes the G ND level, and the potential of the other terminal of the capacitor becomes the constant voltage V 1 via the diode, and the capacitor is charged.
  • the switching output of the DC power supply becomes high level, for example, Vcc level
  • the potential of one terminal of the capacitor also becomes Vcc level
  • the potential of the other terminal of the capacitor becomes Vcc + V 1.
  • V 0 + V 1 is obtained, where V 0 is the changed supply voltage from the DC power supply. That is, power supply voltage V 0 is a potential obtained by smoothing two potentials Vcc / GND with a low pass filter, and changes according to the duty.
  • Another volume control apparatus is a volume control apparatus for controlling an amplitude of an output signal output from an amplifier having an amplification means for switching and amplifying a 1-bit audio signal.
  • Amplitude variable means for changing the amplitude of the audio signal before being converted to a bit signal to a designated magnification size
  • voltage variable means for changing the power supply voltage applied to the amplification means to a designated voltage value
  • the amplitude of the output signal is set between the maximum value and the middle value.
  • the constant magnification set by the setting control means and the voltage value corresponding to the input volume value are respectively given as the amplitude varying means and the voltage varying means.
  • an audio signal having a constant amplitude according to the magnification is output from the amplitude varying means, for example, converted into a 1-bit signal by the ⁇ modulation circuit, and then switching amplified by the amplification means.
  • switching amplification means that the amplitude of a 1-bit signal is amplified by driving a plurality of switching elements with a drive signal generated based on a 1-bit signal and switching the power supply voltage.
  • the power supply voltage applied to the amplification means is outputted from the voltage variable means as a voltage value corresponding to the input volume value. Therefore, the amplitude of the output signal from the amplification means is adjusted by the supply voltage. As a result, the power supply voltage is lowered as the amplitude of the output signal is adjusted so as to approach the maximum value from the middle value, and the current consumption in the amplitude means is accordingly reduced.
  • the amplitude of the output signal is set between the intermediate value and the minimum value, the constant voltage value set by the setting control means and the scaling factor according to the input volume value are respectively the voltage variable means and Amplitude changing means is provided.
  • an audio signal having an amplitude corresponding to the input volume value is output from the amplitude varying means, converted to a 1-bit signal, and then switched and amplified by the amplifying means.
  • the power supply voltage applied to the amplifying means is outputted from the voltage varying means as a constant voltage value. Therefore, the amplitude of the output signal from the amplification means is adjusted by the scaling factor.
  • the power supply voltage does not change, so that the servo can operate stably in the voltage variable means comprising the servo type variable power supply device. Stable output of the power supply voltage by it can.
  • deterioration of audio performance such as distortion factor is suppressed by the provision of a stable power supply voltage.
  • the setting control means has a storage means for storing the magnification ratio and the voltage value corresponding to the input volume value, and the specified input volume value is stored. It is preferable to output the corresponding scaling factor and the voltage value based on that.
  • magnification and voltage values can be simultaneously obtained based on a single input volume value, so that a desired combination of magnification and voltage values in the above two amplitude adjustment ranges can be easily obtained. Therefore, volume control can be easily performed within the above two amplitude adjustment ranges.
  • the setting control means sets the voltage value to 0.1 times the maximum value when the amplitude is set between the intermediate value and the minimum value. Is preferred. As a result, the consumption current in the amplification means can be suppressed to about 0.1 times at the maximum, and the deterioration of the audio performance can also be suppressed to a degree that is practically inconvenient. Therefore, it is possible to provide a more sophisticated volume controller.
  • the digital amplifier according to the present invention comprises any one of the above-described polyme- dium control devices, 1-bit conversion means for converting the audio signal into 1-bit signal, and the amplification means. This makes it possible to provide a digital amplifier with low power consumption and high audio performance.
  • FIG. 1 is a block diagram showing the configuration of a digital amplifier according to an embodiment of the present invention.
  • Fig. 2 is a graph showing the relationship between the power supply voltage of the conventional digital amplifier and the digital amplifier of Fig. 1.
  • FIG. 3 is a block diagram showing the configuration of a digital amplifier according to another embodiment of the present invention.
  • FIG. 4 is a graph showing control characteristics for performing volume control in the digital amplifier of FIG.
  • FIG. 5 is a graph showing the change in distortion with respect to the output volume value due to the volume control of the digital amplifier of FIG. 3 and the conventional digital amplifier.
  • FIG. 6 is a block diagram showing a configuration of a modification of the digital amplifier of FIG.
  • FIG. 7 is a block diagram showing a digital signal recording and reproducing apparatus according to still another embodiment of the present invention.
  • FIG. 8 is a block diagram showing the configuration of a conventional digital amplifier.
  • FIG. 9 is a block diagram showing the configuration of another conventional digital amplifier.
  • FIG. 10 is a graph showing control characteristics for performing volume control in the digital amplifier of FIG.
  • Figure 1 1 is a block diagram showing the configuration of another conventional digital amplifier.
  • BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in more detail by way of Examples and Comparative Examples, but the present invention is not limited thereto.
  • FIG. 1 is a block diagram showing the configuration of the digital amplifier 21 of the present embodiment.
  • This digital amplifier 2 1 converts the analog audio signal into a 1-bit digital signal of P DM and P WM in ⁇ block 2 2, and then amplifies the power (amplitude conversion) to obtain a low-pass filter 2 3 Performs power amplification with high efficiency by converting the signal into a analog signal again by.
  • the power amplification is an output transistor Q 2, Q 2 composed of an NMO SFET interposed between a high level power supply line 2 6 and a low level power supply line 2 7. It is performed in push-pull operation by the series circuit of 2 and the series circuit of the output transistors Q 23 and Q 24 consisting of NMO SFETs.
  • the 1-bit signal from ⁇ ⁇ block 2 2 is input to the upper gate drive circuit 2 8, and the output transistors Q 2 1 and Q 2 3 are driven by the positive phase component and the negative phase component generated here.
  • the other 1-bit signal is input to the lower gate drive circuit 29.
  • the positive phase component and the negative phase component generated here drive the output transistors Q 22 and Q 24.
  • the pair of NMO SFE TQ 2 1 and Q 2 4 of diagonal lines are driven in phase, and the set of output transistors Q 2 2 and Q 2 3 are driven in phase and And for output transistors Q 2 1 and Q 2 4
  • the set and the set of the output transistors Q 2 2 and Q 2 3 are driven in reverse phase with each other to realize the push-pull operation.
  • the upper gate drive circuit 2 8 and the lower gate drive circuit 2 9 are formed of, for example, a CMOS s gate IC.
  • the upper gate drive circuit 28 receives an output voltage from a variable voltage power source 30 described later as a power source voltage, and outputs an on-time gate voltage substantially equal to the power source voltage.
  • the lower gate drive circuit 29 is supplied with an output voltage from a variable voltage power supply 32 described later as a power supply voltage, and outputs an on-time gate voltage substantially equal to the power supply voltage.
  • variable DC power supply voltage V 0 from the variable voltage power supply 30 is input to the drains of the output transistors Q 21 and Q 23 through the power supply line 26, and the output transistors Q 22 and Q are output.
  • the source of 2 4 is brought to the GND level through the power supply line 2 7. Further, the connection point between the source of the output transistor Q21 and the drain of the output transistor Q22 and the connection point between the source of the output transistor Q23 and the drain of the output transistor Q24 become an output end. It is connected to the output end P 1 of positive phase and the output end P 2 of negative phase via low-pass filters 2 3 and 2 4 respectively.
  • a load resistance R is inserted between the output terminals P 1 and P 2.
  • the low pass filters 23: 24 are respectively composed of coils L 2 1 and L 2 2 and capacitors C 2 1 and C 2 2.
  • variable voltage power supply 30 which is a variable power supply voltage generation means
  • a PWM signal that switches between the Vcc level and the GND level is inputted from the power supply input terminal TO.
  • Vcc / GND can be varied.
  • the duty ratio of the WM signal is A corresponding voltage is output and input as the power supply voltage V 0 to the drain of the output transistors Q 21 and Q 23 through the power supply line 26.
  • the amplitude level of the digital signal to be output is changed, and when smoothed by the low pass filters 2 3 and 2 4, the level of the analog signal to be reproduced is changed. You can adjust the volume.
  • the PWM signal is a volume adjustment signal.
  • the low pass filter 31 is composed of a coil L23 and a capacitor C23.
  • the lower gate drive circuit 29 has a power input terminal T. While the DC power supply voltage V1 from the fixed voltage power supply (not shown) supplied to 1 is directly input, the power supply voltage V1 is added to the power supply voltage V0 in the upper gate drive circuit 28. A voltage is to be generated and input by the variable voltage power supply 32 which is drive voltage changing means. For this reason, the variable voltage power supply 32 has, similar to the variable voltage power supply 30, a low pass filter 33 consisting of a coil L 24 and a capacitor C 24, and a capacitor C 25 and a diode D. Ru.
  • a PWM signal that switches between the Vcc level input to the power supply input terminal T 0 and the GND level is input to one terminal of the capacitor C 25, and the other terminal is input from the power input terminal T 1.
  • Constant power supply voltage V 1 Power S input through diode D.
  • the output from the other terminal of the capacitor C 25 is smoothed by the low pass filter 33 and input to the upper gate drive circuit 28. Therefore, when the PWM signal is at the GND level, the potential at one terminal of the capacitor C 25 is also at the GND level, and the potential at the other terminal becomes the power supply voltage V 1 via the diode D and the capacitor C 2. 5 is charged.
  • the output voltage also changes accordingly, and the power consumption also follows it. Change.
  • the gate-to-source voltage VGS 1 required to turn on the lower output transistors Q 22 and Q 24 has a source potential of the GND potential. Therefore, it is the voltage specified in the specification of the MO SFET, for example 2.5 V.
  • the gate-to-source voltage VGS 2 required to turn on the upper output transistors Q 2 1 and Q 2 3 has the source potential of the power supply voltage V 0. It becomes 5 V.
  • the gates of the output transistors Q 21 and Q 23 by the upper gate drive circuit 28 are The driving voltage is also increased, and when the power supply voltage V0 is lowered, the gate driving voltage is also decreased.
  • the gate voltage at the on time can be always kept higher than the source voltage by a predetermined constant voltage V1.
  • V l 2.5 V without affecting the switching operation of the output transistors Q 2 1 and Q 2 3
  • the output gate transistor Q by the upper gate drive circuit 2 8 is The gate drive voltage of 2 1 and Q 2 3 can be set to the minimum necessary voltage, and the power consumption of the upper gate drive circuit 2 8 at the time of a small volume (the hatched portion in FIG. It is possible to reduce the difference in power consumption that results from the difference in voltage.
  • the digital amplifier 21 is an analog Z digital converter which receives an analog signal, converts the analog signal into the PDM signal or the WM signal, and then amplifies the amplitude.
  • the present invention is not limited to the above configuration, and the digital signal may be directly input from the outside.
  • a digital noise converter may be provided externally which smoothes the output digital signals such as the low pass filters 2 3 and 2 4 to restore them into analog signals.
  • the output drive circuit 25 has been described as a configuration of the H bridge having four NMOSFETs and the lower side is grounded, the upper side is grounded, the lower side is grounded. 1 ⁇ 7
  • the side may be configured as a negative power supply, or NMOSFT may be configured as two half bridges.
  • the drive circuit (upper gate drive circuit 28 and lower gate drive circuit 29) is switched in response to the input digital signal.
  • the DC power supply is configured to be able to change its output power supply voltage
  • a variable voltage power supply 32 is included that changes a drive voltage of the switching device by the drive circuit in conjunction with a change in power supply voltage of the DC power supply.
  • variable voltage power supply 32 is also capable of driving the switching element such as the MOSFET gate voltage. Change it together. That is, for example, when the power supply voltage is high, the drive voltage is also high, and when the power supply voltage is low, the drive voltage is also low.
  • NMO S F E T always keep the gate voltage at the ON time higher than the source voltage by a predetermined voltage.
  • the drive voltage can be made the necessary minimum voltage without affecting the switching operation of the switching element, and the power consumption of the drive circuit at the time of small output amplitude can be reduced.
  • the DC power supply switches a predetermined DC voltage with variable duty and smoothes the output with a low pass filter to create a variable power supply voltage to the switching element.
  • the power supply 32 was switched by the DC power supply A capacitor C 2 5 whose voltage is input to one terminal, a diode D which inputs a predetermined constant voltage to the other terminal of the capacitor C 2 5, and a smoothed output from the other terminal of the capacitor C 2 5 Low-pass filter 2 4, and adds the constant voltage to the power supply voltage to the switching element to create a voltage, which is supplied as the drive voltage to the drive circuit.
  • the switching output of the DC power supply when the switching output of the DC power supply is low level, for example, GND level, the potential of one terminal of the capacitor C 25 also becomes the GND level, and the other terminal of the capacitor C 25 is The potential of V becomes a constant voltage V 1 via the diode D, and the capacitor C 25 is charged.
  • the switching output of the DC power supply becomes high level, for example, Vcc level, the potential of one terminal of the capacitor C 25 also becomes Vcc level, and the potential of the other terminal of the capacitor C 25 becomes Vcc. It becomes + V 1 and starts discharging.
  • V 0 + V 1 is obtained, where V 0 is the changed power supply voltage from the DC power supply. That is, the power supply voltage V 0 is a potential obtained by smoothing two potentials V cc / G N D with a low pass filter, and changes according to the duty.
  • FIG. 3 is a block diagram showing the configuration of the digital amplifier 11 of this embodiment.
  • a digital amplifier 1 1 which is a 1-bit digital amplifier includes a digital signal source 1, a delta sigma modulation circuit 2, a gate drive circuit 3, an output full bridge circuit 4, a low pass filter (in the figure, LPF) 5, a variable voltage power supply 6 and microcomputer 7 are provided.
  • LPF low pass filter
  • the digital signal source 1 is a portion for inputting digital and no or analog audio signals, and has an amplitude adjustment function.
  • the digital signal source 1 functions as an amplitude adjustment function by multiplying the digital signal by the multiplication factor (the digital signal) in order to adjust the amplitude of the audio signal by digital processing based on the amplitude adjustment data output from the microcomputer 7. Magnification) That is, the multiplier 1a is provided as an amplitude variable means for multiplying the amplitude adjustment data.
  • the digital signal source 1 also has an A / D converter (A / D in the figure) lb that converts an analog audio signal into a digital audio signal. As a result, the digital signal source 1 outputs a digital signal from the multiplier 1a.
  • the ⁇ modulation circuit 2 as 1-bit conversion means performs ⁇ modulation on the audio signal whose amplitude is adjusted by the digital signal source 1 and outputs a 1-bit digital signal (P DM signal or PWM signal) It is a circuit. Also, the ⁇ block 101 generates two series of 1-bit digital signals S 1 and S 2 of the same positive phase component based on the generated binary signal, and outputs each.
  • the gate drive circuit 3 is a circuit that generates gate signals for driving the output transistors Q1 to Q4 of the output full bridge circuit 4 based on the 1-bit digital signals S1 and S2. , Have drivers 3 a, 3 b. Driver 3 a outputs a gate signal for turning on / off output transistor Q 1 based on 1-bit digital signal S 1 and an output transistor Q 3.
  • the driver 3 b outputs a gate signal that turns on / off the output transistor Q 2 in reverse phase with the output transistor Q 1 based on the 1-bit digital signal S 2 and outputs the output transistor Q 4 It outputs the transistor Q 3 and the gate signal driven at the opposite phase timing.
  • the drivers 3a and 3b are configured by logic circuits in order to output the correlation gate signals as described above based on the 1-bit digital signals S1 and S2.
  • the output bridge circuit 4 has output transistors Q 1 to Q 4 which are N-channel M S S transistors (NMOS FET).
  • the drains of the output transistors Ql and Q3 are connected to the power supply terminal 4a, and the sources of the output transistors Q2 and Q4 are connected to ground.
  • the variable power supply voltage V 0 generated by the variable power supply voltage 6 is applied to the power supply terminal 4 a.
  • the source of the output transistor Q1 is connected to the drain of the output transistor Q2, and the connection point is one output terminal (opposite phase output), and the source of the output transistor Q3 and the output transistor Q4 are connected.
  • the drain is connected, and the connection point is the other output (positive-phase output).
  • the gate signal from the above-mentioned driver 3a is input to the gate of the output transistor Ql, Q3, and the gate from the driver 3b is input to the gate of the output transistor Q2, Q4.
  • a signal is input.
  • the output transistors Q 1 and Q 4 are driven in phase, while the output transistors Q 2 and Q 3 are driven in phase, and the output transistors Q 1 and Q 4 and the output transistors Q 2 and Q 3 Are driven in reverse phase with each other, the output latch bridge circuit 4 performs push-pull operation, and outputs positive and negative phase pulse signals whose amplitude is amplified to V 0.
  • switching amplification is performed by the gate signal (drive signal) generated by the gate drive circuit 3 based on the 1-bit digital signals S1 and S2, and the output transistor Q1 of the output full bridge circuit 4 to By driving Q 4 (switching element) to switch out the power supply voltage V 0, it is possible to output a signal in which the amplitudes of the 1-bit digital signals S 1 and S 2 are amplified. That is, in the present digital amplifier 11, the gate drive circuit 3 and the output capacitor circuit 4 described above constitute a switching amplification unit 10 (amplifying means).
  • the low pass filter 5 has coils; L 1 and L 2 and capacitors C 1 and C 2.
  • the positive phase pulse signal described above is input to the input end of the coil L1, and the capacitor C1 is connected between the output end and the ground.
  • the pulse signal of the opposite phase is inputted to the input end of the coil L2, and the capacitor C2 is connected between the output end and the ground.
  • the positive phase pulse signal is converted to an analog audio signal by passing through a low pass filter circuit consisting of a coil L 1 and a capacitor C 1
  • a reverse phase pulse signal is a low pass consisting of a coil L 2 and a capacitor C 2 By passing through the filter circuit, it is converted to an analog audio signal.
  • the output device 8 is an electro-acoustic transducer such as a headphone or a speaker connected to the digital amplifier 1 1, and is a load that converts the positive phase and negative phase audio from the low pass filter 5 into voice. It has 8 a.
  • the positive-phase audio signal is input to one end of the load 8a, and the negative-phase audio signal is input to the other end.
  • a variable voltage power supply 6 as a voltage variable means is a power supply circuit that generates a variable power supply voltage V 0 to be applied to the output full bridge circuit 4.
  • This variable voltage The power supply 6 has the same servo system configuration as a general constant voltage power supply that feedbacks the output voltage and compares it with the reference voltage and controls the output voltage so that the difference disappears.
  • an analog power control voltage output from the microcomputer 7 is used as a reference voltage.
  • variable voltage power supply 6 outputs a single power supply voltage V 0, it is configured such that the output latch circuit 4 requires two positive and negative power supply voltages. And are configured to output two power supply voltages accordingly.
  • the digital volume setting value (input volume value) from the external volume setting device 9 is input to the microcomputer 7.
  • the volume setting device 9 includes, for example, an operation unit 9 a provided with an UP key and a DOWN key for volume setting by the user.
  • the volume setting device 9 changes the volume setting value stepwise (predetermined volume step unit), for example, when setting the volume value with the up key and down key, press the app key once.
  • the operation unit 9a may have a configuration other than the up key and down key as long as the operation input can be performed in volume step units as well, and may be independent of the volume setting unit 9 like a remote controller. It may be provided.
  • the microcomputer 7 outputs the amplitude adjustment data to the digital signal source 1 and outputs the power control voltage to the variable voltage power supply 6.
  • Setting control The microcomputer 7 as a means is, for each volume set value from the group setting device 9, the amplitude adjustment data and the power supply control voltage data (voltages respectively corresponding to the volume set value).
  • a setting table 7a storage means in which the value adjustment table is stored in association with the value) is provided, and amplitude adjustment data and power supply control voltage data corresponding to the input volume setting value are read out from the setting table 7a.
  • the microcomputer 7 also has a D / 7 A converter (D / A in the figure) 7 b for converting power supply control voltage data into the power supply control voltage of the analog port.
  • the power supply control voltage data stored in the setting table 7a are set to values such as 100%, 90%,..., 10% of the power supply voltage of the microcomputer 7, for example. Also, in the setting table 7a, multiplication coefficients to be given to the multiplier 1a of the digital signal source 1 are stored as amplitude adjustment data, such as 1, 0.9: ⁇ , 0.1. .
  • the output volume value (corresponding to the amplitude of the output signal from switching amplifier 10) output from output device 8 is the maximum volume value V o 1 max (corresponding to the maximum value of the amplitude) and the intermediate volume value
  • V o 1 max corresponding to the maximum value of the amplitude
  • the amplitude adjustment data becomes a constant value, and the power control voltage data is set to change at each volume step.
  • the amplitude adjustment data is set to a value that is 100% of the amplitude value of the digital audio signal input to the multiplier 1a in the digital signal source 1, that is, "1".
  • the power supply control voltage data When it is between the amplitude value V o l min (corresponding to the minimum value of the amplitude), the power supply control voltage data becomes a constant value, and the amplitude adjustment data is set to change in every volume step.
  • the power supply control voltage data is set such that the power supply voltage V0 has a predetermined value lower than the maximum value (for example, the lowest value is 0.1 times the maximum power supply voltage).
  • Digital audio signals if necessary, the multiplication factor from the microcomputer 7 in the multiplier 1 a to have you in the digital signal source 1 (amplitude adjustment data) amplitude is multiplied is adjusted.
  • the analog audio signal is converted to a digital signal by the AZD converter 1b, and then, as with the digital audio signal, the amplitude is adjusted by multiplying the multiplication coefficient by the multiplier 1a as necessary.
  • the digital signal output from the digital signal source 1 is converted into a 1-bit digital signal S 1, S 2 (positive-phase component) by the ⁇ ⁇ modulation circuit 2.
  • the above 1-bit digital signals S 1 and S 2 are input to the drivers 3 a and 3 b in the gate drive circuit 3 respectively.
  • the driver 3a outputs gate signals in opposite phase to each other generated based on the 1-bit digital signal S1 to the output transistors Q1 and Q3, respectively.
  • the driver 3 b outputs gate signals of opposite phase generated based on the 1-bit digital signal S 2 to the output transistors Q 2 and Q 4.
  • the output transistors Q 1 and Q 4 are driven in the same phase
  • the output transistors Q 2 and Q 3 are driven in the same phase, and the output transistors Q 1 and Q 4 and the output transistors Q 2 and Q 3 They are driven in opposite phase to each other. This will make the output full bridge A positive-phase and reverse-phase pulse signal amplified from the circuit 4 is output.
  • the combination of driving of the drivers 3a and 3b and the output transistors Q1 to Q4 is as shown in FIG. It is not limited.
  • the positive phase and negative phase pulse signals are converted into an analog signal by the low pass filter 5, and the analog signal is converted into voice by the output device 8 and output.
  • the volume setting value is set in the volume setting device 9.
  • the microphone computer 7 performs different volume control depending on the size of this volume setting value.
  • the amplitude adjustment data and the constant value are adjusted.
  • Power supply control voltage data corresponding to the volume set value is read from setting table 7a.
  • the amplitude adjustment data is given to the multiplier 1 a of the digital signal source 1 as a multiplication factor.
  • the power supply control voltage data is converted to an analog power supply control voltage by the DZA converter 7 b and supplied to the variable voltage power supply 6.
  • the digital signal input to the digital signal source 1 is multiplied by the above multiplication coefficient ("1") by the multiplier la, and the digital signal is output as it is with the input amplitude. Further, the variable voltage power supply 6 outputs a power supply voltage V0 controlled to be the above power supply control voltage.
  • the pulse signal amplified to the value of the above-mentioned power supply voltage V 0 is output. Therefore, the audio of the volume according to the power supply voltage V 0 is output from the output device 8.
  • the input calendar (indicated by ⁇ in the figure) (the level of the digital signal input from the digital signal source 1 to the ⁇ modulation circuit 2) is constant. Since the power supply voltage V 0 shown by is variable, the output level from the output full bridge circuit 4 changes substantially in accordance with the power supply voltage V 0 and changes in the unit of the program step, as shown in FIG. That is, in the volume range A, the value of the power supply voltage V 0 determines (adjusts) the output volume value.
  • the power supply voltage V 0 decreases as the output volume value is adjusted from the maximum volume value V o 1 max to an intermediate volume value V o 1 mid. Current consumption is also reduced accordingly.
  • the power control voltage data of a fixed value may be output.
  • Amplitude adjustment data of a value according to the volume setting value is read out from the setting table 7a.
  • the amplitude adjustment data is given to the multiplier 1 a of the digital signal source 1 as a multiplication factor.
  • the power supply control voltage data of a fixed value is converted to the power supply control voltage of the analog by the DZA converter 7 b and given to the variable voltage power supply 6.
  • the input digital audio signal is subjected to amplitude adjustment by being multiplied by a multiplication coefficient according to the output volume value in the multiplier 1a.
  • variable voltage power supply 6 outputs a constant power supply voltage V 0 controlled to be the above power supply control voltage.
  • the output full bridge circuit 4 outputs an amplified pulse signal within a range not exceeding a predetermined power supply voltage V 0. Therefore, from the output device 8, speech of a voice according to the amplitude level adjusted by the multiplier 1a is outputted.
  • volume range B in volume range B, the input feedback indicated by ⁇ in the figure is variable, and power supply voltage V 0 shown in ⁇ in the figure is constant, so the output full bridge circuit 4 As shown in the figure below, the output level from ⁇ ⁇ changes at the same change rate as the incoming call level in units of volume steps. That is, in the volume range B, the output volume value is determined (adjusted) by the value of the multiplication factor.
  • the power supply control voltage data is set so that the power supply voltage V 0 is a predetermined value lower than the maximum value, so the output volume value is an intermediate volume value V o 1 mid If adjusted to approach the minimum volume value V o 1 min from, the current consumption does not change.
  • the power supply voltage V 0 to the output full bridge circuit 4 is fixed at a predetermined level, the servo gain is secured by the variable voltage power supply 6 as in the low voltage output, and By stabilizing, the power supply voltage V 0 can be stably output. This can improve audio performance such as distortion, S / N and residual noise in the output full bridge circuit 4.
  • the deterioration of the distortion factor can be suppressed as compared with the configuration of the prior art in which the power supply voltage is variable in the entire volume range.
  • the distortion factor changes in the volume range B at almost the same change rate as the change rate in the volume range A. , It worsens with the decrease of output volume value.
  • the distortion factor is significantly reduced in the volume range B compared to the distortion factor of the prior art.
  • the consumption current in output full bridge circuit 4 can be maximized at 0. It can be suppressed to about 1 time, and the deterioration of audio performance can also be suppressed to a level that is practically inconvenient. If the above lower limit value is further lowered, power consumption can be further reduced, but it is not preferable because the audio performance is deteriorated so as to cause practical inconvenience (the sound quality is deteriorated).
  • the digital amplifier 1 1 of the present embodiment uses the digital signal source 1 to the ⁇ modulation circuit 2 with a constant multiplication coefficient in the range (volume range A) where the output volume value is large.
  • the power supply voltage V 0 of the output full multiplier circuit 4 is made variable while fixing the amplitude of the input digital signal input to the input, while the power supply voltage V 0 is within the small range (volume range B) of the output volume value.
  • the volume control by the microcomputer 7 is performed so as to make the amplitude of the input digital signal variable while keeping it constant.
  • the microcomputer 7 is provided with the setting table 7a in which the amplitude adjustment data and the data of the power supply control voltage respectively corresponding to the poly set values from the volume setting device 9 are stored in association with each other. Set the amplitude adjustment data and power supply control voltage data corresponding to the volume setting value. Read from 1 bull 7 a. This allows different data to be obtained simultaneously based on a single volume setpoint, thus facilitating the desired combination of amplitude adjustment data and power supply control voltage data as described above in the two volume ranges. Can be obtained. Therefore, the volume can be easily controlled in the two volume range as described above.
  • V o 1 mid priority is given to reduction of power consumption, reduction of audio performance, or both, depending on the performance of the 1-bit digital amplifier required. It is set arbitrarily depending on the combination.
  • the digital amplifier 12 is configured in the same manner as the digital amplifier 1 1 except for the variable voltage power supply 6, and a DC / DC converter 1 3 instead of the variable voltage power supply 6 and the embodiment described above.
  • a variable voltage power supply 3 2 in one digital amplifier 1 is provided.
  • D C / D C converter 1 3 is DZ in microcomputer 7
  • the DC / DC converter 13 includes a power supply circuit 1 3 a, a WM circuit 1 3 b, and a variable voltage power supply 3 0 in the digital amplifier 2 1 of the first embodiment described above.
  • the power supply circuit 1 3 a is a circuit similar to the variable voltage power supply 6 described above, and outputs a power supply voltage V 0 controlled based on the power supply control voltage.
  • the WM circuit 13 b is constituted by, for example, a general PWM comparator for generating a PWM signal, and an oscillator provided in the PWM circuit 13 b or an externally supplied constant cycle and Triangular wave signal with constant amplitude and above.
  • the power supply voltage V 0 is compared, and a pulse signal having a duty ratio proportional to the level of the power supply voltage V 0 is output as a result of the comparison.
  • variable voltage power supply 30 demodulates the power supply voltage V 0 at a level proportional to the duty ratio of the P w M signal by smoothing the p w M signal from the P WM circuit 13 b with the low pass filter 31. Further, the variable power supply voltage 30 is connected to the variable voltage power supply 3 2 in the same manner as the variable voltage power supply 3 0 in the digital amplifier 21 of the first embodiment.
  • Power supply voltage V 0 output from variable voltage power supply 30 is applied to power supply terminal 4 a of output full bridge circuit 4.
  • the DC power supply voltage V I is supplied to the driver 3 b of the gate drive circuit 3 as a power supply voltage as it is, in addition to being input to the variable voltage power supply 32.
  • the voltage V 0 + V 1 output from the variable voltage power supply 32 is given as a power supply voltage to the driver 3 a of the gate drive circuit 3.
  • the digital amplifier 12 configured in this way suppresses the power consumption of the output full page circuit 4 in the range where the output volume value is large, while the output volume In the lower range, deterioration of audio performance can be suppressed.
  • the digital amplifier 2 1 when the power supply voltage V 0 is high, the gate drive voltage of the output transistors Q 1 and Q 3 by the driver 3 a is also increased, and when the power supply voltage V 0 is lowered. The gate drive voltage is also lowered, and the on-time gate voltage can always be maintained higher than the source voltage by a predetermined voltage V 1 which is predetermined.
  • driver 3 a without affecting the switching operation of output transistors Q 1 and Q 3.
  • FIG. 7 is a block diagram showing a mini-disc apparatus as a digital signal recording and reproducing apparatus according to this embodiment.
  • a disc 41 which is a rewritable magneto-optical recording medium, is used.
  • Addresses assigned as recording units are assigned consecutive numbers across the entire recording surface of the disc 41 and are set in advance.
  • a group of related information data Audio data such as music, which is a data set, is recorded on the recording surface.
  • the disc 4 1 has a read-only area for reproduction only and a U-T0C area that can be rewritten on the circumference part immediately thereafter (list information). And its U—a program area for recording audio data and subdata outside the TOC area. And, the lead-out area is sequentially set in the outermost part.
  • an optical pickup 42 for reproducing audio data from the recording surface of the disc 4 1 is provided, and the optical pickup 42 is also used to record new audio data on the disc 4 1.
  • a memory controller a shock proof memory controller
  • a voice decompression 'compression circuit 4 7, a D / A' A / D converter 4 8, a system controller (control means) 4 9 such as a microcomputer, and a servo circuit 5 0 are provided.
  • the driver circuit 51 the spin motor 52, the feed motor 53, the power ON / OFF circuit 54, the head drive unit 55, and the recording head 56
  • An audio output terminal 5 7, an audio input terminal 5 8, an input unit 5 9, and a digital amplifier 6 0 are provided.
  • a song rewriting key 5 9 a for instructing rewriting of a recorded song to a new song and a song number for designating a song to be rewritten are specified in the input unit 5 9, and a song for instructing rewriting of all songs Designated numeric keypad ⁇ All songs specification numeric keypad (instruction section) 5 9 b and control key 5 9 c are provided for writing.
  • the controller key 5 9 c is for instructing a general function, that is, a recording / reproducing function as a recording / reproducing apparatus such as recording / reproducing, etc.
  • a general function that is, a recording / reproducing function as a recording / reproducing apparatus such as recording / reproducing, etc.
  • the recording key, pause Includes keys, play key, and stop key are examples of the recording key, pause Includes keys, play key, and stop key.
  • the digital amplifier 60 is configured by the digital amplifier 2 1 shown in FIG. 1, the digital amplifier 1 1 shown in FIG. 3 or the digital amplifier 1 2 shown in FIG.
  • the analog audio signal output to the audio output terminal 57 is converted to a 1-bit digital signal to perform amplification with high efficiency.
  • the digital amplifier 60 composed of the digital amplifier 11 can also convert the multi-bit digital audio signal output from the audio compression / decompression circuit 47 directly into a 1-bit digital signal. .
  • the disc motor 41 When reproducing the disc 41 in the mini disc apparatus, the disc motor 41 is rotationally driven by the spin motor 52 driven by the driver circuit 51, and the feed motor 53 driven by the driver circuit 51.
  • the pickup 2 is sent in the radial direction of the disk 41, and the audio data recorded on the disk 41 is read by the pickup 42.
  • the audio data read out by the pickup 4 2 is amplified by the RF amplifier 4 3 and sent to the encoder / decoder signal processing circuit 4 c .
  • the RF amplifier 4 3 is an audio signal read out by the pickup 4 2
  • the servo control signal such as the focus error signal and the tracking error signal is generated from the data and output to the servo circuit 50.
  • the servo circuit 50 applies the servo control of the pickup 4 2 with the servo control signal from the RF amplifier 4 3 and the control signal from the system controller 4 9 comprising a microphone computer etc. To control the driver circuit 51 as described above. Further, the driver circuit 51 drives the pickup 42, the feed motor 53 and the spin motor 52 in accordance with the control signal from the servo circuit 50.
  • the encoder / decoder signal processing circuit 4 4 demodulates the signal amplified by the amplifier 4 3, further performs signal processing such as error correction, and performs memory control.
  • Signal processing such as error correction
  • the memory controller 45 writes the signal sent from the encoder 'decoder signal processing circuit 44 as a writing means to the shock proof memory 46 as a storage means. Also, the memory controller 45 reads out the audio data stored in the shock proof memory 46 as a memory reading means, and sends it to the audio expansion / compression circuit 47.
  • the audio expansion / compression circuit 4 7 decompresses and restores the input audio data in accordance with a predetermined format in the built-in audio expansion circuit, and sends it to the D / A ⁇ A / D converter 4 8.
  • D / A ⁇ A / D converter 4 8 converts the input digital signal into a built-in D / A converter 4 8 a and converts it into an audio signal. Then, the audio signal is output from the output terminal 57 as audio.
  • the audio signal input from the audio input terminal 5 8 is sent to the DZA ⁇ AZD converter 4 8, and the audio signal which is an analog signal is incorporated into the audio data which is a digital signal.
  • the converter 48b converts it and the audio data is sent to the audio expansion / compression circuit 47.
  • Voice decompression 'Compression circuit 4 7 is a built-in voice compression circuit that reduces the amount of input data to about 1/5 by the information compression technology of a mini disk unit called ATRAC (Adaptive TRansf orm Acoustic Coding).
  • ATRAC Adaptive TRansf orm Acoustic Coding
  • data compression the compressed audio data is sent to the memory controller 5, the memory controller 4 5 writes the audio data sent to the shock-proof memory 4 6.
  • the memory controller 45 also reads out the audio data stored in the shock proof memory 46 and sends it to the encoder / decoder signal processing circuit 44 where it is used for modulation and error correction. Add the code etc.
  • Such voice data is sent to the head driver 5.5.
  • the head driver 55 outputs a digital signal to the recording head 56 based on the audio data, and the above recording head based on the control signal from the system controller 49.
  • the strong laser beam from the pickup 4 2 is controlled by the system controller 4 9 via the power supply ON / OFF circuit 54 and the driver circuit 5 1.
  • the digital signal recording and reproducing apparatus according to the third embodiment is a portable device, it is necessary to drive the apparatus with limited power for a long time, and the technology for reducing power consumption described in the first and second embodiments. Is particularly effective.
  • the present invention since the present invention adopts a configuration for reducing the power at the time of small volume in the digital amplifier, it can contribute to the reduction of the power consumption if applied to a digital audio reproducing apparatus etc. is there. Furthermore, the present invention is configured to reduce distortion in a range where the output volume value is small. It is useful to improve audio performance if it is applied to digital audio playback devices etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

　デジタルアンプ（２１）は、ゲートドライブ回路（２８，２９）が出力トランジスタ（Ｑ２１～Ｑ２４）を駆動し、可変電圧電源（３０）からの電源電圧（Ｖ０）をスイッチングさせることでΔΣブロック（２２）からの１ビットデジタル信号の振幅増幅を行う。可変電圧電源（３２）は、上側ゲートドライブ回路（２８）による出力トランジスタ（Ｑ２１，Ｑ２３）の駆動電圧を、可変電圧電源（３０）からの電源電圧（Ｖ０）に下側ゲートドライブ回路（２９）に与えられる一定電圧（Ｖ１）を加算した電圧（Ｖ０＋Ｖ１）として、電源電圧（Ｖ０）に追従して変化させる。これにより、出力トランジスタ（Ｑ２１，Ｑ２３）のスイッチング動作に影響を与えることなく、駆動電圧が必要最小限の電圧になる。したがって、小ボリューム時における上側ゲートドライブ回路（２８）の消費電力を削減できる。

Description

明 細 書 ボリ ユ ーム調整装置、 デジタルアンプおよびデジタル信号再生装置 技術分野
本発明は、 P DM (Pulse Density Modulation) 信号または PWM ( Pulse Width Modulation ) 信号を用いてスィツチング素子を駆動し、 スィツチング素子を飽和域で使用することでオーディォ信号の高効率電 力増幅を行う D級增幅器などからなるデジタルアンプのボリューム制御 に関するものである。 背景技術
従来、 上記のような高効率電力増幅器は、 ボリ ュームの制御手法によ つて、 信号源において信号の振幅を調整する構成、 またはデルタシグマ 変調後の 1 ビッ トデジタル信号を.増幅する増幅部で信号の振幅を調整す る構成に分けられる。 図 8は、 前者の構成による高効率電力増幅器を示 し、 図 9は、 後者の構成による高効率電力増幅器を示している。
図 8および図 9に示す構成では、 デジタル信号源 1 0 1から出力され たデジタルのオーディォ信号が Δ∑変調回路 1 0 2で Δ∑変調されるこ とで 1 ビッ トデジタル信号となり、 ゲート ドライブ回路 1 0 3に供給さ れる。 ゲート ドライブ回路 1 0 3は、 その 1 ビッ トデジタル信号に基づ いたゲート ドライブ信号を出力して、 出力フルブリ ッジ回路 1 0 4を構 成するパワー MO S F E Tを駆動する。 出力フルプリ ッジ回路 1· 0 4で は、 パワー MO S F Ε Τのスイ ッチング動作により、 電力増幅された 1 ビッ トデジタル信号が得られる。 そして、 この増幅された 1 ビッ トデジ タル信号は、 ローパスフィルタ 1 0 5を通過することでアナログオーデ ィォ信号に変換され、 へッ ドホンなどの出力装置 1 0 6によって音声と して出力される。
図 8 の構成では、 マイクロコンピュータ 1 0 7によって与えられる振 幅調整信号によ り、 デジタル信号源 1 0 1において、 オーディオ信号の 振幅がボリュームステップ単位で制御される。 また、 出力フルブリ ッジ 回路 1 0 4では、 その電源端子に固定電圧電源 1 0 8から一定の電源電 圧が付与されることによって、 1 ビッ トデジタル信号が振幅調整されな い c
図 8 の構成に関連する先行技術文献と しては、 特開 2 0 0 0— 3 3 2 5 5 3号公報 （公開日 ： 2 0 0 0年 1 1月 3 0 日） が挙げられる。 この 文献に記載された 1 ビッ トデジタルアンプでは、 入力信号と してデジタ ルのオーディオ信号やアナログのオーディオ信号をレベルコントロール 装置で変更している。 ただし、 この 1 ビッ トデジタルアンプは、 振幅レ ベルが変更された信号と、 パルス増幅器から帰還回路を経て負帰還され ■ た帰還信号との差分を Δ∑変調部によって 1 ビッ トで量子化する点で、 図 8 の構成と異なっている。
一方、 図 9 の構成では、 デジタル信号源 1 0 1におけるオーディオ信 号の振幅調整が行われない代わりに、 マイクロコンピュータ 1 0 7によ つて与えられるアナ口グの電源制御電圧により、 可変電圧電源 1 0 9の 電源電圧がボリ ューム設定ステップ単位で制御される。 これにより、 出 力フルブリ ッジ回路 1 0 4では、 その電源端子に固定電圧電源 1 0 9で 制御された可変の電源電圧が付与されることで、 1 ビッ トデジタル信号 が振幅調整される。
図 9の構成では、 図 1 0に△にて示すように、 デジタル信号源 1 0 1 からの入力信号の振幅レベル （入力レベル） は一定であり、 口およぴ0 にて示すように、 可変電圧電源 1 0 9の電源電圧のレベルと出力フルブ リ ッジ回路 1 0 4の出力の振幅レベル （出力レベル） とがほぼ一致して 変化する。
なお、 図 9の構成に関連する先行技術文献は発見されなかった。
図 1 1は、 図 9の構成に類似する高効率増幅器と しての従来技術のデ ジタルアンプ 2 0 1の構成を示すブロック図である。
このデジタルアンプ 2 0 1は、 アナログ音響信号を、 Δ Σブロック 2
0 2において 1 ビッ トデジタル信号に変換した後、 電力増幅 （振幅変 換） し、 ローパスフィルタ 2 0 3， 2 0 4によって再ぴアナログ信号に 変換することで、 前記のように高効率に電力増幅を行う。 電力増幅は、 出力 ドライブ回路 2 0 5において、 ハイ レベルの電源ライン 2 0 6 と口 一レベルの電源ライン 2 0 7 との間に介在された NMO S F E Tからな る出力 トランジスタ Q 2 0 1 , Q 2 0 2の直列回路と、 NMO S F E T からなる出力 トランジスタ Q 2 0 3， Q 2 0 4の直列回路とによるプッ シュプル動作で行われる。 これらの出力 トランジスタ Q 2 0 1〜Q 2 0 4が飽和域で動作することで、 前記のように高効率な電力増幅が可能に なる。
このため、 Δ∑プロック 2 0 2からの 1 ビッ ト信号は上側ゲート ドラ ィブ回路 2 0 8に入力され、 ここで生成される正相成分および逆相成分 によって出力 トランジスタ Q 2 0 1 , Q 2 0 3が駆動される。 Δ Σプロ ック 2 0 2からのもう一方の 1 ビッ ト信号は下側ゲート ドライブ回路 2 4
0 9に入力され、 ここで生成される正相成分およぴ逆相成分によって出 カ トランジスタ Q 2 0 2 , Q 2 0 4が駆動される。 これらのゲート ドラ イブ回路 2 0 8 , 2 0 9によって、 対角線同士の出力 トランジスタ Q 2 0 1 , Q 2 0 4の組が同相で駆動され、 出力 トランジスタ Q 2 0 2 , Q 2 0 3の組が同相で駆動され、 かつ出力 トランジスタ Q 2 0 1 , Q 2 0 4の組と出力 トランジスタ Q 2 0 2， Q 2 0 3の組とは、 相互に逆相で 駆動されて、 前記プッシュプル動作が実現される。
そして、 出力 トランジスタ Q 2 0 1 , Q 2 0 3の ドレインには、 電源 ライン 2 0 6を介して可変電圧電源 2 1 0からの可変の直流電源電圧 V 0 0が入力される。 出力 トランジスタ Q 2 0 2 , Q 2 0 4のソースは、 電源ライン 2 0 7を介して GND レベルとされる。 また、 出カ トランジ スタ Q 2 0 1 のソースと出力 トランジスタ Q 2 0 2の ドレインとの接続 点および出力 トランジスタ Q 2 0 3のソースと出力 トランジスタ Q 2 0 4のドレインとの接続点は出力端となり、 ローパスフィルタ 2 0 3 , 2 0 4を介して、 それぞれ正相の出力端 P 2 0 1および逆相の出力端 P 2 0 2に接続される。 出力端 P 2 0 1， P 2 0 2間には、 負荷抵抗 R 2 0 1が揷入されている。 ローパスフィルタ 2 0 3， 2 0 4は、 コイル L 2 0 1 , L 2 0 2およびコンデンサ C 2 0 1 , C 2 0 2から構成されてい る。
一方、 可変電圧電源 2 1 0には、 電源入力端 T O Oから、 Vccレベル と GNDレベルとで切換わる PWM信号が入力されている。 これらの電 位 Vcc/GNDが可変電圧電源 2 1 0を構成するローパスフィルタ 2 1 1で平滑化されると、 PWM信号のデューティに応じた電圧が出力され る。 この電圧は、 電源ライン 2 0 6を介して出力トランジスタ Q 2 0 1 Q 2 0 3 の ドレイ ンに電源電圧 V 0 0 と して入力される。 電源電圧 V 0 0を変化することで、 出力されるデジタル信号の振幅レベルが変化し、 口一パスフィルタ 2 0 3 , 2 0 4で平滑化されると、 再生されるアナ口 グオーディオ信号のレベルを変化、 すなわちボリ ユーム調整を行う こと ができる。 ローパスフィルタ 2 1 1 は、 コイル L 2 0 3およぴコンデン サ C 2 0 3力 ら構成されている。
また、 上側ゲート ドライブ回路 2 0 8には、 電源入力端 T O 1に与え られる図示しない固定電圧電源からの直流電源電圧 V 0 1が入力される。 同様に、 下側ゲート ドライブ回路 2 0 9には、 電源入力端 T O 2に与え られる図示しない固定電圧電源からの直流電源電圧 V 0 2が入力される。 近年、 上記のよ うな高効率増幅器においては、 さらなる省電力化が強 く要望されるようになってきている。
しかしながら、 図 8および図 9の構成では、 消費電力の点で以下のよ うな問題点がある。
図 8の構成では、 小ポリユーム時でも Δ∑変調回路 1 0 2からの出力 信号をスツチング増幅する出力フルブリ ッジ回路 1 0 4には電源電圧と して一定電圧を与えるので、 一般に消費電力は大ボリ ュームと同じに設 定されていた （公知の事実で特にデータはなし） 。 消費電力を低減させ るために、 出カフルブリ ッジ回路 1 0 4の電源電圧を低下させることが 考えられる。 しかしながら、 電源電圧の低下は、 出力レベルを低下させ るので、 最大出力 （最大ボリ ューム） も低下してしまう という不都合が ある。
図 9の構成では、 可変電圧電源 1 0 9の電源電圧のレベルと出力フル ブリ ッジ回路 1 0 4の出力の振幅レベル （出力レベル） とがほぼ一致し て変化するので、 図 8の構成のように消費電力が常に大ボリユ ーム状態 であることはない。 ところが、 図 9の構成では、 一般的に可変電圧電源 1 0 9はサーボ回路の構成となっていることから、 低電圧出力時はサー ボゲインが取れなくなり、 このためサーポが十分働いていない電圧をス イッチング増幅手段へ供給すること となり、 歪率の増加、 S Z Nの低下、 残留ノィズの増加などのオーディォ性能の低下を招いていた。 このとき の歪率のデータ例を図 3のグラフに示す。 図中♦にて示すように、 出力 ポリ ユ ーム値が小さい範囲では、 出力ボリユ ーム値が小さくなるのに従 い歪率が増加している。
また、 デジタルアンプ 2 0 1では、 小ボリ ューム時には、 上述のよう に電源入力端 T O Oへの P WM信号のデューティを小さくすることで、 実際にスピーカに与えられる電力レベル、 すなわち出力 ドライブ回路 5 5において消費される電力レベルは小さくなるものの、 残余の回路での 消費電力は、 大ボリ ューム時と同じである。 これは、 図 9の構成でも同 様であり、 例えば、 小ボリューム時のゲート ドライブ回路 1 0 3におけ る消費電力は大ボリ ユ ーム時と同じである。
本発明は、 上記の問題点に鑑みてなされたものであって、 デジタルァ ンプにおいて小ボリューム時の消費電力の低減を図ることを主な目的と している。 本発明は、 さらには、 デジタルアンプにおけるオーディオ性 能を改善することを目的としている。 発明の開示
本発明のデジタルアンプは、 1 ビッ ト信号に変換されたオーディオ信 号に応答して、 駆動回路がスイ ッチング素子を駆動し、 電源電圧をスィ ツチングさせることで前記オーディォ信号を振幅増幅するデジタルァン プにおいて、 可変の前記電源電圧を発生する可変電源電圧発生手段と、 前記電源電圧変化に連動して、 前記駆動回路によるスィツチング素子の 駆動電圧を変化させる駆動電圧変化手段とを含んでいる。
上記の構成によれば、 出力振幅の変化のためにデジタルアンプの電源 電圧を可変電源電圧発生回路により変化可能と し、 これに合わせて、 駆 動電圧変化手段は、 M O S F E Tのゲート電圧などのスィッチング素子 の駆動電圧も合わせて変化させる。 すなわち、 たとえば電源電圧が高い ときには前記駆動電圧も高く し、 電源電圧が低く なると前記駆動電圧も 低くする。 こう して、 たとえば N M O S F E Tの場合には、 オン時のゲ 一ト電圧を常にソース電圧より も予め定める電圧だけ高く保持する。
したがって、 スイッチング素子のスイッチング動作に影響を与えるこ となく、 前記駆動電圧を必要最小限の電圧とすることができ、 小出力振 幅時における駆動回路の消費電力を削減することができる。
また、 本発明のデジタルアンプでは、 前記可変電源電圧発生手段は. 前記スィツチング素子への可変電源電圧を作成するために、 予め定める 直流電圧がデューティ可変でスィツチングされてなるパルス幅変調信号 を平滑化するローパスフィルタを有し、 前記駆動電圧変化手段は、 前記 パルス幅変調信号が一方の端子に入力されるコンデンサと、 前記コンデ ンサの他方の端子に予め定める定電圧を入力するダイオードと、 前記コ ンデンサの他方の端子からの出力を平滑化するローパスフィルタ とを有 し、 前記電源電圧に前記定電圧を加算した電圧を前記駆動回路に前記駆 動電圧と して供給することを特徴とする。
上記の構成によれば、 直流電源のスイ ッチング出力がローレベル、 た とえば GNDレベルであるときには、 コンデンサの一方の端子の電位も 該 G ND レベルとなり、 コンデンサの他方の端子の電位は前記ダイォー ドを介する定電圧 V 1 となって該コンデンサは充電される。 これに対し て、 直流電源のスイ ッチング出力がハイ レベル、 たとえば Vccレベルと なると、 コンデンサの一方の端子の電位も該 Vccレベルとなり、 コンデ ンサの他方の端子の電位は Vcc+V 1 となって放電を開始する。 そして. これらの電位 V 1 / Vcc+V 1をローパスフィルタで平滑化すると、 直 流電源からの変化された電源電圧を V 0 とすると、 V 0 + V 1 となる。 すなわち、 電源電圧 V 0は、 2つの電位 Vcc/GNDをローパスフィル タで平滑化した電位であり、 デューティに応じて変化する。
したがって、 前記電源電圧 V 0の変化に連動して、 常に定電圧 V I を 加算した駆動電圧を容易に作成することができる。
本発明の他のボリューム制御装置は、 1 ビッ ト信号に変換されたォー ディォ信号をスッチング増幅する増幅手段を有するアンプから出力され る出力信号の振幅を制御するボリ ューム制御装置において、 前記 1 ビッ ト信号に変換される前の前記オーディオ信号の振幅を指定された倍率の 大きさに変化させる振幅可変手段と、 前記増幅手段に付与する電源電圧 を指定された電圧値に変化させる電圧可変手段と、 前記振幅が最大値と 所定の中間値との間に設定されるときに、 前記倍率を一定に設定すると ともに、 前記電圧値を指定された入力ボリ ューム値に応じた値に設定す る一方、 前記振幅が前記中間値と前記最小値との間に設定されるときに 、 前記電圧値を一定に設定するとともに、 前記倍率を指定された入力ポ リユーム値に応じた値に設定する設定制御手段を含んでいる。
上記の構成では、 出力信号の振幅が最大値と中間値との間に設定され るときに、 設定制御手段により設定された一定の倍率と入力ボリ ューム 値に応じた電圧値とが、 それぞれ振幅可変手段と電圧可変手段と 与え られる。 これにより、 その倍率に応じた一定振幅のオーディオ信号が振 幅可変手段から出力され、 例えば Δ∑変調回路によって 1 ビッ ト信号に 変換された後、 増幅手段でスイ ッチング増幅される。 ここで、 スィ ッチ ング増幅とは、 1 ビッ ト信号を基に生成された駆動信号により複数のス ィツチング素子を駆動して電源電圧をスィツチング出力することで 1 ビ ッ ト信号の振幅が増幅された信号を出力することである。 上記のスィッ チング増幅のとき、 增幅手段に付与される電源電圧は、 入力ボリ ューム 値に応じた電圧値と して電圧可変手段から出力される。 それゆえ、 増幅 手段からの出力信号の振幅は電源電圧によって調整される。 この結果、 出力信号の振幅が最大値から中間値に近づく よ うに調整されるほど電源 電圧が低下するので、 振幅手段での電流消費もそれに応じて低減する。 一方、 出力信号の振幅が中間値と最小値との間に設定されるときに、 設定制御手段により設定された一定の電圧値と入力ボリ ューム値に応じ た倍率とが、 それぞれ電圧可変手段と振幅可変手段とに与えられる。 こ れにより、 入力ボリューム値に応じた振幅のオーディォ信号が振幅可変 手段から出力され、 1 ビッ ト信号に変換された後、 増幅手段でスィツチ ング増幅される。 このとき、 増幅手段に付与される電源電圧は、 一定の 電圧値として電圧可変手段から出力される。 それゆえ、 増幅手段からの 出力信号の振幅は倍率によって調整される。 この結果、 出力信号の振幅 が中間値から最小値に近づく ように調整されても、 電源電圧が変わらな いので、 サーポ系の可変電源装置からなる電圧可変手段において、 サー ボが安定して動作することにより、 電源電圧を安定して出力することが できる。 増幅手段は、 安定した電源電圧が与えられることにより、 歪率 などのオーディォ性能の悪化が抑制される。
前記のボリューム制御装置において、 前記設定制御手段は、 前記入力 ボリユーム値に対応する前記倍率おょぴ前記電圧値とを記憶する記憶手 段を有しており、 指定された前記入力ボリ ューム値に基づいて、 対応す る前記倍率および前記電圧値を出力することが好ましい。 これにより、 単一の入力ボリ ユーム値に基づいて倍率および電圧値が同時に得られる ので、 上記の 2つの振幅調整範囲での倍率と電圧値との所望の組み合わ せを容易に得ることができる。 したがって、 上記の 2つの振幅調整範囲 で容易にボリューム制御をすることができる。
前記のボリ ューム制御装置において、 前記設定制御手段は、 前記振幅 が前記中間値と前記最小値との間に設定されるときに、 前記電圧値を最 大値の 0 . 1倍に設定することが好ましい。 これによ り、 増幅手段での 消費電流を最大時の 0 . 1倍程度に抑えることができると ともに、 ォー ディォ性能の悪化も実用上不都合のない程度に抑えることができる。 し たがって、 より高性能なボリユーム制御装置を提供することができる。 本発明のデジタルアンプは、 前記の各構成のポリ ユーム制御装置のい ずれかと、 前記オーディオ信号を 1 ビッ ト信号に変換する 1 ビッ ト変換 手段と、 前記増幅手段とを備えている。 これにより、 低消費電力かつ高 オーディオ性能を備えたデジタルアンプを提供することができる。
本発明のさらに他の目的、 特徴、 および優れた点は、 以下に示す記載 によって十分わかるであろう。 また、 本発明の利益は、 添付図面を参照 した次の説明で明白になるであろう。 図面の簡単な説明
図 1は、 本発明の一実施例のデジタルアンプの構成を示すプロ ック図 である。
図 2は、 従来のデジタルアンプと図 1 のデジタルァンプとの電源電圧 の関係を示すグラフである。
図 3は、 本発明の他の実施例のデジタルアンプの構成を示すブロック 図である。
図 4は、 図 3のデジタルアンプにおいてボリ ユーム制御を行うための 制御特性を示すグラフである。
図 5は、 図 3のデジタルアンプおよび従来のデジタルアンプのボリ ュ ーム制御による出力ボリ ユーム値に対する歪率の変化を示すグラフであ る。
図 6は、 図 3のデジタルアンプの変形例の構成を示すブロック図であ る。
図 7は、 本発明のさらに他の実施例のデジタル信号記録再生装置を示 すブロック図である。
図 8は、 従来のデジタルアンプの構成を示すブロ ック図である。
図 9は、 従来の他のデジタルアンプの構成を示すブロ ック図である。 図 1 0は、 図 9のデジタルアンプにおいてボリ ューム制御を行うため の制御特性を示すグラフである。
図 1 1 は、 従来のさらに他のデジタルアンプの構成を示すブロ ック図 である。 発明を実施するための最良の形態 以下、 実施例おょぴ比較例により、 本発明をさらに詳細に説明するが 、 本発明はこれらにより何ら限定されるものではない。
〔実施例 1〕
本発明の一実施例について、 図 1およぴ図 2に基づいて説明すれば、 以下の通りである。
図 1は、 本実施例のデジタルアンプ 2 1の構成を示すブロック図であ る。
このデジタルアンプ 2 1は、 アナログォーディォ信号を、 Δ∑プロッ ク 2 2において， P DMや P WMの 1 ビッ トデジタル信号に変換した後, 電力増幅 （振幅変換） し、 ローパスフィルタ 2 3 , 2 4によって再ぴァ ナログ信号に変換することで、 高効率に電力増幅を行う。 また、 前記電 力増幅は、 出力 ドライブ回路 2 5において、 ハイ レベルの電源ライン 2 6 とローレベルの電源ライン 2 7 との間に介在された NMO S F E Tか らなる出力 トランジスタ Q 2 1， Q 2 2の直列回路と、 NMO S F E T からなる出力 トランジスタ Q 2 3， Q 2 4の直列回路とによるプッシュ プル動作で行われる。
厶∑ブロック 2 2からの 1 ビッ ト信号は上側ゲート ドライブ回路 2 8 に入力され、 ここで生成される正相成分およぴ逆相成分によって出力 ト ランジスタ Q 2 1， Q 2 3が駆動され、 もう一方の 1 ビッ ト信号は下側 ゲート ドライブ回路 2 9に入力され、 ここで生成される正相成分および 逆相成分によって出力 トランジスタ Q 2 2， Q 2 4が駆動される。 これ らのゲート ドライブ回路 2 8 , 2 9によって、 対角線同士の NMO S F E TQ 2 1 , Q 2 4の組が同相で駆動され、 出力 トランジスタ Q 2 2 , Q 2 3の組が同相で駆動され、 かつ出力 トランジスタ Q 2 1， Q 2 4の 組と出力 トランジスタ Q 2 2 , Q 2 3の組とは、 相互に逆相で駆動され て、 前記プッシュプル動作が実現される。
上側ゲート ドライブ回路 2 8および下側ゲート ドライブ回路 2 9は、 例えば、 C M〇 Sゲー ト I Cによって構成されている。 上側ゲート ドラ イブ回路 2 8は、 後述する可変電圧電源 3 0からの出力電圧が電源電圧 と して与えられ、 この電源電圧とほぼ等しいオン時のゲー ト電圧を出力 する。 下側ゲート ドライブ回路 2 9は、 後述する可変電圧電源 3 2から の出力電圧が電源電圧と して与えられ、 この電源電圧とほぼ等しいオン 時のゲート電圧を出力する。
そして、 出力 トランジスタ Q 2 1， Q 2 3の ドレイ ンには、 前記電源 ライン 2 6を介して可変電圧電源 3 0からの可変の直流電源電圧 V 0が 入力され、 出力 トランジスタ Q 2 2 , Q 2 4のソースは、 電源ライン 2 7を介して GNDレベルとされる。 また、 出力 トランジスタ Q 2 1のソ ースと出力 トランジスタ Q 2 2の ドレインとの接続点および出力 トラン ジスタ Q 2 3のソースと出力 トランジスタ Q 2 4の ドレインとの接続点 は出力端となり、 前記ローパスフィルタ 2 3， 2 4を介して、 それぞれ 正相の出力端 P 1および逆相の出力端 P 2に接続される。 出力端 P 1 , P 2間には、 負荷抵抗 Rが揷入されている。 前記ローパスフィルタ 2 3： 2 4は、 それぞれコイル L 2 1， L 2 2およびコンデンサ C 2 1 , C 2 2から構成されている。
一方、 可変電源電圧発生手段である可変電圧電源 3 0には、 電源入力 端 T Oから、 Vccレベルと GNDレベルとで切換わる P WM信号が入力 されており、 これらの電位 Vcc/G NDが可変電圧電源 3 0を構成する ローパスフィルタ 3 1で平滑化されると、 P WM信号のデューティ比に 応じた電圧が出力され、 電源ライン 2 6を介して出力 トランジスタ Q 2 1 , Q 2 3 の ドレイ ンに、 電源電圧 V 0 と して入力される。 電源電圧 V 0を変化することで、 出力されるデジタル信号の振幅レベルが変化し、 ローパスフィルタ 2 3， 2 4 で平滑化されると、 再生されるアナログォ 一ディォ信号のレベルを変化、 すなわちボリ ューム調整を行う ことがで きる。 これは、 P W M信号がボリ ューム調整信号となっていることを意 味する。 ローパスフィルタ 3 1は、 コイル L 2 3およびコンデンサ C 2 3から構成されている。
以上のような構成は、 前述の従来のデジタルアンプ 5 1 と同様である c しかしながら、 本発明のデジタルアンプ 2 1で注目すべきは、 下側ゲー ト ドライブ回路 2 9には、 電源入力端 T 1に与えられる図示しない固定 電圧電源からの直流電源電圧 V 1が直接入力されるのに対して、 上側ゲ 一ト ドライブ回路 2 8には、 電源電圧 V 1が電源電圧 V 0に加算された 電圧が、 駆動電圧変化手段である可変電圧電源 3 2によって作成されて 入力されることである。 このため、 可変電圧電源 3 2は、 可変電圧電源 3 0 と同様に、 コイル L 2 4およびコンデンサ C 2 4から成るローパス フィルタ 3 3を備えるとともに、 コンデンサ C 2 5およびダイォード D を備えて構成される。
コンデンサ C 2 5の一方の端子には、 電源入力端 T 0に入力される V ccレベルと G N D レベルとで切換わる P W M信号が入力され、 他方の端 子には、 電源入力端 T 1からの一定の電源電圧 V 1力 S、 ダイオード Dを 介して入力される。 このコンデンサ C 2 5の他方の端子からの出力が、 ローパスフィルタ 3 3で平滑化されて上側ゲート ドライブ回路 2 8に入 力される。 したがって、 P WM信号が G N Dレベルであるときには、 コンデンサ C 2 5の一方の端子の電位も該 GNDレベルとなり、 他方の端子の電位 は前記ダイォード Dを介する電源電圧 V 1 となって該コンデンサ C 2 5 は充電される。 これに対して、 PWM信号が Vccレベルとなると、 コン デンサ C 2 5の一方の端子の電位も該 Vccレベルとなり、 他方の端子の 電位は Vcc+ V 1 となって放電を開始する。 そして、 これらの電位 V I / Vcc+ V 1を口一パスフィルタ 3 3で平滑化すると、 V 0 +V 1 とな る。 すなわち、 電源電圧 V 0は、 2つの電位 VccZG N Dをローパスフ ィルタ 3 1で平滑化した電位であり、 デューティに応じて変化する。 こ う して、 電源電圧 V 0の変化に連動して、 常に一定の電圧 V 1を加算し た駆動電圧を容易に作成することができる。
さらに、 上側ゲート ドライブ回路 2 8 と して、 たとえば C M O Sゲー ト I Cを使用することによって、 電源電圧を可変すると、 それに伴って 出力電圧も追従して変化することになり、 消費電力もそれに追従して変 化する。
上述のよ うに構成されるデジタルアンプ 2 1において、 下側の出力 ト ランジスタ Q 2 2， Q 2 4をオンさせるために必要となるゲート一ソー ス間電圧 V G S 1は、 ソース電位が G N D電位であるので、 MO S F E Tの仕様書上規定されている電圧であり、 たとえば 2. 5 Vである。 こ れに対して、 上側の出力 トランジスタ Q 2 1， Q 2 3をオンさせるため に必要となるゲートーソース間電圧 V G S 2には、 ソース電位が前記電 源電圧 V 0であるので、 V O + 2. 5 Vとなる。
したがって、 図 5で示すように、 電源電圧 V 0が高いときには上側ゲ ート ドライブ回路 2 8による出力トランジスタ Q 2 1， Q 2 3のゲート 駆動電圧も高く し、 電源電圧 V 0が低ぐなるとゲート駆動電圧も低く し- こう してオン時のゲート電圧を常にソース電圧より も予め定める一定電 圧 V 1だけ高く保持することができる。 これによつて、 出カ トランジス タ Q 2 1， Q 2 3のスイッチング動作に影響を与えることなく、 V l = 2 . 5 Vとすれば、 前記上側グート ドライブ回路 2 8による出カ トラン ジスタ Q 2 1 , Q 2 3のゲート駆動電圧を必要最小限の電圧とすること ができ、 小ボリ ューム時における該上側ゲート ドライブ回路 2 8の消費 電力 （図 5において斜線を施して示している部分の電圧の差から生じる 消費電力の差分） を削減することができる。
これに対して、 .従来のデジタルアンプ 5 1では、 図 5で示すように、 電源電圧 V 0 ( = V 5 0 ) に拘わらず、 常に出力 トランジスタ Q 2 1 , Q 2 3をオンさせることができる充分高い電圧 V 1が出力 トランジスタ Q 2 1， Q 2 3のゲートに与えられることになり、 一方、 消費電流は電 圧に比例するので、 小ボリ ューム時においても、 大ボリ ューム時と同じ 消費電力が必要となる。
なお、 本発明のデジタルアンプ 2 1は、 アナログ信号が入力されて、 そのアナ口グ信号を前記 P D M信号や P WM信号などに変換した後に振 幅増幅を行う ような、 アナログ Zデジタル変換器を備える上述のような 構成に限らず、 前記デジタル信号が外部から直接入力されるものであつ てもよレ、。 また、 ローパスフィルタ 2 3 , 2 4などの出力デジタル信号 を平滑化してアナ口グ信号に復元するデジタルノアナ口グ変換器が外部 に設けられるものであってもよい。
また、 出力 ドライブ回路 2 5は、 N M O S F E Tを 4個備える Hプリ ッジの構成と して、 下側を接地した場合で説明したが、 上側を接地、 下 1· 7
側を負電源の構成であってもよく、 また NMO S F E Tが 2個のハーフ ブリ ッジの構成であってもよい。
以上のように、 本実施例のデジタルアンプ 2 1は、 入力デジタル信号 に応答して、 駆動回路 （上側ゲート ドライブ回路 2 8および下側ゲート ドライブ回路 2 9 ) がスィツチング素子 (出力 トランジスタ Q 2 1 〜Q 2 4 ) を駆動し、 直流電源からの電源電圧をスイ ッチングさせることで 振幅増幅を行うようにしたデジタルアンプ 2 1において、 前記直流電源 は、 その出力電源電圧が変化可能に構成され、 前記直流電源の電源電圧 変化に連動して、 前記駆動回路によるスィツチング素子の駆動電圧を変 化させる可変電圧電源 3 2を含んでいる。
上記の構成によれば、 出力振幅の変化のためにデジタルアンプの電源 電圧を変化可能とし、 これに合わせて、 可変電圧電源 3 2は、 MO S F E Tのグート電圧などのスィ ツチング素子の駆動電圧も合わせて変化さ せる。 すなわち、 たとえば電源電圧が高いときには前記駆動電圧も高く し、 電源電圧が低くなると前記駆動電圧も低くする。 こ う して、 たとえ ば NMO S F E Tの場合には、 オン時のゲート電圧を常にソース電圧よ .り も予め定める電圧だけ高く保持する。
したがって、 スイッチング素子のスィ ツチング動作に影響を与えるこ となく、 前記駆動電圧を必要最小限の電圧とすることができ、 小出力振 幅時における駆動回路の消費電力を削減することができる。
また、 デジタルアンプ 2 1では、 前記直流電源が、 予め定める直流 電圧をデューティ可変でスイッチングし、 その出力をローパスフィルタ で平滑化することによって前記スィツチング素子への可変電源電圧を作 成し、 可変電圧電源 3 2が、 前記直流電源によってスイ ッチングされた 電圧が一方の端子に入力されるコンデンサ C 2 5 と、 コンデンサ C 2 5 の他方の端子に予め定める定電圧を入力するダイオード Dと、 コンデン サ C 2 5の他方の端子からの出力を平滑化するローパスフィルタ 2 4 と を備え、 スイッチング素子への電源電圧に、 前記定電圧を加算した電圧 を作成し、 前記駆動回路に前記駆動電圧と して供給する。
上記の構成によれば、 直流電源のスイ ッチング出力がローレベル、 た とえば GNDレベルであるときには、 コンデンサ C 2 5の一方の端子の 電位も該 G N Dレベルとなり、 コンデンサ C 2 5の他方の端子の電位は 前記ダイォード Dを介する定電圧 V 1 となってコンデンサ C 2 5は充電 される。 これに対して、 直流電源のスイッチング出力がハイ レベル、 た とえば Vccレベルとなると、 コンデンサ C 2 5の一方の端子の電位も該 Vccレベルとなり、 コンデンサ C 2 5の他方の端子の電位は Vcc + V 1 となって放電を開始する。 そして、 これらの電位 V 1 /Vcc+V 1を口 ーパスフィルタで平滑化すると、 直流電源からの変化された電源電圧を V 0 とすると、 V 0 +V 1 となる。 すなわち、 電源電圧 V 0は、 2つの 電位 V cc/ G N Dをローパスフィルタで平滑化した電位であり、 デュー ティに応じて変化する。
したがって、 電源電圧 V 0の変化に連動して、 常に定電圧 V I を加算 した駆動電圧を容易に作成することができる。
〔実施例 2〕
本発明の他の実施例について図 3ないし図 6に基づいて説明すれば、 以下の通りである。
図 3は、 本実施例のデジタルアンプ 1 1の構成を示すブロ ック図であ る。 1 ビッ トデジタルアンプであるデジタルアンプ 1 1は、 デジタル信号 源 1、 Δ Σ変調回路 2、 ゲー ト ドライブ回路 3、 出力フルブリ ッジ回路 4、 ローパスフィルタ （図中、 L P F) 5、 可変電圧電源 6およびマイ クロコンピュータ 7を備えている。
デジタル信号源 1は、 デジタルおよびノまたはアナログのオーディオ 信号を入力する部分であって、 振幅調整機能を有している。 デジタル信 号源 1は、 振幅調整機能と して、 マイクロコンピュータ 7から出力され た振幅調整データに基づいて、 デジタル処理でオーディォ信号の振幅を 調整するために、 デジタル信号に設定された乗算係数 （倍率） すなわち 振幅調整データを乗算する振幅可変手段と しての乗算器 1 aを有してい る。 また、 デジタル信号源 1は、 アナログのオーディオ信号をデジタル のオーディオ信号に変換する A/D変換器 （図中、 A/D) l b も有し ている。 これによ り、 デジタル信号源 1は乗算器 1 aからデジタルのォ 一ディォ信号を出力する。
1 ビッ ト変換手段としての Δ∑変調回路 2は、 デジタル信号源 1によ り振幅調整されたオーディォ信号に Δ∑変調を施して 1 ビッ トデジタル 信号 （P DM信号または PWM信号） を出力する回路である。 また、 Δ ∑ブロック 1 0 1は、 発生した 2値信号を基に同じ正相成分の 2系列の 1 ビッ トデジタル信号 S 1， S 2を生成して、 それぞれを出力する。 ゲート ドライブ回路 3は、 1 ビッ トデジタル信号 S 1， S 2を基に、 出力フルプリ ッジ回路 4の各出力 ト ランジスタ Q 1〜Q 4を駆動するた めのゲート信号を生成する回路であり、 ドライバ 3 a , 3 bを有してい る。 ドライバ 3 aは、 1 ビッ トデジタル信号 S 1を基に、 出カ トランジ スタ Q 1を ON/ O F Fするゲート信号と、 出力 トランジスタ Q 3を出 カ トランジスタ Q l と逆相のタイ ミ ングで駆動するゲー ト信号とを出力 する。 一方、 ドライバ 3 bは、 1 ビッ トデジタル信号 S 2を基に、 出力 トランジスタ Q 2を出力 トランジスタ Q 1 と逆相のタイ ミ ングで O N/ O F Fするゲー ト信号と、 出力 トランジスタ Q 4を出力 トランジスタ Q 3 と逆相のタイ ミ ングで駆動するゲー ト信号とを出力する。 ドライバ 3 a、 3 bは、 1 ビッ トデジタル信号 S 1 , S 2を基に上記のよ うな相関 係のゲー ト信号を出力するために、 論理回路によ り構成されている。
出カフルブリ ッジ回路 4は、 Nチャネル M〇 S トランジスタ （NMO S F E T) である出力 トランジスタ Q 1〜Q 4を有している。 出力 トラ ンジスタ Q l , Q 3の ドレイ ンは電源端子 4 a に接続され、 出カ トラン ジスタ Q 2， Q 4のソースはグラン ドに接続されている。 電源端子 4 a には、 可変電源電圧 6で発生した可変の電源電圧 V 0が印加される。 出 力 トランジスタ Q 1のソースと出力 トランジスタ Q 2の ドレイ ンとが接 続され、 その接続点が一方の出力端 （逆相出力） となり、 出カ トランジ スタ Q 3のソースと出力 トランジスタ Q 4の ドレイ ンとが接続され、 そ の接続点が他方の出力端 （正相出力） となる。
また、 出力 トランジスタ Q l , Q 3のゲー トには上記の ドライ ノ 3 a からのゲー ト信号が入力され、 出力 トランジスタ Q 2 , Q 4のゲー トに は上記の ドライバ 3 bからのゲー ト信号が入力される。 これによ り、 出 カ トランジスタ Q l， Q 4が同相で駆動される一方、 出力 トランジスタ Q 2 , Q 3が同相で駆動され、 かつ出力 トランジスタ Q 1 , Q 4 と出力 トランジスタ Q 2 , Q 3 とが互いに逆相で駆動されて、 出カフルブリ ッ ジ回路 4はプッシュプル動作を行い、 振幅が V 0に増幅された正相およ ぴ逆相のパルス信号を出力する。 デジタルアンプ 1 1において、 スィッチング増幅は、 1 ビッ トデジタ ル信号 S 1， S 2を基にゲート ドライブ回路 3 で生成されたゲート信号 (駆動信号） により出力フルブリ ッジ回路 4の出力 トランジスタ Q l〜 Q 4 (スイ ッチング素子） を駆動して電源電圧 V 0をスイ ッチング出力 することで 1 ビッ トデジタル信号 S 1， S 2の振幅が増幅された信号を 出力することである。 すなわち、 上記のゲート ドライブ回路 3および出 カフルブリ ッジ回路 4は、 本デジタルアンプ 1 1において、 スィッチン グ増幅部 1 0 (増幅手段） を構成している。
ローパスフィルタ 5 は、 コイル ; L 1 , L 2およびコ ンデンサ C 1 , C 2を有している。 コイル L 1の入力端には上記の正相のパルス信号が入 力され、 出力端とグランドとの間にコンデンサ C 1が接続されている。 コイル L 2の入力端には上記の逆相のパルス信号が入力され、 出力端と グランドとの間にコンデンサ C 2が接続されている。 正相のパルス信号 は、 コイル L 1およびコンデンサ C 1からなるローパスフィルタ回路を 通過することによりアナログのオーディオ信号に変換され、 逆相のパル ス信号は、 コイル L 2およびコンデンサ C 2からなるローパスフィルタ 回路を通過することによりアナログのオーディォ信号に変換される。
出力装置 8は、 本デジタルアンプ 1 1に接続されるへッ ドホンゃスピ 一力のような電気音響変換装置であって、 ローパスフィルタ 5からの正 相および逆相のオーディオを音声に変換する負荷 8 a を有している。 こ の負荷 8 aの一端には正相のオーディォ信号が入力され、 他端には逆相 のオーディォ信号が入力される。
電圧可変手段と しての可変電圧電源 6は、 出力フルブリ ッジ回路 4に 印加する可変の電源電圧 V 0を発生する電源回路である。 この可変電圧 電源 6は、 出力電圧をフィードバック して基準電圧と比較し、 その差が なくなるよ うに出力電圧を制御するという一般的な定電圧電源と同様な サーボ系の構成を有しているが、 基準電圧を発生する基準電圧源を備え る代わりに、 マイクロコンピュータ 7から出力されるアナログの電源制 御電圧を基準電圧と して用いている。
なお、 可変電圧電源 6は、 単一の電源電圧 V 0を出力するが、 出カフ ルプリ ッジ回路 4が正およぴ負の 2つの電源電圧を必要とするよ うに構 成されている場合、 それに応じて 2つの電源電圧を出力するように構成 される。
マイクロコンピュータ 7には、 外部のボリ ューム設定装置 9からのデ ジタルのボリ ューム設定値 （入力ボリ ューム値） が入力される。 ボリ ュ ーム設定装置 9は、 ユーザがボリ ューム設定するための、 例えば、 アツ プキーおよびダウンキーを備えた操作部 9 a を含んでいる。 ボリ ユ ーム 設定装置 9は、 ボリ ューム設定値を段階的 （所定のボリ ュームステップ 単位） に変化させ、 例えば、 アップキーおょぴダウンキーでボリ ューム 値を設定する場合、 ァップキーを 1回押す操作でボリ ユ ームが 1ステツ プ増加し、 ダゥンキーを 1回押す操作でボリ ュームが 1 ステツプ減少す るようにボリ ューム設定値を出力する。
なお、 操作部 9 aは、 同様にボリ ュームステップ単位で操作入力可能 であれば、 アップキーおょぴダウンキー以外の構成でもよく、 またリモ ートコントローラのようにボリユーム設定装置 9 と独立して設けられて いてもよい。
マイ ク ロ コンピュータ 7は、 デジタル信号源 1に振幅調整データを出 力するとともに、 可変電圧電源 6に電源制御電圧を出力する。 設定制御 手段としてのマイクロコンピュータ 7は、 ポリ ユ ーム設定装置 9からの. ボリ ユ ーム設定値ごとに、 そのボリ ユ ーム設定値に個々に対応する振幅 調整データと電源制御電圧のデータ （電圧値） とを関連付けて記憶した 設定テーブル 7 a (記憶手段） を備えており、 入力されたボリ ューム設 定値に対応した振幅調整データおよび電源制御電圧データを設定テープ ル 7 aから読み出す。 また、 マイ ク ロ コンピュータ 7は、 電源制御電圧 データをアナ口グの電源制御電圧に変換するための D /7 Aコンバータ （ 図中、 D / A ) 7 bを有している。
設定テーブル 7 aに格納される電源制御電圧データは、 例えば、 マイ クロコンピュータ 7の電源電圧の 1 0 0 % ， 9 0 % , ··· , 1 0 %のよう に値が設定されている。 また、 設定テーブル 7 aには、 振幅調整データ と して、 デジタル信号源 1の乗算器 1 aに与える乗算係数が 1 , 0 . 9 : ··· , 0 . 1のように格納されている。
ここで、 設定テーブル 7 aにおける振幅調整データおよび電源制御電 圧データの設定について説明する。
出力装置 8から出力される出力ボリ ューム値 （スイ ッチング増幅部 1 0からの出力信号の振幅に対応） が最大ボリ ューム値 V o 1 max (前記 振幅の最大値に対応） と中間ボリ ューム値 V o 1 mi d (前記振幅の中間 値に対応） との間にある場合、 振幅調整データが一定値となり、 電源制 御電圧データがボリュームステップごとに変化するように設定される。 この場合、 振幅調整データは、 デジタル信号源 1において乗算器 1 aに 入力されるデジタルオーディオ信号の振幅値の 1 0 0 %となる値、 すな わち " 1 " に設定される。
—方、 出力ボリューム値が中間ボリューム値 V o 1 mi d と最小ボリ ュ „〜，
PCT/JP2003/009504
2 4
ーム値 V o l min (前記振幅の最小値に対応） との間にある場合、 電源 制御電圧データが一定値となり、 振幅調整データがボリユームステップ ごとに変化するように設定される。 この場合、 電源制御電圧データは、 電源電圧 V 0が最大値より も低い所定値 （例えば、 最も低くは最大電源 電圧の 0 . 1倍） となるように設定される。
ここで、 上記のように構成されるデジタルアンプ 1 1の基本動作につ いて説明する。
デジタルのオーディオ信号は、 必要に応じて、 デジタル信号源 1にお いて乗算器 1 aでマイクロコンピュータ 7からの乗算係数 （振幅調整デ ータ） が乗算されて振幅が調整される。 アナログのオーディオ信号は、 A Z Dコンバータ 1 bでデジタル信号に変換されたのち、 デジタルのォ 一ディォ信号と同様、 必要に応じて、 乗算器 1 aで乗算係数が乗算され て振幅が調整される。 デジタル信号源 1から出力されたデジタル信号は、 厶∑変調回路 2で 1 ビッ トデジタル信号 S 1， S 2 (正相成分） に変換 される。
上記の 1 ビッ トデジタル信号 S 1， S 2は、 それぞれゲート ドライブ 回路 3における ドライバ 3 a , 3 bに入力される。 ドライバ 3 aは、 1 ビッ トデジタル信号 S 1を基に生成した互いに逆相となるゲート信号を それぞれ出力 トランジスタ Q l， Q 3に出力する。 ドライバ 3 bは、 1 ビッ トデジタル信号 S 2を基に生成した互いに逆相となるゲート信号を 出力 トランジスタ Q 2， Q 4に出力する。 このとき、 出力 トランジスタ Q 1 , Q 4が同相で駆動される一方、 出力 トランジスタ Q 2 , Q 3が同 相で駆動され、 かつ出力 トランジスタ Q 1 , Q 4 と出力 トランジスタ Q 2 , Q 3 とが互いに逆相で駆動される。 これにより、 出力フルブリ ッジ 回路 4から増幅された正相おょぴ逆相のパルス信号が出力される。
なお、 出力 トランジスタ Q 1〜 Q 4が上記のような相関係で駆動され れば、 ドライバ 3 a， 3 b と出力 トランジスタ Q 1〜 Q 4 との駆動の組 み合わせは図 3に示す構成に限定されない。
そして、 この正相および逆相のパルス信号は、 ローパスフィルタ 5で アナ口グ信号に変換され、 そのアナログ信号が出力装置 8において音声 に変換されて出力される。
続いて、 上記のよ うに動作するデジタルアンプ 1 1のボリユーム制御 の動作について説明する。
まず、 ユーザがボリューム設定装置 9の操作部 9 aを操作することに よって、 ボリューム設定装置 9ではボリ ューム設定値が設定される。 マ イク口コンピュータ 7は、 このボリ ユーム設定値の大きさに応じて異な るボリユーム制御を行う。
ボリ ユーム設定値に対応する出力ボリ ユーム値が最大ボリ ューム値 V 0 1 max と中間ボリ ューム値 V o 1 mi d との間 （ボリ ューム範囲 A ) に ある場合、 一定値の振幅調整データおよびボリ ユーム設定値に応じた値 の電源制御電圧データが設定テーブル 7 aから読み出される。 振幅調整 データは、 乗算係数としてデジタル信号源 1 の乗算器 1 aに与えられる 。 一方、 電源制御電圧データは、 D Z Aコンバータ 7 bでアナログの電 源制御電圧に変換されて可変電圧電源 6に与えられる。
これによ り、 デジタル信号源 1に入力されたデジタル信号は、 乗算器 l aで上記の乗算係数 （ " 1 " ) が乗算されて、 デジタル信号が入力振 幅のまま出力される。 また、 可変電圧電源 6は、 上記の電源制御電圧と なるように制御した電源電圧 V 0を出力する。 出力フルブリ ッジ回路 4 „
PC〜m
T/JP2003/009504
2 6
は、 前述のよ うに波高値が V 0 となるよ うに振幅増幅を行うので、 上記 の電源電圧 V 0 の値に増幅されたパルス信号を出力する。 したがって、 出力装置 8からは、 電源電圧 V 0に応じたボリ ュームの音声が出力され る。
図 4に示すように、 ボリューム範囲 Aでは、 図中△にて示す入カレべ ル （デジタル信号源 1から Δ Σ変調回路 2に入力されるデジタル信号の レベル） が一定であり、 図中ロにて示す電源電圧 V 0が可変であるので 、 出力フルブリ ッジ回路 4からの出力レベルは、 図中◊に示すよ うに、 電源電圧 V 0 とほぼ一致してポリユームステップ単位で変化する。 すな わち、 ボリ ューム範囲 Aでは、 電源電圧 V 0 の値によって出力ボリ ユー ム値が決定 （調整） される。
これによ り、 出力ボリューム値が最大ボリューム値 V o 1 max から中 間ボリューム値 V o 1 mi d に近づく ように調整されるほど電源電圧 V 0 が低下するので、 出カフルブリ ッジ回路 4 での電流消費もそれに応じて 低減する。
ボリ ユーム設定値に対応する出力ボリ ューム値が中間ボリ ューム値 V o 1 mi d と最小ボリユーム値 V o 1 min との間 （ボリユーム範囲 B ) に ある場合、 一定値の電源制御電圧データおょぴボリ ユーム設定値に応じ た値の振幅調整データが設定テーブル 7 aから読み出される。 振幅調整 データは、 乗算係数と してデジタル信号源 1 の乗算器 1 aに与えられる 。 一方、 一定値の電源制御電圧データは、 D Z Aコンバータ 7 bでアナ 口グの電源制御電圧に変換されて可変電圧電源 6に与えられる。 これにより、 入力されたデジタルのオーディオ信号は、 乗算器 1 aで 出力ボリユーム値に応じた乗算係数が乗算されて振幅調整される。 また „— TO
PCT/JP2003/009504
2 7
、 可変電圧電源 6は、 上記の電源制御電圧となるように制御した一定の 電源電圧 V 0を出力する。 出力フルブリ ッジ回路 4は、 一定の電源電圧 V 0を超えない範囲で増幅されたパルス信号を出力する。 したがって、 出力装置 8からは、 乗算器 1 aで調整された振幅レベルに応じたポリ ュ ームの音声が出力される。
図 4に示すよ うに、 ボリ ューム範囲 Bでは、 図中△にて示す入カレべ ルが可変であり、 図中ロにて示す電源電圧 V 0が一定であるので、 出力 フルブリ ッジ回路 4からの出力レベルは、 図中◊に示すように、 入カレ ベルとほぼ同じ変化率でボリ ユームステップ単位で変化する。 すなわち 、 ボリューム範囲 Bでは、 乗算係数の値によって出力ボリ ューム値が決 定 （調整） される。
また、 ボリ ューム範囲 Bでは、 電源電圧 V 0が最大値より も低い所定 値となるように電源制御電圧データを設定しているので、 出力ボリ ユー ム値が中間ボリ ューム値 V o 1 mi d から最小ボリ ューム値 V o 1 mi n に 近づく ように調整されても、 消費電流は変わらない。 しかも、 ボリユー ム範囲 Bでは、 出力フルプリ ッジ回路 4への電源電圧 V 0を所定レベル に固定しているので、 低電圧出力時のように可変電圧電源 6でサーボゲ インが確保され、 サーポが安定することにより、 電源電圧 V 0を安定し て出力することができる。 これによ り、 出力フルブリ ッジ回路 4での歪 率、 S / N、 残留ノイズなどのオーディオ性能を改善することができる 。 特に、 全ボリューム範囲で電源電圧を可変する従来技術の構成と比べ て歪率の悪化を抑えることが可能となる。 従来技術の構成では、 図 5に♦にて示すよ うに、 歪率が、 ボリューム 範囲 Aの変化率とほぼ同じ変化率でボリ ューム範囲 Bでも変化しており 、 出力ボリューム値の減少とともに悪化している。 これに対し、 本実施 例の構成では、 同図に口にて示すように、 歪率が、 ボリ ューム範囲 Bで 従来技術の歪率に比べて大幅に低減している。
また、 電源電圧 V 0を固定する所定レベルの下限値を前述のように最 大電源電圧の 0 . 1倍に設定することにより、 出力フルブリ ッジ回路 4 での消費電流を最大時の 0 . 1倍程度に抑えることができると ともに、 オーディオ性能の悪化も実用上不都合のない程度に抑えることができる 。 上記の下限値をさらに低下させると、 消費電力をより低減することが できるが、 オーディオ性能に実用上不都合が生じるほど悪化する （音質 が劣化する） ため、 好ましくない。
以上に述べたように、 本実施例のデジタルアンプ 1 1は、 出力ボリ ュ ーム値の大きい範囲 （ボリューム範囲 A ) に、 乗算係数を一定にしてデ ジタル信号源 1から Δ∑変調回路 2に入力する入力デジタル信号の振幅 を固定しながら、 出力フルプリ ッジ回路 4の電源電圧 V 0を可変とする 一方、 出力ボリューム値の小さい範囲 （ボリ ューム範囲 B ) に、 電源電 圧 V 0を一定にしながら、 入力デジタル信号の振幅を可変とするように 、 マイクロコンピュータ 7によるボリ ューム制御を行う。 これにより、 出力ボリ ューム値の大きい範囲では、 出カフルブリ ッジ回路 4での消費 電力を抑制する一方、 出力ボリューム値の小さい範囲では、 オーディオ 性能の悪化を抑制することができる。
また、 マイクロコンピュータ 7が、 ボリ ューム設定装置 9からのポリ ユ ーム設定値に個々に対応する振幅調整データと電源制御電圧のデータ とを関連付けて記憶した設定テーブル 7 aを備え、 入力されたボリ ユ ー ム設定値に対応した振幅調整データおよび電源制御電圧データを設定テ 一ブル 7 aから読み出す。 これにより、 単一のボリ ューム設定値に基づ いて異種のデータが同時に得られるので、 2つのボリ ユーム範囲での前 記のような振幅調整データと電源制御電圧データとの所望の組み合わせ を容易に得ることができる。 それゆえ、 前記のような 2つのボリューム 範囲で容易にボリ ュームを制御することができる。
なお、 中間ボリ ューム値 V o 1 mid は、 必要とされる 1 ビッ トデジタ ルアンプの性能に応じて、 消費電力低減を優先するか、 オーディオ性能 の悪化抑制を優先するか、 あるいは両方を適度に釣り合わせるかによつ て任意に設定される。
ここで、 本実施例の変形例について図 6に基づいて説明する。
図 6に示すよ うに、 デジタルアンプ 1 2は、 可変電圧電源 6以外はデ ジタルアンプ 1 1 と同様に構成されており、 可変電圧電源 6の代わりに D C / D Cコンバータ 1 3 と、 前述の実施例 1のデジタルアンプ 1にお ける可変電圧電源 3 2 とを備えている。
D C/D Cコンバータ 1 3は、 マイクロコンピュータ 7における DZ
Aコンバータ 7 bから出力された電源制御電圧を電源電圧 V 0に変換す る電圧変換回路である。 この D C/D Cコンバータ 1 3は、 電源回路 1 3 a と、 P WM回路 1 3 b と、 前述の実施例 1のデジタルアンプ 2 1 に おける可変電圧電源 3 0 とを有している。
電源回路 1 3 aは、 前述の可変電圧電源 6 と同様な回路であり、 電源 制御電圧に基づいて制御された電源電圧 V 0を出力する。 P WM回路 1 3 bは、 例えば、 PWM信号を発生するための一般的な PWMコンパレ ータによって構成されており、 PWM回路 1 3 b内に設けられた発振器 または外部から供給される一定周期かつ一定振幅の三角波信号と上記の 電源電圧 V 0 とを比較して、 その比較の結果と して電源電圧 V 0 のレべ ルに比例するデューティ比を有するパルス信号すなわち P WM信号を出 力する。
可変電圧電源 3 0は、 P WM回路 1 3 bからの P W M信号をローパス フィルタ 3 1で平滑化することにより、 P W M信号のデューティ比に比 例するレベルの電源電圧 V 0を復調する。 また、 可変電源電圧 3 0は、 実施例 1のデジタルアンプ 2 1における可変電圧電源 3 0 と同様にして 可変電圧電源 3 2 と接続されている。
可変電圧電源 3 0から出力される電源電圧 V 0は、 出力フルプリ ッジ 回路 4の電源端子 4 aに与えられる。 直流電源電圧 V Iは、 可変電圧電 源 3 2に入力される以外に、 そのままゲート ドライブ回路 3の ドライバ 3 bに電源電圧と して与えられる。 また、 可変電圧電源 3 2から出力さ れる V 0 + V 1 の電圧は、 ゲー ト ドライブ回路 3 の ドライバ 3 aに電源 電圧として与えられる。
このように構成されるデジタルアンプ 1 2は、 図 3に示すデジタルァ ンプ 1 1 と同様、 出力ボリューム値の大きい範囲では、 出力フルプリ ッ ジ回路 4での消費電力を抑制する一方、 出力ボリ ューム値の小さい範囲 では、 オーディオ性能の悪化を抑制することができる。 また、 デジタル アンプ 1 2は、 デジタルアンプ 2 1 と同様、 電源電圧 V 0が高いときに はドライバ 3 aによる出力 トランジスタ Q 1 , Q 3 のゲート駆動電圧も 高く し、 電源電圧 V 0が低くなるとゲート駆動電圧も低く し、 こう して オン時のゲート電圧を常にソース電圧よ り も予め定める一定電圧 V 1だ け高く保持することができる。 これによつて、 出力 トランジスタ Q 1 , Ο 3 のスィ ツチング動作に影響を与えることなく、 ドライバ 3 aによる 出力 トランジスタ Q l , Q 3のゲート駆動電圧を必要最小限の電圧とす ることにより、 小ボリ ューム時における ドライバ 3 aの消費電力を削減 することができる。 それゆえ、 デジタルアンプ 1 2によれば、 デジタル アンプ 1 1に比べて、 より一層小ボリユ ーム時における消費電力を削減 することができる。
〔実施例 3〕
本発明のさらに他の実施例について図 7に基づいて説明すれば、 以下 の通りである。
図 7は、 本実施例のデジタル信号記録再生装置と してのミニディスク 装置を示すブロック図である。
図 7に示すように、 このミニディスク装置では、 書き換え可能な光磁 気記録媒体であるディスク 4 1が用いられる。 まず、 ディスク 4 1の記 録再生の仕様について説明すると、 ディスク 4 1の記録面全面にわたつ て記録単位としてのァ ドレスが連続した番号を付与されて予め設定され. 関連する情報データの集まり と してのデータセッ トである曲等の音声デ ータが記録面に記録される。
また、 ディスク 4 1の記録面には、 記録された各曲の検索を迅速化す るための各曲のア ドレス番号の情報や、 曲名ゃ曲番 （セッ ト番号） 等の リ ス ト情報を記録した後述する U— T O C ( User-Tab l e Of Content ) 領域が設定されている。
ディスク 4 1における記録再生の仕様の詳細について説明すると、 ま ず、 ディスク 4 1には、 再生専用のリードィン領域と、 その直後の円周 部に書き換え可能な U— T〇 C領域 （リス ト情報） と、 その U— T O C 領域の外側に音声データおよびサブデータを記録するプログラムエリア と、 最外周部にリー ドァゥ ト領域とが順次設定されている。
ミニディスク装歡では、 ディスク 4 1 の記録面から音声データを再生 する光ピックアップ 4 2が設けられ、 また、 光ピックアップ 4 2は新た な音声データをディスク 4 1 に記録するためにも用いられる。
さらに、 ミニディスク装置では、 R Fアンプ 4 3 と、 エンコーダ/デ コーダ . 信号処理回路 4 4 と、 ショ ックプルーフメモリ コン トローラ (以下、 メモリ コン トローラと称する） 4 5 と、 ショ ックプルーフメモ リ 4 6 と、 音声伸長 ' 圧縮回路 4 7 と、 D/A ' A/Dコンバータ 4 8 と、 マイクロコンピュータ等のシステムコン トローラ （制御手段） 4 9 と、 サーボ回路 5 0 とが設けられている。
その上、 ミニディスク装置では、 ドライバ回路 5 1 と、 スピンモータ 5 2 と、 送りモータ 5 3 と、 電源 O N/O F F回路 5 4 と、 ヘッ ド駆動 部 5 5 と、 記録へッ ド 5 6 と、 音声出力端子 5 7 と、 音声入力端子 5 8 と、 入力部 5 9 と、 デジタルアンプ 6 0 とが設けられている。
入力部 5 9には、 記録された曲の新たな曲への書き換えを指示するた めの曲書き換えキー 5 9 a と、 書き換えする曲の番号を指定し、 全曲の 書き換えを指示するための曲指定テンキー · 全曲指定テンキー （指示 部） 5 9 b と、 コントロールキー 5 9 c とが設けられてレヽる。
なお、 コント口ールキー 5 9 c は、 一般的な機能、 つまり記録 · 再生 等の記録再生装置と しての記録再生機能を指示するためのものであって. 図示しないが、 記録キー、 一時停止キー、 再生キー、 停止キーを含んで いる。
デジタルアンプ 6 0は、 図 1 に示すデジタルアンプ 2 1、 図 3 に示す デジタルアンプ 1 1または図 6に示すデジタルアンプ 1 2によって構成 され、 音声出力端子 5 7に出力されたアナ口グオーディオ信号を 1 ビッ トデジタル信号に変換して、 高効率に増幅を行う。 また、 デジタルァン プ 1 1で構成されたデジタルアンプ 6 0は、 音声圧縮 ' 伸長回路 4 7か ら出力されたマルチビッ トのデジタルオーディォ信号を直接 1 ビッ トデ ジタル信号に変換することもできる。 .
ミニディスク装置にて、 ディスク 4 1を再生するとき、 ドライバ回路 5 1に駆動されるス ピンモータ 5 2によりディスク 4 1が回転駆動され ると共に、 ドライバ回路 5 1に駆動される送りモータ 5 3により ピック アップ 2がディスク 4 1の半径方向に送られ、 このピックアップ 4 2に よりディスク 4 1に記録されている音声データが読み出される。
ピックアップ 4 2により読み出された音声データは、 R Fアンプ 4 3 において増幅され、 エンコーダ ' デコーダ信号処理回路 4 4に送られる c また、 R Fアンプ 4 3は、 ピックアップ 4 2により読み出された音声デ ータからフォーカスエラー信号やトラッキングエラー信号等のサーボ制 御信号を生成し、 これをサーボ回路 5 0に出力する。
サーボ回路 5 0は、 R Fアンプ 4 3からのサーボ制御信号と、 マイク 口コンピュータ等からなるシステムコン トローラ 4 9からのコントロー ル信号により ピックアップ 4 2のフォーカシング、 トラッキングおよび ス ピンモータ 5 2 のサーボをかけるように前記ドライバ回路 5 1を制御 する。 また、 ドライバ回路 5 1は、 サーボ回路 5 0からの制御信号によ り、 ピックアップ 4 2、 送りモータ 5 3およびスピンモータ 5 2を駆動 する。
エンコーダ . デコーダ信号処理回路 4 4は、 1 ?ァンプ 4 3 で増幅さ れた信号を復調し、 さらに誤り訂正等の信号処理を施し、 メ モリ コン ト „〜™
PCT/JP2003/009504
34
ローラ 4 5に送る。
メモリ コントローラ 4 5は、 書き込み手段と して、 エンコーダ ' デコ ーダ信号処理回路 44から送られてく る信号を、 記憶手段と してのショ ックプルーフメモリ 4 6に書き込む。 また、 メモリ コントローラ 4 5は、 メモリ読み出し手段として、 ショ ックプルーフメモリ 4 6に記憶された 音声データを読み出し、 音声伸長 ' 圧縮回路 4 7に送る。 音声伸長 · 圧縮回路 4 7は、 入力された音声データを内蔵された音声 伸長回路にて所定のフォーマッ トにしたがって時間軸伸長して復元し、 D / A · A/Dコンバータ 4 8に送る。 D/A · A/Dコンパ一タ 4 8 は、 入力されたデジタル信号を、 内蔵された D/Aコンバータ 4 8 aに てアナログ変換して音声信号を生成する。 そして、 この音声信号は出力 端子 5 7より音声出力される。
一方、 記録するときには、 音声入力端子 5 8から入力された音声信号 は、 DZA · AZDコンバータ 4 8に送られ、 アナログ信号である音声 信号をデジタル信号である音声データに、 内蔵された A/Dコンバータ 4 8 bにて変換し、 音声データが音声伸長 '圧縮回路 4 7に送られる。 音声伸長 ' 圧縮回路 4 7は、 入力された音声データを、 内蔵された音 声圧縮回路にて、 ATRAC (Adaptive TRansf orm Acoustic Coding) とよばれるミニディスク装置の情報圧縮技術によって約 1 / 5にデータ 圧縮し、 その圧縮された音声データがメモリ コントローラ 5へ送られる, そのメモリ コントローラ 4 5は、 送られてきた音声データをショ ック プルーフメモリ 4 6に書き込む。 また、 上記メモリ コン トローラ 4 5は ショ ックプルーフメモリ 4 6に記憶された音声データを読み出して、 ェ ンコーダ . デコーダ信号処理回路 4 4へ送り、 ここで変調、 誤り訂正用 符号の付加等を施す。 このよ うな音声データがへッ ド駆動部 5 . 5に送ら れる。
へッ ド駆動部 5 5は、 音声データに基づいて記録へッ ド 5 6にデジタ ル信号を出力し、 かつ、 システムコ ン ト ローラ 4 9からの制御信号に基 づいて上記記録へッ ド 5 6を駆動する一方、 記録へッ ド 5 6により磁界 がかけられているディスク 4 1の部分に再生するときより も強いレーザ 光をピックアップ 4 2によつて照射することによ り、 ディスク 4 1の所 定のア ドレスに音声データが順次記録される。 なお、 ピックアップ 4 2 からの強いレーザ光は、 システムコントローラ 4 9により電源 O N / O F F回路 5 4およびドライバ回路 5 1 を介して制御される。
尚、 発明を実施するための最良の形態の項においてなした具体的な実 施態様または実施例は、 あくまでも、 本発明の技術内容を明らかにする ものであって、 そのような具体例にのみ限定して狭義に解釈されるべき ものではなく、 本発明の精神と次に記載する特許請求の範囲内で、 いろ いろと変更して実施することができるものである。
例えば、 実施例 3 のデジタル信号記録再生装置が携帯機器である場合 は、 限られた電力で長時間装置を駆動させることが必要となり、 実施例 1および 2で説明した消費電力低減のための技術が特に有効である。 産業上の利用の可能性
以上のように、 本発明は、 デジタルアンプにおいて小ボリ ューム時の 電力を低減する構成を採用しているので、 デジタルオーディオ再生装置 などに適用すれば、 消費電力低減に寄与することができ有用である。 ま た、 本発明は、 出力ボリ ューム値が小さい範囲での歪率を低減する構成 を採用しているので、 デジタルオーディオ再生装置などに適用すれば、 オーディオ性能を改善することができ有用である。

Claims

請求の範囲
1 . 1 ビッ ト信号に変換されたオーディオ信号に応答して、 駆動回路 がスィツチング素子を駆動し、 電源電圧をスィツチングさせることで前 記オーディォ信号を振幅増幅するデジタルアンプにおいて、
可変の前記電源電圧を発生する可変電源電圧発生手段と、
前記電源電圧変化に連動して、 前記駆動回路によるスィ ツチング素子 の駆動電圧を変化させる駆動電圧変化手段とを含んでいることを特徵と するデジタルアンプ。
2 . 前記可変電源電圧発生手段は、 予め定める直流電圧がデューテ ィ可変でスィツチングされてなるパルス幅変調信号を平滑化するローバ ス フ イノレタを有し、
前記駆動電圧変化手段は、
前記パルス幅変調信号が一方の端子に入力されるコンデンサと、 前記コンデンサの他方の端子に予め定める定電圧を入力するダイォー ド、と、
前記コンデンサの他方の端子からの出力を平滑化するローパスフィル タとを有し、 前記電源電圧に前記定電圧を加算した電圧を前記駆動回路 に前記駆動電圧と して供給することを特徴とする請求項 1に記載のデジ タルアンプ。
3 . 書き換え可能な光記録媒体から得られた、 記録のために変調 '圧 縮されている音声データを復調 · 伸長する再生回路と、
前記音声データを増幅する増幅器とを備え、
前記増幅器は、 請求項 1または 2に記載のデジタルアンプであること を特徴とするデジタル信号再生装置。
4 . 前記光記録媒体はミニディスクであることを特徴とする請求項 3 に記載のデジタル信号再生装置。
5 . 1 ビッ ト信号に変換されたオーディォ信号をスツチング増幅する 増幅手段を有するデジタルアンプから出力される出力信号の振幅を制御 するボリューム制御装置において、
前記 1 ビッ ト信号に変換される前の前記オーディオ信号の振幅を指定 された倍率の大きさに変化させる振幅可変手段と、
前記増幅手段に付与する電源電圧を指定された電圧値に変化させる電 圧可変手段と、
前記振幅が最大値と所定の中間値との間に設定されるときに、 前記倍 率を一定に設定するとともに、 前記電圧値を指定された入力ボリ ューム 値に応じた値に設定する一方、 前記振幅が前記中間値と前記最小値との 間に設定されるときに、 前記電圧値を一定に設定するとともに、 煎記倍 率を指定された入力ボリ ユ ーム値に応じた値に設定する設定制御手段を 備えていることを特徴とするボリ ユ ーム制御装置。
6 . 前記設定制御手段は、 前記入力ボリ ューム値に対応する前記倍率 および前記電圧値とを記憶する記憶手段を有しており、 指定された前記 入力ボリ ユ ーム値に基づいて、 対応する前記倍率および前記電圧値を出 力することを特徴とする請求項 5に記載のボリ ユ ーム制御装置。
7 . 前記設定制御手段は、 前記振幅が前記中間値と前記最小値との間 に設定されるときに、 前記電圧値を最大値の 0 . 1倍に設定することを 特徴とする請求項 5に記載のボリ ユ ーム制御装置。
8 . 前記増幅手段が有するスィツチング素子を 1 ビッ ト信号に変換さ れたオーディオ信号に応答して駆動する駆動回路と、
前記電圧可変手段による電圧変化に連動して、 前記駆動回路によるス ィツチング素子の駆動電圧を変化させる駆動電圧変化手段とを含んでい ることを特徴とする請求項 5に記載のボリ ユ ーム制御装置。
9 . 前記電圧可変手段は、 予め定める直流電圧がデューティ可変で スィツチングされてなるパルス幅変調信号を平滑化するローパスフィル タを有し、
前記駆動電圧変化手段は、
刖 Sパルス幅変調信号が一方の端子に入力されるコンデンサと、 前記コンデンサの他方の端子に予め定める定電圧を入力するダイォー ド、と、
前記コンデンサの他方の端子からの出力を平滑化するローパスフィル タとを有し、 前記電源電圧に前記定電圧を加算した電圧を前記駆動回路 に前記駆動電圧として供給することを特徴とする請求項 8に記載のボリ ユ ーム制御装置。
1 0 . 請求項 5ないし 9のいずれか 1項に記載のボリ ユ ーム制御装置 と、
前記オーディオ信号を 1 ビッ ト信号に変換する 1 ビッ ト変換手段と、 前記増幅手段とを備えていることを特徴とするデジタルアンプ。
1 1 . 書き換え可能な光記録媒体から得られた、 記録のために変調 ' 圧縮されている音声データを復調 · 伸長する再生回路と、
前記音声データを増幅する増幅器とを備え、
前記増幅器は、 請求項 1 0に記載のデジタルアンプであることを特徴 とするデジタル信号再生装置。
2 . 前記光記録媒体はミニディスクであることを特徴とする請求項 に記載のデジタル信号再生装置。
PCT/JP2003/009504 2002-07-29 2003-07-25 ボリューム調整装置、デジタルアンプおよびデジタル信号再生装置 WO2004015855A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/500,276 US7049885B2 (en) 2002-07-29 2003-07-25 Volume adjustment device, digital amplifier, and digital signal reproducing device
AU2003252703A AU2003252703A1 (en) 2002-07-29 2003-07-25 Volume adjustment device, digital amplifier, and digital signal reproducing device
EP03784486A EP1544996B1 (en) 2002-07-29 2003-07-25 Volume adjustment device, digital amplifier, and digital signal reproducing device
JP2004527316A JP4143605B2 (ja) 2002-07-29 2003-07-25 デジタルアンプおよびデジタル信号再生装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002-220208 2002-07-29
JP2002220208 2002-07-29
JP2003072288 2003-03-17
JP2003-72288 2003-03-17

Publications (1)

Publication Number Publication Date
WO2004015855A1 true WO2004015855A1 (ja) 2004-02-19

Family

ID=31719836

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/009504 WO2004015855A1 (ja) 2002-07-29 2003-07-25 ボリューム調整装置、デジタルアンプおよびデジタル信号再生装置

Country Status (5)

Country Link
US (1) US7049885B2 (ja)
EP (1) EP1544996B1 (ja)
JP (1) JP4143605B2 (ja)
AU (1) AU2003252703A1 (ja)
WO (1) WO2004015855A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1517438A1 (en) * 2003-09-19 2005-03-23 Sony Corporation Digital amplifier
JP2006180199A (ja) * 2004-12-22 2006-07-06 Alpine Electronics Inc デジタルアンプ搭載装置
JP2006237859A (ja) * 2005-02-23 2006-09-07 Rohm Co Ltd Ｄ級アンプ、それを用いた信号増幅回路ならびに電子機器
EP1865597A1 (en) * 2005-03-28 2007-12-12 NEC Corporation Amplifier apparatus
JP2009278508A (ja) * 2008-05-16 2009-11-26 Sharp Corp 音声出力装置及び音声出力方法
US8680916B2 (en) 2004-08-25 2014-03-25 Nujira Limited High efficiency variable voltage supply

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638266A (zh) * 2003-12-16 2005-07-13 国际整流器公司 利用可调供电电压的d类放大器中的音量控制
KR100595652B1 (ko) * 2004-02-12 2006-07-03 엘지전자 주식회사 이동 통신 단말기의 송신 전력 제어 장치 및 방법
GB2414120B (en) 2004-05-11 2008-04-02 Splashpower Ltd Controlling inductive power transfer systems
JP4568572B2 (ja) * 2004-10-07 2010-10-27 ローム株式会社 音声信号出力回路、および音声出力を発生する電子機器
US7126416B2 (en) * 2004-11-17 2006-10-24 Princeton Technology Corporation Pulse amplitude modulation (PAM) method and circuit for improving the performance of a D-class audio amplifier
US20090274321A1 (en) * 2008-04-30 2009-11-05 Lear Corporation Audio amplifier and technique for power efficiency thereof
US8134420B2 (en) * 2009-03-30 2012-03-13 Brother Kogyo Kabushiki Kaisha Communication apparatus and signal processing method thereof
JP5327481B2 (ja) * 2011-01-13 2013-10-30 オンキヨー株式会社 トーンコントロール装置
JP5510564B2 (ja) 2012-05-25 2014-06-04 日本電気株式会社 スイッチングアンプおよびそれを用いた送信機
US9918172B1 (en) * 2016-08-19 2018-03-13 Semiconductor Components Industries, Llc Active output driver supply compensation for noise reduction
US10509624B2 (en) * 2017-01-30 2019-12-17 Cirrus Logic, Inc. Single-bit volume control

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251214A (ja) * 1985-04-30 1986-11-08 Hitachi Ltd 電源回路
JP2538277B2 (ja) * 1987-09-28 1996-09-25 三洋電機株式会社 音響増幅器
JP2000022458A (ja) * 1998-07-06 2000-01-21 Sharp Corp パルス波増幅装置
JP2000339875A (ja) * 1999-05-31 2000-12-08 Sony Corp 受信機能付記録装置
JP2001202696A (ja) * 2000-01-17 2001-07-27 Alpine Electronics Inc デジタルアンプ
JP2001257547A (ja) * 2000-03-13 2001-09-21 Sony Corp 音量調整装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182527A (en) * 1990-03-30 1993-01-26 Oki Electric Industry Co., Ltd. Power amplifying apparatus for wireless transmitter
AU5667194A (en) * 1992-11-10 1994-06-08 Motorola, Inc. Switching regulator and amplifier system
JP2880372B2 (ja) 1993-05-18 1999-04-05 シャープ株式会社 スピーカ駆動装置
JPH0729356A (ja) 1993-07-08 1995-01-31 Sharp Corp デジタル信号記録再生装置
US5898340A (en) * 1996-11-20 1999-04-27 Chatterjee; Manjirnath A. High power efficiency audio amplifier with digital audio and volume inputs
US5990751A (en) * 1997-10-16 1999-11-23 Nikon Corporation Method and apparatus for improving power transfer efficiency of an amplifier system
US6175272B1 (en) * 1997-12-19 2001-01-16 Nikon Corporation Pulse—width modulation system
JP3698917B2 (ja) 1999-05-21 2005-09-21 シャープ株式会社 １ビットディジタルアンプ装置
US6683496B2 (en) * 2001-08-20 2004-01-27 Harris Corporation System and method for minimizing dissipation in RF power amplifiers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251214A (ja) * 1985-04-30 1986-11-08 Hitachi Ltd 電源回路
JP2538277B2 (ja) * 1987-09-28 1996-09-25 三洋電機株式会社 音響増幅器
JP2000022458A (ja) * 1998-07-06 2000-01-21 Sharp Corp パルス波増幅装置
JP2000339875A (ja) * 1999-05-31 2000-12-08 Sony Corp 受信機能付記録装置
JP2001202696A (ja) * 2000-01-17 2001-07-27 Alpine Electronics Inc デジタルアンプ
JP2001257547A (ja) * 2000-03-13 2001-09-21 Sony Corp 音量調整装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1544996A4 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1517438A1 (en) * 2003-09-19 2005-03-23 Sony Corporation Digital amplifier
US7170339B2 (en) 2003-09-19 2007-01-30 Sony Corporation Digital amplifier
US8680916B2 (en) 2004-08-25 2014-03-25 Nujira Limited High efficiency variable voltage supply
US9379631B2 (en) 2004-08-25 2016-06-28 Snaptrack, Inc. High efficiency variable voltage supply
US9608571B2 (en) 2004-08-25 2017-03-28 Snaptrack, Inc. High efficiency variable voltage supply
JP2006180199A (ja) * 2004-12-22 2006-07-06 Alpine Electronics Inc デジタルアンプ搭載装置
JP2006237859A (ja) * 2005-02-23 2006-09-07 Rohm Co Ltd Ｄ級アンプ、それを用いた信号増幅回路ならびに電子機器
EP1865597A1 (en) * 2005-03-28 2007-12-12 NEC Corporation Amplifier apparatus
EP1865597A4 (en) * 2005-03-28 2009-10-28 Nec Corp AMPLIFIER APPARATUS
JP2009278508A (ja) * 2008-05-16 2009-11-26 Sharp Corp 音声出力装置及び音声出力方法

Also Published As

Publication number Publication date
JP4143605B2 (ja) 2008-09-03
US20050122162A1 (en) 2005-06-09
AU2003252703A1 (en) 2004-02-25
EP1544996A4 (en) 2006-05-17
EP1544996A1 (en) 2005-06-22
EP1544996B1 (en) 2011-06-29
JPWO2004015855A1 (ja) 2005-12-02
US7049885B2 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
WO2004015855A1 (ja) ボリューム調整装置、デジタルアンプおよびデジタル信号再生装置
US6628221B2 (en) Signal amplifying method, signal amplifier and devices related therewith
US8385984B2 (en) Method and apparatus to supply power voltage to a mobile device in a variable manner
US7696816B2 (en) System and method for minimizing DC offset in outputs of audio power amplifiers
KR100750127B1 (ko) Ｄ급 앰프에서 오디오 볼륨 제어 장치 및 그 방법
JP4662860B2 (ja) ポップノイズ低減回路
JP2002223132A (ja) 音声再生装置および方法
US7528650B2 (en) Multi-channel digital amplifier, signal processing method thereof, and audio reproducing system having the same
US20040131193A1 (en) Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier
JP3928728B2 (ja) デジタルアンプ
US6538590B1 (en) Transient noise reduction circuits, systems and methods in power digital-to-analog converters
TWI283511B (en) Variable gain amplifier and LSIs with the variable gain amplifier for processing signals of optical pick-up head and signals of portable wireless transceiver
US6163214A (en) Analog signal amplifier
US7443235B2 (en) Audio system and processing method of storing and reproducing digital pulse width modulation signal
JP4043430B2 (ja) オーディオ再生装置及びオーディオ再生方法
US6266425B1 (en) Audio amplifier circuit and audio device using the circuit
TW201838326A (zh) 數位脈衝寬度調變調變器
WO2002061942A1 (fr) Appareil et procede de reproduction audio
JP3783964B2 (ja) 電源制御回路
JP2010226334A (ja) パルス幅変調増幅器
JP2002345064A (ja) 音声出力アンプ
JP2005210329A (ja) デジタルアンプ
JP4027276B2 (ja) ディジタルアンプ及びこれを用いたオーディオ再生装置
JP2005006093A (ja) ディジタルアンプ及びこれを用いたオーディオ再生装置
JP2009033335A (ja) 増幅回路および増幅回路の制御方法、増幅装置、ならびに、再生装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2004527316

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10500276

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003784486

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003784486

Country of ref document: EP