JP2006237859A - Ｄ級アンプ、それを用いた信号増幅回路ならびに電子機器 - Google Patents

Abstract

【課題】 Ｄ級アンプのＳ／Ｎ比や歪率を改善する。
【解決手段】 電源ラインＶｄｄ１と接地ラインＧＮＤ１間に直列に接続されるＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタを含むＰ型半導体基板のシリコン基板３００上に形成されたＤ級アンプにおいて、ＮチャンネルＭＯＳトランジスタが形成される領域にＮ型ウェル３０２を形成し、かつ当該Ｎ型ウェル３０２を、固定電位が供給される電源ラインＶｄｄ１に接続した。Ｎ型ウェル３０２は、ＮチャンネルＭＯＳトランジスタの単位ユニットごとに形成される。
【選択図】 図３

Description

本発明は、信号増幅技術に関し、特にオーディオ信号の増幅に用いるＤ級アンプに関する。

近年のＬＳＩ技術の発展に伴い、ＣＤプレイヤやＭＤプレイヤ等に代表されるデジタルオーディオ機器においては、デジタル信号処理およびその増幅に１ビットＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）が用いられている。この１ビットＤＡＣにおいては、音声信号は、ΔΣ変調器を用いてノイズシェーピングされ、パルス幅変調ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）された１ビットＰＷＭ信号として出力される。

この１ビットＰＷＭ信号は、負荷であるスピーカを駆動するために所定のレベルまで増幅されるが、これには、高効率が得られるＤ級アンプが用いられている。増幅された１ビットＰＷＭ信号は、後置ローパスフィルタを通してアナログ再生信号となり、スピーカから音声として再生される。たとえば特許文献１には、Ｄ級アンプを用いたデジタルオーディオ信号を増幅するドライバ回路（以下、本明細書において信号増幅回路という）が開示されている。

特開２００１−２２３５３７号公報

こうした信号増幅回路では、パルス幅変調されたオーディオ信号がＤ級アンプによって増幅される際に発生するスイッチングノイズが周囲の回路に及ぼす影響が問題となる。また、周辺のアナログ回路あるいはデジタル回路によって発生するノイズが混入することにより、Ｄ級アンプのＳ／Ｎ比や歪率が悪化するという問題もある。

本発明はこうした課題に鑑みてなされたものであり、その目的は、ノイズを低減したＤ級アンプの提供にある。

本発明のある態様は、Ｄ級アンプに関する。このＤ級アンプは、電源ラインと接地ライン間に直列に接続されるＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタを含むＰ型半導体基板上に形成されたＤ級アンプであって、ＮチャンネルＭＯＳトランジスタが形成される領域にＮ型ウェルを形成し、かつ当該Ｎ型ウェルを、固定電位が供給されるラインに接続する。

この態様によると、周辺回路において発生したノイズが、Ｐ型半導体基板を介してＮチャンネルＭＯＳトランジスタへ混入するのを、固定電位に接続されたＮ型ウェルによって低減することができ、また、ＮチャンネルＭＯＳトランジスタにおいて発生するノイズが周辺回路に及ぼす影響を低減することができる。

固定電位が供給されるラインは、Ｄ級アンプの電源ラインであってもよい。Ｎ型ウェルをＤ級アンプの電源ラインに接続することにより、好適にノイズを低減することができる。

Ｎ型ウェルは、ＮチャンネルＭＯＳトランジスタの単位ユニットごとに形成されてもよい。

本発明の別の態様は信号増幅回路に関する。この信号増幅回路は、上述のＤ級アンプと、Ｄ級アンプのＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタのゲート電圧を制御するゲートドライバ回路と、を備える。ゲートドライバ回路に含まれる個々のＮチャンネルＭＯＳトランジスタが形成される領域にＮ型ウェルを形成し、かつ当該Ｎ型ウェルを固定電位が供給されるラインに接続する。
固定電位が供給されるラインは、Ｄ級アンプの電源ラインであってもよい。

ゲートドライバ回路においても、Ｄ級アンプのゲート電圧をハイレベル、ローレベルで切り替える際に、スイッチングノイズが発生する。そこで、このゲートドライバ回路内のＮチャンネルＭＯＳトランジスタについても、Ｎ型ウェルでＰ型半導体基板と分離することにより、ノイズを遮断することができる。

Ｄ級アンプは、パルス幅変調されたオーディオ信号を増幅してもよい。
また、信号増幅回路は、そのオーディオ信号をデジタル信号処理するデジタル回路をさらに備えてもよい。このデジタル回路の電源ラインは、Ｄ級アンプの電源ラインとは別に供給されてもよい。
デジタル回路の電源ラインと、アナログ回路の電源ラインを別に設けることにより、より好適にノイズの混入を低減することができ、オーディオ信号の劣化を低減することができる。

Ｄ級アンプおよびデジタル回路は、ひとつの半導体基板上に一体集積化されてもよい。この場合においても、Ｄ級アンプのＮチャンネルＭＯＳトランジスタにＮ型ウェルを設けることにより、Ｄ級アンプとデジタル回路間のアイソレーションを高め、ノイズを低減することができる。

本発明の別の態様は、電子機器に関する。この電子機器は、上述の信号増幅回路と、信号増幅回路から出力される信号の高周波成分を除去するフィルタと、フィルタに接続されるスピーカと、を備える。
この態様によると、Ｄ級アンプ周辺のノイズが低減され、Ｓ／Ｎ比あるいは歪率が改善されることによりスピーカから出力されるオーディオ信号の音質を改善することができる。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明に係るＤ級アンプによれば、Ｄ級アンプの低ノイズ化を実現することができる。

本発明の実施の形態に係るオーディオ信号処理回路は、ＣＤプレイヤ、ＭＤプレイヤなどのスピーカやイヤホンが接続されるオーディオ電子機器に搭載され、スピーカやイヤホンを駆動し、音声信号を出力する。図１は、本発明の実施の形態に係るオーディオ信号処理回路が搭載される電子機器の構成を示すブロック図である。本実施の形態において、電子機器はＣＤプレイヤである。
ＣＤプレイヤ５００は、ディスク２１０、光ピックアップ２１２、オーディオ信号処理回路１００、ローパスフィルタ５０、スピーカ６０を含む。
光ピックアップ２１２は、ディスク２１０にレーザを照射し、ディスク２１０上のピットに応じて反射される光を検知し、光信号を電気信号ＳＩＧ２００に変換する。電気信号ＳＩＧ２００は、オーディオ信号処理回路１００に入力される。

オーディオ信号処理回路１００は、電気信号ＳＩＧ２００を増幅し、デジタル信号に変換した後、復調、エラー訂正等のデジタル信号処理を行う。その後、ΔΣ変調を用いて１ビットのパルス幅変調されたオーディオ信号に変換し、Ｄ級アンプにて増幅したオーディオ信号ＳＩＧ２０を出力する。
このオーディオ信号処理回路１００の内部については後述する。

オーディオ信号処理回路１００から出力されるオーディオ信号ＳＩＧ２０は、ローパスフィルタ５０に入力される。ローパスフィルタ５０は、オーディオ信号ＳＩＧ２０の高周波成分を除去し、さらに直流成分を除去した後にアナログ振幅成分を有するオーディオ信号ＳＩＧ２２としてスピーカ６０に出力する。
その結果、スピーカ６０からはディスク２１０に記録されたデータが音声として出力される。

図２は、オーディオ信号処理回路１００の構成を示す図である。オーディオ信号処理回路１００は、ＲＦアンプ２１４、復調部２１６、エラー訂正部２１８、ΔΣ変調器３２、ゲートドライバ回路２０、Ｄ級アンプ１０を含む。

このオーディオ信号処理回路１００は、ひとつのＬＳＩチップとして一体集積化されている。本実施の形態において、ＲＦアンプ２１４からΔΣ変調器３２までのデジタル回路を小信号ブロックといい、ゲートドライバ回路２０およびＤ級アンプ１０をパワーブロックという。パワーブロックには第１電源端子１０６から第１電源電圧Ｖｄｄ１が供給され、小信号ブロック内の回路には、第２電源端子１１０から第２電源電圧Ｖｄｄ２が供給される。また、パワーブロックと小信号ブロックでは、接地電位もそれぞれ第１接地端子１０８および第２接地端子１１２から別々に供給されている。

光ピックアップ２１２から出力された電気信号ＳＩＧ２００は、オーディオ信号処理回路１００の信号入力端子１０２に入力される。ＲＦアンプ２１４は、電気信号ＳＩＧ２００を増幅し、増幅した電気信号ＳＩＧ２０２を復調部２１６に出力する。

復調部２１６は、電気信号ＳＩＧ２０２を波形整形してパルス列に変換するとともに、ＰＬＬ回路などを用いてクロック再生する。その後、パルス列、すなわちビットデータに変換された信号をＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ）復調する。ＥＦＭ復調されたデータは、エラー訂正部２１８に出力される。
エラー訂正部２１８は、ＣＩＲＣ（Ｃｒｏｓｓ Ｉｎｔｅｒｌｅａｖｅ Ｒｅｅｄ−Ｓｏｌｏｍｏｎ Ｃｏｄｅ）方式により誤り検出を行い、ビットエラー訂正を行う。
復調部２１６によって復調され、エラー訂正部２１８によりエラー訂正されたデジタルオーディオ信号ＳＩＧ１０はΔΣ変調器３２に出力される。

ΔΣ変調器３２は、高次、例えば５次のΔΣ変調器であって、オーバーサンプリングされた１ビットのデジタルオーディオ信号ＳＩＧ１０をノイズシェーピングし、パルス幅変調された１ビットのオーディオ信号ＳＩＧ１２として出力する。

オーディオ信号処理回路１００には、その他、図示しないデジタルフィルタなどが含まれており、オーディオ信号ＳＩＧ１０に対してデジタル信号処理を行い、音量調整、イコライジング処理を行う。

Ｄ級アンプ１０は、ＣＭＯＳインバータ型のスイッチングアンプであり、第１電源電圧Ｖｄｄ１および第１接地電位ＧＮＤ１間に直列に接続された第１トランジスタＭ１、第２トランジスタＭ２を含む。第１トランジスタＭ１および第２トランジスタＭ２は、それぞれＮチャンネルＭＯＳトランジスタ、ＰチャンネルＭＯＳトランジスタである。

第１トランジスタＭ１および第２トランジスタＭ２のゲート端子は、ゲートドライバ回路２０に接続される。ゲートドライバ回路２０は、ΔΣ変調器３２から出力されるオーディオ信号ＳＩＧ１２にもとづき、Ｄ級アンプ１０を駆動する。その結果、Ｄ級アンプ１０からはオーディオ信号ＳＩＧ１２が増幅され、振幅が第１接地電位ＧＮＤ１から第１電源電圧Ｖｄｄ１の間で変化するパルス幅変調されたオーディオ信号ＳＩＧ２０が出力される。

Ｄ級アンプ１０を構成する第１トランジスタＭ１、第２トランジスタＭ２のトランジスタサイズは、負荷の駆動能力に応じて、すなわちスピーカ６０のインピーダンスに応じて決定される。トランジスタサイズはゲート長Ｌおよびゲート幅Ｗによって規定されるが、Ｄ級アンプ１０においては、所定のゲート長およびゲート幅を有する単位トランジスタを１つのユニットとし、この単位トランジスタを複数配列することによりトランジスタサイズを調節している。

図３は、Ｐ型の半導体基板であるシリコン基板３００上に形成されたＤ級アンプ１０のＮチャンネルＭＯＳトランジスタの単位トランジスタの構造を示す断面図である。
単位トランジスタは、トリプルウェル構造を有し、ＮチャンネルＭＯＳトランジスタが形成される領域には、Ｎ型ウェル３０２が形成されている。Ｎ型ウェル３０２の上部は再びＰ型のチャンネル領域３０４となり、その内部にドレインおよびソースに対応したＮ型ウェル３０８およびＮ型ウェル３０６が形成されている。また、Ｎ型ウェル３０８およびＮ型ウェル３０６の間には、ゲート電極３１０が形成されている。

このように構成されたＮチャンネルＭＯＳの単位トランジスタにおいて、Ｐ型のシリコン基板３００は第１接地電位ＧＮＤ１と接続されている。また、ソース端子に相当するＮ型ウェル３０６も同様に第１接地電位ＧＮＤ１と接続される。
ゲート電極３１０は、図２のゲートドライバ回路２０と接続されており、ゲートドライバ回路２０から出力されるスイッチング信号が印加される。またドレイン端子に相当するＮ型ウェル３０８は、図２の第２トランジスタＭ２のドレイン端子と接続される。

本実施の形態に係るＤ級アンプ１０において、Ｎ型ウェル３０２は、第１電源電圧Ｖｄｄ１が供給される電源ラインに接続される。このＮ型ウェル３０２によって、Ｐ型のシリコン基板３００を介して単位トランジスタにノイズが混入するのを防止することができる。また、逆に単位トランジスタにおいて発生したノイズがシリコン基板３００を介して他のトランジスタに及ぼす影響を低減することができる。

Ｄ級アンプ１０を構成する第１トランジスタＭ１のすべての単位トランジスタは、図３に示すトランジスタ構造を有している。すなわち、第１電源電圧Ｖｄｄ１が供給される電源ラインに接続されたＮ型ウェル３０２によって、第１トランジスタＭ１全体が他の回路素子とアイソレーションされる。

このように、本実施の形態に係るオーディオ信号処理回路１００では、Ｐ型のシリコン基板上に形成されるＤ級アンプにおいて、ＮチャンネルＭＯＳトランジスタの第１トランジスタＭ１を構成する単位トランジスタをトリプルウェル構造とし、Ｐ型のチャンネル領域３０４の下にＮ型ウェル３０２を設けている。
本実施の形態に係るオーディオ信号処理回路１００によれば、図２の小信号ブロックにおいて発生するデジタルノイズが、Ｐ型のシリコン基板３００を介して第１トランジスタＭ１に混入するのを低減することができ、Ｓ／Ｎ比や歪率といったＤ級アンプ１０の特性の劣化を防ぐことができる。

また、Ｎ型ウェル３０２を設けたことによって、オーディオ信号をＤ級アンプ１０で増幅する際に発生するスイッチングノイズが、Ｐ型のシリコン基板３００を介して、他の回路ブロックへと混入するのを防止することができる。

さらに、本実施の形態に係るオーディオ信号処理回路１００においては、パワーブロックに含まれるゲートドライバ回路２０内の各ＮチャンネルＭＯＳトランジスタについても、図３に示すトリプルウェル構造とすることが望ましい。このとき、ゲートドライバ回路２０内のＮチャンネルＭＯＳトランジスタに設けたＮ型ウェルについても、第１電源電圧Ｖｄｄ１が供給される電源ラインに接続する。

ゲートドライバ回路２０においても、Ｄ級アンプ１０のゲート電圧をスイッチングする際に、ノイズが発生する。そこで、上述のようにゲートドライバ回路２０内のＮチャンネルＭＯＳトランジスタについても、Ｎ型ウェルでＰ型のシリコン基板３００と分離することにより、ノイズをさらに遮断することができる。

以上、本発明を実施の形態にもとづいて説明した。上述した実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態においては、Ｄ級アンプ１０、ゲートドライバ回路２０内のＮチャンネルＭＯＳトランジスタをトリプルウェル構造とし、Ｎ型ウェル３０２を第１電源電圧Ｖｄｄ１が供給される電源ラインに接続したが、これに限定されず、別の安定な電位が供給されるラインに接続してもよい。

実施の形態において、Ｄ級アンプ１０、ゲートドライバ回路２０を含むパワーブロックと、ＲＦアンプ２１４、復調部２１６、エラー訂正部２１８を含む小信号ブロックとがひとつのＬＳＩチップに集積化される場合について説明したが、別々のＬＳＩとして構成されてもよい。どのブロックを集積化するかについては、各ブロックに要求される特性、使用される電子機器などに応じて決定すればよい。

実施の形態に係るオーディオ信号処理回路１００が搭載される電子機器としては、実施の形態で説明したＣＤプレイヤの他、ＤＶＤプレイヤ、ＭＤプレイヤ、シリコンオーディオ機器、携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）、デジタルスチルカメラ、デジタルビデオカメラなど、オーディオ信号の出力手段を備える装置に広く用いることができる。この場合、実施の形態のデジタル回路部分における信号処理の内容が変わるため、オーディオ信号処理回路１００の構成もそれに応じたものとなる。

本発明の実施の形態に係るオーディオ信号処理回路が搭載される電子機器の構成を示すブロック図である。 オーディオ信号処理回路の構成を示す図である。 Ｐ型シリコン基板上に形成されたＤ級アンプのＮチャンネルＭＯＳトランジスタの単位トランジスタの構造を示す断面図である。

符号の説明

１０ Ｄ級アンプ、 ２０ ゲートドライバ回路、 ３２ ΔΣ変調器、 ５０ ローパスフィルタ、 ６０ スピーカ、 １００ オーディオ信号処理回路、 １０２ 信号入力端子、 １０４ 信号出力端子、 １０６ 第１電源端子、 １０８ 第１接地端子、 １１０ 第２電源端子、 １１２ 第２接地端子、 Ｍ１ 第１トランジスタ、 Ｍ２ 第２トランジスタ、 ３００ シリコン基板、 ３０２ Ｎ型ウェル、 ３０４ チャンネル領域、 ３０６ Ｎ型ウェル、 ３０８ Ｎ型ウェル、 ３１０ ゲート電極、 ５００ ＣＤプレイヤ。

Claims (9)

1. 電源ラインと接地ライン間に直列に接続されるＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタを含むＰ型半導体基板上に形成されたＤ級アンプであって、
   前記ＮチャンネルＭＯＳトランジスタが形成される領域にＮ型ウェルを形成し、かつ当該Ｎ型ウェルを、固定電位が供給されるラインに接続したことを特徴とするＤ級アンプ。
2. 前記固定電位が供給されるラインは、前記電源ラインであることを特徴とする請求項１に記載のＤ級アンプ。
3. 前記Ｎ型ウェルは、前記ＮチャンネルＭＯＳトランジスタの単位ユニットごとに形成されることを特徴とする請求項１に記載のＤ級アンプ。
4. 請求項１に記載のＤ級アンプと、
   前記Ｄ級アンプのＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタのゲート電圧を制御するゲートドライバ回路と、を備え、
   前記ゲートドライバ回路に含まれる個々のＮチャンネルＭＯＳトランジスタが形成される領域にＮ型ウェルを形成し、かつ当該Ｎ型ウェルを固定電位が供給されるラインに接続したことを特徴とする信号増幅回路。
5. 前記固定電位が供給されるラインは、前記Ｄ級アンプの電源ラインであることを特徴とする請求項４に記載の信号増幅回路。
6. 前記Ｄ級アンプは、パルス幅変調されたオーディオ信号を増幅することを特徴とする請求項４に記載の信号増幅回路。
7. 前記オーディオ信号をデジタル信号処理するデジタル回路をさらに備え、
   前記デジタル回路の電源ラインは、前記Ｄ級アンプの電源ラインとは別に供給されることを特徴とする請求項６に記載の信号増幅回路。
8. 前記Ｄ級アンプおよび前記デジタル回路は、ひとつの半導体基板上に一体集積化されることを特徴とする請求項７に記載の信号増幅回路。
9. 請求項６に記載の信号増幅回路と、
   前記信号増幅回路から出力される信号の高周波成分を除去するフィルタと、
   前記フィルタに接続されるスピーカと、
   を備えることを特徴とする電子機器。

Images